KR20010030016A - 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기 - Google Patents

반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기 Download PDF

Info

Publication number
KR20010030016A
KR20010030016A KR1020000043287A KR20000043287A KR20010030016A KR 20010030016 A KR20010030016 A KR 20010030016A KR 1020000043287 A KR1020000043287 A KR 1020000043287A KR 20000043287 A KR20000043287 A KR 20000043287A KR 20010030016 A KR20010030016 A KR 20010030016A
Authority
KR
South Korea
Prior art keywords
substrate
cutting
semiconductor device
hole
resin
Prior art date
Application number
KR1020000043287A
Other languages
English (en)
Other versions
KR100356323B1 (ko
Inventor
나카야마도시노리
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20010030016A publication Critical patent/KR20010030016A/ko
Application granted granted Critical
Publication of KR100356323B1 publication Critical patent/KR100356323B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

본 발명의 반도체 장치용 기판은 절삭 절단 가능한 재료로 이루어지고, 복수의 반도체 칩의 탑재 영역을 갖고, 복수의 개별 조각으로 절단하기 위한 복수의 절삭 라인이 교차하는 위치에, 적어도 1개의 구멍이 형성되어 있다.

Description

반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치 및 그 제조방법, 회로 기판 및 전자기기{Substrate for a semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment}
본 발명은 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치 및 그 제조방법, 회로 기판 및 전자기기에 관한 것이다.
CSP(Chip Scale/Size Package)와 같은 소형 패키지를 공급하기 위해, 플렉시블 기판에 복수의 반도체 칩을 탑재하고, 이들을 일괄적으로 수지 밀봉하는 방법이 개발되어 있다. 일괄 밀봉된 제품은 절삭으로 개별조각화된다.
이 경우, 플렉시블 기판을 블레이드나 루터 등으로 절삭하면, 개별 조각의 모서리부(角部)에 절삭 부스러기가 생긴다고 하는 문제가 있고, 한층 개량이 요구되고 있다.
본 발명은 이 문제점을 해결하는 것으로, 그 목적은 절삭 부스러기의 발생을 절감하는 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치 및 그 제조방법, 회로 기판 및 전자기기를 제공하는 것에 있다.
(1) 본 발명에 따른 반도체 장치용 기판은 반도체 칩의 탑재 영역을 갖고, 절삭 라인이 교차하는 위치에 적어도 1개의 구멍이 형성되어 있다.
본 발명에 따른 반도체 장치용 기판은 절삭에 의해 개개의 반도체 장치용 개별 조각으로 절단할 수 있는 것이다. 절삭은 절삭 라인을 따라 행해진다. 절삭 라인은 실제로는 폭을 갖는 라인으로서 띠형상을 이룬다. 절삭 라인이 교차하는 위치에서는 개별 조각의 모서리부가 형성된다.
본 발명에서, 구멍이란 관통한 구멍 뿐만 아니라 관통하지 않은 구멍 즉 오목부도 포함한다. 절삭 라인이 교차하는 위치에 구멍이 형성되어 있으면, 개별 조각의 모서리부에서는 반도체 장치용 기판의 일부가 내측으로 들어간 형상이 된다. 절삭 라인이 교차하는 위치에 오목부가 형성되어 있으면, 개별 조각의 모서리부에서는 반도체 장치용 기판의 일부가 얇아지게 된다.
따라서, 교차하는 절삭을 행해도, 개별 조각의 모서리부에서는 반도체 장치용 기판의 일부가 내측으로 들어간 형상 또는 얇게 되어 있기 때문에, 절삭 부스러기를 감소시킬 수 있다.
(2) 상기 반도체 장치용 기판에 있어서, 상기 절삭 라인이 교차하는 위치에 1개의 상기 구멍이 형성되고, 상기 구멍은 상기 절삭 라인의 교차부를 포함하는 크기로 형성되어도 된다.
이것에 의하면, 구멍의 내벽면 또는 오목부의 형성에 의한 두께부에 의해, 개별 조각의 모서리부가 형성된다. 그리고, 개별 조각의 모서리부에서는 반도체 장치용 기판의 일부가 내측으로 들어간 형상 또는 두께가 얇게 되어 있다.
(3) 상기 반도체 장치용 기판에 있어서, 상기 절삭 라인이 교차하는 위치에 복수의 상기 구멍이 형성되고, 각각의 구멍 단부가 상기 절삭 라인의 교차부에 겹쳐 있어도 된다.
이것에 의하면, 구멍의 내벽면 또는 오목부의 형성에 의한 두께부에 의해, 개별 조각의 모서리부가 형성된다. 그리고, 개별 조각의 모서리부에서는 반도체 장치용 기판의 일부가 내측으로 들어간 형상 또는 두께가 얇게 되어 있다.
더구나, 구멍의 일부분이 절삭 라인의 교차부에 겹치면 되기 때문에, 각각의 구멍을 작게 형성할 수 있다.
(4) 상기 반도체 장치용 기판에 있어서, 상기 복수의 구멍은 상기 절삭 라인 중, 상기 교차부에서의 마지막에 절삭이 행해지는 절삭 라인을 삽입하여 형성되어도 된다.
(5) 상기 반도체 장치용 기판에 있어서, 상기 복수의 구멍은 상기 절삭 라인의 교차부보다도 상기 마지막에 절삭이 행해지는 절삭 라인의 상류측에 형성되어도 된다.
(6) 상기 반도체 장치용 기판에 있어서, 상기 복수의 구멍은 상기 절삭 라인의 교차부보다도, 상기 마지막에 절삭이 행해지는 절삭 라인의 하류측에 형성되어도 된다.
(7) 상기 반도체 장치용 기판에 있어서, 상기 마지막에 절삭이 행해지는 절삭 라인을 삽입하여, 일측에 형성된 1개의 상기 구멍과, 다른측에 형성된 1개의 상기 구멍의 간격은 절삭 툴의 절삭부의 두께보다 작아도 된다.
이렇게 함으로써, 구멍의 일부를 절결하여 절삭을 행할 수 있고, 구멍의 내벽면이나 오목부에 의해 형성된 두께부에서, 개별 조각의 모서리부를 형성할 수 있다.
(8) 상기 반도체 장치용 기판에 있어서, 적어도 1개의 상기 구멍이 형성되고, 상기 구멍은 커버에 의해 개구가 막혀 있어도 된다.
이것에 의하면, 구멍에 밀봉 수지가 유입하는 것을 방지할 수 있고, 구멍을 통해 밀봉 수지가, 반도체 장치용 기판의 한쪽 면으로부터 다른쪽 면으로 들어가는 것을 방지할 수 있다.
(9) 상기 반도체 장치용 기판에 있어서, 배선 패턴이 형성되어 있고, 상기 커버는 상기 배선 패턴과 동일 재료로 형성되어도 된다.
이에 의하면, 제조 공정을 늘리지 않고 커버를 형성할 수 있다.
(10) 본 발명에 따른 반도체 칩 탑재 기판은 절삭 절단 가능한 재료로 이루어지고, 복수의 개별 조각으로 절단하기 위한 절삭 라인이 교차하는 위치에, 적어도 1개의 구멍이 형성된 기판과, 상기 기판에 탑재된 복수의 반도체 칩을 포함한다.
본 발명에서, 복수의 반도체 칩이 탑재된 기판은 절삭에 의해 복수의 개별 조각으로 절단할 수 있는 것이다. 절삭은 절삭 라인을 따라 행해진다. 절삭 라인은 실제로는 폭을 갖는 라인으로서 띠형상을 이룬다. 절삭 라인이 교차하는 위치에서는 개별 조각의 모서리부가 형성된다.
본 발명에서, 구멍이란 관통한 구멍 뿐만 아니라 관통하지 않는 구멍 즉 오목부도 포함한다. 절삭 라인이 교차하는 위치에 구멍이 형성되어 있으면, 개별 조각이 된 기판의 모서리부는 내측으로 들어간 형상이 된다. 절삭 라인이 교차하는 위치에 오목부가 형성되어 있으면, 개별 조각으로 된 기판의 모서리부는 두께가 얇게 된다.
따라서, 교차하는 절삭 라인을 따라 절삭을 행해도, 개별 조각으로 된 기판의 모서리부는 내측으로 들어간 형상 또는 얇은 두께로 되어 있기 때문에, 절삭 부스러기를 감소시킬 수 있다.
(11) 상기 반도체 칩 탑재 기판에 있어서, 상기 복수의 반도체 칩이 수지에 의해 밀봉되어 있어도 된다.
이것에 의하면, 기판을 절삭 절단했을 때에, 수지도 동시에 절삭 절단한다.
(12) 상기 반도체 칩 탑재 기판에 있어서, 상기 구멍에 상기 수지가 충전되어 있어도 된다.
이것에 의하면, 절삭 라인의 교차부에 수지가 형성된다. 기판에 구멍이 형성되어 있는 경우는 기판 및 수지의 개별 조각의 모서리부는 수지로 형성된다. 기판에 오목부가 형성되어 있는 경우는 기판 및 수지의 개별 조각의 모서리부는 두께가 얇은 기판과 수지로 형성된다.
(13) 상기 반도체 칩 탑재 기판에 있어서, 상기 기판으로서, 청구항 제 2 항 내지 제 8 항 중 어느 한 항에 기재된 반도체 장치용 기판이 사용되어도 된다.
(14) 상기 반도체 칩 탑재 기판에 있어서, 상기 기판으로서, 상기 반도체 장치용 기판이 사용되고, 상기 반도체 장치용 기판에 있어서의 상기 커버가 형성된 면에 상기 수지가 형성되어도 된다.
이것에 의하면, 수지가 구멍에 유입되는 것을 방지할 수 있고, 구멍을 통해 기판의 한쪽면으로부터 다른쪽면으로 수지가 들어가는 것을 방지할 수 있다.
(15) 본 발명에 따른 반도체 장치는 반도체 칩과, 상기 반도체 칩이 탑재되고 절삭 절단에 의해 형성된 기판과, 상기 반도체 칩을 밀봉하는 수지를 포함하며, 모서리부를 갖는 외형을 이루고, 상기 모서리부에서 상기 기판의 일부가 상기 수지의 단면보다도 내측으로 들어가 있다.
본 발명에 의하면, 모서리부에서 기판을 교차하여 절삭 절단하였을 때에 생겨 그대로 기판에 남는 절삭 부스러기가 감소한 구조로 되어 있다.
(16) 상기 반도체 장치에 있어서, 상기 모서리부에서, 상기 기판이 상기 모서리부의 돌출 방향과는 반대 방향으로 들어가는 형상을 이룸으로써, 상기 기판의 단면이 상기 수지의 단면보다도 내측으로 들어가 있어도 된다.
(17) 상기 반도체 장치에 있어서, 상기 모서리부에서, 상기 기판에 두께부가 형성됨으로써, 상기 기판의 상기 두께부의 면이 상기 수지의 단면보다도 내측으로 들어가 있어도 된다.
(18) 상기 반도체 장치에 있어서, 상기 모서리부에서, 상기 수지의 단면보다도 내측에 들어가 있는 상기 기판의 상기 일부는 상기 수지로 덮여져 있어도 된다.
이것에 의하면, 모서리부에서, 기판의 일부가 수지로 덮여져 있기 때문에, 교차하는 절삭에 의한 기판의 절삭 부스러기가 생기지 않는다.
(19) 상기 반도체 장치에 있어서, 상기 모서리부에서, 상기 기판과 상기 수지와의 사이에 커버가 형성되고, 상기 수지의 단면보다도 내측으로 들어가 있는 상기 기판의 상기 일부는 노출하여 있어도 된다.
(2O) 본 발명에 따른 회로 기판에는 상기 반도체 장치가 탑재되어 있다.
(21) 본 발명에 따른 전자기기는 상기 반도체 장치를 구비한다.
(22) 본 발명에 따른 반도체 장치의 제조방법은 절삭 라인이 교차하는 위치에 적어도 1개의 구멍이 형성된 기판에 복수의 반도체 칩을 탑재하고, 상기 복수의 반도체 칩을 수지로 밀봉하는 제 1 공정과, 상기 절삭 라인을 따라, 상기 구멍의 적어도 일부를 통과하여, 상기 기판 및 수지를 절삭하여 개별 조각으로 절단하는 제 2 공정을 포함한다.
본 발명에서, 복수의 반도체 칩이 탑재된 기판은 절삭에 의해 복수의 개별 조각으로 절단된다. 절삭은 절삭 라인을 따라 행해진다. 절삭 라인은 실제로는 폭을 갖는 라인으로서 띠형상을 이룬다. 절삭 라인이 교차하는 위치에서는 기판 및 수지의 개별 조각의 모서리부가 형성된다.
본 발명에서, 구멍이란 관통한 구멍 뿐만 아니라 관통하지 않는 구멍, 즉 오목부도 포함한다. 절삭 라인이 교차하는 위치에 구멍이 형성되어 있으면, 기판 및 수지의 개별 조각의 모서리부에 있어서는 기판의 일부가 내측으로 들어간 형상이 된다. 절삭 라인이 교차하는 위치에 오목부가 형성되어 있으면, 기판 및 수지의 개별 조각의 모서리부에서는 기판의 일부 두께가 얇게 된다.
따라서, 교차하는 절삭 라인을 따라 절삭을 행해도, 기판 및 수지의 개별 조각의 모서리부에서는 기판의 일부가 내측으로 들어간 형상으로 또는 얇게 되어 있기 때문에, 절삭 부스러기를 감소시킬 수 있다.
(23) 상기 반도체 장치의 제조방법에 있어서, 상기 제 1 공정에서, 상기 구멍에 상기 수지를 충전하여도 된다.
이것에 의하면, 절삭 라인의 교차부에 수지가 형성된다. 기판에 구멍이 형성되어 있는 경우는 기판 및 수지의 개별 조각의 모서리부는 수지로 형성된다. 기판에 오목부가 형성되어 있는 경우는 기판 및 수지의 개별 조각의 모서리부는 두께가 얇은 기판과 수지로 형성된다.
(24) 상기 반도체 장치의 제조방법에 있어서, 상기 기판에는 적어도 1개의 상기 구멍이 형성되고, 상기 제 1 공정 이전에, 상기 구멍의 개구를 막는 커버를 형성하고, 상기 제 1 공정에서, 상기 수지를 상기 커버에 의해 상기 구멍에의 유입을 방지하여 형성하여도 된다.
이것에 의하면, 수지가 구멍에 유입하는 것을 방지할 수 있고, 또한, 구멍을 통해 기판의 반대측에 수지가 들어가는 것을 방지할 수 있다.
(25) 상기 반도체 장치의 제조방법에 있어서, 상기 제 1 공정 전에, 상기 기판에 배선 패턴을 형성하는 공정을 포함하며, 상기 커버를 배선 패턴을 형성하는 공정에서 형성하여도 된다.
이것에 의하면, 공정을 증가하지 않고 커버를 형성할 수 있다.
(26) 상기 반도체 장치의 제조방법에 있어서, 상기 절삭 라인이 교차하는 위치에 1개의 상기 구멍이 형성되고, 상기 제 2 공정에서, 상기 구멍의 내측을 통과하여 상기 기판 및 수지를 절삭하여도 된다.
이것에 의하면, 구멍의 내벽면 또는 오목부의 형성에 의한 두께부에 의해, 기판의 모서리부를 형성할 수 있다.
(27) 상기 반도체 장치의 제조방법에 있어서, 상기 절삭 라인이 교차하는 위치에 복수의 상기 구멍이 형성되고, 상기 복수의 구멍은 상기 절삭 라인 중, 상기 절삭 라인이 교차하는 위치에서 마지막에 절삭이 행해지는 절삭 라인을 삽입하여 형성되고, 상기 제 2 공정에서, 각각의 구멍의 단부를 통과하여 상기 기판 및 수지를 절삭하여도 된다.
이것에 의하면, 구멍의 내벽면 또는 오목부의 형성에 의한 두께부에 의해, 기판의 모서리부를 형성할 수 있다. 더구나, 구멍의 일부분이 절삭 라인의 교차부에 겹치면 되기 때문에, 각각의 구멍을 작게 형성할 수 있다.
(28) 상기 반도체 장치의 제조방법에 있어서, 상기 마지막에 절삭이 행해지는 절삭 라인을 삽입하여, 일측에 형성된 1개의 상기 구멍과, 다른측에 형성된 1개의 상기 구멍의 간격보다도 두께가 큰 절삭 툴로, 상기 기판 및 수지를 절삭하여도 된다.
이렇게 함으로써, 구멍의 일부를 절결하여 절삭을 행할 수 있고, 구멍의 내벽면이나 오목부에 의해 형성된 두께부에서, 개별 조각의 모서리부를 형성할 수 있다.
도 1은 본 발명을 적용한 제 1 실시예에 따른 반도체 장치용 기판을 도시한 도면.
도 2는 본 발명을 적용한 제 1 실시예에 따른 반도체 장치의 제조방법을 도시한 도면.
도 3은 본 발명을 적용한 제 1 실시예에 따른 반도체 장치의 제조방법을 도시한 도면.
도 4a 및 도 4b는 본 발명을 적용한 제 1 실시예에 따른 반도체의 제조방법을 도시한 도면.
도 5 는본 발명을 적용한 제 1 실시예에 따른 반도체 장치의 제조방법을 도시한 도면.
도 6은 본 발명을 적용한 제 1 실시예에 따른 반도체 장치의 제조방법을 도시한 도면.
도 7은 본 발명을 적용한 제 1 실시예에 따른 반도체 장치를 도시한 도면.
도 8은 본 발명을 적용한 제 1 실시예에 따른 반도체 장치를 도시한 도면.
도 9는 본 발명을 적용한 제 2 실시예에 따른 반도체 장치용 기판을 도시한 도면.
도 10은 본 발명을 적용한 제 2 실시예에 따른 반도체 장치의 제조방법을 도시한 도면.
도 11a 및 도 11b는 본 발명을 적용한 제 2 실시예에 따른 반도체 장치용 기판의 변형예를 도시한 도면.
도 12는 본 발명을 적용한 제 3 실시예에 따른 반도체 장치를 도시한 도면.
도 13은 본 발명을 적용한 제 4 실시예에 따른 반도체 장치를 도시한 도면.
도 14는 본 발명에 따른 방법을 적용하여 제조된 반도체 장치를 구비하는 전자기기를 도시한 도면.
*도면의 주요부분에 대한 부호의 설명*
10, 40, 50, 60 : 기판 12 : 탑재영역
16, 46 : 구멍 18, 48 : 교차부
20: 반도체 칩 24, 52, 62 : 수지
30: 반도체 장치 32, 54, 64 : 모서리부
34: 회로 기판 56: 두께부
66: 커버 68: 단면
이하, 본 발명의 실시예를, 도면을 참조하여 설명한다.
(제 1 실시예)
도 1은 본 발명을 적용한 제 1 실시예에 따른 반도체 장치용 기판을 도시한 도면이다. 반도체 장치용 기판(이하, 기판이라 한다: 1O)은 도 2에 도시한 바와 같이, 복수의 반도체 칩(20)을 탑재한 후, 복수의 개별 조각으로 절단하여, 복수의 반도체 장치(30: 도 8 참조)를 제조하기 위한 것이다. 기판(10)은 개별 조각으로 되면 반도체 장치의 인터포저(interposer)가 된다.
기판(10)은 절삭 절단 가능한 재료로 이루어진다. 특히, 절삭 절단에 의해서 모서리부가 형성되었을 때에, 그 모서리부에 절삭 부스러기가 생기기 쉬운 재료로 기판(10)이 형성되어 있을 때에, 본 발명은 효과적이다. 예를 들면, 기판(10)이 탄력성이 있는 재료로 형성되어 있을 때에는 본 발명을 적용하는 것이 바람직하다. 기판(10)의 재료는 무기계의 재료 또는 무기계의 재료를 포함하는 것이라도 가능하지만, 유기계의 재료가 바람직하다. 유기계의 재료로 형성된 기판(10)으로서, 예를 들면 폴리이미드 수지로 이루어지는 플렉시블 기판을 들 수 있다.
기판(10)에는 복수의 반도체 칩(20)을 탑재하기 위해, 적어도 1개(도 1에는 여러개 도시되어 있지만 1개라도 가능하다)의 탑재 영역(12)이 형성되어 있다. 각 탑재 영역(12)의 적어도 한쪽면(많은 경우 한쪽면만이지만 양면일지라도 가능하다)에는 배선 패턴(13: 도 8 참조)이 형성되어도 된다. 기판(10)에는 한쪽면과 다른쪽 면을 전기적으로 접속하기 위한 복수의 관통 구멍(14)이 형성되어도 된다. 각 탑재 영역(12)에, 복수의 관통 구멍(14)이 형성되어도 된다. 관통 구멍(14)은 내벽면이 구리나 금 등의 도전 재료로 도금되어 스루 홀로 되어 있어도 되고, 도전 재료로 매립되어도 된다. 또한, 관통 구멍(14)상에 땜납 등의 외부 단자가 되는 부재가 적재되어도 된다.
기판(10)에는 관통 구멍(14)과는 별도로, 적어도 1개의 구멍(16)이 형성되어 있다. 자세하게는 절삭 라인(L)이 교차하는 위치에 적어도 1개(도 1에서는 1개만)의 구멍(16)이 형성되어 있다. 구멍(16)의 형상은 한정되지 않고, 둥근 구멍 또는 각진 구멍 모두 가능하다. 구멍(16)의 크기(둥근 구멍이면 직경)는 절삭 라인(L)의 폭, 즉 절삭 툴의 칼날 두께 이상이다. 예를 들면, 절삭 툴의 칼날의 두께가 1O0 내지 300μm(일반적으로는 1OO 내지 20Oμm이고, 바람직하게는 15Oμm 정도)일 때, 절삭 라인(L)의 위치의 오차가 5O 내지 2OOμm 있다고 생각하여, 구멍(16)의 직경을 15O 내지 500μm로 하는 것이 바람직하다.
절삭 라인(L)은 기판(10)을 절단하는 위치를 나타내고, 기판(10)으로부터 얻어지는 복수의 개별 조각을 구획하는 위치에 설정되어 있다. 도 1에 도시한 예에서는 복수의 절삭 라인(L)은 평행인 복수의 절삭 라인(L)으로 이루어지는 제 1 그룹과, 제 1 그룹의 각 절삭 라인(L)과는 직각으로 연장되는 복수의 절삭 라인(L)으로 이루어지는 제 2 그룹으로 나누어진다.
절삭 라인(L)은 기판(10)를 소정폭으로 절삭하면서 절단하는 영역을 나타내기 때문에, 실제로는 소정폭의 띠혀상을 이룬다. 예를 들면, 절삭 라인(L)은 절삭 툴의 칼날의 두께의 폭을 갖는다. 따라서, 복수의 절삭 라인(L)의 교차부(18)는 실제로는 점이 아니라 소정의 면적을 갖는 영역이다.
구멍(16)은 복수의 절삭 라인(L)의 교차부(18)를 내측에 포함하는 크기, 즉, 교차부(18)보다도 크게 형성되어 있다. 교차부(18)의 전체가, 구멍(16)의 내측에 위치하면, 교차부(18)에 의해, 기판(10)의 개별 조각의 모서리부가 형성되지 않는다. 기판(10)의 개별 조각의 모서리부는 구멍(16)의 내벽면에 의해 형성된다. 따라서, 기판(10)을 절삭 절단하여 복수의 개별 조각을 형성했을 때에, 각 개별 조각의 모서리부에, 절삭 부스러기가 생기지 않는다.
본 실시예에서는 기판(10)의 외주 단부를 절제하여, 그 내측의 영역에서 복수의 개별 조각을 형성한다. 절제되는 외주 단부에 절삭 부스러기가 생기더라도 관계없을 때에는 교차부(18)의 일부가, 외주 단부의 방향에 구멍(16)으로부터 밀려나와도 된다. 이 경우, 기판(10)의 개별 조각의 모서리부는 상술한 바와 같이 구멍(16)의 내벽면에서 형성되지만, 절제되는 외주 단부의 모서리부는 교차하는 절삭에 의해 형성되고, 절삭 부스러기가 생기는 일이 있을 수 있다.
본 실시예에 따른 반도체 장치용 기판은 상술한 바와 같이 구성되어 있고, 이하 이것을 사용한 반도체 장치의 제조방법을 설명한다. 반도체 장치의 제조방법은 반도체 칩 탑재 기판의 제조 공정(제 1 공정)과, 반도체 칩 탑재 기판의 절삭 절단 공정(제 2 공정)을 포함한다.
(반도체 칩 탑재 기판의 제조공정)
도 2 내지 도 4a는 반도체 칩 탑재 기판의 제조공정을 도시한 도이다. 도 2에 도시된 바와 같이, 기판(10)의 복수의 탑재 영역(12)의 각각에 반도체 칩(20)을 탑재한다. 본 실시예에서는 반도체 칩(20)을, 전극을 위로 향해 본딩(face up bonding)한다. 반도체 칩(20)을 접착제(21) 등으로 기판(10)에 접착하여도 된다. 기판(10)에는 배선 패턴(13: 도 8 참조)이 형성되어 있다. 반도체 칩(20)을, 기판(10)에서의 배선 패턴(13)이 형성된 면에 탑재하고, 후술하는 공정에서, 관통 구멍(14)을 통해 반대측 면에 복수의 외부 단자(26)를 형성하여도 된다.
다음에, 반도체 칩(20)과 배선 패턴(13)과 전기적으로 접속한다. 예를 들면, 도 3에 도시된 바와 같이, 와이어(22)에 의해 양자의 전기적인 접속을 도모하여도 된다. 또는 본 실시예와는 달리, 페이스 다운 본딩에 의해 반도체 칩(20)을 기판(10)에 실장하여도 된다. 그 경우, 전기적인 접속에는 이방성 도전 재료나 땜납이나 도전 페이스트 등을 사용하거나, 초음파를 사용한 금속 접합을 적용하여도 된다. 초음파에는 열이나 압력을 가하여도 된다.
다음에, 도 4a에 도시된 바와 같이, 복수의 반도체 칩(20)을, 수지(24)에 의해 밀봉(예를 들면, 일괄 밀봉)한다. 기판(10) 전체를 수지(24)에 의해 밀봉하여도 된다. 밀봉에는 금형을 사용하면 된다. 금형을 사용한 경우에는, 수지(24)를 몰드 수지라고 칭하여도 된다. 또는, 수지(24)를 기판(10)상에 형성하여 스퀴지에 의해 고르게 하여도 되고, 포팅에 의해 형성하여도 된다. 기판(10)상에 형성된 수지(24)의 표면은 편평하여도 되고 요철로 되어 있어도 된다. 예를 들면, 도 4b에 도시한 변형예와 같이, 수지(124)에 홈(126)을 형성하여도 된다. 홈(126)을 절삭 라인(L)에 따라 형성하면, 절삭 위치 결정이 용이하게 된다.
기판(10)에 있어서의 반도체 칩(20)이 탑재된 면에 배선 패턴(13)이 형성되어 있으면, 수지(24)에 의해서 배선 패턴(13)이 덮여져 보호된다. 수지(24)는 기판(10)에 형성된 구멍(16)에 들어가도 된다.
이상의 공정에 의해, 도 4a에 도시한 반도체 칩 탑재 기판이 얻어진다. 반도체 칩 탑재 기판은 복수의 반도체 장치를 제조하기 위한 중간 제품이고, 복수의 반도체 칩(20)을 내장하고 있다. 복수의 반도체 칩(20)은 수지(24)에 의해 밀봉되어 있다. 반도체 칩 탑재 기판의 기판(10)의 구성에 대해서는 상술한 바와 같다. 기판(10)의 구멍(16)에는 수지(24)가 충전되어도 된다.
반도체 칩 탑재 기판을 절단하기 전에, 도 5에 도시된 바와 같이, 기판(10)에 복수의 외부단자(26)를 형성하여도 된다. 이 시점에서는 복수의 반도체 장치에 대응하는 외부단자(26)를 동시에 형성할 수 있다. 외부 단자(26)는 땜납일지라도 가능하다. 외부 단자(26)는 기판(10)에 형성된 랜드부상에 형성하여도 된다. 배선 패턴(13)이 수지(24)가 형성된 면에 형성되어 있는 경우는 관통 구멍(14) 내에 형성된 땜납 등의 도전 재료나, 관통 구멍(14) 내를 구리 등의 도전막 재료로 도금하여 형성된 스루 홀을 통해, 외부 단자(26)와 배선 패턴(13)과의 전기적인 접속을 도모할 수 있다.
(반도체 칩 탑재 기판의 절삭 절단 공정)
다음에, 도 6에 도시된 바와 같이, 기판(10), 복수의 반도체 칩(20) 및 수지(24)를 포함하는 반도체 칩 탑재 기판을 절삭 절단한다. 절삭 절단에는 실리콘 웨이퍼를 절단할 때에 사용되는 블레이드(28) 등의 절삭 툴을 사용하여도 된다. 블레이드(28) 등의 절삭 툴을, 기판(10)에 대하여 상대적으로 이동시켜, 기판(10)을 절단한다. 블레이드(28)를 이동시켜도 되고, 기판(10)을 이동시켜도 된다. 절삭 위치는 도 1에 도시된 절삭 라인(L)이다. 즉, 구멍(16)의 내측을 통해 기판(10) 및 수지를 절삭 절단해서 개별 조각으로서의 반도체 장치(30)가 얻어진다. 구멍(16)에 수지(24)가 충전되어 있으면, 수지(24)에 의해 반도체 장치(30)의 모서리부(32: 도 7참조)가 형성된다. 따라서, 기판(10)의 절삭 부스러기가 생기지 않는다.
도 7에는 기판(10) 및 수지(24)의 절단면이 도시되어 있다. 도 7의 예에서는 반도체 장치(30)의 모서리부(32)에 있어서, 기판(10)의 일부가 수지(24)의 단면보다도 내측으로 들어가 있다. 상술한 바와 같이, 기판(10)은 구멍(16)의 내측에 절삭 라인(L)의 교차부(18)가 위치하기 때문에, 기판(10)의 모서리부는 구멍(16)의 내벽면에서 형성되어 있다. 따라서, 반도체 장치(30)의 모서리부(32)에 있어서, 기판(10)의 구멍(16)의 내벽면이, 모서리부(32)의 돌출 방향과는 반대 방향으로 들어간 형상을 이루고 있다. 또한, 반도체 칩 탑재 기판의 제조 공정에서, 기판(10)의 구멍(16)에 수지(24)가 충전되었기 때문에, 구멍(16)의 내벽면은 수지(24)로 덮여져 있다.
도 8은 본 실시예에 따른 반도체 장치(30)를 도시한 도면이다. 반도체 장치(30)는 반도체 칩(20)과, 반도체 칩(20)이 탑재되고 절삭 절단에 의해 형성된 기판(10)의 개별 조각과, 반도체 칩(20)을 밀봉하고 절삭 절단에 의해 형성된 수지(24)의 개별 조각을 포함한다. 그밖의 특징은 상술한 바와 같다.
도 8에서는 반도체 장치(30)가 회로 기판(34)에 실장되어 있다. 회로 기판(34)에는 예를 들면, 유리 엑폭시 기판 등의 유기계 기판을 사용하는 것이 일반적이다. 회로 기판(34)에는 예를 들면 구리로 이루어지는 배선 패턴(36)이 원하는 회로가 되도록 형성되어 있고, 그들의 배선 패턴(36)과 반도체 장치(30)의 외부 단자(26)를 접속함으로써 그들의 전기적 도통을 도모할 수 있다.
(제 2 실시예)
도 9는 본 발명을 적용한 제 2 실시예에 따른 반도체 장치용 기판을 도시한 도면이다. 도 9에 도시된 반도체 장치용 기판(이하, 기판이라 함: 40)에는 복수의 구멍(46)이 형성되어 있다. 기판(40)은 구멍(16)을 제외하고 도 1에 도시한 기판(10)과 같은 구성일지라도 가능하다.
본 실시예에서는 복수의 절삭 라인(L1, L2)이 교차하는 위치에, 복수의 구멍(46)이 형성되어 있다. 절삭 라인(L1)과 절삭 라인(L2)은 직각으로 교차한다. 절삭 라인(L1, L2)은 제 1 실시예에서 설명한 절삭 라인(L)과 같다. 따라서, 도 10에 도시한 절삭 라인(L1, L2)은 소정폭의 띠형상을 이룬다. 각각의 구멍(46)은 그 일부(단부)가 절삭 라인(L1, L2)의 교차부(48)에 겹쳐 형성되어 있다.
본 실시예에서는 절삭 라인(L1, L2)의 각각을 삽입하여, 복수의 구멍(46)이 형성되어 있다. 또한, 도 10에 도시된 바와 같이, 절삭 라인(L1, L2)의 교차부(48)의 모서리부와 구멍(46)이 중복하고 있다.
도 9에 확대하여 도시된 바와 같이, 절삭 라인(L1, L2) 중 어느 1개를 삽입한 한쌍의 구멍(46)의 간격(D)은 절삭 라인(L1, L2)의 폭, 즉 절삭 툴(예를 들면, 블레이드(28))의 두께보다도 작은 것이 바람직하다. 예를 들면, 절삭 툴의 칼날 두께가 100 내지 300μm(일반적으로는 100 내지 200μm이고, 바람직하게는 150μm 정도)일때, 간격(D)은 그 미만인 것이 바람직하다. 또한, 구멍(46)의 직경은 절삭 라인(L)의 위치의 오차에 따른 크기로 가능하고, 예를 들면 50 내지 20Oμm 정도로 가능하다. 본 실시예에 의하면, 제 1 실시예보다도, 구멍(46)의 직경을 작게 할 수 있다. 그 결과, 구멍(46)에 들어간 수지가 기판(40)의 표면으로 밀려 나오는 상태를 감소시킬 수 있다.
본 실시예에서는 복수의 교차하는 절삭 라인(L1, L2) 중, 먼저 절삭 라인(L1)에 따라 절삭이 행해지고, 그 후(마지막에), 절삭 라인(L2)에 따라 절삭이 행해진다. 마지막에 행해지는 절삭에 의해, 기판(40)의 개별 조각의 모서리부에 절삭 부스러기가 생기기 때문에, 적어도 개별 조각의 모서리부로 이루어지는 위치에 구멍(146)이 형성되어 있는 것이 바람직하다. 기판(40)의 외주 단부를 절제하여, 그 이외의 영역에서 복수의 개별 조각을 형성할 때에는 절제되는 외주 단부에 있어서 모서리부로 이루어지는 위치에는 구멍(246, 346, 446)은 반드시 필요하지 않다.
또한, 복수의 교차하는 절삭 라인(L1, L2)에 의해, 복수의 개별 조각의 모서리부가 형성되었을 때일지라도, 마지막 절삭이 행해지는 절삭 라인(L2)을 삽입하여 구멍(46)이 형성되어 있으면 된다.
도 11a 및 도 11b는 본 실시예의 변형예를 도시한 도면이고, 도면의 위에서 아래를 향해 절삭 라인(L2)을 따라 절삭이 행해진다.
예를 들면, 마지막 절삭이 행해지는 절삭 라인(L2)에 있어서, 교차부(48)보다도 상류측에서, 절삭 부스러기가 생기는 경우에는 도 11a에 도시된 바와 같이 구멍(46)을 형성한다. 즉, 교차부(48)보다도 절삭 라인(L2)의 상류측에만 구멍(46)을 형성하여도 된다. 이 경우, 절삭 라인(L2)에 있어서, 교차부(48)보다도 하류측 부분에는 원래 절삭 부스러기가 생기기 어렵다.
또는, 마지막 절삭이 행해지는 절삭 라인(L2)에 있어서, 교차부(48)보다도 하류측에서, 절삭 부스러기가 생기는 경우에는 도 11b에 도시된 바와 같이 구멍(46)을 형성한다. 즉, 교차부(48)보다도 절삭 라인(L2)의 하류측에만 구멍(46)을 형성하여도 된다. 이 경우, 절삭 라인(L2)에 있어서, 교차부(48)보다도 상류측의 부분에는 원래 절삭 부스러기가 생기기 어렵다.
교차부(48)의 상류측 및 하류측 중 어느쪽에서 절삭 부스러기가 생길 것인가는 기판(40)이나 수지의 재질, 절삭 방법(예를 들면, 절삭 툴의 회전방향 또는 이동방향, 기판(40)에서의 절삭 툴이 접촉하는 면)에 따라 다르다.
본 실시예는 상기한 바와 같이 구성되어 있고, 제 1 실시예에서 설명한 내용을 가능한 한 적용할 수 있다. 또한, 본 실시예에 따른 기판(40)을 사용한 반도체 칩 탑재 기판에 대해서도, 기판(40)의 구성의 차이를 제외하고, 제 1 실시예에서 설명한 내용을 적용할 수 있다.
본 실시예에 따른 기판(40)을 사용한 반도체 장치의 제조방법에서는 각각의 구멍(46)의 단부를 통과하여, 기판(40) 및 수지를 절삭한다. 또한, 절삭 공정에서는 한 쌍의 구멍(46)의 간격(D)보다도 두께가 큰 절삭 툴로, 기판(40) 및 수지를 절삭한다. 그 밖의 상세한 설명은 제 1 실시예에서 설명한 내용을 적용할 수 있다.
(제 3 실시예)
도 12는 본 발명을 적용한 제 3 실시예에 따른 반도체 장치를 도시한 도면이다. 도 12에 도시한 반도체 장치는 개별 조각이 된 기판(50)과, 기판(50)에 탑재된 복수의 반도체 칩을 밀봉하는 수지(52)를 포함한다. 반도체 장치의 모서리부(54)에 있어서, 기판(50)에는 두께부(56)가 형성되어 있다. 두께부(56)는 기판(50)의 표면과 이면의 적어도 한쪽에 움푹패여 형성된다. 예를 들면, 두께부(56)의 두께는 기판(50) 두께의 1/3 내지 1/4 정도인 것이 바람직하다. 두께부(56)는 평면적으로 (기판(50)에 대하여 수직으로 보아), 절삭 툴의 칼날 두께 이상의 크기(둥근 형상이면 직경)인 것이 바람직하다. 도 12에 도시된 바와 같이, 오목면이 수지(52)를 향하고 있으면, 이 오목면을 수지(52)가 덮고 있어도 된다. 또는 오목면이 수지(52)와는 반대측을 향해도 된다. 그리고, 두께부(56)가 형성됨으로써, 기판(50)의 오목면이 수지(52)의 단면보다도 내측으로 들어가 있다.
본 실시예에 따른 반도체 장치에서 사용되는 개별 조각의 기판(50)도, 복수의 반도체 칩의 탑재 영역을 갖는 반도체 장치용 기판으로 형성할 수 있다. 자세하게는 제 1 또는 제 2 실시예에서 설명한 기판(10, 40)의 구멍(16, 46)을, 오목부로 바꾼 구조의 반도체 장치용 기판을 사용하면 된다. 여기서, 오목부는 절단되어 상술한 두께부(56)를 형성한다.
본 실시예에 따른 반도체 장치용 기판은 구멍 대신에 오목부가 형성되어 있기 때문에, 수지를 형성하여도 반대측에 수지가 들어가는 일이 없다. 상기 반도체 장치용 기판을 사용하여 반도체 칩 탑재 기판을 제조하여도 된다. 또한, 반도체 칩 탑재 기판을 절삭 절단하여 반도체 장치를 제조하여도 된다. 이들의 방법에 대해서는 상술한 실시예에서 설명한 내용을 적용할 수 있다. 그리고, 구멍 대신에 오목부를 통과하여 절삭 절단하기 때문에, 두께가 얇게 된 부분에서 절삭이 종료하기 때문에, 절삭 부스러기가 작아지게 된다.
또한, 반도체 장치용 기판에 오목부를 형성했을 때는 화학적인 반에칭을 행해도 된다. 그 경우는 수지를 형성하는 면 또는 그 반대측 면 중 어느 하나에 오목부를 형성하여도 된다. 또는 반도체 장치용 기판을 사용하여 반도체 칩 탑재 기판을 제조하고 나서, 그 일부를 구성하는 반도체 장치용 기판에 오목부를 형성하여도 된다. 그 경우, 수지가 이미 형성되어 있는 면과는 반대측에 오목부를 형성한다.
(제 4 실시예)
도 13은 본 발명을 적용한 제 4 실시예에 따른 반도체 장치를 설명하는 도면이다. 본 실시예에 따른 반도체 장치는 제 1 또는 제 2 실시예에서 설명한 반도체 장치의 구성에 커버(또는 시일재 또는 차폐재: 66)를 부가한 것이다.
즉, 반도체 장치의 모서리부(64)에 있어서, 기판(60)과 수지(62) 사이에 커버(66)가 형성되어 있다. 그리고, 모서리부(64)에서, 기판(60)이 모서리부(64)의 돌출 방향과는 반대방향으로 들어가 형성된 단면(68)이 노출되어 있다. 단면(68)은 수지(62)의 단면보다도 내측으로 들어가 있다. 또, 단면(68)을 덮기 위해서 수지 등의 재료를 형성하여도 된다.
본 실시예에 따른 반도체 장치는 제 1 또는 제 2 실시예에서 설명한 기판(10, 40)의 구멍(16, 46)의 개구를 커버(66)로 막은 반도체 장치용 기판을 사용하여 제조할 수 있다. 커버(66)의 재료는 수지이거나 동등의 금속이라도 가능하다. 예를 들면, 반도체 장치용 기판에 배선 패턴을 형성했을 때에, 동일의 재료(동등의 도전 재료)로 커버(66)를 형성하여도 된다. 더구나, 배선 패턴을 형성했을 때에 동시에 커버(66)를 형성하면, 공정을 늘리지 않아도 된다. 또는, 배선 패턴과는 반대측 면에 커버(66)를 형성하여도 된다. 또는, 액상의 코팅제를 구멍(16, 46)에 충전하고, 이것을 고화시켜도 된다. 또, 커버(66)의 색이, 반도체 장치용 기판과 다를 때에는 구멍(16, 46)을 통해서 커버(66)의 색을 인식할 수 있다. 즉, 구멍(16, 46)을, 커버(66)의 색에 의해 인식할 수 있다. 구멍(16, 46)은 절삭 라인(L, L1, L2)이 통과하기 때문에, 절삭의 표적이 된다.
본 실시예에 따른 반도체 장치용 기판을 사용하여, 커버(66)가 형성된 면에 수지를 형성하면, 구멍(16, 46)으로부터 수지가 유출되어 반대측으로 들어가는 것이 없어지게 된다.
그 밖의 상세한 설명에 대해서는 제 1 및 제 2 실시예에서 설명한 내용을 적용할 수 있다.
그리고, 본 발명을 적용한 반도체 장치를 갖는 전자기기로서, 도 14에는 노트형 퍼스널 컴퓨터(100)가 도시되어 있다.
또, 상기 본 발명의 구성 요건 「반도체 칩」을 「전자 소자」로 치환하여, 반도체 칩과 동일하게 전자 소자(능동 소자이거나 수동 소자이거나 불문한다)를, 기판에 실장하여 전자 부품을 제조할 수 있다. 이러한 전자 소자를 사용하여 제조되는 전자 부품으로서, 예를 들면, 광 소자, 저항기, 콘덴서, 코일, 발진기, 필터, 온도 센서, 서미스터, 배리스터, 볼륨 또는 휴즈 등이 있다.
CSP와 같은 소형 패키지를 공급하기 위해, 플렉시블 기판에 복수의 반도체 칩을 탑재하고, 이들을 일괄적으로 수지 밀봉하는 방법이 본 기술분야에 개발되어 있고, 일괄 밀봉된 제품은 절삭으로 개별조각화되는데, 이 경우, 플렉시블 기판을 블레이드나 루터 등으로 절삭할 경우에 발생했던 개별 조각의 모서리부에 절삭 부스러기가 생긴다고 하는 종래의 문제를 해결할 수 있도록 하는 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치 및 그 제조방법, 회로 기판 및 전자기기를 본 발명은 제공한다.

Claims (28)

  1. 반도체 칩의 탑재 영역을 갖고, 절삭 라인이 교차하는 위치에, 적어도 1개의구멍이 형성된 반도체 장치용 기판.
  2. 제 1 항에 있어서, 상기 절삭 라인이 교차하는 위치에 1개의 상기 구멍이 형성되고,
    상기 구멍은 상기 절삭 라인의 교차부를 포함하는 크기로 형성되어 있는 반도체 장치용 기판.
  3. 제 1 항에 있어서, 상기 절삭 라인이 교차하는 위치에 복수의 상기 구멍이 형성되고,
    각각의 구멍의 단부가 상기 절삭 라인의 교차부에 겹치는 반도체 장치용 기판.
  4. 제 3 항에 있어서, 상기 복수의 구멍은 상기 절삭 라인 중, 상기 교차부에서의 마지막에 절삭이 행해지는 절삭 라인을 삽입하여 형성되어 있는 반도체 장치용 기판.
  5. 제 4 항에 있어서, 상기 복수의 구멍은 상기 절삭 라인의 교차부보다도, 상기 마지막에 절삭이 행해지는 절삭 라인의 상류측에 형성되어 있는 반도체 장치용 기판.
  6. 제 4 항에 있어서, 상기 복수의 구멍은 상기 절삭 라인의 교차부보다도, 상기 마지막에 절삭이 행해지는 절삭 라인의 하류측에 형성되어 있는 반도체 장치용 기판.
  7. 제 4 항에 있어서, 상기 마지막에 절삭이 행해지는 절삭 라인을 삽입하여 일측에 형성된 1개의 상기 구멍과 다른측에 형성된 1개의 상기 구멍과의 간격은 절삭 툴의 절삭부의 두께보다도 작은 반도체 장치용 기판.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 적어도 1개의 상기 구멍이 형성되고,
    상기 구멍은 커버에 의해 개구가 막히게 되는 반도체 장치용 기판.
  9. 제 8 항에 있어서, 배선 패턴이 형성되어 있고,
    상기 커버는 상기 배선 패턴과 동일한 재료로 형성되어 있는 반도체 장치용 기판.
  10. 절삭 절단 가능한 재료로 이루어지고, 복수의 개별 조각으로 절단하기 위한 절삭 라인이 교차하는 위치에, 적어도 1개의 구멍이 형성된 기판과,
    상기 기판에 탑재된 복수의 반도체 칩을 포함하는 반도체 칩 탑재 기판.
  11. 제 10 항에 있어서, 상기 복수의 반도체 칩이 수지에 의해 밀봉되어지는 반도체 칩 탑재 기판.
  12. 제 11 항에 있어서, 상기 구멍에 상기 수지가 충전되어지는 반도체 칩 탑재 기판.
  13. 제 1O 내지 제 12 항 중 어느 한 항에 있어서, 상기 구멍은 상기 절삭 라인의 교차부를 포함하는 크기로 형성되어 있는 반도체 칩 탑재 기판.
  14. 제 11 항에 있어서, 상기 구멍은 커버에 의해 개구가 막히고, 상기 기판에서의 상기 커버가 설치된 면에 상기 수지가 형성되어지는 반도체 칩 탑재 기판.
  15. 반도체 칩과,
    상기 반도체 칩이 탑재되어 절삭 절단에 의해 형성된 기판과,
    상기 반도체 칩을 밀봉하는 수지를 포함하며,
    모서리부를 갖는 외형을 이루고,
    상기 모서리부에서, 상기 기판의 일부가 상기 수지의 단면보다도 내측에 들어가있는 반도체 장치.
  16. 제 15 항에 있어서, 상기 모서리부에서, 상기 기판이 상기 모서리부의 돌출 방향과는 반대 방향으로 들어가는 형상을 이루는 것으로, 상기 기판의 단면이 상기 수지의 단면보다도 내측으로 들어가 있는 반도체 장치.
  17. 제 15 항에 있어서, 상기 모서리부에서, 상기 기판에 얇은 두께부가 형성되는 것으로, 상기 기판의 상기 얇은 두께부의 면이 상기 수지의 단면보다도 내측으로 들어가 있는 반도체 장치.
  18. 제 15 항에 있어서, 상기 모서리부에서, 상기 수지의 단면보다도 내측으로 들어가 있는 상기 기판의 상기 일부는 상기 수지로써 덮여져 있는 반도체 장치.
  19. 제 15 항에 있어서, 상기 모서리부에서, 상기 기판과 상기 수지와의 사이에 커버가 설치되고,
    상기 수지의 단면보다도 내측으로 들어가 있는 상기 기판의 상기 일부는 노출하게 되는 반도체 장치.
  20. 제 15 항 내지 제 19 항 중 어느 한 항에 기재된 반도체 장치가 탑재된 회로 기판.
  21. 제 15 항 내지 제 19 항 중 어느 한 항에 기재된 반도체 장치를 구비하는 전자기기.
  22. 절삭 라인이 교차하는 위치에 적어도 1개의 구멍이 형성된 기판에 복수의 반도체 칩을 탑재하고, 상기 복수의 반도체 칩을 수지로 밀봉하는 제 1 공정과,
    상기 절삭 라인을 따라, 상기 구멍의 적어도 일부를 통과하여 상기 기판 및 수지를 절삭하여 개별 조각으로 절단하는 제 2 공정을 포함하는 반도체 장치의 제조방법.
  23. 제 22 항에 있어서, 상기 제 1 공정에서, 상기 구멍에 상기 수지를 충전하는 반도체 장치의 제조방법.
  24. 제 22 항에 있어서, 상기 기판에는 적어도 1개의 상기 구멍이 형성되고,
    상기 제 1 공정 전에, 상기 구멍의 개구를 막는 커버를 설치하고,
    상기 제 1 공정에서, 상기 수지를 상기 커버에 의해서 상기 구멍으로의 유입을 방지하도록 형성되는 반도체 장치의 제조방법.
  25. 제 24 항에 있어서, 상기 제 1 공정 전에, 상기 기판에 배선 패턴을 형성하는 공정을 포함하며,
    상기 커버를 배선 패턴을 형성하는 공정에서 형성하는 반도체 장치의 제조방법.
  26. 제 22 항 내지 제 25 항 중 어느 한 항에 있어서, 상기 절삭 라인이 교차하는 위치에 1개의 상기 구멍이 형성되고,
    상기 제 2 공정에서, 상기 구멍의 내측을 통해 상기 기판 및 수지를 절삭하는 반도체 장치의 제조방법.
  27. 제 22 항 내지 제 25 항 중 어느 한 항에 있어서, 상기 절삭 라인이 교차하는 위치에 복수의 상기 구멍이 형성되고,
    상기 복수의 구멍은 상기 절삭 라인 중, 상기 절삭 라인이 교차하는 위치에서 마지막에 절삭이 행해지는 절삭 라인을 삽입하여 형성되고,
    상기 제 2 공정에서, 각각의 구멍의 단부를 통해 상기 기판 및 수지를 절삭하는 반도체 장치의 제조방법.
  28. 제 27 항에 있어서, 상기 마지막에 절삭이 행해지는 절삭 라인을 삽입하여, 일측에 형성된 1개의 상기 구멍과 다른측에 형성된 1개의 상기 구멍의 간격보다도 두께가 큰 절삭 툴로 상기 기판 및 수지를 절삭하는 반도체 장치의 제조방법.
KR1020000043287A 1999-07-28 2000-07-27 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기 KR100356323B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP99-213184 1999-07-28
JP21318499 1999-07-28
JP2000173294A JP2001102486A (ja) 1999-07-28 2000-06-09 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器
JP2000-173294 2000-06-09

Publications (2)

Publication Number Publication Date
KR20010030016A true KR20010030016A (ko) 2001-04-16
KR100356323B1 KR100356323B1 (ko) 2002-10-19

Family

ID=26519652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000043287A KR100356323B1 (ko) 1999-07-28 2000-07-27 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기

Country Status (5)

Country Link
US (2) US6774500B1 (ko)
JP (1) JP2001102486A (ko)
KR (1) KR100356323B1 (ko)
SG (1) SG112797A1 (ko)
TW (1) TW515011B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951308B1 (ko) * 2008-08-07 2010-04-05 삼성전기주식회사 카메라 모듈용 기판 제조방법 및 카메라 모듈용 기판 제조를 위한 기판 트레이

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002103793A1 (fr) 2001-06-07 2002-12-27 Renesas Technology Corp. Dispositif a semi-conducteurs et procede de fabrication associe
DE102004014438A1 (de) * 2004-03-24 2005-11-03 Siemens Ag Leiterplattennutzen mit einer Vielzahl an Schaltungsträgern, Schaltungsträger und Verfahren zum Vereinzeln von Schaltungsträgern aus einem Leiterplattennutzen
CN101530011A (zh) * 2006-11-30 2009-09-09 株式会社德山 金属化陶瓷基板芯片的制造方法
JP4967628B2 (ja) * 2006-12-05 2012-07-04 パナソニック株式会社 セラミック多層基板の製造方法
KR100871707B1 (ko) * 2007-03-30 2008-12-05 삼성전자주식회사 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
US7859084B2 (en) * 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2010004011A (ja) * 2008-05-19 2010-01-07 Panasonic Corp 半導体装置及び半導体装置の製造方法
KR101001352B1 (ko) 2008-09-04 2010-12-14 삼성전기주식회사 패키지용 기판
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
KR101049466B1 (ko) 2010-05-28 2011-07-15 삼성전기주식회사 기판 어레이 및 이를 이용한 카메라 모듈의 제조방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584814B2 (ja) * 1976-04-27 1983-01-27 三菱電機株式会社 半導体装置
US4263341A (en) * 1978-12-19 1981-04-21 Western Electric Company, Inc. Processes of making two-sided printed circuit boards, with through-hole connections
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
US4355457A (en) * 1980-10-29 1982-10-26 Rca Corporation Method of forming a mesa in a semiconductor device with subsequent separation into individual devices
JPS63226053A (ja) * 1987-03-13 1988-09-20 Matsushita Electric Ind Co Ltd 混成集積チツプモジユ−ル
KR910003735B1 (ko) * 1988-12-17 1991-06-10 삼성전자 주식회사 발광장치
KR920005461B1 (ko) * 1990-03-03 1992-07-04 현대전자산업 주식회사 인쇄회로기판 제조방법
US5153379A (en) * 1990-10-09 1992-10-06 Motorola, Inc. Shielded low-profile electronic component assembly
JPH05136261A (ja) * 1991-11-15 1993-06-01 Kawasaki Steel Corp 半導体チツプ及びウエハのダイシング方法
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
US5455456A (en) * 1993-09-15 1995-10-03 Lsi Logic Corporation Integrated circuit package lid
JP2742514B2 (ja) * 1993-11-30 1998-04-22 亞南産業株式會社 集積回路パッケージの成型方法
US5686171A (en) * 1993-12-30 1997-11-11 Vlsi Technology, Inc. Integrated circuit scribe line structures and methods for making same
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
EP0704896B1 (en) * 1994-09-22 2003-03-26 Nec Corporation Tape automated bonding type semiconductor device
JP3306272B2 (ja) * 1995-10-20 2002-07-24 富士通株式会社 弾性表面波装置
US5691242A (en) * 1996-02-26 1997-11-25 Motorola, Inc. Method for making an electronic component having an organic substrate
KR100192760B1 (ko) * 1996-02-29 1999-06-15 황인길 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US6107161A (en) * 1996-06-07 2000-08-22 Rohm Co., Ltd. Semiconductor chip and a method for manufacturing thereof
JPH10233593A (ja) * 1997-02-19 1998-09-02 Citizen Electron Co Ltd 電磁シールド付きｅｌ用ｓｍｄドライバモジュールとその製造方法
JP3094939B2 (ja) * 1997-03-19 2000-10-03 株式会社村田製作所 電子部品の製造方法
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951308B1 (ko) * 2008-08-07 2010-04-05 삼성전기주식회사 카메라 모듈용 기판 제조방법 및 카메라 모듈용 기판 제조를 위한 기판 트레이

Also Published As

Publication number Publication date
US6774500B1 (en) 2004-08-10
SG112797A1 (en) 2005-07-28
US20040227259A1 (en) 2004-11-18
KR100356323B1 (ko) 2002-10-19
TW515011B (en) 2002-12-21
JP2001102486A (ja) 2001-04-13

Similar Documents

Publication Publication Date Title
KR100459970B1 (ko) 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기
KR100426883B1 (ko) 반도체장치,필름캐리어테이프및이들의제조방법
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
US20020030266A1 (en) Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument
US20070138916A1 (en) Piezoelectric device
JPH06342794A (ja) 樹脂封止型半導体パッケージおよびその製造方法
KR20040026129A (ko) 회로 장치 및 그 제조 방법
KR100356323B1 (ko) 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기
KR20050096851A (ko) 회로 장치 및 그 제조 방법
US5949134A (en) Tape carrier and tape carrier device using the same
JP2000058594A (ja) 半導体装置とその製造方法
KR100473816B1 (ko) 반도체장치 및 그 제조방법과 전자기기
US7053492B2 (en) Circuit device and method of manufacturing the same
JP3482850B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2018201248A (ja) 無線モジュール
JP3435403B2 (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造および実装方法
US6737590B2 (en) Tape circuit board and semiconductor chip package including the same
KR100354203B1 (ko) 가요성 배선 기판, 필름 캐리어, 테이프 형상 반도체장치, 반도체 장치 및 그의 제조방법, 회로 기판 및 전자기기
WO1999009592A1 (fr) Assemblage semi-conducteur du type flip et son procede de fabrication
JP3391676B2 (ja) 半導体モジュール及びその樹脂封止方法
JPH04102339A (ja) 半導体素子及びその実装方法
JPH04179255A (ja) Ｌｃｃ型半導体装置およびその製造方法
JP2004207303A (ja) 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2006253165A (ja) 半導体装置および半導体装置の製造方法
KR20030011158A (ko) 반도체패키지용 섭스트레이트의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee