TW515011B - Substrate for semiconductor device, semiconductor-chip mounting substrate, semiconductor device and its manufacturing method, circuit board, and electronic machine - Google Patents

Substrate for semiconductor device, semiconductor-chip mounting substrate, semiconductor device and its manufacturing method, circuit board, and electronic machine Download PDF

Info

Publication number
TW515011B
TW515011B TW089115171A TW89115171A TW515011B TW 515011 B TW515011 B TW 515011B TW 089115171 A TW089115171 A TW 089115171A TW 89115171 A TW89115171 A TW 89115171A TW 515011 B TW515011 B TW 515011B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
resin
cutting
hole
Prior art date
Application number
TW089115171A
Other languages
English (en)
Inventor
Toshiki Nakayama
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW515011B publication Critical patent/TW515011B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Description

515011 A7 B7_____ 五、發明說明（1 ) 【發明領域】 本發明係關於半導體裝置用基板、半導體晶片搭載基 板、半導體裝置及其製造方法、電路基板及電子機器。 (請先閱讀背面之注意事項再填寫本頁) 【發明背景】 【習知技藝之說明】 爲了供應像c S P (晶片尺寸型封裝，Chip Scale/Size Package)的小型封裝，在撓性（Flexible)基板搭載複數個半導 體晶片，總括這些半導體晶片樹脂封裝的方法被開發出來 。藉由切削來個片化被總括起來封裝的製品。 這種情況，利用刀片（Blade)或起槽刀（Rooter)等切削撓 性基板的話，在個片的角部有產生切屑的問題，需要更進 一步的改良。 【發明槪要】 本發明是爲了解決此問題點之創作，其目的爲提供減 少切屑的產生之半導體裝置用基板、半導體晶片搭載基板 、半導體裝置及其製造方法、電路基板及電子機器。 經濟部智慧財產局員工消費合作社印製 (1 )與本發明相關的半導體裝置用基板具有半導體 晶片的搭載區域，在切削線的交叉位置，至少形成一個孔 〇 與本發明相關的半導體裝置用基板藉由切削可切斷成 各個半導體裝置用的個片。切削係沿著切削線進行。切削 線實際上爲具有寬度的線呈帶狀。在切削線的交叉位置形 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^ 經濟部智慧財產局員工消費合作社印製 515011 A7 -------B7______ 五、發明說明（2 ) 成個片的角部。 本發明所謂的孔不僅是貫通的孔，也包含未貫通的孔 即凹部。若在切削線的交叉位置形成孔的話，則在個片的 角部，半導體裝置用基板的一部分變成進入內側的形狀。 若在切削線的交叉位置形成凹部的話，在個片的角部，半 導體裝置用基板的一部分變成薄壁。 因此，即使進行交叉切削，在個片的角部，因半導體 裝置用基板的一部分變成進入內側的形狀或者變成薄壁， 故可減少切屑。 (2 )在此半導體裝置用基板中，在前述切削線的交 叉位置，形成一個前述孔，前述孔以包含前述切削線的交 叉部之大小來形成也可以。 如此一來，藉由孔的內壁面或凹部的形成所造成的薄 壁部，形成個片的角部。然後，在個片的角部，半導體裝 置用基板的一部分變成進入內側的形狀或者變成薄壁。 (3 )在此半導體裝置用基板中，在前述切削線的交 叉位置，形成複數個前述孔，每一個孔的端部與前述切削 線的交叉部重疊也可以。 如此一來，藉由孔的內壁面或凹部的形成所造成的薄 壁部，形成個片的角部。然後，在個片的角部，半導體裝 置用基板的一部分變成進入內側的形狀或者變成薄壁。 此外，孔的一部分因與切削線的交叉部重疊也可以， 故可形成小的各個孔。 (4 )在此半導體裝置用基板中，前述複數個孔在前 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --— -------l I —--------訂--------- * U (請先閱讀背面之注咅？事項再填寫本頁) 515011 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（3) 述切削線中，於前述交叉部中的最後，夾住進行切削的切 削線來形成也可以。 (5 )在此半導體裝置用基板中，前述複數個孔較前 述切削線的交叉部，更於前述最後進行切削的切削線之上 游側形成也可以。 (6 )在此半導體裝置用基板中，前述複數個孔較前 述切削線的交叉部，更於前述最後進行切削的切削線之下 游側形成也可以。 (7 )在此半導體裝置用基板中，夾住於前述最後進 行切削的切削線，形成於一側的一個前述孔與形成於另一 側的一個前述孔之間隔，比切削工具（Τ ο ο 1 )的切削 着 部厚度小也可以。 據此，可切削孔的一部分進行切削，藉由孔的內壁面 或凹部所形成的薄壁部，可形成個片的角部。 (8 )在此半導體裝置用基板中，至少形成一個前述 孔，前述孔透過蓋子（Cover )阻塞開口也可以。如此一來 ，可防止封裝樹脂流入孔，藉由孔可防止封裝樹脂由半導 體裝置用基板一側的面繞進另一側的面。 (9 )在此半導體裝置用基板中，形成配線圖案（ Pattern )，前述蓋子利用與前述配線圖案相同的材料來形 成也可以。如此一來，不會增加製造工程，可形成蓋子。 (1 0 )與本發明相關的半導體晶片搭載基板包含： 基板，由可切削切斷的材料所構成，在用以切斷成複數個 個片之切削線的交叉位置，至少形成一個孔；以及複數個 --------1----裝--------訂--------- »* (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） - 經濟部智慧財產局員工消費合作社印製 515011 A7 B7_____ 五、發明說明（4 ) 半導體晶片，搭載於前述基板。 本發明搭載複數個半導體晶片的基板係透過切削，可 切斷成複數個個片。切削係沿著切削線來進行。切削線實 際上爲具有寬度的線呈帶狀。在切削線的交叉位置形成個 片的角部。 本發明所謂的孔不僅是貫通的孔，也包含未貫通的孔 即凹部。若在切削線的交叉位置形成孔的話，變成個片的 基板角部，變成進入內側的形狀。若在切削線的交叉位置 形成凹部的話，變成個片的基板角部變成薄壁。 因此，即使沿著交叉的切削線進行切削，變成個片的 基板角部，因變成進入內側的形狀或薄壁，故可減少切屑 » 〇 (1 1 )在此半導體晶片搭載基板中，前述複數個半 導體晶片透過樹脂來密封也可以。 如此一來，當切削切斷基板時也同時切削切斷樹脂。 (1 2 )在此半導體晶片搭載基板中，前述孔塡充前 述樹脂也可以。 如此一來，在切削線的交叉部設有樹脂。在基板形成 孔，基板以及樹脂的個片的角部係以樹脂來形成。而在基 板形成凹部，基板以及樹脂的個片的角部係以薄壁的基板 與樹脂來形成。 (1 3 )在此半導體晶片搭載基板中，前述基板使用 申請專利範圍第2項至第8項中任一項所述之半導體裝置 用基板也可以。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------1----裝--------訂---------. **- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 515011 A7 ___B7___ 五、發明說明（5 ) (1 4 )在此半導體晶片搭載基板中，前述基板係使 用前述半導體裝置用基板，在配設前述半導體裝置用基板 中的前述蓋子的面，設有前述樹脂也可以。 如此一來，可防止樹脂流入孔，藉由孔可防止樹脂由 基板一側的面繞進另一側的面。 (1 5 )與本發明相關的半導體包含：半導體晶片； 基板，搭載前述半導體晶片，藉由切削切斷來形成；樹脂 ，密封前述半導體晶片，其中無具有角部的外形，對於前 述角部，前述基板的一部分較前述樹脂的端面更進入內側 〇 如果依照本發明，角部中變成交叉基板，於切削切斷 時產生，殘留於基板的切屑減少之構造。 (1 6 )在此半導體裝置中，對於前述角部，前述基 板成在前述角部的突出方向之相反方向進入的形狀，前述 基板的端面較前述樹脂的端面更進入內側也可以。 (1 7 )在此半導體裝置中，對於前述角部，在前述 基板形成薄壁部，前述基板的前述薄壁部的面較前述樹脂 的端面更進入內側也可以。 (1 8 )在此半導體裝置中’對於前述角部，較前述 樹脂的端面更進入內側的前述基板之前述一部分，以前述 樹脂覆蓋也可以。 如此一來，對於角部，基板的一部分因被樹脂覆蓋， 故不產生因交叉的切削所造成的基板切屑。 (1 9 )在此半導體裝置中’對於前述角部，在前述 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —^^----裝--------訂--------- i- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 515011 A7 ___ B7 五、發明說明（6) 基板與前述樹脂之間配設蓋子，露出較前述樹脂的端面更 進入內側的gfj述基板之即述一'部分也可以。 (2 0 )與本發明相關的電路基板搭載上述半導體裝 置。 (2 1 )與本發明相關的電子機器具備上述半導體裝 置。 (2 2 )與本發明相關的半導體裝置的製造方法，包 含： 第一工程，在切削線的交叉位置，至少形成一個孔的 基板搭載複數個半導體晶片，以樹脂密封前述複數個半導 體晶片；以及 第二工程，沿著前述切削線，通過前述孔的至少一部 分，切削前述基板以及樹脂，切斷成個片。 本發明搭載複數個半導體晶片的基板係透過切削，切 斷成複數個個片。切削係沿著切削線來進行。切削線實際 上爲具有寬度的線呈帶狀。在切削線的交叉位置形成基板 及樹脂的個片的角部。 本發明所謂的孔不僅是貫通的孔，也包含未貫通的孔 即凹部。若在切削線的交叉位置形成孔的話，在基板及樹 脂的個片的角部，基板的一部分變成進入內側的形狀。若 在切削線的交叉位置形成凹部的話，在基板及樹脂的個片 的角部，基板的一部分變成薄壁。 因此，即使沿著交叉的切削線進行切削，在基板及樹 脂的個片的角部，基板的一部分因變成進入內側的形狀或 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------^----Aw --------訂—------ m- (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 515011 A7 ____B7_ 五、發明說明（7 ) 薄壁，故可減少切屑。 (2 3 )在此半導體裝置的製造方法中，前述第一工 程中，前述孔塡充前述樹脂也可以。 如此一來，在切削線的交叉部設有樹脂。在基板形成 孔，基板以及樹脂的個片的角部係以樹脂來形成。在基板 形成凹部，基板以及樹脂的個片的角部係以薄壁的基板與 樹脂來形成。 (2 4)在此半導體裝置的製造方法中，在前述基板 至少形成一個前述孔， 在前述第一工程前，配設阻塞前述孔的開口之蓋子， 在前述第一工程中，設有藉由前述蓋子防止流入前述 孔之前述樹脂也可以。 如此一來，可防止樹脂流入孔，再者可防止樹脂透過 孔繞進基板的相反側。 (2 5 )在此半導體裝置的製造方法中，在前述第一 工程前包含在前述基板形成配線圖案的工程，前述蓋子以 形成配線圖案之工程來形成也可以。 如此一來，不增加工程也能配設蓋子。 (2 6 )在此半導體裝置的製造方法中，在前述切削 線的交叉位置，形成一個前述孔，在前述第二工程中，通 過前述孔的內側，切削前述基板以及樹脂也可以。 如此一來，藉由孔的內壁面或凹部的形成所造成的薄 壁部，可形成基板的角部。
(2 7 )在此半導體裝置的製造方法中，在前述切肖[J 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---1---:----•裝--------訂--------- I i (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 515011 A7 B7_____ 五、發明說明（8) 線的交叉位置，形成複數個前述孔，前述複數個孔’在前 述切削線中，於前述切削線的交叉位置，夾住於前述最後 進行切削的切削線來形成，在前述第二工程中，通過每一 個孔的端部，切削前述基板以及樹脂也可以。 如此一來，藉由孔的內壁面或凹部的形成所造成的薄 壁部，可形成基板的角部。此外，因孔的一部分與切削線 的交叉部重疊也可以，故可形成小的各個孔。 (2 8 )在此半導體裝置的製造方法中，夾住於前述 最後進行切削的切削線，藉由比形成於一側的一個前述孔 與形成於另一側的一個前述孔之間隔還厚的大切削工具， 切削前述基板以及樹脂也可以。 據此，可切削孔的一部分進行切削，藉由孔的內壁面 或凹部所形成的薄壁部，可形成個片的角部。 【圖示之簡單說明】 圖1係顯示與適用本發明的第一實施例相關之半導體 裝置用基板的圖。 圖2係顯示與適用本發明的第一實施例相關之半導體 裝置的製造方法的圖。 圖3係顯示與適用本發明的第一實施例相關之半導體 裝置的製造方法的圖。 圖4 A及圖4 B係顯示與適用本發明的第一實施例相 關之半導體裝置的製造方法的圖。 圖5係顯示與適用本發明的第一實施例相關之半導體 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — — — —Aw - I I I I I I I --------- m 1 (請先閱讀背面之注咅？事項再填寫本頁) 515011 A7 -------B7___五、發明說明（9 ) 裝置的製造方法的圖。 圖6係顯示與適用本發明的第一實施例相關之半導體 裝置的製造方法的圖。 圖7係顯示與適用本發明的第一實施例相關之半導體 裝置的圖。 圖8係顯示與適用本發明的第一實施例相關之半導體 裝置的圖。 經濟部智慧財產局員工消費合作社印製 體 導 半 之 相 例 施 實 二 第 的 明 發 本 用 適 與 。 示圖 顯的 係板 9 基 圖用 置 裝 第 的 明 發 本 用。 適圖 與的 示法 顯方 係造 ο 製 1 的 圖置 裝 mm 半 之 關 相 例 施 第 的 明 發 本 ο 用圖 適例 與 NNN 一下形 一/Γ變 顯 的 係S B基 1 用 1 置 圖裝 及體 A 導 1 半 1 之 圖關 相 例 施 導 半 之 m夸 相 例 施 實 三 第 的 明 發 本 用 適 與 示 顯 係 。 2 圖 1 的 圖置 裝 體 導 半 之 相 例 施 實 四 第 的 明 發 本 用 適 與 示 顯 係。 3 圖 1 的 圖置 裝 澧 的 造 製 所 法 方 的 相 明 發 本 與。 用圖 適的 備器 具機 示子 顯電 係之 4 置 1裝 圖體 導 半 明 說 號 符 板 基 用 置 裝域 體區 導載 半搭孔 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12 - -------1----裝--------訂--------- I * (請先閱讀背面之注意事項再填寫本頁) 515011 A7 B7 五、發明說明（1Q) 1 8 :交叉部 0402406802*4602468 22333444555566666 板 板 基 基 用 用 片置置 置 晶裝 板裝 裝 體體 基體 部 部部體 導脂導部路導 叉板脂叉壁導脂部子面 半樹半角電半孔交基樹交薄半樹角蓋端 (請先閱讀背面之注意事項再填寫本頁) 裝 ——訂---------^9. 經濟部智慧財產局員工消費合作社印製 例 施 實 之 明 發 1 本 明明 說說 細面 詳圖 之照 例參 施， 實下 佳以 較 第 圖 第 的 明 發 本 用 適 與 ) 示 例顯 施係 半 之 MW 相 例 施 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 515011 A7 B7 ____ 五、發明說明（11) 裝置用基板的圖。半導體裝置用基板（以下稱爲基板） 1 0係如圖2所示，搭載複數個半導體晶片2 0後，切斷 成複數個個片，用以製造複數個半導體裝置3 0 (參照圖 (請先閱讀背面之注音？事項再填寫本頁) 8 )。若變成個片，則基板1 0變成半導體裝置的插入物 (Interposer ) ° 基板1 0由可切削切斷的材料所構成。藉由切削切斷 形成角部時，其角部以易產生切屑的材料形成基板1 0時 ，本發明特別有效。例如，基板1 0以具彈力性的材料形 成時，適用本發明較佳。基板1 0的材料爲無機系材料或 包含無機系材料的物質也可以，但有機系材料較佳。由有 機系材料形成的基板1 0例如可舉出由聚醯亞胺（Polyimide) 樹脂所構成的撓性（Flexible )基板。 爲了搭載複數個半導體晶片2 0，基板1 0至少配設 一個（圖1雖然顯示複數個，但一個也可以）搭載區域 1 2。各搭載區域1 2的至少一側的面（許多情形僅一側 的面，但兩面也可以）形成配線圖案1 3 (參照圖8 )也 經濟部智慧財產局員工消費合作社印製 可以。在基板1 0形成用以電性連接一側的面與另一側的 面之複數個貫通孔1 4也可以。在各搭載區域1 2形成複 數個貫通孔1 4也可以。貫通孔1 4其內壁面以銅或金等 的導電材料電鑛變成貫穿孔（Throughhole )也可以，且以導 電材料塡埋也可以。而且，在貫通孔1 4上放置構成錫球 等的外部端子之構件也可以。 在基板1 0至少形成一個與貫通孔1 4不同的孔1 6 。詳細，在切削線L的交叉位置至少形成一個（圖1僅有 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 515011 A7 ____B7__ 五、發明說明（12) 一個）孔1 6。孔1 6的形狀不限定，圓孔或角孔的任何 一個均可。孔1 6的大小（若是圓孔的話爲直徑）大於切 削線L的寬度，即切削工具的刀刃厚度。例如，切削工具 的刀刃厚度爲100〜300//m ( —般爲100〜 2 0 0 // m，較佳爲1 5 0 // m左右）時，認爲切削線L 的位置誤差爲5 0〜2 0 0 // m，孔1 6的直徑以1 5 0 〜5 0 〇 // m較佳。 切削線L係顯示切斷基板1 〇的位置，被設定於區劃 自基板1 0所獲得的複數個個片的位置。以圖1所示的例 子，複數條切削線L可分成由平行的複數條切削線L所構 成的第一群，以及由與第一群的各切削線L成直角延伸的 複數條切削線L所構成的第二群。 切削線L因係顯示以預定寬度切削基板1 0並切斷的 區域，實際上係呈現預定寬度的帶狀。例如，切削線L具 有切削工具的刀刃厚度的寬。因此，複數條切削線L的交 叉部1 8實際上並不是點，而是具有預定面積的區域。 孔1 6係形成複數條切削線L的交叉部1 8包含於其 內側的大小，即形成比交叉部1 8大。交叉部1 8的全體 若位在孔1 6的內側，則藉由交叉部1 8，基板1 0的個 片的角部不會形成。基板1 0的個片的角部係藉由孔1 6 的內壁面形成。因此，切削切斷基板1 0形成複數個個片 時，各個片的角部不產生切屑。 本實施例係切除基板1 0的外周端部，自其內側區域 形成複數個個片。被切除的外周端部產生切屑也無妨時， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- 0* (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 515011 A7 B7__ 五、發明說明（） 交叉部1 8的一部分在外周端部的方向，自孔1 6露出也 可以。這種情況，基板1 0的個片的角部如上述在孔1 6 的內壁面形成，但被切除的外周端部的角部，藉由交叉的 切削形成產生切屑是可能有的。 與本實施例相關之半導體裝置用基板其構成如上述， 以下說明使用此構成之半導體裝置的製造方法。半導體裝 置的製造方法包含半導體晶片搭載基板的製造工程（第一 工程），與半導體晶片搭載基板的切削切斷工程（第二工 程）。 (半導體晶片搭載基板的製造工程） « 圖2〜圖4 A係顯示半導體晶片搭載基板的製造工程 圖。如圖2所示，在基板1 0的複數個搭載區域1 2的每 一個搭載半導體晶片2 0。本實施例半導體晶片2 0朝上 與電極接合（面朝上接合，Face up bonding)。以黏著劑2 1等 將半導體晶片2 0黏著於基板1 0也可以。在基板1 〇形 成配線圖案1 3 (參照圖8 )。半導體晶片2 0係搭載於 形成基板1 0中的配線圖案1 3之面，在後述工程中，透 過貫通孔1 4在相反側的面配設複數個外部端子2 6也可 以。 接著，電性連接半導體晶片2 0與配線圖案1 3。例 如，如圖3所示，藉由金屬線（Wire ) 2 2謀求兩者的電性 連接也可以。或者，與本實施例不同，利用面朝下接合（ Face down bonding )將半導體晶片2 0安裝於基板1 〇也 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） β ϋ ϋ to— ton MMmmm Hi kn tee i ϋ Μ ϋ ϋ ϋ 1_1 Βϋ mmmt I·-、· ·ϋ ϋ ϋ ΙΒ1 1« 1· I *-^ (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 515011 A7 B7______ 五、發明說明（14) 可以。這種情形，對於電性連接，使用非等向性導電材料 或銲錫或導電漿劑（Paste )等，或者適用使用超音波的金 屬接合也可以。對超音波加入熱或壓力也可以。 其次，如圖4 A所示，利用樹脂2 4密封複數個半導 體晶片2 0 (例如總括起來密封）。利用樹脂2 4密封基 板1 0全體也可以。對於密封使用模具的話也可以。使用 模具時，稱樹脂2 4爲模具（Μ ο 1 d )樹脂也可以。或 者，樹脂2 4設於基板1 0上藉由載物台（Stage )將其弄 平也可以，且透過接合來配設也可以。設於基板1 〇上的 樹脂2 4的表面爲平的或凹凸皆可。例如，如圖4 B所示 的變形例，樹脂2 4形成溝槽1 2 6也可以。若沿著切削 線L形成溝槽1 2 6，則切削的定位變得容易。 搭載基板1 0中的半導體晶片2 0的面若形成配線圖 案1 3，則藉由樹脂2 4配線圖案1 3被覆蓋保護。樹脂 2 4進入形成於基板1 0的孔1 6也可以。 透過以上的工程，可獲得圖4 A所示的半導體晶片搭 載基板。半導體晶片搭載基板係用以製造複數個半導體裝 置的中間製品，內藏複數個半導體晶片2 0 °複數個半導 體晶片2 0藉由樹脂2 4來密封。對於半導體晶片搭載基 板的基板1 0之構成係如以上所述的。基板1 〇的孔1 6 塡充樹脂2 4也可以。 在切斷半導體晶片搭載基板之前，如圖5所示’在基 板1 0配設複數個外部端子2 6也可以。在此時刻’可同 時配設對應複數個半導體裝置的外部端子2 6 °外部端子 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝--------訂——I—^9. (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 515011 A7 B7___ 五、發明說明（15) 2 6爲錫球也可以。外部端子2 6配設在形成於基板1 〇 的金屬銲點（L a n d )部上也可以。配線圖案1 3形成 於配設樹脂2 4的面時，透過配設於貫通孔1 4內的銲錫 等的導電材料，或以銅等的導電材料電鍍貫通孔1 4內形 成的貫穿孔，可謀求外部端子2 6與配線圖案1 3之電性 連接。 (半導體晶片搭載基板的切削切斷工程） 其次，如圖6所示，切削切斷基板1 0、包含複數個 半導體晶片2 0以及樹脂2 4的半導體晶片搭載基板。對 於切削切斷，使用在切斷矽晶圓時所使用的刀片2 8等的 切削工具也可以。使刀片2 8等的切削工具對基板1 〇相 對移動切斷基板1 0。移動刀片2 8也可以，且移動基板 1 0也可以。切削位置爲圖1所示的切削線L。即通過孔 1 6的內側，切削切斷基板1 0及樹脂2 4，可獲得個片 的半導體裝置3 0。若孔1 6塡充樹脂2 4的話，藉由樹 脂24可形成半導體裝置30的角部32 (參照圖7) ° 因此，不產生基板1 0的切屑。 圖7顯示基板1 0以及樹脂2 4的切斷面。圖7的例 子，在半導體裝置3 0的角部3 2中，基板1 0的一部分 較樹脂2 4的端面更進入內側。如上述，基板1 〇因切削 線L的交叉部1 8位於孔1 6的內側，故基板1 〇的角部 在孔1 6的內壁面形成。因此，在半導體裝置3 0的角部 3 2中，基板1 〇的孔1 6的內壁面係成在角部3 2的突 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------.----裝--------訂--------- (請先閱讀背面之注音？事項再填寫本頁) -18 - 515011 A7 B7 五、發明說明（16) 出方向之相反方向進入的形狀。而且’在半導體晶片搭載 (請先閱讀背面之注意事項再填寫本頁) 基板的製造工程，因基板1 〇的孔1 6塡充樹脂2 4 ’故 孔1 6的內壁面被樹脂2 4覆蓋。 圖8係顯示與本實施例相關之半導體裝置3 0的圖。 半導體裝置3 0包含半導體晶片2 0 ;搭載半導體晶片 2 0，藉由切削切斷所形成的基板1 〇的個片；密封半導 體晶片2 0，藉由切削切斷所形成的樹脂2 4的個片。其 他的特徵係如以上所述的。 圖8中半導體裝置3 0安裝在電路基板3 4。電路基 板3 4 —般係使用例如玻璃環氧（Glasse poxy)基板等的有 機系基板。電路基板3 4係使例如由銅所構成的配線圖案 3 6變成所希望的電路來形成，藉由連接這些配線圖案 3 6與半導體裝置3 0的外部端子2 6，可謀求這些元件 的電性導通。 (第二實施例） 經濟部智慧財產局員工消費合作社印製 圖9係顯示與適用本發明的第二實施例相關之半導體 裝置用基板的圖。在圖9所示的半導體裝置用基板（以下 稱爲基板）4 0形成複數個孔4 6。基板4 0除了孔4 6 以外，其構成與圖1所示的基板1 0相同也可以。 本實施例在複數條切削線L i、L 2的交叉位置形成複 數個孔4 6。切削線L i與切削線L 2呈直角交叉。切削線 L i、L 2與第一實施例所說明的切削線L相同。因此，如 圖1 0所示，切削線L i、L 2成預定寬度的帶狀。每一個 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 515011 A7 B7____ 五、發明說明（17) 孔4 6其一部分（端部）與切削線L i、L 2的交叉部4 8 重疊而形成。 本實施例夾著切削線L i、L 2的每一條形成複數個孔 4 6。而且，如圖1 〇所示，切削線l i、L 2的交叉部 4 8的角部與孔4 6重複。 如擴大成圖9所顯示的，夾著切削線L i、L 2的任何 一條之一對孔4 6的間隔D比切削線L i、L 2的寬度，即 切削工具（例如刀片2 8 )的厚度小較佳。例如切削工具 的刀刃厚度爲100〜3〇〇//m ( —般爲100〜 2 0 0 // m，較佳爲1 5 0 // m左右）時，間隔D未滿 1 0 0〜3 0 0 // m較佳。而且，孔4 6的直徑以依照切 削線L的位置誤差之大小即可，例如大約5 0〜2 0〇 /z m即可。如果依照本實施例，可較第一實施例更縮小孔 4 6的直徑。其結果，進入孔4 6的樹脂可減少露出於基 板4 0表面的狀態。 本實施例在複數條交叉的切削線L i、L 2之中，先沿 著切削線L i進行切削，之後（最後）才沿著切削線L 2進 行切削。藉由最後進行的切削，因在基板4 0的個片的角 部產生切屑，故至少在變成個片的角部之位置形成孔 1 4 6較佳。切除基板4 0的外周端部，由外周端部以外 的區域形成複數個個片時，在被切除的外周端部中，在變 成角部位置的未必需要孔2 4 6、3 4 6、4 4 6。 此外，藉由複數條交叉的切削線L i、L 2，即使形成 複數個個片時，夾著進行最後切削的切削線L 2形成孔4 6 -20 一 ^ -------1----裝--------訂--------- -- (請先閱讀背面之注意事項再填寫本頁) 515011 A7 B7 _____ 五、發明說明（18) 也可以。 圖1 1 A及1 1 B係顯示本實施例的變形例圖’由圖 上朝下沿著切削線L 2進行切削。 (請先閱讀背面之注音？事項再填寫本頁) 例如，在進行最後切削的切削線L 2中，於較交叉部 4 8還上游側產生切屑時，如圖1 1 A所示形成孔4 6。 即比交叉部4 8還上游，僅於切削線L 2的上游側形成孔 4 6也可以。這種情形，在切削線L 2中，較交叉部4 8還 下游側的部分本來就不易產生切屑。 或者，在進行最後切削的切削線L 2中，於較交叉部 4 8還下游側產生切屑時，如圖1 1 B所示形成孔4 6。 即比交叉部4 8還下游，僅於切削線L 2的下游側形成孔 4 6也可以。這種情形，在切削線L 2中，較交叉部4 8還 上游側的部分本來就不易產生切屑。 在交叉部4 8的上游側與下游側的哪一個部分產生切 屑，係依照基板4 0或樹脂的材質、切削方法（例如切削 工具的旋轉方向或移動方向、碰觸基板4 0中的切削工具 之面）而不同。 經濟部智慧財產局員工消費合作社印製 本實施例其構成如以上所述，儘可能可適用第一實施 例所說明的內容。而且，對於使用與本實施例相關的基板 4 〇之半導體晶片搭載基板，除了基板4 0的構成不同外 ，可適用在第一實施例所說明的內容。 使用與本實施例相關的基板4 0之半導體裝置的製造 方法，通過每一個孔4 6的端部’切削基板4 0以及樹脂 。而且切削工程係利用比一對孔4 6的間隔D還厚的大切 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 515011 A7 B7
IQ 五、發明說明（） 削工具來切削基板4 〇以及樹脂。其他的詳細，可適用在 第一實施例所說明的內容。 (請先閱讀背面之注意事項再填寫本頁) (第三實施例） 圖1 2係顯示與適用本發明的第三實施例相關之半導 體裝置的圖。圖1 2所示的半導體裝置包含變成個片的基 板5 0 ;以及密封搭載於基板5 0的複數個半導體晶片之 樹脂5 2。在半導體裝置的角部5 4中，基板5 0形成薄 壁部5 6。薄壁部5 6在基板5 0的表裏面之至少一側凹 陷來形成。例如，薄壁部5 6的厚度爲基板5 0厚度的 1/3〜1/4左右較佳。薄壁部5 6爲平面（相對於基 板5 0垂直來看）其大小（若是圓形爲直徑）大於切削工 具的刀刃厚度較佳。如圖1 2所示，凹陷的面若朝樹脂 5 2，則此凹陷的面覆蓋樹脂5 2也可以。或者，凹陷的 面朝樹脂5 2的相反側也可以。然後，藉由形成薄壁部 5 6，基板5 0的凹陷面較樹脂5 2的端面更進入內側。 經濟部智慧財產局員工消費合作社印製 與本實施例相關之半導體裝置所使用的個片的基板 5 0也能由具有複數個半導體晶片的搭載區域之半導體裝 置用基板所形成。詳細的話，使用在第一及第二實施例所 說明的基板1 0、4 0的孔1 6、4 6變換成凹部構造的 半導體裝置用基板即可。此處，凹部被切斷形成上述薄壁 部5 6。 與本實施例相關之半導體裝置用基板，因取代孔而形 成凹部。故即使設有樹脂，樹脂也不會繞進相反側。使用 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 515011 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2Q) 此半導體裝置用基板來製造半導體晶片搭載基板也可以。 而且’切削切斷半導體晶片搭載基板來製造半導體裝置也 可以。對於這些方法，可適用在上述實施例所說明的內容 。然後’取代孔而通過凹部來切削切斷，故在變成薄壁的 部分完成切削，減少切屑。 此外’在半導體裝置用基板形成凹部時，進行化學的 半鈾刻（Half etching )也可以。這種情形，在設有樹脂的 面或其相反側的面之任何一面形成凹部也可以。或者，因 使用半導體裝置用基板來製造半導體晶片搭載基板，故在 構成其一部分的半導體裝置用基板形成凹部也可以。這種 情形，在與已經設有樹脂的面之相反側形成凹部。 (第四實施例） 圖1 3係說明與適用本發明的第四實施例相關之半導 體裝置的圖。與本實施例相關之半導體裝置係附加蓋子（ 或者密封材或遮蔽材）6 6到第一或第二實施例所說明的 半導體裝置之構成。 即在半導體裝置的角部6 4中，於基板6 0與樹脂 6 2之間配設蓋子6 6。然後，在角部6 4中，露出基板 6 0在角部6 4的突出方向之相反方向進入所形成的端面 6 8。端面6 8較樹脂6 2的端面更進入內側。此外，爲 了覆蓋端面6 8配設樹脂等的材料也可以。 與本實施例相關之半導體裝置，可使用以蓋子6 6阻 塞在第一或第二實施例所說明的基板1 〇、4 0的孔1 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----；—·—裝--------訂--------- (請先閱讀背面之注音？事項再填寫本頁) 515011 A7 _ _ B7 五、發明說明（21) (請先閱讀背面之注意事項再填寫本頁) 、4 6的開口之半導體裝置用基板來製造。蓋子g g的材 料爲樹脂或銅等的金屬也可以。例如，在半導體裝置用其 板形成配線圖案時，以相同材料（銅等的導電材料）形成 盖子6 6也可以。此外’若在形成配線圖案時同時形成蓋 子6 6，則不增加工程即可完成。或者，在配線圖案的相 反側的面配設蓋子6 6也可以。或者，將液狀的塗佈（ Coating )劑塡充到孔1 6、4 6，使其凝固也可以。此外 ，蓋子6 6的顏色與半導體裝置用基板不同時，通過孔 1 6、4 6可認識蓋子6 6的顏色。即藉由蓋子6 6的顏 色可認識孔1 6、4 6。孔1 6、4 6因切削線L、L 1、 L 2通過，故成爲切削的大致目標。 使用與本實施例相關之半導體裝置用基板，若在配設 蓋子6 6的面配設樹脂，則樹脂自孔1 6、4 6流出，不 會繞進相反側。 其他的詳細，可適用在第一及第二實施例所說明的內 容。 然後，具備適用本發明的半導體裝置之電子機器，圖 1 4係顯示筆記型電腦1 0 0。 經濟部智慧財產局員工消費合作社印製 此外，將上述本發明的構成要件「半導體晶片」置換 成「電子元件」，與半導體晶片相同地，可將電子元件（ 不分主動元件或被動元件）安裝於基板來製造電子零件。 使用這種電子元件所製造的電子零件，例如有光元件、電 阻器、電容器、線圈、振盪器、濾波器、溫度感測器、熱 敏電阻、變阻器、電位器或保險絲等。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 515011 本 A8 B8 C8 D8 六、申請專利範圍 第8 9 1 1 5 1 7 1號專利申請案 中文申請專利範圍修正本 (請先閱讀背面之注意事項再填寫本頁) 民國‘9 0年1 2月修正 1 · 一種半導體裝置用基板，其特徵爲： 具有半導體晶片的搭載區域，在切削線的交叉位置， 至少形成一個孔。 2 .如申請專利範圍第1項所述之半導體裝置用基板 ’其中在該切削線的交叉位置，形成一個該孔，該孔·以包 含該切削線的交叉部之大小來形成。 3 ·如申請專利範圍第1項所述之半導體裝置用基板 ’其中在該切削線的交叉位置，形成複數個該孔，每一個 孔的端部與該切削線的交叉部重疊。 4 ·如申請專利範圍第3項所述之半導體裝置用基板. ，其中該複數個孔在該切削線中，於該交叉部中的最後， 夾住進行切削的切削線來形成。 經濟部智慧財產局員工消費合作社印製 5 ·如申請專利範圍第4項所述·之半導體裝置用基板 ，其中該複數個孔較該切削線的交叉部，更於該最後進行 切削的切削線之上游側形成。 6 ·如申請專利範圍第4項所述之半導體裝置用基板 ，其中該複數個孔較該切削線的交叉部，更於該最後進行 切削的切削線之下游側形成。 7 .如申請專利範圍第4項所述之半導體裝置用基板 ，其中夾住該最後進行切削的切削線，形成於一側的一個 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 515011 A8 B8 C8 D8 々、申請專利範圍 該孔與形成於另一側的一個該孔之間隔，比切削工具的切 削部厚度小。 8 ·如申請專利範圍第1項至第7項中任一項所述之 半導體裝置用基板’其中至少形成一個該孔，該孔透過蓋 子阻塞開口。 9 ·如申請專利範圍第8項所述之半導體裝置用基板 ，其中形成配線圖案，該蓋子利用與該配線圖案相同的材 料來形成。 1 0 · —種半導體晶片搭載基板，其特徵包含：· 基板，由可切削切斷的材料所構成，在用以切斷成複 數個個片之切削線的交叉位置，至少形成一個孔；以及 複數個半導體晶片，搭載於該基板。 1 1 ·如申請專利範圍第1 〇項所述之半導體晶片搭 載基板’其中5亥複數個半導體晶片係透過樹脂來密封。 1 2 .如申請專利範圍第1 1項所述之半導體晶片搭 載基板，其中該孔塡充該樹脂。 1 3 ·如申請專利範圍第1 〇項至第1 2項中任一項 所述之半導體晶片搭載基板，其中該孔以包含該切削線的 交叉部之大小來形成。 1 4 ·如申請專利範圍第1 1項所述之半導體晶片搭 載基板，其中該孔透過蓋子阻塞開口，在配設該基板中的 該蓋子之面，設有該樹脂。 1 5 · —種半導體裝置，包含： 半導體晶片； 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 515011 A8 B8 C8 D8 X、申請專利範圍 基板，搭載該半導體晶片，藉由切削切斷所形成；以 及 樹脂，密封該半導體晶片， 其中形成具有角部的外形，在該角部中，該基板的一 * 部分較該樹脂的端面更進入內側。 1 6 .如申請專利範圍第1 5項所述之半導體裝置， 其中對於角部，該基板成在該角部的突出方向之相反方向 進入的形狀，該基板的端面較該樹脂的端面更進入內側。 1 7 .如申請專利範圍第1 5項所述之半導體裝胃置， 其中對於該角部，在該基板形成薄壁部，該基板的該薄壁 部的面較該樹脂的端面更進入內側。 1 8 .如申請專利範圍第1 5項所述之半導體裝置， 其中對於該角部，較該樹脂的端面更進入內側的該基板之 該一部分係被該樹脂覆蓋。 1 9 ·如申請專利範圍第1 5項所述之半導體裝置， 其中對於該角部，在該基板與該樹脂之間配設蓋子，露出 較該樹脂的端面更進入內側的該基板之該一部分。 2 0 · —種搭載半導體裝置的電路基板，包含： 半導體晶片； 搭載該半導體晶片，藉由切削切斷而形成的基板；以 及 密封該半導體晶片的樹脂，其中 形成具有角部的外形，在該角部中該基板的一部分較 該樹脂的端面更進入內側。 本纸張尺度適用中國國家標準（CNS)A4規格（公釐） ΓΤΊ~"" (請先閱讀背面之注意事項再填寫本頁) 『裝· 、1T 經濟部智慧財產局3(工消費合作社印製 515011 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 2 1 · —種具備半導體裝置的電子機器’包含·· 半導體晶片； 搭載該半導體晶片，藉由切削切斷而形成的基板；以 及 密封該半導體晶片的樹脂，其中 形成具有角部的外形’在該角部中該基板的一部分較 該樹脂的端面更進入內側。 22 . —種半導體裝置的製造方法，包含： 第一工程，在切削線的交叉位置，於至少形成一個孔 的基板，搭載複數個半導體晶片，以樹脂密封該複數個半 導體晶片；以及 第二工程，沿著該切削線，通過該孔的至少一部分， 切削該基板以及樹脂，切斷成個片。 2 3 .如申請專利範圍第2 2項所述之半導體裝置的· 製造方法，其中該第一工程中，該孔塡充該樹脂。 2 4 ·如申請專利範圍第2 2項所述之半導體裝置的 製造方法，其中該基板至少形成一個該孔，在該第一工程 前，配設阻塞該孔的開口之蓋子，在該第一工程中，設有 藉由該蓋子防止流入該孔的該樹脂。 2 5 ·如申請專利範圍第2 4項所述之半導體裝置的 製造方法，其中在該第一工程前包含在該基板形成配線圖 案的工程’該蓋子係在形成配線圖案之工程中形成。 2 6 ·如申請專利範圍第2 2項至第2 5項中任一項 所述之半導體裝置的製造方法’其中在該切削線的交叉位 本紙張尺度適用中關家標率（CNS ) ( 21GX297公羡了 -4 - (請先閱讀背面之注意事項再填寫本頁) •裝· 訂 515011 Α8 Β8 C8 D8 A、申請專利範圍 置’形成一個該孔，該第二工程中，通過該孔的內側，切 削該基板以及樹脂。 2 7 ·如申請專利範圍第2 2項至第2 5項中任一項 所述之半導體裝置的製造方法，其中，在該切削線的交叉 位置’形成複數個該孔，該複數個孔在該切削線之中，於 該切削線的交叉位置’夾住該最後進行切削的切削線來形 成，該第二工程中，通過每一個孔的端部，切削該基板以 及樹脂。 2 8 ·如申請專利範圍第2 7項所述之半導體裝置的 製造方法，.其中夾住該最後進行切削的切削線，藉由比形 成於一側的一個該孔與形成於另一側的一個該孔之間隔Μ 厚的大切削工具，切削該基板以及樹脂。 (請先聞讀背面之注意事項再填寫本頁) •裝· 訂 經濟部智慧財產局員工消費合作社印製 本纸張纽i4财顏家標準(CNS ) Α4規格（210X297公釐） -5 -
TW089115171A 1999-07-28 2000-07-28 Substrate for semiconductor device, semiconductor-chip mounting substrate, semiconductor device and its manufacturing method, circuit board, and electronic machine TW515011B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21318499 1999-07-28
JP2000173294A JP2001102486A (ja) 1999-07-28 2000-06-09 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
TW515011B true TW515011B (en) 2002-12-21

Family

ID=26519652

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089115171A TW515011B (en) 1999-07-28 2000-07-28 Substrate for semiconductor device, semiconductor-chip mounting substrate, semiconductor device and its manufacturing method, circuit board, and electronic machine

Country Status (5)

Country Link
US (2) US6774500B1 (zh)
JP (1) JP2001102486A (zh)
KR (1) KR100356323B1 (zh)
SG (1) SG112797A1 (zh)
TW (1) TW515011B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002103793A1 (fr) 2001-06-07 2002-12-27 Renesas Technology Corp. Dispositif a semi-conducteurs et procede de fabrication associe
DE102004014438A1 (de) * 2004-03-24 2005-11-03 Siemens Ag Leiterplattennutzen mit einer Vielzahl an Schaltungsträgern, Schaltungsträger und Verfahren zum Vereinzeln von Schaltungsträgern aus einem Leiterplattennutzen
CN101530011A (zh) * 2006-11-30 2009-09-09 株式会社德山 金属化陶瓷基板芯片的制造方法
JP4967628B2 (ja) * 2006-12-05 2012-07-04 パナソニック株式会社 セラミック多層基板の製造方法
KR100871707B1 (ko) * 2007-03-30 2008-12-05 삼성전자주식회사 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
US7859084B2 (en) * 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2010004011A (ja) * 2008-05-19 2010-01-07 Panasonic Corp 半導体装置及び半導体装置の製造方法
KR100951308B1 (ko) * 2008-08-07 2010-04-05 삼성전기주식회사 카메라 모듈용 기판 제조방법 및 카메라 모듈용 기판 제조를 위한 기판 트레이
KR101001352B1 (ko) 2008-09-04 2010-12-14 삼성전기주식회사 패키지용 기판
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
KR101049466B1 (ko) 2010-05-28 2011-07-15 삼성전기주식회사 기판 어레이 및 이를 이용한 카메라 모듈의 제조방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584814B2 (ja) * 1976-04-27 1983-01-27 三菱電機株式会社 半導体装置
US4263341A (en) * 1978-12-19 1981-04-21 Western Electric Company, Inc. Processes of making two-sided printed circuit boards, with through-hole connections
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
US4355457A (en) * 1980-10-29 1982-10-26 Rca Corporation Method of forming a mesa in a semiconductor device with subsequent separation into individual devices
JPS63226053A (ja) * 1987-03-13 1988-09-20 Matsushita Electric Ind Co Ltd 混成集積チツプモジユ−ル
KR910003735B1 (ko) * 1988-12-17 1991-06-10 삼성전자 주식회사 발광장치
KR920005461B1 (ko) * 1990-03-03 1992-07-04 현대전자산업 주식회사 인쇄회로기판 제조방법
US5153379A (en) * 1990-10-09 1992-10-06 Motorola, Inc. Shielded low-profile electronic component assembly
JPH05136261A (ja) * 1991-11-15 1993-06-01 Kawasaki Steel Corp 半導体チツプ及びウエハのダイシング方法
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
US5455456A (en) * 1993-09-15 1995-10-03 Lsi Logic Corporation Integrated circuit package lid
JP2742514B2 (ja) * 1993-11-30 1998-04-22 亞南産業株式會社 集積回路パッケージの成型方法
US5686171A (en) * 1993-12-30 1997-11-11 Vlsi Technology, Inc. Integrated circuit scribe line structures and methods for making same
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
EP0704896B1 (en) * 1994-09-22 2003-03-26 Nec Corporation Tape automated bonding type semiconductor device
JP3306272B2 (ja) * 1995-10-20 2002-07-24 富士通株式会社 弾性表面波装置
US5691242A (en) * 1996-02-26 1997-11-25 Motorola, Inc. Method for making an electronic component having an organic substrate
KR100192760B1 (ko) * 1996-02-29 1999-06-15 황인길 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US6107161A (en) * 1996-06-07 2000-08-22 Rohm Co., Ltd. Semiconductor chip and a method for manufacturing thereof
JPH10233593A (ja) * 1997-02-19 1998-09-02 Citizen Electron Co Ltd 電磁シールド付きｅｌ用ｓｍｄドライバモジュールとその製造方法
JP3094939B2 (ja) * 1997-03-19 2000-10-03 株式会社村田製作所 電子部品の製造方法
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing

Also Published As

Publication number Publication date
US6774500B1 (en) 2004-08-10
SG112797A1 (en) 2005-07-28
KR20010030016A (ko) 2001-04-16
US20040227259A1 (en) 2004-11-18
KR100356323B1 (ko) 2002-10-19
JP2001102486A (ja) 2001-04-13

Similar Documents

Publication Publication Date Title
TW494503B (en) Wiring substrate, semiconductor device using the substrate, and the method for manufacturing, inspection and installation, the circuit substrate and electronic machine using the semiconductor device
JP5117048B2 (ja) 着脱可能なペリフェラルカードを効率的に製造する方法
TW473950B (en) Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine
TW563213B (en) Semiconductor device and its manufacturing method, circuit board and electronic machine
TW400592B (en) The semiconductor device, the thin-filmed carrier belt, and its manufacturing method
CN101414603B (zh) 层叠半导体封装及其制造方法
TW515011B (en) Substrate for semiconductor device, semiconductor-chip mounting substrate, semiconductor device and its manufacturing method, circuit board, and electronic machine
US20060267164A1 (en) Tab package connecting host device element
TW398059B (en) Semiconductor device having a ball grid array and a fabrication process thereof
JPH0677618A (ja) 電子パッケージおよびその作成方法
JP2000133672A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW460990B (en) Semiconductor device, TAB tape for semiconductor device, method of manufacturing the TAB tape and method of manufacturing the semiconductor device
CN101267710B (zh) 印刷电路板单元和印刷线路板
JP2001196529A (ja) 半導体装置及びその配線方法
TW571402B (en) Leadframe semiconductor device and the manufacturing method thereof, circuit substrate and electronic machine
TW448514B (en) Semiconductor device and its manufacture, circuit board and electronic apparatus
US7859108B2 (en) Flip chip package and method for manufacturing the same
TW471077B (en) Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit board and electronic machine
JP2010166061A (ja) 電子デバイスの製造方法及び電子モジュールの製造方法
US9349940B2 (en) Semiconductor device and method of manufacturing the same
JP2507564B2 (ja) マルチチップ半導体装置とその製造方法
TW388975B (en) Semiconductor device and its fabrication
WO1998043290A1 (fr) Procede servant a fabriquer un composant a semi-conducteur et bande de support de couche
JPH0810192Y2 (ja) 半導体の実装構造
JP2813588B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees