KR20000071421A - 반도체 장치 및 반도체 장치의 제조방법 - Google Patents

반도체 장치 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20000071421A
KR20000071421A KR1020000011292A KR20000011292A KR20000071421A KR 20000071421 A KR20000071421 A KR 20000071421A KR 1020000011292 A KR1020000011292 A KR 1020000011292A KR 20000011292 A KR20000011292 A KR 20000011292A KR 20000071421 A KR20000071421 A KR 20000071421A
Authority
KR
South Korea
Prior art keywords
semiconductor
resin
semiconductor substrate
width
thickness
Prior art date
Application number
KR1020000011292A
Other languages
English (en)
Other versions
KR100659954B1 (ko
Inventor
나까무라아끼오
Original Assignee
사와무라 시코
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13278777&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20000071421(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 사와무라 시코, 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 사와무라 시코
Publication of KR20000071421A publication Critical patent/KR20000071421A/ko
Application granted granted Critical
Publication of KR100659954B1 publication Critical patent/KR100659954B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체소자의 밀봉수지가 기판으로부터 박리되는 것을 방지한다. 본 발명의 반도체소자는 제 1 두께를 갖는 중앙부 및 제 1 두께보다도 얇은 제 2 두께를 갖는 주변부를 갖는 반도체기판과, 반도체기판상에 형성된 전극패드와, 반도체기판을 밀봉하는 밀봉수지와, 밀봉수지상에 형성된 돌기전극과, 전극패드와 돌기전극을 전기적으로 접속하는 배선을 갖는 것을 특징으로 한다.

Description

반도체 장치 및 반도체 장치의 제조방법{SEMICONDUCTOR APPARATUS AND SEMICONDUCTOR APPARATUS MANUFACTURING METHOD}
본 발명은 반도체 장치 및 그 제조방법에 관하는 것으로서, 특히 그 패키지에 관계하는 것이다.
최근에 반도체 장치는 점점 더 고밀도로 패키지되고 있는데, 칩사이즈 패키지같은 반도체소자가 주목을 받고 있다.
도 6 는 종래의 칩사이즈 패키지를 도시한다. 도 6 에 도시된 반도체소자는 다음과 같이 구성된다. 반도체기판(1)에 전극패드(2)가 형성된다. 전극패드(2)에 전기적으로 접속하는 Cu 등에 의한 배선(3)이 또한 반도체기판(1)상에 형성되어 있다. 반도체기판(1)의 표면 및 배선(3)은 수지(4)에 의해서 밀봉되어 있다. 수지(4)의 표면상에 노출된 배선(3)의 위에 땜납에 의한 범프(bump)(5)가 형성되어 있다.
이하, 도 7 를 참조하여 종래의 반도체소자의 제조방법에 관해서 설명한다. 첫째, 도 7(a)에 도시된 대로, 반도체기판인 웨이퍼(70)상에 Cu 등으로 배선(71)이 형성된다. 둘째, 도 7(b)에 도시된 대로, 전체웨이퍼(70)가 수지(72)로 채워진다. 셋째, 도 7(c) 에 도시된 대로, 웨이퍼(70)를 커버하는 수지의 전체표면을 연마하여 배선(71)을 표면에 노출시킨다. 넷째, 도 7(d) 에 도시된 대로, 배선(72)의 표면에 땜납 등에 의한 범프전극(73)을 형성한다. 다섯째, 도 7(e) 에 도시된 대로, 웨이퍼를 개개의 반도체소자로 절단한다. 이런 식으로, 각 반도체소자가 형성되고, 반도체소자 제조공정을 완료한다.
그러나, 종래의 반도체소자 제조방법은 다음과 같은 문제점들이 있다. 첫째, 웨이퍼를 복수의 개개 반도체소자로 분할할 때, 각 반도체소자표면과 수지와의 계면에서 스트레스가 발생된다. 이 스트레스로 인해 종종 일부 반도체소자가 이지러진다. 둘째, 반도체소자를 패키지할 때 발생한 열스트레스에 의해서 수지가 반도체소자로부터 박리된다.
본 발명의 목적은 이러한 문제를 해결할 수 있는 반도체장치 및 반도체장치 제조방법을 제공하는 것이다.
본 발명의 반도체소자는 제 1 두께를 갖는 중앙부 및 제 1 두께보다도 얇은 제 2 두께를 갖는 주변부를 갖는 반도체기판과, 반도체기판상에 형성된 전극패드와, 반도체기판을 밀봉하는 밀봉수지와, 밀봉수지상에 형성된 돌기전극과, 전극패드와 돌기전극을 전기적으로 접속하는 배선을 갖는 것을 특징으로 한다.
본 발명의 반도체소자의 제조방법은 다음의 단계를 갖는다. 첫째, 반도체웨이퍼상에 전극패드를 형성한다. 둘째, 전극패드와 접속되는 배선을 형성한다. 셋째, 반도체웨이퍼의 소정영역에 하한으로서 제 1 값과 상한으로서 제 2 값 사이에서 변동하는 제 1 폭을 갖는 홈을 형성한다. 넷째, 반도체에서 웨이퍼 및 배선을 수지로 밀봉한다. 다섯째, 배선에 전기적으로 접속된 돌기전극을 수지상에 형성한다. 마지막으로, 소정영역을 제 1 폭보다도 작은 두께의 블레이드를 이용하여 절단함으로써 반도체웨이퍼를 복수의 반도체소자로 분할한다.
도 1 는 본 발명의 제 1 실시의 형태의 반도체소자의 구조를 도시하는 도면.
도 2 는 본 발명의 제 1 실시의 형태의 반도체소자의 제조방법의 공정을 도시하는 공정도.
도 3 는 본 발명의 제 2 실시의 형태의 반도체소자의 구조를 도시하는 도면.
도 4 는 본 발명의 제 2 실시의 형태의 반도체소자의 제조방법의 공정을 도시하는 공정도.
도 5 는 본 발명의 제 2 실시의 형태의 반도체소자의 제조방법의 공정에서 형성된 홈의 형상을 도시하는 도면.
도 6 는 종래의 반도체소자의 구조를 도시하는 도면.
도 7 는 종래의 반도체소자의 제조방법의 공정을 도시하는 공정도.
* 도면의 주요부분에 대한 부호의 설명 *
1: 반도체기판 2: 알루미늄 전극 PAD
3, 21: 배선 4, 24: 수지
5: 돌기전극 20: 반도체 웨이퍼
(제 1 실시예)
도 1 는 본 발명의 제 1 실예의 반도체소자의 구조를 도시한다. 도 1(a)는 본 발명의 제 1 실시예에 따른 반도체 장치를 이면에서 본 도면이다. 도 1(b) 는 도 1(a) 에서의 선 AB 부분의 단면도이다. 이하 도 1 를 이용하여 본 발명의 제 1 실시예를 설명한다. 도 6 에서 이미 이용된 구성부분에 관해서는 동일한 참조부호가 이용된다. 반도체기판(1)은 그 중앙부(11)에서 소정의 두께를 갖고 있다. 반도체기판(1)에서 반도체소자의 주변부(12)의 두께는 그 중앙부(11)보다도 더 얇다. 반도체소자의 주변부(12)는 도 1(b) 의 원내에 도시된 것처럼 단차부(6)를 형성한다. 이 단차부(6)는 반도체기판이 수지로 밀봉되는 측에 형성된다. 이 단차부(6)의 깊이, 즉 중앙부(11)의 표면에서 주변부(12)의 상부까지의 거리는 10㎛ 이상(이 거리는 도 1(b) 에서 Y 로 나타낸다)으로 되는 것이 바람직하다. 반도체소자의 단부에서 중앙부까지의 거리, 즉 이 단차부(6)의 폭은 3㎛ 이상이(이 거리는 도 1(b) 에서 X로 나타낸다) 되는 것이 바람직하다. 반도체기판(1)의 표면에는 소정 위치에 알루미늄 전극패드(2)가 형성된다. 반도체기판(1)상에는 Cu 로 만들어진 배선(3)이 형성되어 있다. 배선(3)은 알루미늄패드(2)에 전기적으로 접속하고 있다. 반도체기판(1)의 표면 및 배선(3)은 수지(4)에 의해서 밀봉된다. 수지(4)의 위에는 돌기전극(5)이 형성된다. 본 실시예에서, 이 돌기전극(5)은 수지(4)의 표면에 노출된 배선(3)의 위에 형성된 땜납 등으로 만들어진 범프전극(5)이다.
본 발명의 반도체소자에서, 반도체기판(1)의 주변부(12)가 중앙부(11)보다도 얇게 되어, 단차부(6)를 형성한다. 이 단차부(6)는 도 1(a) 에서 도시된 바대로 중앙부(11)를 둘러싸는 4개의 변에 형성되어 있다.
이 단차부(6)가 있는 것으로 인해, 수지(4)와 반도체기판(1) 사이의 반도체소자의 주변부(12)에서 접촉영역이 증가한다. 그 결과, 앵커효과가 강도가 증가된다.
앵커효과가 증가되므로, 반도체기판(1)으로부터 수지(4)가 박리하기 어렵게 된다.
소자를 패키지할 때 생성된 열스트레스에 의해서 수지가 반도체기판으로부터 박리되기 어려우므로 본 발명의 반도체소자는 안정하게 된다.
도 2 는 본 발명 제 1 실시예에 따른 반도체소자의 제조방법의 공정을 도시하는 공정도이다.
다음에 도 2 를 참조하여 본 발명 제 1 실시예에 따른 반도체소자의 제조방법이 설명된다.
우선, 도 2(a)에 도시된 바대로 반도체웨이퍼(20)상에 전기도금법 등에 의해 Cu 로 구성된 배선(21)을 형성한다. 이 배선은 도면에서 도시되지 않은 웨이퍼상에 형성된 전극패드에 전기적으로 접속되어 있다.
그 후, 고속으로 회전하는 외주블레이드(peripheral blade)(22)를 이용하여 반도체웨이퍼(20)의 표면에 홈(23)을 형성한다. 이 홈은 개개의 반도체소자의 주변부가 되는 부분에 형성된다. 이 홈형성에 이용되는 외주블레이드(22)의 두께는 35∼150㎛ 이다. 홈(23)의 폭은 이 외주블레이드(22) 두께보다도 1∼5 ㎛ 크게 형성된다. 홈(23)의 깊이는 도 2(b) 에 도시된 것처럼 10㎛ 이상으로 설정된다. 10㎛ 이상의 깊이로 홈(23)을 만듦으로써, 블레이드(22)의 선단의 형상에 너무 의존하지 않고서, 안정한 폭으로 홈을 형성할 수 있다.
그 후, 반도체웨이퍼(20)의 표면은 수지(24)로 채워진다. 그 결과, 홈(23)은 역시 도 2(c) 에 도시된 것처럼 수지(24)로 채워진다.
다음, 도 2(d) 에 도시된 것처럼, 수지(24)에 매립되어 있는 배선(21)이 노출될 때까지, 연마블레이드(25)에 의해서 수지(24)의 표면이 연마된다. 그 후, 도 2(e) 에 도시된 것처럼, 배선(21)상에 땜납 볼에 의한 범프전극(26)을 형성한다.
그 후, 고속회전하는 외주블레이드(27)에 의해서 이전 공정에서 홈(23)이 형성된 부분을 절단한다. 그 결과, 반도체웨이퍼(20)가 복수의 반도체소자로 분할된다. 이 경우, 외주블레이드(27)의 두께는 블레이드(22)에 비하여 얇게, 바람직하게는 도 2(f) 에서 도시되는 것처럼 6㎛ 이상 얇게 하는 것이다.
본 발명의 제조방법에 의하면, 반도체웨이퍼(20)의 표면에 홈(23)을 형성하고, 반도체웨이퍼(20)의 표면을 수지로 밀봉하고, 홈(23)을 따라서 반도체웨이퍼(20)를 절단함으로써 반도체웨이퍼(20)는 복수의 반도체소자로 분할된다.
반도체웨이퍼(20)의 표면을 블레이드가 직접 가격할 때, 반도체웨이퍼(20)의 표면부에 스트레스가 가해진다. 반도체웨이퍼(20)를 복수의 반도체소자로 분할하는데 이용되는 블레이드(27)는 반도체웨이퍼(20)의 표면부를 직접 가격하지는 않는다. 대신, 블레이드(27)는 홈(23)의 바닥을 가격한다. 따라서, 반도체웨이퍼(20)가 복수의 반도체소자로 분할될 때가 아니라 홈(23)이 형성될 때 반도체웨이퍼(20)의 표면에 스트레스가 인가된다.
홈(23)의 형성때, 반도체웨이퍼(20)는 작은 깊이로 절단된다. 따라서, 이 경우, 반도체웨이퍼(20)가 복수의 반도체소자로 분할되는 경우와 비교하여 블레이드(22)가 반도체웨이퍼(20)의 표면에 접하여 머무르는 시간의 길이가 더 짧다. 따라서, 이 경우에 반도체웨이퍼(20)의 표면에 인가되는 스트레스가 작다. 그 결과, 복수의 반도체소자 개개의 표면이 깨지거나 금이 가는 경향이 줄어든다. 홈(23)을 형성할 때 반도체웨이퍼(20)의 표면부분에 이지러짐이 생겼다고 해도, 그 이지러진 부분은 수지(24)에 의해서 메워진다. 따라서, 이지러진 부분은 부식되지 않는다.
따라서, 본 발명의 제 1 실시예의 반도체소자 및 그 제조방법에 의해, 반도체소자의 표면이 이지러지는 양을 줄이는 한편 반도체기판으로부터 수지부가 박리되지 않는 반도체소자가 제공된다.
(제 2 실시예)
도 3 는 본 발명의 제 2 실시예에 있어서 반도체소자의 구조를 도시한다.
도 3(a) 는 본 발명의 제 2 실시예에 따른 반도체소자를 이면에서 본 도면이다. 도 3(b) 는 도 3(a) 에서의 선 A-O-B 부분의 단면도이다. 이하 도 3 을 참조하여 본 발명의 제 2 실시예에 관해서 설명한다. 또 도 1 에서 이미 사용된 구성부분에 관해서는 동일한 참조부호가 이용된다.
반도체기판(1)상에 단차부(6)가 형성되어 있는 점은 제 1 실시예와 동일하다.
도 3(a) 에서 파선으로 도시된 것처럼, 단차부(6)의 폭은(도면에서 X로 나타냄) 펄스파형과같이 주기적으로 변화한다. 단차부(6)를 이러한 형상으로 형성함으로써 단차부(6)의 앵커효과의 정도는 또한 증가된다. 또한, 도 3(a) 에 도시된 것처럼, 단차는 반도체소자의 각 변에 따라 두 방향으로 형성된다. 단차는 반도체소자의 측면에 평행한 단차부(31)와 반도체소자 측면에 수직인 단차부(32)로 구성된다.
따라서, 전단응력(shear stress)이나 열스트레스가 인가되는 방향에 관계없이, 수지가 반도체기판으로부터 박리되는 것을 막을 수 있다.
따라서, 제 2 실시예에 따른 결과적인 반도체소자의 앵커효과는 제 1 실시예에서 얻어진 앵커효과보다 우수하다.
도 4 는 본 발명의 제 2 실시예에 따른 반도체소자 제조방법의 공정을 도시하는 공정도이다. 도 5 는 본 발명의 제 2 실시예에 따른 반도체소자 제조방법의 공정에서 형성된 홈의 형태를 도시한다.
다음, 도 4 를 참조하여 본 발명의 제 2 실시예의 반도체소자의 제조방법에 관해서 설명한다. 도 2 에서 이미 사용된 구성부분에 대해서는 동일한 참조부호를 이용한다.
첫째, 도 4(a) 에 도시된 것처럼 반도체웨이퍼(20)상에 전기도금법에 의해 Cu의 배선(21)을 형성한다.
둘째, 반도체웨이퍼(20)의 표면에 레이저를 조사함으로써 반도체웨이퍼(20)의 표면에 홈(23)을 형성한다. 이 홈(23)은 형성될 복수의 반도체소자의 주변부가 되는 각각의 부분에 형성된다. 홈(23)의 폭은 하한치로서 X1 ㎛ 과 상한치로서 X2 ㎛의 사이에서 주기적으로 변화한다. 홈(23)의 깊이는 도 4(b) 에 도시된 것처럼 10 ㎛ 로 설정된다. 도 5 는 홈(23)의 형상을 상부로부터 본 경우의 확대도다.
셋째, 도 4(c)에서 도시된 것처럼, 반도체웨이퍼(20)의 표면은 수지(24)로 채워진다. 이 경우, 홈(23)은 수지(24)로 채워진다.
넷째, 도 4(d) 에 도시된 것처럼, 수지(24)에 매립된 배선(21)이 노출될 때까지, 연마블레이드(25)에 의해서 수지(24)의 표면을 연마한다.
다섯째, 도 4(e) 에 도시된 것처럼, 땜납 볼 등에 의한 범프전극(26)을 노출된 배선(20)상에 형성한다.
마지막으로, 도 4(f) 에서 도시된 것처럼, 고속회전하는 외주블레이드(27)를 이용하여 반도체웨이퍼(20)는 절단되고 복수의 반도체소자로 분할된다. 이 경우, 주변블레이드(27)의 두께는 홈의 최소폭 X1 보다 얇게 되는 것이 바람직하다. 가능하면, 외주블레이드(27)의 두께는 홈의 최소폭 X1 보다 6 ㎛ 이상 얇게되어야 한다.
제 1 실시예처럼, 반도체웨이퍼의 표면부에 인가된 스트레스의 양이 저감될 수 있다. 본 실시예에서, 단차부는 펄스파형같은 형상으로 형성된다. 결과적으로, 수지(24)가 경화하여 수축할 때 생성된 스트레스를 단차부에서 흡수한다. 따라서, 제 2 실시예의 반도체소자 제조방법에 따라, 반도체기판으로부터 수지부가 박리되지 않고 안정한 반도체소자가 제공된다.
본 발명의 실시예에서, 밀봉수지를 연마함으로써 배선이 노출되었다. 그러나, 만일 수지의 양이 제어되어 수지로 반도체표면을 밀봉할 때 배선이 노출된다면, 밀봉수지를 연마할 필요는 없다.
단차부의 형상은 반드시 펄스파형같은 형상으로 될 필요는 없다는 것을 주목해야 한다. 소정의 상한치와 하한치의 범위내에서 단차부의 폭을 변화시키고 단차부의 하한폭보다 얇은 두께의 블레이드를 이용하여 반도체기판을 각각의 소자로 분할함으로써 동일한 효과가 얻어질 수 있다.
본 발명에 따른 반도체소자 및 그 제조방법에 의해, 반도체소자의 표면이 이지러지는 양을 줄이는 한편 반도체기판으로부터 수지부가 박리되지 않는 반도체소자가 제공된다.

Claims (12)

  1. 제 1 두께를 갖는 중앙부 및 상기 제 1 두께보다도 얇은 제 2 두께를 갖는 주변부를 갖는 반도체기판,
    상기 반도체기판상에 형성된 전극패드,
    상기 반도체기판을 밀봉하는 밀봉수지,
    상기 밀봉수지상에 형성된 돌기전극, 및
    상기 전극패드와 상기 돌기전극을 전기적으로 접속하는 배선을 포함하는 것을 특징으로 하는 반도체소자.
  2. 제 1 항에 있어서, 상기 제 2 두께는 상기 제 1 두께보다 10 ㎛ 이상 더 얇은 것을 특징으로 하는 반도체소자.
  3. 중앙부와 상기 중앙부의 표면에 대하여 측정된 소정 높이의 단차를 가지고 형성되는 주변부를 갖는 반도체기판,
    상기 반도체기판의 상기 중앙부상에 형성된 전극패드,
    배선을 통하여 상기 전극패드와 전기적으로 접속되는 돌기전극, 및
    상기 반도체기판의 상기 중앙부, 상기 주변부, 및 상기 배선을 밀봉하는 밀봉수지를 포함하는 것을 특징으로 하는 반도체소자.
  4. 제 3 항에 있어서, 상기 반도체기판의 상기 주변부는 상기 반도체소자의 단부에서 상기 중앙부까지의 거리와 일치하는 폭을 갖고, 상기 주변부의 폭은 제 1 값과 제 2 값 사이에서 변화하는 것을 특징으로 하는 반도체소자.
  5. 제 3 항에 있어서, 상기 반도체기판의 상기 주변부는 상기 반도체소자의 단부에서 상기 중앙부까지의 거리와 일치하는 폭을 갖고, 상기 주변부의 상기 폭은 3 ㎛ 를 넘는 것을 특징으로 하는 반도체소자.
  6. 제 3 항에 있어서, 상기 단차의 상기 소정의 높이는 10 ㎛ 를 넘는 것을 특징으로 하는 반도체소자.
  7. 반도체웨이퍼상에 전극패드를 형성하는 단계,
    상기 전극패드와 접속되는 배선을 형성하는 단계,
    상기 반도체웨이퍼의 소정영역에 하한치로서의 제 1 값과 상한치로서의 제 2 값 사이에서 변하는 제 1 폭을 갖는 홈을 형성하는 단계,
    상기 반도체웨이퍼 및 상기 배선을 수지로 밀봉하는 단계,
    상기 수지상에 상기 배선과 전기적으로 접속된 돌기전극을 형성하는 단계, 및
    상기 소정영역을 상기 제 1 폭보다도 작은 두께의 블레이드를 이용하여 절단함으로써 상기 반도체웨이퍼를 복수의 반도체소자로 분할하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제 7 항에 있어서, 상기 제 1 폭을 갖는 상기 홈의 깊이는 10 ㎛ 를 넘는 것을 특징으로 하는 반도체소자 제조방법.
  9. 제 7 항에 있어서, 상기 제 1 폭과 상기 제 2 폭간의 차이는 6 ㎛ 를 초과하는 것을 특징으로 하는 반도체소자 제조방법.
  10. 반도체웨이퍼상에 전극패드를 형성하는 단계,
    상기 전극패드에 접속되는 배선을 형성하는 단계,
    상기 반도체웨이퍼의 소정영역에 하한치로서의 제 1 값 및 상한치로서의 제 2 값 사이에서 변하는 제 1 폭을 갖는 홈을 형성하는 단계,
    상기 반도체웨이퍼 및 상기 배선을 수지로 밀봉하는 단계,
    상기 수지상에 상기 배선과 전기적으로 접속된 돌기전극을 형성하는 단계, 및
    상기 소정영역을 상기 제 1 값보다 작은 제 3 두께를 갖는 블레이드를 이용하여 절단함으로써 상기 반도체웨이퍼를 복수의 반도체소자로 분할하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  11. 제 10 항에 있어서, 상기 홈의 깊이는 10 ㎛ 를 넘는 것을 특징으로 하는 반도체소자 제조방법.
  12. 제 10 항에 있어서, 상기 제 2 값과 상기 제 3 두께 사이의 차이는 6 ㎛ 를 넘는 것을 특징으로 하는 반도체소자 제조방법.
KR1020000011292A 1999-03-11 2000-03-07 반도체 장치 및 반도체 장치의 제조방법 KR100659954B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11065157A JP3128548B2 (ja) 1999-03-11 1999-03-11 半導体装置および半導体装置の製造方法
JP99-065157 1999-03-11

Publications (2)

Publication Number Publication Date
KR20000071421A true KR20000071421A (ko) 2000-11-25
KR100659954B1 KR100659954B1 (ko) 2006-12-22

Family

ID=13278777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011292A KR100659954B1 (ko) 1999-03-11 2000-03-07 반도체 장치 및 반도체 장치의 제조방법

Country Status (4)

Country Link
US (3) US6281591B1 (ko)
JP (1) JP3128548B2 (ko)
KR (1) KR100659954B1 (ko)
TW (1) TW445589B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP4691787B2 (ja) * 2001-01-15 2011-06-01 パナソニック株式会社 Ｓａｗデバイス
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法
US6734568B2 (en) * 2001-08-29 2004-05-11 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP4439151B2 (ja) 2001-10-31 2010-03-24 株式会社リコー Ｉｃソケット
JP3775499B2 (ja) 2002-01-08 2006-05-17 株式会社リコー 半導体装置及びその製造方法、並びにｄｃ−ｄｃコンバータ
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
US20040023439A1 (en) 2002-07-03 2004-02-05 Kazunari Kimino Apparatus and method for manufacturing semiconductor device
JP3639272B2 (ja) * 2002-08-30 2005-04-20 株式会社東芝 半導体装置、半導体装置の製造方法
US7042065B2 (en) 2003-03-05 2006-05-09 Ricoh Company, Ltd. Semiconductor device and method of manufacturing the same
JP2004288816A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP4537702B2 (ja) * 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4290088B2 (ja) 2004-07-14 2009-07-01 株式会社リコー Ｉｃソケット
JP4653447B2 (ja) * 2004-09-09 2011-03-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2006196701A (ja) 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
US20060258051A1 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Method and system for solder die attach
US8063495B2 (en) * 2005-10-03 2011-11-22 Rohm Co., Ltd. Semiconductor device
JP5116250B2 (ja) * 2006-04-11 2013-01-09 キヤノン株式会社 積層圧電素子及びその製造方法、並びに振動波駆動装置
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
DE102006060629A1 (de) * 2006-12-21 2008-06-26 Robert Bosch Gmbh Elektrisches Bauelement
JP5081037B2 (ja) 2008-03-31 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
US7517726B1 (en) * 2008-04-25 2009-04-14 Shanghai Kaihong Technology Co., Ltd Wire bonded chip scale package fabrication methods
US8421201B2 (en) * 2009-06-22 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with underfill and methods of manufacture thereof
JP5475363B2 (ja) 2009-08-07 2014-04-16 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
JP5003802B2 (ja) * 2010-07-22 2012-08-15 パナソニック株式会社 Ｓａｗデバイスとその製造方法
KR20130128227A (ko) * 2012-05-16 2013-11-26 삼성전자주식회사 전자소자 탑재용 기판의 제조방법
US9358580B1 (en) * 2013-03-12 2016-06-07 BTD Wood Powder Coating, Inc. Method for preparing and top coating a powder coated wood substrate
TWI581676B (zh) * 2016-04-27 2017-05-01 矽品精密工業股份有限公司 電子封裝件及基板結構
JP7433020B2 (ja) * 2019-11-07 2024-02-19 ローム株式会社 チップ部品およびその製造方法
KR102702180B1 (ko) * 2022-04-04 2024-09-02 정우용 칫솔 및 칫솔 셋트

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51137378A (en) 1975-05-22 1976-11-27 Mitsubishi Electric Corp Semi conductor wafer
DE4133820A1 (de) * 1991-10-12 1993-04-15 Bosch Gmbh Robert Verfahren zur herstellung von halbleiterelementen
US5379187A (en) * 1993-03-25 1995-01-03 Vlsi Technology, Inc. Design for encapsulation of thermally enhanced integrated circuits
EP0678904A1 (en) * 1994-04-12 1995-10-25 Lsi Logic Corporation Multicut wafer saw process
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
JPH0868705A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp 半導体圧力検出装置及びその樹脂封止に用いる樹脂封止金型
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
US5786631A (en) * 1995-10-04 1998-07-28 Lsi Logic Corporation Configurable ball grid array package
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
KR100274333B1 (ko) * 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
CA2180807C (en) * 1996-07-09 2002-11-05 Lynda Boutin Integrated circuit chip package and encapsulation process
JP3137322B2 (ja) * 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
EP1189271A3 (en) 1996-07-12 2003-07-16 Fujitsu Limited Wiring boards and mounting of semiconductor devices thereon
JP3143081B2 (ja) * 1996-07-31 2001-03-07 シャープ株式会社 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
JP3577848B2 (ja) * 1996-09-30 2004-10-20 ソニー株式会社 半導体装置の外形カット方法及びそれに用いる半導体製造装置
JP3351706B2 (ja) 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JP3152180B2 (ja) 1997-10-03 2001-04-03 日本電気株式会社 半導体装置及びその製造方法
JP3526731B2 (ja) 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
JPH11224890A (ja) 1997-12-01 1999-08-17 Mitsui High Tec Inc 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2000260910A (ja) 2000-09-22
US20040161910A1 (en) 2004-08-19
KR100659954B1 (ko) 2006-12-22
TW445589B (en) 2001-07-11
US6770543B2 (en) 2004-08-03
US6281591B1 (en) 2001-08-28
US20010039110A1 (en) 2001-11-08
JP3128548B2 (ja) 2001-01-29

Similar Documents

Publication Publication Date Title
KR100659954B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
US6927096B2 (en) Method of manufacturing a semiconductor device
US6355500B2 (en) Semiconductor device and manufacturing method thereof
JP3446825B2 (ja) 半導体装置およびその製造方法
JPH11121507A (ja) 半導体装置およびその製造方法
JP4495916B2 (ja) 半導体チップの製造方法
KR100268505B1 (ko) 캐리어 필름
US20030094621A1 (en) Semiconductor package, manufacturing method of semiconductor package
KR100668809B1 (ko) 웨이퍼 레벨 패키지
JPH0377354A (ja) 半導体装置
KR100336576B1 (ko) 웨이퍼 레벨 패키지
EP1154475A1 (en) Semiconductor device and semiconductor device manufacturing method
KR100337619B1 (ko) 반도체패키지용 써킷테이프
KR19990001110A (ko) 칩-리드간의 확장 접착부를 갖는 엘오씨 패키지
KR20010061792A (ko) 웨이퍼 레벨 패키지
KR19990049171A (ko) 마이크로 볼 그리드 어레이 패키지의 제조방법
KR19980044254A (ko) 반도체 칩의 본드 패드(Bond Pad) 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 13