KR20000057765A

KR20000057765A - 면방전형 플라즈마 디스플레이 패널

Info

Publication number: KR20000057765A
Application number: KR1020000001932A
Authority: KR
Inventors: 나까하라마사히로; 가나자와요시까즈; 다주메류지; 노무라신이찌; 모리야마미쓰히로; 미야자끼유끼노리
Original assignee: 아끼구사 나오유끼; 후지쯔 가부시끼가이샤
Priority date: 1999-02-24
Filing date: 2000-01-17
Publication date: 2000-09-25
Also published as: TW449764B; EP1032015A3; EP1032015B1; CN1264914A; DE60026927T2; JP3470629B2; CN1207748C; EP1032015A2; EP1398815A2; EP1398815A3; US6531819B1; DE60026927D1; JP2000251739A; KR100627092B1

Abstract

본 발명은, 방전유지전극쌍을 구성하는 서로 평행하게 근접배치된 표시전극을 갖는 면방전형 플라즈마 디스플레이 패널에 관한 것으로, 고정밀화를 실현하기 위해서 전극수를 증가시켜도, 소비전력을 낮게 억제함과 동시에, 표시를 위한 방전을 확실히 일으킬 수 있는 면방전형 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 하고 있다. 이를 위하여, 본 발명은, 방전공간을 사이에 두고 대향하는 한 쌍의 기판 내측에, 방전유지전극쌍을 구성하는, 서로 평행하게 근접배치된 표시전극쌍을 가지며, 해당 방전유지전극쌍에 의해 발광영역을 형성하는 면방전형 플라즈마 디스플레이 패널에 있어서, 상기 표시전극은, 띠형상의 주패턴과, 상기 발광영역에 해당 발광영역마다 구분되는 길이로 배치되는 방전용 패턴과, 상기 주패턴과 방전용 패턴을 전기적으로 접속하는 보조 패턴으로 구성되며, 적어도 상기 보조 패턴은 상기 방전용 패턴보다 고도전율인 면방전형 플라즈마 디스플레이 패널을 제공한다.

Description

면방전형 플라즈마 디스플레이 패널{SURFACE CHARGE TYPE PLASMA DISPLAY PANEL}

본 발명은, 방전유지전극쌍을 구성하는 서로 평행하게 근접 배치된 표시전극을 갖는 면방전형 플라즈마 디스플레이 패널에 관한 것이다.

플라즈마 디스플레이 패널은, 벽걸이 가능한 표시장치로서 주목받고 있으며, 고정밀화 등에 의한 화질의 향상이나 소비전력의 억제를 실현할 것이 강하게 요청되고 있다.

우선, AC 구동의 3전극 면방전형 플라즈마 디스플레이 패널(이하, PDP 라 한다)의 구조를 설명한다. 도 13 은, PDP의 일부를 잘라낸 상태의 사시도이다.

도 13 에 도시한 바와 같이, 투명 유리재로 이루어지는 전면기판(100)의 내면에는, 기판면에 따른 면방전을 발생시키기 위한 표시전극(서스테인 전극이라고도 한다) X, Y 가, 매트릭스로 표시된 라인(L) 마다 한 쌍씩 배열되어 있다. 이 표시전극 X, Y 는, 포토리소그래피 기술에 의해서 형성되는 것으로, 후에 상세한 구조를 설명하겠지만, 각각이 투명전극(102)과 다층구조의 금속박막에 의한 버스전극(103)으로 구성되어 있다.

또한, 표시전극 X, Y 를 방전공간에 대하여 피복하도록, AC(교류) 구동을 위한 유전체층(104)이 스크린 인쇄에 의해 설치되어 있다. 그리고, 유전체층(104)의 표면에는 MgO (산화 magnesium) 로 이루어지는 보호막(105)이 증착되어 있다.

한편, 배면기판(101)의 내면에는, 어드레스방전을 발생시키기 위한 어드레스전극(106)이 표시전극 X, Y 와 직교하도록 일정피치로 배열되어 있다. 이 어드레스전극(106)도 포토리소그래피 기술에 의해서 형성되는 것으로, 버스전극(103)과 같이 다층구조의 금속막에 의해 형성된다.

이 어드레스전극(106) 상을 포함하는 배면기판(101)의 전면에는, 스크린 인쇄에 의해 유전체층(107)이 형성되며, 그 상층에는, 높이가 150㎛ 정도의 직선 형상의 격벽(108)이, 각 어드레스전극(106)의 사이에 하나씩 설치되어 있다.

그리고, 어드레스전극(106)의 위쪽에 해당하는 유전체층(107)의 표면 및 격벽(108)의 측면을 피복하도록, 총천연색 표시를 위한 R(빨강), G(초록), B(파랑)의 3원색의 형광체(110)가 스크린 인쇄에 의해 설치되어 있다.

또한, 방전공간(109)중에는, 방전 시에 자외선을 조사하여 형광체를 여기하는 Ne-Xe (Ne 과 Xe 의 혼합가스) 등의 방전가스가 수백 torr 정도의 압력으로 봉입되어 있다. 그리고, 방전공간(109)을 밀봉하기 위한 실(seal)재(111)가 기판 주연부에 설치되어 있다.

전면기판(100)과 배면기판(101)은 각각 개별적으로 형성되며, 최종적으로 양 기판을 부착하여 실재(111)에 의해 고정함으로써 PDP는 완성된다.

도 14 는, 종래의 PDP 에서의 표시전극의 구조를 도시하는 평면도 및 단면도이고, 도 13 과 동일한 부분에는 동일 부호를 붙여 놓았다.

도 13 에 있어서도 설명한 대로, 표시전극 X, Y 를 한 쌍으로서 하고 있으며, 각 표시전극 X, Y 는 각각 도 14(a) 로부터 명백한 바와 같이, 폭이 넓은 투명전극(102)과 폭이 좁은 버스전극(103)에 의해 구성되어 있다.

버스전극(103)은, 도전성이나 주위의 막과의 상호 특성을 고려하여, 예컨대 Cr-Cu-Cr의 다층금속층으로 하고 있다.

투명전극(102)은 빛을 투과시키는 것으로 발광효율저하를 방지하며, 다층금속의 버스전극(103)이 투명전극(102)에서는 충분하지 않은 도전성을 보충하고 있다. 버스전극(103)은 투명전극(102) 상의 외측에 각각 배치됨으로써, 그 사이에 발광영역(112)을 형성하고 있다. 발광영역(112)은, 배면기판에 형성되어 도 14(a) 에 일점쇄선으로 도시된 어드레스전극(106)에 대향하며, 파선으로 도시된 격벽(108)에 의해서 획정되어 있다.

도 14(b) 는, 표시전극에 직교하도록 절단한 상태를 도 14(a) 의 화살표 방향에서 본 단면도이다.

전술한 도 13 에 의한 설명의 보충이 되겠지만, 도 14(b) 에 도시된 바와 같이, 전면기판(100) 내면에 접촉하는 상태로 투명전극(102)이 형성되고, 투명전극(102) 상의 일부분에 버스전극(103)이 적층되어 있다. 또한, 도 14(a) 에서는 생략하였지만, 투명전극(102) 및 버스전극(103)을 덮는 유전체층(104)에는 그 상층으로서 보호막(105)이 형성되어 있다.

이러한 구조에 있어서, 표시전극 X, Y 사이에서 주방전을 일으켜서, 어드레스전극(106)에 의해 선택되는 부분을 발광시킨다. 발광은, 방전에 의해서 발생하는 자외선이 형광체(110) (도 13 참조) 를 여기하는 것으로, 전면기판(100)측에 가시광으로서 나타나는 것이다.

최근에, HDTV 등에 대응하기 위해서 화소수를 증가시켜서 고정밀화하는 경향에 있지만, 화소수의 증가에 따라 소비전력의 문제가 생긴다.

요컨대, 동일한 크기의 화면을 고정밀화하면, 전극수가 증가하며 당연히 전극이 차지하는 면적의 비율도 증가하여 그 만큼의 전력을 소비하는 것이 된다.

그래서, 폭이 넓은 투명전극의 패턴형상을 변경하는 것으로, 그 면적을 작게하여 소비전력을 억제하는 것이 생각되고 있다. 이러한 예를 도 15 에 도시한다.

도 15 는, 저 소비전력 패턴으로 이루어진 표시전극의 평면도이다. 도 15 에 도시한 바와 같이, 표시전극 X, Y 의 투명전극(122)은, 주패턴에 대하여 직교하는 방향으로 신장하는 돌출부(122a)와, 돌출부(122a)의 끝에 방전에 필요한 폭을 갖는 방전부(122b)를 갖고 있다. 이러한 패턴형상으로 함으로써, 투명전극(122)의 면적을 대폭 감소시킬 수 있다.

버스전극(123)은, 도 14에서 설명한 바와 같이 투명전극(122) 상의 외측에 형성되어 있다.

방전은, 인접하는 투명전극(122)의 대향부분에서 발생하지만, 배면기판측의 어드레스전극(126)에 대향하여 격벽(128)으로 둘러싸이는 부분이 발광영역(129)이 되기 때문에, 투명전극(122)의 대향부분은, 발광영역(129) 내에서 소정의 폭을 가지면서 대향하고 있으면, 원하는 방전을 발생시키는 것이 가능하다.

이상으로부터, 도 15 에 도시한 바와 같이 돌출부(122a)를 통해 소정의 폭을 갖는 방전부(122b)가 형성되는 패턴형상이라면, 방전을 발생시킴에 있어서는 아무런 문제도 없다. 따라서, 투명전극(122)의 면적을 감소시켜서 소비전력을 억제하는 것이 가능해진다.

그렇지만, 면적을 감소시키기 위한 상기 패턴형상을 채용함으로써, 다른 문제가 발생하는 것이 분명해졌다.

요컨대, 주패턴으로부터 신장하는 돌출부(122a)가 가늘고 긴 형상인 것으로부터, 수천 Å의 얇은 투명전극막은 미소한 이물질이나 기판면의 손상 등의 영향에 의해 패터닝 시에 단선부(130)가 형성되는 일이 있다. 돌출부(122a)의 단선부(130)는, 방전부(122b)로의 도통을 차단하며, 당연히 방전을 일으키는 것은 할 수 없게 된다.

본 발명은, 고정밀화를 실현하기 위해서 전극수를 늘리더라도, 소비전력을 낮게 억제하는 동시에, 표시를 위한 방전을 확실히 발생시킬 수 있는 면방전형 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 하고 있다.

도 1 은 본 발명의 제1 실시형태를 설명하는 표시전극의 평면도.

도 2 는 본 발명의 제1 실시형태를 설명하는 표시전극의 사시도.

도 3 은 본 발명의 제2 실시형태를 설명하는 표시전극의 평면도.

도 4 는 본 발명의 제2 실시형태에 관련된 전극 매트릭스의 모식도.

도 5 는 본 발명의 제2 실시형태에 관련된 플라즈마 표시장치의 구성도.

도 6 은 본 발명의 제2 실시형태에 관련된 프레임 구성을 도시한 도면.

도 7 은 본 발명의 제2 실시형태에 관련된 구동 시퀀스를 도시하는 전압파형도.

도 8 은 본 발명의 제2 실시형태의 변형 패턴을 도시하는 표시전극의 평면도.

도 9 는 본 발명의 제3 실시형태를 설명하는 표시전극의 평면도.

도 10 은 본 발명의 제4 실시형태를 설명하는 표시전극의 평면도.

도 11 은 본 발명의 제5 실시형태를 설명하는 표시전극의 평면도.

도 12 는 본 발명의 제6 실시형태를 설명하는 표시전극의 평면도.

도 13 은 플라즈마 디스플레이 패널의 구조를 설명하기 위한 사시도.

도 14 는 종래의 PDP 에서의 표시전극의 평면도 및 단면도.

도 15 는 종래의 PDP 에서의 저 소비전력 패턴의 평면도.

* 도면의 주요부분에 대한 부호의 설명 *

1, 11, 51, 61, 71, 81 : 표시전극쌍

2, 12, 52, 62, 72 : 투명전극

3, 13, 53, 63, 73, 83 : 버스전극

2a, 12a, 12a-1, 73a, 83a : 돌출부

2b, 12b, 12b-1, 83b : 방전부

4, 14, 54, 64 : 보조 패턴

5, 15, 55, 65, 75, 85 : 격벽

6, 16, 56, 66, 76, 86 : 어드레스전극

7, 17, 57, 67, 77, 87 : 발광영역

본 발명에 따른 면방전형 플라즈마 디스플레이 패널은, 방전공간을 사이에 두고 대향하는 한 쌍의 기판 내측에, 방전유지전극쌍을 구성하는 서로 평행하게 근접 배치된 표시전극쌍을 가지며, 해당 방전유지전극쌍에 의해 발광영역을 형성하는 면방전형 플라즈마 디스플레이 패널에 있어서,

상기 표시전극은, 띠형의 주패턴과, 상기 발광영역에 해당 발광영역마다 구분되는 길이로 배치되는 방전용 패턴과, 상기 주패턴과 방전용 패턴을 전기적으로 접속하는 보조 패턴으로 구성되고, 적어도 상기 보조 패턴은 상기 방전용 패턴보다 고도전율인 것을 특징으로 하는 것이다.

이와 같이 본 발명에 있어서는, 표시전극의 주패턴에 대하여 직교하는 방향으로 돌출하는 위치에 방전용 패턴을 설치함으로써, 그 사이의 패턴면적을 적게 하여 소비전력을 억제할 수 있는 동시에, 도전율이 높은 재료로 이루어지는 보조 패턴에 의해 주패턴과 방전용 패턴을 접속하는 것으로, 그 사이에서 충분한 도전성을 확보하는 것이 가능해진다.

이하, 도면을 참조하면서 본 발명의 실시형태를 상세히 설명한다. 본 발명에 따른 면방전형 플라즈마 디스플레이 패널(이하 PDP)은, 방전유지전극쌍을 구성하는 표시전극의 구조, 특히 그 패턴형상에 특징을 갖는 것이다.

도 1 및 도 2 는, 본 발명의 제1 실시형태를 설명하기 위한 도면이고, 도 1 은 표시전극의 평면도, 도 2 는 표시전극의 사시도이다.

도 1 에 도시한 바와 같이, 쌍을 이루는 표시전극 X, Y 에 의해, 표시전극쌍(1)을 구성하고 있으며, 이 표시전극쌍(1)에 의해서 유지방전을 발생시킨다.

표시전극 X, Y 는, 각각 ITO 등으로 이루어지는 투명전극(2)과 Cr-Cu-Cr 등의 금속층으로 이루어지는 버스전극(3)으로 구성되며, 이들이 대칭 관계가 되도록 대향하여 배치되어 있다. 이 투명전극(2)과 버스전극(3)의 구조는 도 2 의 사시도로부터 분명하다.

투명전극(2)은, 띠형의 주패턴으로부터 직교하는 방향으로 신장하는 돌출부(2a)와, 돌출부(2a)의 끝에 배치되는 소정 폭의 방전부(2b)를 일정간격마다 구비하고 있으며, 인접하는 표시전극 X, Y 의 방전부(2b) 끼리 대향하고, 그 사이에서 방전을 발생하는 구조로 되어 있다.

한편, 버스전극(3)은, 투명전극(2)의 주패턴 상에 역시 띠형상으로 형성되어 있고, 이 띠형상 부분으로부터 직교방향으로 신장하는 보조 패턴(4)이 투명전극(2)의 방전부(2b)에 접속되어 있다. 버스전극(3)은 예컨대 Cr-Cu-Cr의 다층금속층으로 이루어지며, 전기저항이 작으므로 수 ㎛ 의 두께로 형성하고 있고, 가늘고 긴 패턴으로서도 단선이 발생하지 않는다.

따라서, 투명전극(2)의 돌출부(2a)에 단선부(10)가 형성된 경우라도, 버스전극(3)의 보조 패턴(4)을 통해 투명전극(2)의 방전부(2b)가 도통하게 되므로, 방전을 확실히 발생시키는 것이 가능해진다.

버스전극(3)의 보조 패턴(4)은, 그 대부분이 배면기판에 설정되는 격벽(5)(도 1 에 파선으로 도시되어 있음)에 중복하여 배치되기 때문에, 발광영역(7)을 가리는 부분은 조금이고, 발광효율을 저하시키지 않는다.

또한, 격벽(5)에 중복하는 보조 패턴(4)이 존재함으로써, 외광 반사율이 저하하여 콘트라스트(contrast)를 향상시킬 수 있다. 요컨대, 격벽(5)의 전면기판에 접촉하는 부분은 발광에 기여하지 않을 뿐만 아니라, 형광체의 입자가 부착되어 백색으로 된 외광의 반사를 증가시키고, 콘트라스트를 저하시키고 있었다. 이것에 대하여 본 실시형태에서는, 금속의 보조 패턴(4)이 흑색이고, 이것이 외광의 반사를 억제하게 된다.

배면기판에 있어서 격벽(5)의 사이에 배설되는 어드레스전극(6)은, 투명전극(2)의 발광부(2b)를 통과하도록 배설되어 있고, 선택되는 표시전극쌍(1)과의 교점을 발광시키는 것이다.

본 실시형태에 있어서는, 이러한 표시전극쌍(1)이, 비표시 슬릿(8)을 통해 다수 병렬로 형성되어 있다.

이상 설명한 표시전극은, 우선 투명전극(2)을 소정 패턴으로 형성한 후, 다층금속층을 스퍼터링에 의해 성막하고, 이것을 패터닝함으로써, 버스전극(3)을 형성하여 완성시킨다.

도 2 에 도시한 바와 같이, 나중에 형성하는 버스전극(3)은, 투명전극(2)에 의해 단차를 갖는 패턴이 되지만, 투명전극(2)은 수천 Å 정도의 얇은 막이기 때문에, 그 단차에 의한 악영향은 없다.

또한, 버스전극(3)의 주패턴부의 면적은, 보조 패턴(4)을 형성하는 몫만큼 작게 한다. 요컨대 총면적은 원하는 도전성을 확보하기 위해서 일정하게 유지해 둔다. 따라서, 보조 패턴(4)을 형성함으로써 소비전력을 증가시키지 않는다.

또한, 투명전극(2)의 방전부(2b)는, 인접하는 표시영역의 방전부와는 격리되어 있음으로 인하여, 방전의 확대를 제한하여 인접부의 방전에 의한 해상도 저하를 방지하고 있다.

표시전극 이외의 구성에 관한 설명은 생략하였지만, 예컨대 도 13 에서 설명한 구성을 채용할 수가 있다.

도 3 내지 도 8 은, 본 발명의 제2 실시형태를 설명하기 위한 도면이고, 도 3 은 표시전극의 평면도, 도 4 는 전극 매트릭스의 모식도, 도 5 는 구동부를 포함하는 플라즈마 표시장치의 구성도, 도 6 은 구동에 관련된 프레임의 구성을 도시한 도면, 도 7 은 구동 시퀀스를 도시하는 전압파형도, 도 8 은 변형 패턴을 도시하는 표시전극의 평면도이다.

전술한 제1 실시형태는, 다수의 표시전극쌍을 비표시 슬릿에 의해 분리한 상태로 병렬로 형성하는 구성이었지만, 본 실시형태는 비표시 슬릿을 배설하지 않는, 소위 ALiS (Alternate Lighting of Surfaces Method)방식의 PDP에 적용하는 예로서, 본 발명을 특히 유효하게 한다.

ALiS 방식은, 방전시키는 전극을 하나 건너서 교대로 바꾸는 것으로, 모든 전극 사이를 이용하여 효율 좋은 발광을 한다. 구동에 관한 상세한 내용은 도 4 내지 도 7 을 사용하여 나중에 설명한다. 이러한 구동방식은, HDTV 나 디지털 방송 등에 대응하기 위해서 필수적이라고 생각되며, 이 구동방식에 있어서 소비전력을 억제하는 것은 지극히 유효하게 된다.

본 실시형태는, 도 3 에 도시한 바와 같이 쌍을 이루는 표시전극 X, Y 에 의해 표시전극쌍(11)을 구성하고 있으며, 이 표시전극쌍(11)에 의해서 유지방전을 발생시킨다.

표시전극 X, Y 는, 각각 제1 실시형태와 같이 ITO 등에 의한 투명전극(12)과 다층금속층에 의한 버스전극(13)으로 이루어지며, 이들이 대칭 관계가 되도록 대향하여 배치되어 있다.

버스전극(13)은 띠형상의 패턴이고, 그 띠형상 패턴으로부터 양측으로 신장하는 보조 패턴(14)이 형성되어 있다.

여기서 버스전극(13)의 Cr(크롬)막은, 흑색으로 불투명하기 때문에, 그 띠형상 패턴부는, 전면기판을 통한 배면기판상의 형광체의 투시를 방지하는 동시에, 이웃 셀의 방전광의 누설을 차폐할 수가 있어서, 소위 블랙 스트라이프(black stripe)로서 기능한다.

한편, 투명전극(12)은, 버스전극(13)의 띠형상 패턴에 전기적으로 접속되며, 이 패턴으로부터 양측으로 신장하는 돌출부(12a)와, 돌출부(12a)의 끝에 배치되어 버스전극(13)의 보조 패턴(14)과 접속되는 소정 폭의 방전부(12b)를 일정 간격마다 구비하고 있다. 인접하는 표시전극의 방전부(12b) 끼리는 대향하도록 배치하고 있으며, 그 사이에서 방전을 발생하는 구조로 되어 있다.

이상과 같이, 본 실시형태에 있어서의 표시전극 X, Y 는, 띠형상의 주패턴을 중심으로 하여 그 양측으로 돌출하는 패턴을 구비하여 발광영역(17)을 규정하는 구조이고, 비표시 슬릿을 필요로 하지 않는 ALiS 방식의 구동에 대응할 수 있도록 되어 있다.

배면기판에 형성되는 격벽(15) 및 어드레스전극(16)은, 제1 실시형태와 동일한 위치에 배설되어 있으며, 발광영역(17)을 획정하고 있다.

ALiS 방식의 구동에 대응하는 본 실시형태에 있어서도, 제1 실시형태와 동일하게, 투명전극(12)의 돌출부(12a)가 단선된 경우라도, 버스전극(13)의 보조 패턴(14)을 통해 투명전극(12)의 방전부(12b)가 도통하게 되어, 저 소비전력형의 패턴형상이면서 방전을 확실히 발생시킬 수 있게 된다.

또한, 도 3 에 있어서는 버스전극(13)의 주패턴에 대하여 보조 패턴(14)이 대칭 형상으로 되어있지만, 예컨대 투명전극(12)의 방전부(12b)에 접속되는 방향을 교대로 반대로 하는 등, 비대칭 형상(점대칭)으로 하더라도 같은 효과를 갖는다.

또한, 투명전극(12)은 버스전극(13)의 띠형 패턴 아래로도 배설되어 있지만, 이것은 밀착력을 높이는 것이고, 반드시 필요하지는 않다. 예컨대, 돌출부(12a)와 방전부(12b)에서 구성되는 T 자형의 패턴, 혹은 버스전극(13)을 사이에 두고 양측의 돌출부(12a) 끼리가 접속되는 I 자형의 패턴으로 할 수 있다.

본 실시형태의 면방전형 PDP는, 도 4 에 도시한 바와 같이 M 개의 어드레스전극 A 가 열전극으로서 배열되며, 어드레스전극 A 와 직교하도록 행전극으로서 N+1 개의 표시전극 X, Y 가 등간격으로 교대로 배열된다. 한편, M 은 화면(ES) 의 열수이고, N 은 행수이다.

표시전극 X, Y 의 배열간격은 현실적인 범위의 구동전압(예컨대 100∼200 V)으로 면방전을 발생시킬 수 있는 수십 ㎛ 정도의 치수로 선정된다. 도 4 에서는 표시전극 X, Y 가 가늘게 도시되어 있지만, 실제로는 도 3 에 도시한 바와 같이 각 표시전극 X, Y 의 폭은 배열간격보다도 크다.

도시된 열의 배열순서에 있어서의 홀수번째의 전극인 표시전극 X 는, 항상 그룹마다 전기적으로 공통화된다. 짝수번째의 전극인 표시전극 Y 는, 어드레스전극 A 에 의한 어드레싱에 있어서는 개별적으로 제어되며, 점등유지에 있어서는 표시전극 X 와 같이 그룹마다 공통화된다. 여기서 말하는 그룹은, 홀수번째의 그룹, 짝수번째의 그룹의 것이고, 이것들의 공통화의 접속상태는 도 5 에 도시되어 있다.

이러한 표시전극 X, Y 중, 서로 인접하는 표시전극 X 와 표시전극 Y 가 면방전을 생기게 하는 표시전극쌍(11)을 구성하며, 1개의 행 (L) (도면중의 첨자는 행번호) 을 획정한다.

요컨대, 배열의 양단을 제외한 표시전극 X, Y 는, 각각이 2개의 행 L(홀수행 및 짝수행)의 표시를 담당하고 ，양단의 표시전극 X 는 1개의 행 L 의 표시를 담당한다. 행 L 이란, 열방향에 있어서의 배치순위가 같은 셀 C 의 집합이다.

다음에 플라즈마 표시장치 전체를 도 5 에 의해 설명한다. 도 5 에 도시한 바와 같이, 플라즈마 표시장치(20)는, 전술한 전극 매트릭스를 구비하는 PDP(30)와 구동 유닛(40)으로 구성되어 있다.

구동 유닛(40)은, 컨트롤러(41), 프레임 메모리(42),데이타처리회로(43), 전원회로(44), 스캔 드라이버(45),서스테인 회로(46), 어드레스 드라이버(47)를 갖고 있다. 서스테인 회로(46)는, 홀수 X 드라이버(461), 짝수 X 드라이버(462), 홀수 Y 드라이버(463), 짝수 Y 드라이버(464)로 이루어진다.

또한, 구동 유닛(40)은 PDP(30)의 배면측에 배치되며, 각 드라이버와 PDP(30)의 전극이 도시하지 않은 플렉시블 케이블로 전기적으로 접속된다.

구동 유닛(40)에는, TV 튜너, 컴퓨터 등의 외부장치로부터 R, G, B의 각 색의 휘도 레벨(계조 레벨)을 나타내는 화소단위의 프레임 데이터(DF)가, 각종의 동기신호(CLK, VSYNC, HSYNC)와 함께 입력된다.

프레임 데이터(DF)는, 프레임 메모리(42)에 일단 저장된 후, 데이타처리회로(43)에 의해서 프레임을 소정수의 서브 필드로 분할한다. 프레임 메모리(42)로부터 출력되는 계조표시를 하기 위한 서브 필드 데이터(Dsf)의 각 비트 값은, 서브 필드에 있어서의 셀의 점등의 필요와 불필요를 나타내는 정보, 엄밀하게는 어드레스방전의 필요와 불필요를 나타내는 정보이다.

스캔 드라이버(45)는 어드레싱에 있어서 표시전극 Y 에 개별적으로 구동전압을 인가하고, 홀수 X 드라이버(461)는 표시전극 X 중의 홀수번째의 것에 일괄적으로 구동전압을 인가하며, 짝수 X 드라이버(462)는 표시전극 X 중의 짝수번째의 것에 일괄적으로 구동전압을 인가하고, 홀수 Y 드라이버(463)는 표시전극 Y 중의 홀수번째의 것에 일괄적으로 구동전압을 인가하며, 짝수 Y 드라이버(464)는 표시전극 Y 중의 짝수번째의 것에 일괄적으로 구동전압을 인가한다.

표시전극 X, Y 의 전기적인 공통화는 도시된 바와 같은 패널 상의 연결에 한정되지 않고, 드라이버 내부의 배선, 또는 접속용 케이블 상에서의 배선에 의해 수행될 수 있다.

어드레스 드라이버(47)는 서브 필드 데이터(Dsf)에 응답하여 총 M 개의 어드레스전극(A)에 선택적으로 구동전압을 전압을 인가한다. 이들 드라이버에는 전원회로(44)로부터 도시하지 않은 배선도체를 통해 소정의 전력이 공급된다.

다음에 PDP(30)의 구동방법의 일례를 도 6 을 참조하면서 설명한다.

PDP(30)의 구동에 있어서는, 1 신(scene)의 화상정보인 프레임(F)을 홀수필드(f1) 및 짝수필드(f2)로 2분할한다. 그리고, 홀수 필드(f1)에 있어서 홀수행의 표시를 행하고, 짝수 필드(f2)에 있어서 짝수행의 표시를 행한다. 요컨대, 1 신(scene)의 정보를 인터레이스 형식으로 표시한다.

그리고, 2 값의 점등제어에 의해서 계조표시(컬러 재현)를 행하기 위해서, 홀수필드(f1) 및 짝수 필드(f2)의 각각을 예컨대 8개의 서브 프레임(sf1∼sf8)으로 분할한다. 바꿔 말하면, 각 필드를 8개의 서브 프레임(sf1∼sf8)의 집합으로 대체한다.

이들 서브 필드(sf1∼sf8)에 있어서의 휘도의 상대비율이 대략 1:2:4:8:16:32:64:128 이 되도록 가중을 하여 각 서브 필드(sf1∼sf8)의 점등유지 회수를 설정한다.

서브 필드 단위의 점등/비점등의 조합으로 RGB의 각 색채마다 256 계조의 휘도 설정을 행할 수 있기 때문에, 표시 가능한 색채의 수는 256의 3승, 즉, 1,677,216 이 된다. 단지, 서브 필드(sf1∼sf8)를 휘도의 가중의 순서로 표시할 필요는 없으며, 예컨대 가중이 큰 서브 필드(sf8)를 필드 기간(Tf)의 중간에 배치한다는 최적화를 행할 수도 있다.

각 서브필드(sfj(j= 1∼8))에 할당하는 서브 필드 기간(Tsfj)은, 화면전체의 전하분포를 균일화하는 어드레싱 준비기간(TR), 표시내용에 대응하는 대전분포(帶電分布)를 형성하는 어드레싱 기간(TA), 및 계조레벨에 대응하는 휘도를 확보하기 위해서 점등상태를 유지하는 서스테인 기간(TS)으로 이루어진다.

각 서브 필드 기간(Tsfj)에 있어서, 어드레싱 준비기간(TR) 및 어드레싱 기간(TA)의 길이는 휘도의 가중에 관계없이 일정하지만, 서스테인 기간(TS)의 길이는 휘도의 가중이 클수록 길다. 요컨대, 1개의 필드(f)에 대응하는 8개의 서브필드 기간(Tsfj)의 길이는 서로 다르다.

한편, 본 실시형태에서는, 휘도의 가중을 모두 2ⁿ(n= 정수)으로 하고 있지만, 그 이외의 가중을 설정해도 좋으며, 또한 1필드 내에 같은 가중의 서브 필드를 복수 존재시키는, 그 배치순서를 전술한 바와 같이 랜덤(random)하게 하는 등의 가중을 행할 수도 있다.

도 7 은 구동 시퀀스의 일례를 도시하는 전압파형도이다.

홀수필드(f1)의 각 서브 필드에 있어서는, 우선 어드레싱 준비기간(TR)에서 모든 표시전극 X 에 방전개시전압을 초과하는 파고치의 기록 펄스(Prx)를 인가한다. 이 때 모든 어드레스전극 A 에는 기록 펄스(Prx)를 제거하기 위한 펄스(Pra)를 인가한다.

기록 펄스(Prx)의 인가에 의한 면방전으로 각 셀에 과잉의 벽전하가 형성되고, 펄스의 하강에서의 자기소거방전으로 벽전하가 거의 소실한다.

다음에, 어드레싱 기간(TA)에서는, 각 표시전극 Y 에 대하여 순차로 스캔 펄스(Py)를 인가하여 행선택을 한다. 스캔 펄스(Py)에 동기시켜, 선택된 행중의 점등시켜야 되는 셀에 대응한 어드레스전극 A 에 어드레스 펄스(Pa)를 인가하여 어드레스방전을 발생시킨다.

또한, 표시행에 있어서 선택적으로 어드레스방전이 발생하도록, 홀수번째의 표시전극 X 와 짝수번째의 표시전극 X 에 교대로 펄스를 인가한다. 그리고, 서스테인 기간(TS)에서는, 홀수행에 있어서는 교대로 되는 타이밍에서, 짝수행에 있어서는 동시로 되는 타이밍에서 표시전극 X 와 표시전극 Y 에 서스테인 펄스(Ps)를 인가한다.

한편, 짝수 필드(f2)의 각 서브 필드에 있어서도, 어드레싱 준비기간(TR)에 모든 표시전극 X 에 기록 펄스(Prx)를 인가하여 벽전하를 소거한다. 또한, 어드레싱기간(TA)에서도, 홀수 필드(f1)와 같이 각 표시전극 Y 에 대하여 순차로 스캔 펄스(Py)를 인가하고, 소정의 어드레스전극 A 에 어드레스 펄스(Pa)를 인가한다.

짝수 필드(f2)에서는, 스캔 펄스(Py)에 동기시켜서 표시행에 있어서 선택적으로 어드레스 방전이 생기도록 홀수번째의 표시전극 X 와 짝수번째의 표시전극 X 에 교대로 펄스를 인가한다. 그리고, 서스테인 기간(TS)에서는, 짝수행에 대해서는 교대로, 홀수행에 대해서는 동시로 되는 타이밍에서 표시전극 X 와 표시전극 Y 에 서스테인 펄스(Ps)를 인가한다.

이상 설명한 바와 같이 구동시킴으로써, 고화질의 화상을 표시하는 것이 가능해지고, 그 소비전력도 낮게 억제할 수 있다.

도 8(a),(b) 는 변형 패턴의 예를 도시하는 표시전극의 평면도이고, 어느 것이나 투명전극과 버스전극이 겹치는 주패턴에 대하여, 그 양측에 투명전극의 돌출부와 방전부, 버스전극의 보조 패턴이 형성되는 기본적 구성은 동일하다.

우선, 도 8(a) 에 도시한 표시전극에 있어서, 투명전극(12-1)은, 주패턴으로부터 양측으로 연장하는 돌출부(12a-1)와, 이 돌출부(12a-1)로부터 굴곡된 상태의 방전부(12b-1)를 갖고 있다. 이 돌출부(12a-1)와 방전부(12b-1)는 대략 L 자형이고, 주패턴에 대하여 그 양측에 배치되는 패턴이 점대칭의 관계로 되어 있다.

한편, 버스전극(13-1)은, 역시 주패턴에 대하여 양측으로 연장하는 보조 패턴(14-1)을 가지며, 끝부분이 굴곡되어 투명전극(12-1)의 방전부(12b-1)에 접속되어 있다. 이 보조 패턴(14-1)은, 발광영역(17)을 차폐하지 않도록, 격벽(15)에 중복하여 배치되어 있다.

다음에, 도 8(b) 에 도시한 표시전극에 있어서, 투명전극(12-2)은, 주패턴으로부터 양측으로 사다리꼴 형상으로 넓어지도록 연장하는 돌출부(12a-2)와, 이 돌출부(12a-2)의 끝에 위치하는 방전부(12b-2)를 갖고 있다.

한편, 버스전극(13-2)은, 역시 주패턴에 대하여 양측으로 연장하는 보조 패턴(14-2)을 가지며, 끝부분이 굴곡되어 투명전극(12-2)의 방전부(12b-2)에 접속되어 있다. 이 예의 보조 패턴(14-1)도, 발광영역(17)을 차폐하지 않도록, 격벽(15)에 중복되어 배치되어 있다.

본 패턴 예에 있어서는, 버스전극(13-2)의 보조 패턴(14-2)의 끝부분은 다른 방향으로 굴곡하고 있지만, 투명전극(12-2) 파종(播種) 패턴에 대하여 선대칭으로 되어 있는 것으로부터 동일 방향으로 굴곡되는 형상으로도 할 수 있다.

도 9 는, 본 발명의 제3 실시형태를 설명하는 표시전극의 평면도이다.

본 실시형태는, 도 9 에 도시한 바와 같이 쌍을 이루는 표시전극 X, Y 에 의해, 표시전극쌍(51)을 구성하고 있으며, 이 표시전극쌍(51)에 의해서 유지방전을 발생시킨다. 한편, 본 실시형태는 제2 실시형태와 같이 ALiS 방식의 구동에 대응하는 것이다.

표시전극 X, Y 는, 각각 ITO 등에 의한 투명전극(52)과 다층금속층에 의한 버스전극(53)으로 이루어지며, 이들이 대칭 관계가 되도록 대향하여 배치되어 있다.

버스전극(53)은, 띠형상의 주패턴으로부터 양측으로 신장하는 보조 패턴(54)이 일정 간격마다 설정되어 있으며, 이 보조 패턴(54)의 끝부분에 접속되도록 섬 형상의 투명전극(52)이 배설되어 있다. 그리고, 인접하는 표시전극에 있어서의 투명전극(52) 끼리 대향하며, 그 사이에서 방전을 발생하는 구조로 되어 있다.

본 실시형태에 있어서, 투명전극(52)은 섬 형상의 방전부 뿐이며, 제1 및 제2 실시형태와 같이 주패턴으로부터 신장하는 돌출부를 제거하였다. 이것은 버스전극(53)의 보조 패턴(54)을 단선 시의 용장(冗長)이라는 의미가 아니라, 방전에 적극적으로 이용하는 것이다.

배면기판에 형성되는 격벽(55) 및 어드레스전극(56)은, 제1 및 제2 실시형태와 같은 위치에 배설되어, 발광영역(57)을 획정하고 있다.

또한, 투명전극(52)은, 버스전극(53)의 아래쪽 전체에는 배설되지 않으므로, 소비전력을 더 저감시킬 수 있다.

본 실시형태에 의하면, 투명전극(52)의 면적을 더욱 작게 할 수가 있어, 소비전력의 한층 더한 저감을 꾀하는 것이 가능해진다. 투명전극(52)은 금속의 보조 패턴(54)에 의해 전기적으로 접속되어 있는 것이기 때문에 단선이 생기지 않는다.

도 10 은, 본 발명의 제4 실시형태를 설명하는 표시전극의 평면도이다.

본 실시형태는, 도 10 에 도시한 바와 같이 쌍을 이루는 표시전극 X, Y 에 의해, 표시전극쌍(61)을 구성하고 있으며, 이 표시전극쌍(61)에 의해서 유지방전을 발생시킨다. 한편, 본 실시형태는 제2 및 제3 실시형태와 같이 ALiS 방식의 구동에 대응하는 것이다.

표시전극 X, Y 는, 각각 ITO 등에 의한 투명전극(62)과 다층금속층에 의한 버스전극(63)으로 이루어지며, 이들이 대칭 관계가 되도록 대향하여 배치되어 있다.

버스전극(63)은, 띠형상의 주패턴으로부터 양측으로 신장하는 보조 패턴(64)이 일정 간격마다 설정되어 있고, 이 보조 패턴(64)의 끝부분에 접속되도록 섬 형상의 투명전극(62)이 배설되어 있다. 그리고, 인접하는 표시전극에 있어서의 투명전극(62) 끼리 대향하여, 그 사이에서 방전을 일으키는 구조로 되어 있다.

본 실시형태에서는, 버스전극(63)의 보조 패턴(64)이 섬 형상의 투명전극(62)의 양측에 접속하는 구조로 되어 있다. 이것은 투명전극(62)의 단선에 대응하는 동시에, 보조 패턴(64)의 면적을 감소시키기 위한 구성이다.

요컨대, 방전을 발생시키기 위한 투명전극(62)은, 방전을 위해 소정의 폭을 갖고 있지만, 다른 방향에 대해서는 가늘고 긴 패턴으로 되어 있기 때문에, 미소 이물질이나 기판의 손상의 영향에 의한 단선이 생각된다.

그래서, 투명전극(62)의 양측에 버스전극(63)의 보조 패턴(64)을 접속함으로써, 단선이 생기더라도 소정의 전압을 인가할 수 있으므로, 방전의 발생을 방해하는 일이 없다. 또한, 보조 패턴(64)이 버스전극(63)으로부터 수직으로 신장하는 패턴을 투명전극(62)에 대하여 1 대 1 로 마련할 필요가 없고, 보조 패턴(64)의 면적을 적게 하여 소비전력을 억제할 수가 있다. 도 10 에서는 투명전극(62)에 대하여 1개 걸러서 형성하고 있지만, 더욱 감소시킬 수도 있다.

배면기판에 형성되는 격벽(65) 및 어드레스전극(66)은, 제1 내지 제3 실시형태와 동일한 위치에 배설되어, 발광영역(67)을 획정하고 있다.

도 11 은, 본 발명의 제5 실시형태를 설명하는 표시전극의 평면도이다.

본 실시형태는, 도 11 에 도시한 바와 같이 쌍을 이루는 표시전극 X, Y 에 의해, 표시전극쌍(71)을 구성하고 있으며, 이 표시전극쌍(71)에 의해서 유지방전을 일으킨다. 한편, 본 실시형태는 제2 내지 제4 실시형태와 같이 ALiS 방식의 구동에 대응하고 있다.

표시전극 X, Y 는, 각각 ITO 등에 의한 투명전극(72)과 다층금속층에 의한 버스전극(73)으로 이루어지며, 이들이 대칭 관계가 되도록 대향하여 배치되어 있다.

버스전극(73)은, 띠형상의 주패턴으로부터 양측으로 신장하는 돌출부(73a)가 일정 간격마다 설정되어 있고, 이 돌출부(73a)의 끝부분에 접속되도록 섬 형상의 투명전극(72)이 배설되어 있다. 그리고, 인접하는 표시전극에 있어서의 투명전극(72) 끼리 대향하여, 그 사이에서 방전을 발생시키는 구조로 되어 있다.

본 실시형태에서는, 버스전극(73)의 돌출부(73a)가 섬 형상의 투명전극(72)의 중심부에 접속하는 구조로 되어 있다. 이 구조에 의하면 발광영역(77)내에 돌출부(73a)가 배설되어 발광효율을 다소 저하시키지만, 패턴형상이 단순해지므로 패터닝 등의 제조공정이 간단하여 진다.

배면기판에 형성되는 격벽(75) 및 어드레스전극(76)은, 제1 내지 제4 실시형태와 동일한 위치에 배설되어, 발광영역(77)을 획정하고 있다.

도 12 는, 본 발명의 제6 실시형태를 설명하는 표시전극의 평면도이다.

본 실시형태는 투명전극을 배설하지 않고, 투명전극보다 고도전율인 버스전극(83)만으로 면방전을 발생시키기 위한 표시전극쌍(81)을 형성하는 것이다.

도 12 에 도시한 바와 같이 쌍을 이루는 표시전극 X, Y 에 의해, 표시전극쌍(81)을 구성하고 있으며, 이 표시전극쌍(81)에 의해서 유지방전을 일으킨다. 한편, 본 실시형태는 제2 내지 제5 실시형태와 같이 ALiS 방식의 구동에 대응하고 있다.

표시전극 X, Y 를 구성하는 버스전극(83)은, Cr-Cu-Cr 등의 도전성이 높은 금속층으로 이루어지는 것으로, 띠형상의 주패턴으로부터 양측으로 신장하는 돌출부(83a)가 일정 간격마다 설치되어 있다. 이 돌출부(83a)의 끝부분에 각각 방전부(83b)가 배설되어 있으며, 돌출부(83a)와 방전부(83b)에 의하여 대략 L 자형의 패턴을 형성하고 있다.

그리고, 인접하는 표시전극에 있어서의 방전부(83b) 끼리 대향하며, 그 사이에서 방전을 일으키는 구조로 되어 있다.

버스전극(83)의 돌출부(83a)는, 배면기판에 설정되는 격벽(85)에 중복하도록 배치되며, 그 부분으로부터 발광영역(87)을 향해서 굴곡하도록 방전부(83b)가 설치되어 있다. 이 방전부(83b)는, 투명전극보다 고도전율인 대신에 차광성을 갖는 금속층으로 이루어지기 때문에, 빛을 투과시키지 않고 발광영역(87)을 차단하게 되지만, 방전에 필요한 최소한의 길이로 함으로써 휘도의 저하를 방지하고 있다.

본 실시형태에 의하면, 투명전극을 형성할 필요가 없으므로, 표시전극을 형성하기 위한 공정수 및 설비를 크게 삭감할 수 있게 된다.

이상과 같이 본 발명에 의하면, 표시전극의 주패턴에 대하여 떨어진 위치에 방전용 패턴을 설치함으로써, 그 사이의 패턴을 제거하여 소비전력을 억제할 수 있는 동시에, 도전율이 높은 재료로 이루어지는 보조 패턴에 의해 주패턴과 방전용 패턴을 접속함으로써, 그 사이의 단선을 방지할 수 있게 된다.

본 발명은, 표시영역 내에 많은 전극을 구비하는 고정밀의 플라즈마 디스플레이 패널에 유효하게 되며, 특히 모든 전극 사이를 표시에 이용하는 구동방법을 적용하는 경우에 효력이 커진다.

Claims

방전공간을 사이에 두고 대향하는 한 쌍의 기판 내측에, 방전유지전극쌍을 구성하는 서로 평행하게 근접 배치된 표시전극쌍을 가지며, 상기 방전유지전극쌍에 의해 발광영역을 형성하는 면방전형 플라즈마 디스플레이 패널에 있어서,

상기 표시전극은, 띠형상의 주패턴과, 상기 발광영역에 발광영역마다 구분되는 길이로 배치되는 방전용 패턴과, 상기 주패턴과 방전용 패턴을 전기적으로 접속하는 보조 패턴으로 구성되며, 적어도 상기 보조 패턴은 상기 방전용 패턴보다 고도전율인 것을 특징으로 하는 면방전형 플라즈마 디스플레이 패널.
제 1 항에 있어서, 상기 표시전극의 방전용 패턴은 가시광을 투과시키는 투명도전재료로 구성되며, 상기 주패턴과 보조 패턴은 상기 투명도전재료에 비하여 도전율이 높은 금속재료로 구성되어 있는 것을 특징으로 하는 면방전형 플라즈마 디스플레이 패널.
제 1 항 또는 제 2 항에 있어서, 상기 표시전극의 방전용 패턴은, 가시광을 투과시키는 투명도전재료로 이루어지는 연결 패턴에 의해 상기 주패턴에 전기적으로 접속되어 되는 것을 특징으로 하는 면방전형 플라즈마 디스플레이 패널.
제 1 항 또는 제 2 항에 있어서, 상기 표시전극의 방전용 패턴은, 가시광을 투과시키는 투명도전재료로 이루어지며, 상기 주패턴에 대하여 분리된 섬 형상으로 배치되고, 상기 보조 패턴만으로 접속되어 있는 것을 특징으로 하는 면방전형 플라즈마 디스플레이 패널.
제 3 항에 있어서, 상기 표시전극의 주패턴은, 투명도전재료층과 금속재료층의 다층구조이고, 상기 투명도전재료층이 상기 연결 패턴 및 방전용 패턴과 일체로 형성되며, 금속재료층이 상기 보조 패턴과 일체로 형성되어 있는 것을 특징으로 하는 면방전형 플라즈마 디스플레이 패널.
방전공간을 사이에 두고 대향하는 한 쌍의 기판 내측에, 방전유지전극쌍을 구성하는 서로 평행하게 근접 배치된 표시전극을 가지며, 상기 방전유지전극쌍에 의해 발광영역을 형성하는 면방전형 플라즈마 디스플레이 패널에 있어서,

상기 표시전극은, 띠형상의 주패턴과, 상기 발광영역에 발광영역마다 구분되는 길이로 배치되는 방전용 패턴과, 상기 주패턴과 방전용 패턴을 전기적으로 접속하는 보조 패턴으로 구성되며, 모든 패턴이 차광성의 금속재료에 의해 일체로 형성되어 있는 것을 특징으로 하는 면방전형 플라즈마 디스플레이 패널.