KR100415598B1 - 플라즈마 디스플레이 패널 및 그 제조 방법 - Google Patents

플라즈마 디스플레이 패널 및 그 제조 방법 Download PDF

Info

Publication number
KR100415598B1
KR100415598B1 KR10-2000-0087099A KR20000087099A KR100415598B1 KR 100415598 B1 KR100415598 B1 KR 100415598B1 KR 20000087099 A KR20000087099 A KR 20000087099A KR 100415598 B1 KR100415598 B1 KR 100415598B1
Authority
KR
South Korea
Prior art keywords
electrode
sustain
discharge
trigger
address
Prior art date
Application number
KR10-2000-0087099A
Other languages
English (en)
Other versions
KR20020058958A (ko
Inventor
유준영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2000-0087099A priority Critical patent/KR100415598B1/ko
Publication of KR20020058958A publication Critical patent/KR20020058958A/ko
Application granted granted Critical
Publication of KR100415598B1 publication Critical patent/KR100415598B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 방전 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널 및 그 제조방법에 관한 것이다.
본 발명은 유지전극과 상기 트리거전극을 연결하면서 상기 어드레스전극과 중첩되게 형성된 패드전극을 구비하고, 그 패드전극을 상기 유지전극 및 트리거전극과 함께 전기도금법으로 형성하는 것을 특징으로 한다.
이에 따라, 유지전극과 트리거전극을 연결하는 패드전극과 어드레스전극이 중첩하는 부분에서 전계 분포가 증가함 아울러 전계가 집중됨으로써 저전압 어드레스 구동이 가능하고 방전 효율을 향상시킬 수 있게 된다.

Description

플라즈마 디스플레이 패널 및 그 제조 방법{Plasma Display Panel and Method of Fabricating the same}
본 발명은 플라즈마 디스플레이 패널 및 그 제조방법에 관한 것으로, 특히 방전 효율을 향상시키기 위한 플라즈마 디스플레이 패널 및 그 제조방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스 방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tude : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1은 종래의 3전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도이다.
도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10)상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18)상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 표현하는 서스테인기간으로 나뉘어진다. 예를 들어,256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브필드들 각각은 어드레스기간과 서스테인기간으로 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일한 반면에 서스테인기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인기간이 달라지게 되므로 화상의 계조를 표현할 수 있게 된다. 여기서, 리셋기간에는 주사/서스테인전극(12Y)에 리셋 펄스가 공급되어 리셋 방전이 일어난다. 어드레스기간에는 주사/서스테인전극(12Y)에 주사 펄스가 공급됨과 아울러 어드레스전극(20X)에 데이터 펄스가 공급되어 두 전극(12Y,20X) 간에 어드레스 방전이 일어난다. 어드레스 방전시에는 상/하부 유전체층(14,22)에 벽전하가 형성된다. 서스테인기간에는 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)에 교번적으로 공급되는 교류신호에 의해 두 전극(12Y,12Z)간에 서스테인 방전이 일어난다. 하지만, 이와 같은 종래의 교류 면방전 PDP는 서스테인 방전공간이 상부기판(10)의 중앙에 집중되어 방전공간의 활용도가 떨어진다. 이에 따라 방전 면적이 축소되어 발광 효율이 저하되는 문제점이 있다. 이와 같은 문제점을 해결하기 위하여 도2에 도시된 바와 같은 5전극 교류 면방전형 PDP가 제안되었다.
도 2는 종래의 5전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도이다.
도 2를 참조하면, 종래의 5전극 교류 면방전형 PDP는 방전셀의 중앙부에 위치하게끔 상부기판(30)상에 형성된 제 1 및 제 2 트리거전극(34Y,34Z)과, 방전셀의 가장자리에 위치하게끔 상부기판(30) 상에 형성된 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)과, 트리거전극(34Y,34Z)들과 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)들과 직교되는 방향으로 하부기판(40)의 중앙부에 형성된 어드레스전극(42X)을 구비한다. 주사/서스테인전극(32Y), 제 1트리거전극(34Y), 제 2트리거전극(34Z) 및 공통서스테인전극(32Z)이 나란하게 형성된 상부기판(30)에는 상부 유전체층(36)과 보호막(38)이 적층된다. 어드레스전극(42X)이 형성된 하부기판(40) 상에는 하부 유전체층(44) 및 격벽(46)이 형성되며, 하부 유전체층(44)과 격벽(46) 표면에는 형광체층(48)이 도포된다. 방전셀 중앙부에 좁은 간격(Ni)으로 형성된 트리거 전극들(34Y,34Z)은 서스테인 기간 중 교류펄스를 공급받아 서스테인 방전을 개시하기 위해 사용된다. 방전셀 가장자리에 넓은 간격(Wi)으로 형성된 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)은 서스테인 기간 중 교류펄스를 공급받아 트리거 전극들(34Y,34Z)간에 방전이 개시된 다음 플라즈마 방전을 유지시키기 위해 사용된다. 이와 같은 5전극 PDP를 구동하기 위하여 도 3에 도시된 파형이 인가된다.
도 3을 참조하면, 종래의 5전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 표현하는 서스테인기간으로 나뉘어진다. 리셋기간에는 방전셀의 제 2 트리거전극(Tz)에 리셋 펄스가 공급되어 방전셀 초기화를 위한 리셋 방전이 일어난다. 이때, 어드레스전극(X)에는 오방전을 방지하기 위한 직류전압이 공급된다. 어드레스 기간에는 제 1 트리거전극(Ty)에 주사펄스(C)를 순차적으로 공급함과 아울러 주사펄스(C)에 동기된 데이터 펄스(Va)를 어드레스전극(X)에 공급한다. 이 때, 데이터 펄스(Va)가 공급된 방전셀에서는 어드레스 방전이 일어난다. 서스테인 기간에는 제 1 트리거전극(Ty) 및 주사/서스테인전극(Sy)과 제 2 트리거전극(Tz) 및 공통서스테인전극(Sz) 간에 교번적으로 서스테인 펄스를 인가한다. 이때, 트리거전극들(Ty,Tz)에 인가되는 전압(Vt)은 주사/서스테인전극(Sy) 및 공통서스테인전극(Sz)에 인가되는 전압(Vs) 보다 낮은 레벨을 갖는다. 서스테인 기간에 어드레스전극(X)에는 오방전 방지를 위한 직류전압이 공급된다.
이와 같은 5전극 PDP에서 휘도에 기여하는 방전은 주사/서스테인전극(Sy) 및 공통서스테인(Sz)간에 일어나는 방전이다. 트리거전극들(Ty,Tz) 및 제 2 트리거전극(Tz)과 공통서스테인전극(Sz) 또는 제 1 트리거전극(Ty)과 주사/서스테인전극(Sy) 간에 방전이 일어날 수 있도록 하전입자를 생성하기 위한 방전이다. 따라서, 트리거전극들(Ty,Tz) 및 제 2 트리거전극(Tz)과 공통서스테인전극(Sz) 또는 제 1 트리거전극(Ty)과 주사/서스테인전극(Sy) 간에는 미세방전이 일어나야 한다.
또한, 제 2 트리거전극(Tz)과 공통서스테인전극(Sz) 또는 제 1트리거전극(Ty)과 주사/서스테인전극(Sy) 간에서는 강한 방전이 발생한다.
이러한 구조는 전극 면적이 종래의 3전극 PDP 구조보다 줄어듬으로 인해 전극에 충방전 전류가 줄어들고, 하전 입자들이 먼 거리를 이동함으로서 방전 효율은 높아질수 있지만 공통서스테인전극 및 주사/서스테인전극의 폭이 작아지기 때문에 어드레스시 데이터 방전 전압이 높아지게 되는 단점을 가지고 있다.
따라서, 본 발명의 목적은 방전 효율을 향상시키기 위한 플라즈마 디스플레이 패널 및 그 제조방법을 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 종래의 5전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 3은 도 2에 도시된 플라즈마 디스플레이 패널에 인가되는 구동파형을 나타내는 파형도.
도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 5는 도 4에 도시된 방전셀의 단면도.
도 6은 본 발명에 따른 플라즈마 디스플레이 패널의 방전셀에서 어드레스시 데이터 방전 영역을 나타내는 평면도.
도 7a 내지 7f는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 전극 제조 방법을 단계적으로 나타내는 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
1,10,30 : 상부기판 2,18,40 : 하부기판
3,6,14,22,36,44 : 유전체층 4X,20X,42X : 어드레스전극
5,16,38 : 보호막 7Y,12Y,32Y:주사/서스테인전극
7Z,12Z,32Z : 공통서스테인전극 8,26,48 : 형광체층
9 : 패드전극 11,24,46 : 격벽
13 : 금속시드층 15 : 포토레지스트
17Y,17Z,34Y,34Z : 트리거전극
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널은 제1 기판 상에 나란하게 형성된 유지전극쌍과; 상기 제1 기판 상에 상기 유지전극쌍 사이에 나란하게 형성된 트리거전극쌍과; 상기 제1 기판과 마주하는 제2 기판 상에 상기 유지전극쌍 및 트리거전극쌍과 교차하게 형성된 어드레스전극과; 상기 유지전극과 상기 트리거전극을 연결하면서 상기 어드레스전극과 중첩되게 형성된 패드전극을 구비하는 것을 특징으로 한다.그리고, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 제조 방법은 제1 기판 상에 금속시드층을 형성하는 단계와; 상기 금속시드층 상에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 사이로 노출된 금속시드층 상에 전기도금법으로 유지전극 및 트리거전극과, 그 유지전극과 트리거전극을 연결하는 패드전극을 포함하는 도금전극을 형성하는 단계와; 상기 포토레지스트 패턴과 그 하부의 금속시드층을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 7f를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 PDP의 사시도를 나타낸 것이다.
도 4를 참조하면, 본 발명에 따른 PDP는 하부기판(2)상에 형성되어진 어드레스전극(4X)과, 상부기판(1)상에 형성되는 한 쌍으로 된 유지전극들(7Y,7Z) 및 트리거전극들(17Y,17Z)과, 각각의 유지전극(7Y,7Z)들과 트리거전극들(17Y,17Z)을 연결시키기 위한 패드전극(9)을 구비한다. 한 쌍으로 된 유지전극들(7Y,7Z)과 트리거전극들(17Y,17Z)이 나란하게 형성되는 상부기판(1)에는 상부 유전체층(3)과 보호막(5)이 적층된다. 상부 유전체층(3)에는 플라즈마 방전시 발생되는 벽전하가 축적된다. 보호막(5)은 플라즈마 방전시 발생되는 스퍼터링에 의한 상부 유전체층(3)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 여기서, 보호막(5)은 주로 산화마그네슘(MgO)을 이용하여 형성된다. 상기 한 쌍으로 된 유지전극들(7Y,7Z)은 가시광선의 투과율을 높이기 위해 투명전극물질로 형성된다. 여기서, 이 투명전극의 높은 전기저항을 낮추기 위해 금속의 버스전극(도시하지 않음)이 투명전극위에 형성되어 진다. 그리고, 유지전극들(7Y,7Z)과 트리거전극들(17Y,17Z)을 연결시키기 위한 패드전극(9)은 투명전극 및 금속물질로 형성이 가능하다. 어드레스전극(4X)이 형성되는 하부기판(2)상에는 하부 유전체층(6)과 격벽(11)이 형성되며, 하부 유전체층(6)과 격벽(11) 표면에는 형광체층(8)이 도포된다. 격벽(11)은 어드레스전극(4X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(8)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상하부기판(1,2)과 격벽(11) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 전극구조를 나타내는 단면도이다.
도 5를 참조하면, 본 발명에 따른 전극구조는 하부기판(2)상에 형성되는 어드레스전극(4X)과, 상부기판(1)상에 형성되는 한 쌍으로 된 유지전극들(7Y,7Z) 및 트리거전극들(17Y,17Z)과, 각각의 유지전극들(7Y,7Z)과 트리거전극(17Y,17Z)을 연결시켜주는 패드전극(9)으로 구성되어 있다. 여기서 한 쌍으로 된 유지전극들(7Y,7Z)과 트리거전극(17Y,17Z)은 어드레스전극(4X)과 직교되게끔 형성되고, 패드전극(9)은 상부기판(1)상에 형성된 유지전극(7Y,7Z) 및 트리거전극(17Y,17Z)과는 교차되고, 하부기판(2)상의 어드레스전극(4X)과는 나란한 방향으로 중첩되도록 상부기판(1)상에 형성된다. 뿐만 아니라 각각의 유지전극들(7Y,7Z) 및 트리거전극들(17Y,17Z)과 패드전극(9)은 동일 두께를 갖게 형성된다. 그리고, 패드전극(9)은 폭을 가능한 좁게하면 할수록 개구율을 향상시킬 수 있게 된다.
이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 표현하는 서스테인기간으로 나뉘어진다.
도 6은 본 발명의 실시예에 따른 방전을 개략적으로 나타낸 평면도이다.
도 6을 참조하면, 어드레스기간의 데이터 방전은 상부기판(2)상에 형성되는 트리거전극들(17Y,17Z)에 주사펄스가 인가됨으로 인해 상부기판(1)상에 형성된 트리거전극(17Y,17Z)과 패드전극(9) 및 유지전극들(7Y,7Z)과 하부기판(2)상에 형성된 어드레스전극(4X)에 중첩되는 부분에서 발생하게 된다. 이때 상부기판(1)상에 유지전극들(7Y,7Z) 및 트리거전극들(17Y,17Z)의 폭이 종래의 5전극 PDP와 같이 너무 좁게 형성되면 데이터 방전 전압이 증가하게 되는데, 이러한 데이터 방전 전압 상승은 패드전극(9)이 형성됨으로 인해 데이터 방전시 어드레스전극(4X)과 중첩되는 부분이 증가함으로써 감소될 수 있다. 상세히 설명하면, 하부기판(2)상의 어드레스전극(4X)과 나란하게 형성되는 패드전극(9)에 의해 초기 벽전압 형성기간 및 데이터 방전시 패드전극(9)에 인가되는 유지전압에 의해 어드레스전극(4X)과 교차되는 부분에 전계 분포가 증가하게 되고, 전계가 집중됨에 따라서 데이터 방전시 하전 입자의 생성 및 축적이 유리하게 됨과 동시에 방전 전압이 낮아지게 된다.
본 발명에 따른 5전극 PDP에서 서스테인 방전 효율에 기여하는 방전은 상부기판(1)상에 형성된 한 쌍으로 된 유지전극들(7Y,7Z) 및 트리거전극(17Y,17Z)들과 패드전극(9)이 연결되는 부분에서 집중적으로 일어나는 방전이다. 이때 전계가 집중되는 부분에서 방전이 개시 및 집중된다. 따라서, 저전압으로도 높은 방전을 일으키게 되어 방전 효율을 향상시킬 수 있게 된다.
도 7a 내지 7f는 본 발명의 실시예에 따른 PDP의 전극 제조방법을 단계적으로 설명하기 위한 단면도를 도시한 것이다.
도 7a는 상부기판(1) 상에 형성된 금속시드층(13)을 나타낸 것이다. 금속시드층(13)은 스퍼터링이나 진공증착 방법에 의해 기판상에 형성되며 전기도금을 용이하게 하는 역할을 한다. 이를 위하여, 금속시드층(13)의 재료로는 Cu,Ti,CuOx 등의 물질뿐만 아니라 기타 적합한 금속이나 합금을 이용하면 된다.
도 7b 및 7c는 상기 금속시드층(13) 위에 포토레지스트(15)를 도포한 후 전극 마스크에 의해 노광을 시키는 단계를 나타내고 있다. 이런 다음 습식 에칭이나 반응성이온 에칭 등의 방법으로 제거하여 도 7d와 같이 포토레지스트 패턴(15)이 형성되게 한다. 상기 금속시드층(13)상에 형성된 포토레지스트 패턴(15)은 패드전극(9)의 미세한 폭을 조절할 수 있게 하는 역할을 한다.
도 7e는 포토레지스트 패턴(15) 사이로 노출된 금속시드층(13) 상에 전기도금법을 이용하여 도금 전극(19)을 형성하는 단계를 나타낸 것이다. 이후 도 7f에 도시된 바와 같이 포토레지스트 패턴(15)과 그 하부의 금속시드층(13)을 제거하게 된다. 이에 따라, 도 7f와 같이 상부기판(1) 상에는 유지 전극들(7Y,7Z) 및 트리거전극들(17Y,17Z)과, 유지 전극들(7Y, 7Z) 각각과 트리거전극들(17Y, 17Z) 각각을 연결해주는 패드전극(9)이 형성된다.
본 발명에 실시예에 따라 전기도금법을 이용하여 전극을 형성할때 도금 시간에 따라 전극의 두께가 조절될 수 있게 된다. 또한 금속시드층(13)을 저 반사율의 재료로 사용하면 전극 자체가 검게 되어 명암비가 증가되는 효과를 얻을 수 있다.
이렇게 전기 도금법을 이용하여 전극을 형성하는 방법은 패드전극(9)을 금속물질로 형성한다는 전제하에서이다. 만약, 패드전극(9)을 투명전극물질로 형성하려 한다면 형성 과정중에 투명전극물질이 스퍼터링 등의 방법으로 증착되는 과정이 추가되어야 한다.
기존의 형성 방법은 스크린 인쇄나 포델 등을 사용하였으나 이러한 방법으로는 두께나 폭을 조절하는데 한계가 있다. 그러나 본 발명의 실시예에서 전기 도금법을 이용하여 전극을 형성하는 가장 큰 이유는 미세패턴화가 가능하게 된다는 것이다.
이와 같이 전기 도금법을 이용하여 패드전극을 형성하게 되면, 방전 효율을 향상시킬 수 있게 됨과 아울러 패드전극의 폭조절이 가능하므로 개구율도 향상시킬 수 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 제조 방법은 유지전극과 트리거전극을 어드레스전극과 중첩되는 위치에 형성된 패드전극으로 연결한다.
이에 따라, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 제조 방법에 의하면 어드레스시 어드레스전극과 중첩되게 패드전극이 형성된 부분에 전계 분포가 증가함과 아울러 전계가 집중됨으로써 하전입자의 생성 및 축적이 유리하게 되어 어드레스방전 전압이 낮아질 뿐만 아니라 그 부분에서 방전이 집중된다. 이 결과, 저전압 어드레스 및 방전 효율을 향상시킬 수 있게 된다. 나아가, 저전압 어드레스가 가능하게 됨으로써 저전압 구동 IC를 사용하여 저가격화가 가능하게 된다. 그리고, 본 발명에 따른 플라즈마 디스플레이 패널의 제조 방법은 전기도금법으로 유지전극 및 트리거전극과 함께 패드전극을 형성함으로써 패드전극의 폭을 가능한 좁게 형성하여 개구율을 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (9)

  1. 제1 기판 상에 나란하게 형성된 유지전극쌍과;
    상기 제1 기판 상에 상기 유지전극쌍 사이에 나란하게 형성된 트리거전극쌍과;
    상기 제1 기판과 마주하는 제2 기판 상에 상기 유지전극쌍 및 트리거전극쌍과 교차하게 형성된 어드레스전극과;
    상기 유지전극과 상기 트리거전극을 연결하면서 상기 어드레스전극과 중첩되게 형성된 패드전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 패드전극은 금속 및 투명전극물질 중 적어도 어느 하나로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 패드전극은 상기 유지전극쌍 및 트리거전극쌍에 포함되는 금속전극의 두께와 동일하게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극.
  4. 제1 기판 상에 금속시드층을 형성하는 단계와;
    상기 금속시드층 상에 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴 사이로 노출된 금속시드층 상에 전기도금법으로 유지전극 및 트리거전극과, 그 유지전극과 트리거전극을 연결하는 패드전극을 포함하는 도금전극을 형성하는 단계와;
    상기 포토레지스트 패턴과 그 하부의 금속시드층을 제거하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR10-2000-0087099A 2000-12-30 2000-12-30 플라즈마 디스플레이 패널 및 그 제조 방법 KR100415598B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0087099A KR100415598B1 (ko) 2000-12-30 2000-12-30 플라즈마 디스플레이 패널 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0087099A KR100415598B1 (ko) 2000-12-30 2000-12-30 플라즈마 디스플레이 패널 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020058958A KR20020058958A (ko) 2002-07-12
KR100415598B1 true KR100415598B1 (ko) 2004-01-16

Family

ID=27690016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0087099A KR100415598B1 (ko) 2000-12-30 2000-12-30 플라즈마 디스플레이 패널 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100415598B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448481B1 (ko) * 2002-09-12 2004-09-13 엘지전자 주식회사 플라즈마 디스플레이 패널

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980076336A (ko) * 1997-04-09 1998-11-16 김영귀 도어 자동 잠금장치의 작동방법
JP2000106090A (ja) * 1998-09-28 2000-04-11 Nec Corp Ａｃ型プラズマディスプレイパネル
KR20000057765A (ko) * 1999-02-24 2000-09-25 아끼구사 나오유끼 면방전형 플라즈마 디스플레이 패널
KR20000062722A (ko) * 1999-03-01 2000-10-25 일렉트로-플라스마, 아이엔씨. 플라즈마 평판 디스플레이 장치
KR20010091393A (ko) * 2000-03-15 2001-10-23 구자홍 플라즈마 디스플레이 패널 및 그 구동방법
KR20020056091A (ko) * 2000-12-29 2002-07-10 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980076336A (ko) * 1997-04-09 1998-11-16 김영귀 도어 자동 잠금장치의 작동방법
JP2000106090A (ja) * 1998-09-28 2000-04-11 Nec Corp Ａｃ型プラズマディスプレイパネル
KR20000057765A (ko) * 1999-02-24 2000-09-25 아끼구사 나오유끼 면방전형 플라즈마 디스플레이 패널
KR20000062722A (ko) * 1999-03-01 2000-10-25 일렉트로-플라스마, 아이엔씨. 플라즈마 평판 디스플레이 장치
KR20010091393A (ko) * 2000-03-15 2001-10-23 구자홍 플라즈마 디스플레이 패널 및 그 구동방법
KR20020056091A (ko) * 2000-12-29 2002-07-10 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 제조방법

Also Published As

Publication number Publication date
KR20020058958A (ko) 2002-07-12

Similar Documents

Publication Publication Date Title
KR100426186B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100364396B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100415598B1 (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
US6593702B2 (en) Plasma display device including overlapping electrodes
KR100538323B1 (ko) 플라즈마 디스플레이 패널
KR100315125B1 (ko) 플라즈마 디스플레이 패널
KR100378619B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20020035699A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100348964B1 (ko) 플로팅 전극이 삽입된 플라즈마 디스플레이 패널
KR100400377B1 (ko) 플라즈마 디스플레이 패널
KR100392955B1 (ko) 플라즈마 디스플레이 패널의 전극구조
JP4109144B2 (ja) プラズマディスプレイパネル
KR100400378B1 (ko) 플라즈마 디스플레이 패널
KR20020001181A (ko) 사다리 패턴 형태의 전극을 가지는 플라즈마 디스플레이패널
KR20030041054A (ko) 플라즈마 디스플레이 패널
KR100340439B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100340444B1 (ko) 고주파 플라즈마 디스플레이 패널
KR100366939B1 (ko) 플라즈마 디스플레이 패널의 전극
KR100365504B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100353925B1 (ko) 플로팅 전극을 가지는 플라즈마 디스플레이 패널
KR100335460B1 (ko) 플라즈마 디스플레이 패널
KR100421483B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100340443B1 (ko) 고주파 플라즈마 디스플레이 패널
KR100373530B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100400373B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee