KR19990083335A - 승압회로 - Google Patents

승압회로 Download PDF

Info

Publication number
KR19990083335A
KR19990083335A KR1019990013954A KR19990013954A KR19990083335A KR 19990083335 A KR19990083335 A KR 19990083335A KR 1019990013954 A KR1019990013954 A KR 1019990013954A KR 19990013954 A KR19990013954 A KR 19990013954A KR 19990083335 A KR19990083335 A KR 19990083335A
Authority
KR
South Korea
Prior art keywords
boost
boosting
circuit
field effect
effect transistor
Prior art date
Application number
KR1019990013954A
Other languages
English (en)
Other versions
KR100336254B1 (ko
Inventor
나가나와코지
Original Assignee
가네코 히사시
닛폰 덴키(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코 히사시, 닛폰 덴키(주) filed Critical 가네코 히사시
Publication of KR19990083335A publication Critical patent/KR19990083335A/ko
Application granted granted Critical
Publication of KR100336254B1 publication Critical patent/KR100336254B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Amplifiers (AREA)

Abstract

전원 전압은 승압 회로의 승압용 드라이버에 공급된다. 승압용 드라이버는 승압의 개시를 표시하는 승압 개시 신호가 입력될 때 펄스 신호를 발생한다. 승압용 커패시터는 펄스 신호가 수신될 때 출력 단자의 전압 레벨을 승압한다. 프리차지 회로는 승압하기 전에 대기하고 있는 출력 단자에 전압을 공급한다. 정전압 발생 회로는 프리차지 회로에 정전압을 공급한다.

Description

승압 회로{Booster circuit}
본 발명은 데이터 판독에 사용되는 승압 회로에 관한 것이며, 특히 원하는 범위 내에서 승압 레벨을 제어하기 위한 기능을 갖는 승압 회로에 관한 것이다.
통상적으로 승압 회로는 반도체 기억 장치 내에 저장된 데이터를 판독할 때 워드 라인을 승압하기 위해 사용된다. 예컨대 종래의 승압 회로는 일본 특허 공개 번호 제 6-60651호에 기재되어 있다. 도1은 일본 특허 공개 번호 제6-60651호에 기재된 종래의 승압 회로를 도시하는 회로도이다.
종래의 승압 회로에서 승압 개시 신호 ATDBST는 인버터(505)의 입력 단자에 입력되고, 전압 Vboost는 승압 노드 NDBST로부터 출력된다. 인버터(505)의 출력 단자는 인버터(506)의 입력 단자, N-채널 MOS 트랜지스터(503)의 게이트, P-채널 MOS 트랜지스터(501)의 게이트에 접속된다. 인버터(506)의 출력 단자는 용량이 Cb인 승압 커패시터(507)의 한 단자에 접속된다. 승압 커패시터(507)의 다른 단자는 승압 노드 NDBST에 접속된다.
N-채널 MOS 트랜지스터(503)의 드레인은 접지되며, 트랜지스터(503)의 소스는 N-채널 MOS 트랜지스터(504)의 드레인에 접속된다. N-채널 MOS 트랜지스터(504)의 소스는 P-채널 MOS 트랜지스터(502)의 게이트에 접속되며, 그 접점 VX는 P-채널 MOS 트랜지스터(501)의 입출력 단자들 중 하나에 접속된다.
전원 전압 VCC는 항상 N-채널 MOS 트랜지스터(504)의 게이트에 공급되며, N-채널 MOS 트랜지스터(504)는 항상 온 상태에 있다. 또한 P-채널 MOS 트랜지스터(502)의 입력 단자들 중 하나는 전원 전압 VCC에 접속되며, 다른 입출력 단자는 승압 노드 NDBST에 접속된다. P-채널 MOS 트랜지스터(501)의 다른 입출력 단자는 또한 승압 노드 NDBST에 접속된다.
상술한 바와 같은 구조를 갖는 종래의 승압 회로는 승압하기 전 대기 상태에서 승압 개시 신호 ATDBST가 로우 레벨로 인버터(505)에 입력된다. 승압 개시 신호 ATDBST의 레벨은 인버터(505)에 의해 반전되며, 레벨 VCC의 신호는 인버터(506)의 입력 단자, N-채널 MOS 트랜지스터(503)의 게이트, P-채널 MOS 트랜지스터(501)의 게이트에 입력된다.
상술한 바와 같은 동작으로 인버터(506)의 출력 신호는 로우 레벨로 유지되고 승압 커패시터(507)에는 로우 레벨 신호가 입력된다.
N-채널 MOS 트랜지스터(503)은 온상태로 되며, 승압 노드 NDBST 및 P-채널 MOS 트랜지스터(502)의 게이트 레벨(노드 VX)은 로우 레벨로 유지된다. 그러므로 P-채널 MOS 트랜지스터(502)는 온상태를 취한다. 그때, P-채널 MOS 트랜지스터(501)은 오프 상태로 유지된다. P-채널 MOS 트랜지스터(502)가 턴온 될 때, 전원 전압 레벨 VCC는 그대로 승압 노드 NDBST에 나타난다.
승압이 그 상태에서 시작되면, 승압 개시 신호 ATDBST는 로우 레벨에서 하이 레벨 VCC로 반전되며, 인버터(505)의 입력 단자에 입력된다.
이러한 동작으로 인버터(505)의 출력 신호는 하이 레벨 VCC에서 로우 레벨로 반전되며, 인버터(506)의 출력 신호는 로우 레벨에서 하이 레벨 VCC로 반전된다.
그러므로, 하이 레벨 VCC의 신호는 커패시터(507)의 한 단자에 인가되며, 로우 레벨 신호는 N-채널 MOS 트랜지스터(503)의 게이트 및 P-채널 MOS 트랜지스터(501)의 게이트에 입력된다. 하이 레벨 VCC의 신호가 커패시터(507)의 한 단자에 인가될 때 승압 노드 NDBST는 전원 전압 레벨 VCC에서 커패시터의 용량성 결합에 의해 수학식 1로 보여진 바와 같은 전압 레벨로 승압된다.
승압이 완료될 때, 승압 개시 신호 ATDBST는 하이 레벨에서 로우 레벨로 반전된다. 그러므로 각각의 노드의 전압 레벨은 승압이 개시되기 전 레벨로 복귀된다. 그러면 승압이 완료된다.
앞에서 설명한 바와 같은 종래의 승압 회로가 비휘발성 반도체 기억 장치로부터 데이터가 판독될 때 워드 라인의 승압 수단으로서 사용될 때, 온셀(on-cell)의 판독 마진 및 오프셀(off-cell)의 판독 마진을 둘 다 확보해야 하므로, 상한 목표 및 하한 목표 사이의 범위 내에서 승압 레벨을 제어해야 한다.
그러나 하한 목표 달성과 상한 목표 달성에 가장 높은 우선 순위를 부여하기란 매우 어렵다고 하는 문제가 있다.
그 이유는 승압 레벨의 전원 전압 의존성이 수학식 1에 보여진 바와 같이 전원 전압의 약 2배 정도에 비례하는 특성이 있기 때문이다.
또한 비휘발성 반도체 기억 장치로부터 데이터를 판독할 때 워드 라인의 승압 수단으로서 종래의 승압 회로가 사용되면, 워드 라인의 전압 레벨이 과도하게 증가될 때, 메모리 셀의 게이트 레벨이 승압 레벨로 되고, 드레인은 약 1V의 전압 레벨로 되며, 의사적인 약한 기록 모드가 된다. 그러므로 판독이 반복되며, 따라서 의사적인 약한 기록 동작에 의해 메모리 셀의 임계 값이 변동하는 문제가 있다.
그 이유는 승압 레벨의 전원 전압 의존성이 상술한 바와 같은 전원 전압의 두 배 정도에 비례하는 특성을 가지고 있기 때문이다.
본 발명의 목적은 전원 전압 보다 더 큰 전위가 승압될 때도 상한 승압 목표에 대해 전원 전압에 의존하지 않고 전위 승압을 안전하게 제어할 수 있는 승압 회로를 제공하는 것이다.
도1은 일본 특허 공개 번호 제6-60651호에 기재된 종래의 승압 회로를 도시하는 도면.
도2는 본 발명의 제1 실시예의 승압 회로를 도시하는 블록도.
도3은 프리차지 회로(105)의 구성을 도시하는 회로도.
도4는 승압용 드라이버(102)의 구성을 도시하는 회로도.
도5는 본 발명의 제2 실시예의 승압 회로를 도시하는 블록도.
도6은 프리차지 회로(105a)의 구성을 도시하는 회로도.
도7은 승압용 드라이버(102a)의 구성을 도시하는 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
101 : 인버터 102 : 승압용 드라이버
103 : 승압용 커패시터 104 : 정전압 발생 회로
105 : 프리차지 회로 106 : 승압 부하 커패시터
본 발명의 한 측면에 따르면, 승압 회로는 전원 전압이 공급되는 승압용 드라이버 및 출력 단자를 구비한다. 승압용 드라이버는 승압의 개시를 나타내는 승압 개시 신호가 입력될 때 펄스 신호를 발생하며, 승압 회로는 또한 펄스 신호가 수신될 때 상기 출력 단자의 전압 레벨을 승압하는 승압용 커패시터와, 승압전 대기 상태에서 출력 단자에 전압을 공급하는 프리차지 회로와, 프리차지 회로에 정전압을 공급하는 정전압 발생 회로를 더 구비한다.
본 발명의 다른 측면에 따르면, 승압 회로는 승압의 개시를 나타내는 승압 개시 신호가 입력될 때 펄스 신호를 발생시키는 승압용 드라이버 및 출력 단자를 포함한다. 승압 회로는 또한 펄스 신호가 수신될 때 상기 출력 단자의 전압 레벨을 승압하는 승압용 커패시터와, 전원 전압이 공급되는 프리차지 회로와, 승압용 드라이버에 정전압을 공급하는 정전압 발생 회로를 더 구비한다. 프리차지 회로는 승압 전 대기 상태에서 출력 단자에 전압을 공급한다.
본 발명의 가능한 특징에 따르면, 승압 회로는 승압의 개시를 나타내는 승압 개시 신호가 입력될 때 펄스 신호를 발생하는 승압용 드라이버 및 출력 단자를 포함한다. 승압 회로는 또한 펄스 신호가 수신될 때, 출력 단자의 전압 레벨을 승압하는 승압용 커패시터와, 승압전 대기 상태에서 출력 단자에 전압을 공급하는 프리차지 회로와, 승압용 드라이버 및 프리차지 회로에 정전압을 공급하는 정전압 발생 회로를 더 구비한다.
본 발명에 따르면, 승압 전 대기 상태의 프리차지 레벨 및 승압 펄스의 진폭 레벨 중 적어도 하나가 정전압 발생 회로로부터 발생된 정전압에 의해 제어될 수 있다. 그러므로 그들 중 적어도 하나가 전원 전압에 의존하지 않는 레벨이 될 수 있으므로, 우선권이 승압 레벨의 하한 목표에 주어져도 상한 목표을 쉽게 이룰 수 있다.
그 결과, 만약 본 발명이 비휘발성 반도체 기억 장치로부터 데이터를 판독할 때 워드 라인의 전압 레벨을 승압하는데 적용되면, 워드 라인의 전압 레벨의 승압에 기인하는 판독 에러를 방지할 수 있다. 이와 마찬가지로 워드 라인의 전압 레벨의 승압에 기인하는 의사적인 약한 기록 상태를 방지할 수 있다.
본 발명의 실시예들의 승압 회로들을 첨부한 도면을 참조하여 구체적으로 설명한다. 도2는 본 발명의 제1 실시예의 승압 회로를 도시하는 블록도이다.
제1 실시예의 승압 회로에서 승압 개시 신호 ATDBST는 인버터(101)의 입력 단자에 입력되며, 전압 Vboost는 승압 노드 NDBST(고전압 출력 단자)로부터 출력된다. 승압용 드라이버(102)의 입력 단자는 인버터(101)의 출력 단자에 접속된다. 승압용 커패시터(103)의 한 단자는 승압용 드라이버(102)의 출력 단자에 접속된다. 승압 펄스는 승압용 드라이버(102)에서 승압용 커패시터(103)로 발생된다. 승압 노드 NDBST는 승압용 커패시터(103)의 다른 단자에 접속된다. 승압 노드 NDBST는 고전압 출력 단자(Vboost)에 접속되며, 고전압 출력 단자는 승압 펄스를 수신한 승압용 커패시터(103)에 의해 승압된다. 승압용 커패시터(103)의 커패시티값은 Cb이다.
승압 전 대기 상태에서 고전압 출력 단자(Vboost)에 전압을 공급하기 위해 고전압 출력 단자에 접속된 프리차지 회로(105)가 제공되어 바람직하다. 일전 전압 Vconst는 전원으로서 프리차지 회로(105)에 입력된다. 프리차지 회로(105)의 출력 단자는 승압 노드 NDBST에 접속된다.
또한 승압 부하 커패시터(106)는 승압 노드 NDBST에 접속될 수 있다. 승압 부하 커패시터(106)의 용량값은 Cl이다.
승압 회로에는 프리차지 회로(105)에 정전압을 공급하기 위한 정전압 발생 회로(104)가 제공되어 바람직하다. 전원 전압 VCC는 정전압 발생 회로(104)에 공급되며, 정전압 Vconst는 정전압 발생 회로(104)의 출력 단자로부터 출력된다.
다음으로 제1 실시예의 승압 회로에 사용된 프리차지 회로(105)를 설명한다. 도3은 프리차지 회로(105)의 구성을 나타내는 회로도이다.
프리차지 회로(105)에는 승압 개시 신호 ATDBST가 입력되는 입력 단자를 갖는 인버터(206)가 제공될 수 있다. 인버터(207)의 입력 단자 및 N-채널 MOS 트랜지스터(204)의 게이트 단자는 인버터(206)의 출력 단자에 접속된다. MOS 트랜지스터(205)의 게이트 단자는 인버터(207)의 출력 단자에 접속된다.
N-채널 MOS 트랜지스터(204)의 소스 단자는 접지된다. P-채널 MOS 트랜지스터(201)의 드레인 단자, P-채널 MOS 트랜지스터(202)의 게이트 단자, P-채널 MOS 트랜지스터(203)의 게이트 단자는 N-채널 MOS 트랜지스터(204)의 드레인 단자에 접속된다.
N-채널 MOS 트랜지스터(205)의 소스 단자는 접지 전위에 접속된다. P-채널 MOS 트랜지스터(202)의 드레인 단자 및 P-채널 MOS 트랜지스터(201)의 게이트 단자는 N-채널 MOS 트랜지스터(205)의 드레인 단자에 접속된다.
P-채널 MOS 트랜지스터(203)의 소스 단자는 정전압 Vconst에 접속되며, p-채널 MOS 트랜지스터(203)의 드레인 단자는 승압 노드 NDBST에 접속된다.
승압 노드 NDBST는 P-채널 MOS 트랜지스터들(201, 202)의 소스 단자들에 접속된다.
다음으로 제1 실시예의 승압 회로에 사용된 승압용 드라이버(102)를 설명한다. 도4는 승압용 드라이버(102)의 구성을 도시하는 회로도이다.
승압용 드라이버(102)에는 승압 개시 신호의 반전된 신호 BSTIN가 입력되는 게이트 단자를 갖는 P-채널 MOS 트랜지스터(301)이 제공될 수 있다. P-채널 MOS 트랜지스터(301)의 소스 단자는 전원 전압 VCC에 접속되며, P-채널 MOS 트랜지스터(301)의 드레인 단자는 승압 펄스 발생 노드 BOOST에 접속된다.
승압용 드라이버(102)에는 승압 개시 신호의 반전된 신호 BSTIN이 입력되는 게이트 단자를 갖는 N-채널 MOS 트랜지스터(302)가 또한 제공될 수 있다. N-채널 MOS 트랜지스터(302)의 소스 단자는 접지 전위에 접속되고 N-채널 MOS 트랜지스터(302)의 드레인 단자는 승압 펄스 발생 노드 BOOST에 접속된다.
상술한 바와 같은 구조로 된 제1 실시예의 승압 회로의 동작을 설명한다.
승압 전 대기 상태에서 승압 개시 신호 ATDBST는 로우 레벨에서 인버터(101)에 입력된다. 승압 개시 신호 ATDBST의 레벨은 인버터(101)에 의해 반전되고 하이 레벨 VCC의 신호는 승압용 드라이버(102)의 입력 단자에 입력된다.
승압용 드라이버(102)의 출력 신호는 로우 레벨로 유지되며, 로우 레벨 신호는 승압용 커패시터(103)의 단자들 중 하나에 입력된다. 그 때, 정전압 발생 회로(104)로부터 공급된 전압 Vconst는 프리차지 회로(105)를 통과할 때 승압 노드 NDBST에 나타나며, 전하는 승압용 커패시터(103) 및 승압 부하 커패시터(106)에 저장된다.
승압이 그 상태에서 시작될 때 승압 개시 신호 ATDBST는 로우 레벨에서 하이 레벨 VCC로 반전되며, 인버터(101)의 입력 단자에 입력된다.
따라서 인버터(101)의 출력 신호는 하이 레벨 VCC에서 로우 레벨로 반전되며, 승압용 드라이버(102)의 출력 신호는 로우 레벨에서 하이 레벨 VCC로 반전된다.
그러므로 하이 레벨 VCC의 신호는 승압용 커패시터(103)의 한 단자에 인가된다. 하이 레벨 VCC가 승압용 커패시터(103)의 한 단자에 인가될 때 승압 노드 NDBST는 승압용 커패시터(103) 내의 용량성 커플링에 의해 수학식 2에 나타낸 바와 같이 프리차지 레벨 Vconst에서 전압 레벨로 승압된다.
등식(2)에서 Vboost는 고전압 출력 단자로부터 출력되는 전압이며, Vconst는 정전압 발생 회로(104)에서 출력되는 정전압이며, Cb는 승압용 커패시터(103)의 용량값이며, Cl은 승압 부하 커패시터(106)의 용량값이며, VCC는 정전압 발생 회로(104)에 공급된 전원 전압이다.
승압이 완료될 때, 승압 개시 신호 ATDBST의 입력 레벨은 하이 레벨에서 로우 레벨로 반전된다. 그러므로 각각의 노드의 전압 레벨은 승압이 개시되기 전에 레벨로 복귀된다. 그러면, 승압은 완료된다.
상술한 바와 같이 제1 실시예에 따르면, 승압전 대기 상태의 프리차지 레벨은 전원 전압에 의존하지 않는 정전압이므로 승압 레벨을 상한 까지 제어하기 쉽다.
다음으로 본 발명의 제2 실시예를 설명한다. 도5는 본 발명의 제2 실시예의 승압 회로이다.
제2 실시예의 승압 회로에서 승압 개시 신호 ATDBST는 인버터(101)의 입력 단자에 입력되고 전압 승압은 승압 노드 NDBST(고전압 출력 단다)로부터 출력된다. 승압용 드라이버(102a)의 입력 단자는 인버터(101)의 출력 단자에 접속되어 바람직하다. 승압용 커패시터(103)의 한 단자는 승압용 드라이버(102a)의 출력 단자에 접속된다. 승압 펄스는 승압용 드라이버(102a)에서 승압용 커패시터(103)로 발생된다. 승압 노드 NDBST는 승압용 커패시터(103)의 다른 단자에 접속된다. 승압 노드 NDBST는 고전압 출력 단자(Vboost)에 접속되며, 고전압 출력 단자는 승압 펄스를 수신한 승압용 커패시터(103)에 의해 승압된다. 승압용 커패시터(103)의 용량값은 Cb이다.
승압전 대기 상태에서 고전압 출력 단자(Vboost)에 전압을 공급하기 위한 고전압 출력 단자에 접속된 프리차지 회로(105a)가 제공될 수 있다. 전원 전압 VCC는 전원으로서 프리차지 회로(105a)에 입력된다. 프리차지 회로(105a)의 출력 단자는 승압 노드 NDBST에 접속된다.
또한 승압 부하 커패시터는 승압 노드 NDBST에 접속된다. 승압 부하 커패시터(106)의 용량값은 Cl이다.
승압 회로에는 승압용 드라이버(102a)에 정전압 Vconst를 공급하기 위한 정전압 발생 회로(104)가 제공되어 바람직하다. 전원 전압 VCC는 정전압 발생 회로(104)에 공급되며, 정전압 Vconst는 정전압 발생 회로(104)의 출력 단자로부터 출력된다.
다음으로 제2 실시예의 승압 회로에 사용된 프리차지 회로(105a) 및 승압용 드라이버(102a)를 설명한다. 도6은 프리차지 회로(105a)의 구조를 도시하는 회로도이며, 도7은 승압용 드라이버(102a)의 구조를 도시하는 회로도이다. 도6에 도시된 프리차지 회로(105a) 및 도7에 도시된 승압용 드라이버(102a)에서, 도3 또는 도4에 도시된 프리차지 회로(105) 또는 승압용 드라이버(102)와 유사한 구성 요소들은 동일한 참조 부호로 표기하였으며, 그 상세한 설명은 생략한다.
도6에 도시된 바와 같이 제2 실시예에서 사용된 프리차지 회로(105a)는 정전압 Vconst에 접속된 소스 단자를 갖는 트랜지스터(203) 대신에 전원 전압 VCC에 접속된 소스 단자를 갖는 P-채널 MOS 트랜지스터(203a)가 제공되어 바람직하다.
또한 도7에 도시되는 바와 같이 제2 실시예에서 사용된 승압 회로(102a)는 전원 전압 VCC에 접속된 소스 단자를 갖는 트랜지스터(301) 대신에 정전압 Vconst에 접속된 소스 단자를 갖는 P-채널 MOS 트랜지스터(301a)이 제공되어 바람직하다.
상술한 바와 같은 제2 실시예의 구조의 승압 회로의 동작을 설명한다.
승압전 대기 상태에서 수스트 개시 회로 ATDBST는 로우 레벨에서 인버터(101)에 입력된다. 승압 개시 신호 ATDBST의 레벨은 인버터(101)에 의해 인버트되며, 하이 레벨 VCC의 신호는 승압용 드라이버(102a)의 입력 단자에 입력된다.
따라서 승압용 드라이버(102a)의 출력 신호는 로우 레벨로 유지되며, 로우 레벨 신호는 승압용 커패시터(103)의 단자들 중 하나에 입력된다. 이때, 전원 전압 VCC는 프리차지 회로(105a)를 통과할 때 승압 노드 NDBST에 나타나며, 전하는 승압용 커패시터(103) 및 승압 부하 커패시터(106)에 저장된다.
승압이 그 상태에서 개시될 때, 승압 개시 신호 ATDBST는 로우 레벨에서 하이 레벨 VCC로 반전되며, 인버터(101)의 입력 단자에 입력된다.
따라서 인버터(101)의 출력 신호는 하이 레벨 VCC에서 로우 레벨로 인버트되며, 승압용 드라이버(102a)의 출력 신호는 로우 레벨에서 하이 레벨 Vconst로 반전된다.
그러므로 하이 레벨 Vconst의 신호는 승압용 커패시터(103)의 한 단자에 인가된다. 하이 레벨 신호 Vconst가 승압용 커패시터(103)의 한 단자에 인가될 때, 승압 노드 NDBST는 승압용 커패시터(103) 내의 용량성 커플링에 의해 수학식 3에 나타낸 바와 같이 프리차지 레벨 VCC에서 전압 레벨로 승압된다.
수학식 3에서 Vboost는 고전압 출력 단자로부터 출력되는 전압이며, Vconst는 정전압 발생 회로(104)로부터 출력되는 정전압이며, Cb는 승압용 커패시터(103)의 용량값이며, Cl은 승압 부하 커패시터(106)의 용량 값이며, VCC는 정전압 발생 회로(104)에 인가된 전원 전압이다.
승압이 완성될 때, 승압 개시 신호 ATDBST는 하이 레벨에서 로우 레벨로 반전된다. 그러므로 각각의 노드의 전압 레벨은 승압이 개시되기 전 레벨로 복귀된다. 그리고 나서 승압이 완료된다.
상술한 바와 같이 제2 실시예에 따르면, 승압 펄스의 진폭 레벨은 전원 전압에 의존하지 않는 정전압이므로 승압 레벨을 상한 가지 제어하기는 쉽다.
제1 실시예에서는 정전압은 정전압 발생 회로(104)에서 프리차지 회로(105)로로 공급되고, 제2 실시예에서 정전압은 정전압 발생 회로(104)에서 승압 회로(102a)로 공급되어도 본 발명은 그러한 구조에만 국한시켜서는 않된다.
예컨대 정전압은 정전압 발생 회로에서 프리차지 회로 및 승압용 드라이버에 공급될 수 있다. 이러한 경우 프리차지 회로는 도3에 도시된 바와 같은 구조로 되어 바람직하며, 정전압은 승압 전 대기 상태에서 프리차지 회로에서 고전압 출력 단자(Vboost)로 공급된다. 승압용 드라이버는 도7에 도시된 바와 같은 구조로 되어 바람직하며, 승압 펄스는 승압용 드라이버에서 승압용 커패시터에로 발생된다. 고전압 출력 단자는 승압 펄스를 수신한 승압용 커패시터에 의해 승압된다. 이러한 경우 승압 전 대기 상태의 각각의 프리차지 레벨 및 승압 펄스의 진폭 레벨은 전원 전압에 의존하지 않는 정전압이다.
전원 전압 보다 더 큰 전위가 승압될 때도 목표 승압 상한에 대해 전원 전압에 의존하지 않고 전위 승압을 안전하게 제어할 수 있는 승압 회로가 제공된다.

Claims (8)

  1. 승압 회로에 있어서,
    출력 단자와,
    전원 전압이 공급되고, 승압의 개시를 나타내는 승압 개시 신호가 입력될 때, 펄스 신호를 발생하는 승압용 드라이버와,
    상기 펄스 신호가 수신될 때, 상기 출력 단자의 전압 레벨을 승압하는 승압용 커패시터와,
    승압 전 대기 상태에서 상기 출력 단자에 전압을 공급하는 프리차지 회로와,
    상기 프리차지 회로에 정전압을 공급하는 정전압 발생 회로를 구비하는 승압 회로.
  2. 승압 회로에 있어서,
    출력 단자와,
    승압의 개시를 나타내는 승압 개시 신호가 입력될 때, 펄스 신호를 발생시키는 승압용 드라이버와,
    상기 펄스 신호가 수신될 때, 상기 출력 단자의 전압 레벨을 승압하는 승압용 커패시터와,
    전원 전압이 공급되고, 승압전 대기 상태에서 상기 출력 단자에 전압을 공급하는 프리차지 회로와,
    상기 승압용 드라이버에 정전압을 공급하는 정전압 발생 회로를 구비하는 승압 회로.
  3. 승압 회로에 있어서,
    출력 단자와,
    승압의 개시를 나타내는 승압 개시 신호가 입력될 때, 펄스 신호를 발생시키는 승압용 드라이버와,
    상기 펄스 신호가 수신될 때, 상기 출력 단자의 전압 레벨을 승압하는 승압용 커패시터와,
    승압전 대기 상태에서 상기 출력 단자에 전압을 공급하는 프리차지 회로와,
    상기 승압용 드라이버 및 상기 프리차지 회로에 정전압을 공급하는 정전압 발생회로를 구비하는 승압 회로.
  4. 제1항에 있어서, 상기 프리차지 회로는,
    소스가 상기 정전압 발생 회로에 접속되고 드레인이 상기 출력 단자에 접속되는 전계 효과 트랜지스터와,
    상기 승압 개시 신호와 결합되어 상기 전계 효과 트랜지스터의 게이트의 전위를 제어하는 제어 회로를 구비하는 승압 회로.
  5. 제1항에 있어서, 상기 승압용 드라이버는,
    게이트에는 상기 승압 개시 신호의 반전된 신호가 입력되고, 소스에는 상기 전원 전압이 공급되는 제1 전계 효과 트랜지스터와,
    소스가 접지되고 드레인이 상기 제1 전계 효과 트랜지스터의 드레인에 접속된 제2 전계 효과 트랜지스터를 포함하며, 상기 제2 전계 효과 트랜지스터의 게이트에는 상기 승압 개시 신호의 반전된 신호가 입력되고, 상기 제2 전계 효과 트랜지스터의 채널의 전도형태는 상기 제1 전계 효과 트랜지스터의 것과는 다른 승압 회로.
  6. 제2항에 있어서, 상기 프리차지 회로는,
    드레인이 상기 출력 단자에 접속되고, 소스가 전원 접압에 연결되는 전계 효과 트랜지스터와,
    상기 승압 개시 신호와 결합하여 상기 전계 효과 트랜지스터의 게이트 전위를 제어하는 제어 회로를 구비하는 승압 회로.
  7. 제2항에 있어서, 상기 승압용 드라이버는,
    소스가 상기 정전압 발생 회로에 접속되며, 게이트에는 상기 승압 개시 신호의 반전된 신호가 입력되는 제1 전계 효과 트랜지스터와,
    소스는 접지되고 드레인은 상기 제1 전계 효과 트랜지스터의 드레인에 접속되는 제2 전계 효과 트랜지스터를 구비하며, 상기 제2 전계 효과 트랜지스터의 게이트에는 상기 승압 개시 신호의 반전된 신호가 입력되고, 상기 제2 전계 효과 트랜지스터의 채널의 전도 형태는 상기 제1 전계 효과 트랜지스터의 것과는 다른 승압 회로.
  8. 제3항에 있어서, 상기 프리차지 회로는,
    소스가 상기 정전압 발생 회로에 접속되고 드레인이 상기 출력 단자에 접속되는 제1 전계 효과 트랜지스터와,
    상기 승압 개시 신호와 결합되어 상기 제1 전계 효과 트랜지스터의 게이트의 전위를 제어하는 제어 회로를 구비하며,
    상기 승압용 드라이버는,
    소스가 상기 정전압 발생 회로에 접속되며, 게이트에는 상기 승압 개시 신호의 반전된 신호가 입력되는 제2 전계 효과 트랜지스터와,
    소스는 접지되고 드레인은 상기 제2 전계 효과 트랜지스터의 드레인에 접속된 제3 전계 효과 트랜지스터를 구비하며, 상기 제3 전계 효과 트랜지스터의 게이트에는 상기 승압 개시 신호의 반전된 신호가 입력되며, 상기 제3 전계 효과 트랜지스터의 채널의 전도 형태는 상기 제2 전계 효과 트랜지스터의 것과 다른 승압 회로.
KR1019990013954A 1998-04-20 1999-04-20 승압 회로 KR100336254B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-109200 1998-04-20
JP10920098A JPH11308855A (ja) 1998-04-20 1998-04-20 昇圧回路

Publications (2)

Publication Number Publication Date
KR19990083335A true KR19990083335A (ko) 1999-11-25
KR100336254B1 KR100336254B1 (ko) 2002-05-09

Family

ID=14504161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990013954A KR100336254B1 (ko) 1998-04-20 1999-04-20 승압 회로

Country Status (6)

Country Link
US (2) US6268761B1 (ko)
EP (1) EP0952662A3 (ko)
JP (1) JPH11308855A (ko)
KR (1) KR100336254B1 (ko)
CN (1) CN1233058A (ko)
TW (1) TW422981B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002032987A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 内部電圧発生回路
US6570434B1 (en) * 2000-09-15 2003-05-27 Infineon Technologies Ag Method to improve charge pump reliability, efficiency and size
US6404273B1 (en) * 2000-10-26 2002-06-11 Stmicroelectronics S.R.L. Voltage booster with a low output resistance
JP2003091997A (ja) * 2001-09-19 2003-03-28 Seiko Epson Corp 不揮発性半導体記憶装置
KR100425474B1 (ko) * 2001-11-21 2004-03-30 삼성전자주식회사 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로
ITVA20020017A1 (it) * 2002-02-21 2003-08-21 St Microelectronics Srl Circuito integrato elevatore di tensione a pompa di carica
US7233194B2 (en) * 2003-01-06 2007-06-19 Texas Instruments Incorporated CMOS voltage booster circuits
US6909318B2 (en) * 2003-01-06 2005-06-21 Texas Instruments Incorporated CMOS voltage booster circuit
JP4149415B2 (ja) 2004-05-31 2008-09-10 株式会社ケーヒン 昇圧電源制御装置および昇圧電源制御装置の故障部位特定判定方法
US7767844B2 (en) 2005-05-23 2010-08-03 Atomic Energy Council Method for manufacturing diethylene triamine pentaacetic acid derivative
KR100803364B1 (ko) * 2006-11-13 2008-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로
CN101295536B (zh) * 2007-04-24 2011-08-17 南亚科技股份有限公司 升压电路及应用其的内存结构
US7847621B2 (en) * 2007-11-13 2010-12-07 Rohm Co., Ltd. Control circuit and control method for charge pump circuit
CN101620886B (zh) * 2008-07-02 2012-01-25 中芯国际集成电路制造(上海)有限公司 用于闪存器件的字线增压器
JP2011034658A (ja) 2009-08-06 2011-02-17 Fujitsu Semiconductor Ltd 半導体記憶装置、ワード線の昇圧方法、及びシステム
KR102509328B1 (ko) * 2016-08-29 2023-03-15 에스케이하이닉스 주식회사 전압 스위치 장치 및 이를 구비하는 반도체 메모리 장치
US10097086B2 (en) * 2016-10-12 2018-10-09 Cypress Semiconductor Corporation Fast ramp low supply charge pump circuits
CN111262431B (zh) * 2020-03-18 2021-03-30 一汽解放汽车有限公司 一种用于车辆的升压控制电路和方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736121A (en) * 1985-09-10 1988-04-05 Sos Microelettronica S.p.A. Charge pump circuit for driving N-channel MOS transistors
JPH0697836B2 (ja) 1987-05-20 1994-11-30 松下電器産業株式会社 昇圧回路
IT1258242B (it) * 1991-11-07 1996-02-22 Samsung Electronics Co Ltd Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione
JPH0660651A (ja) 1992-07-31 1994-03-04 Sony Corp 昇圧回路およびその方法
JP3190940B2 (ja) 1993-05-31 2001-07-23 松下電子工業株式会社 昇圧回路
US5629843A (en) * 1993-10-15 1997-05-13 Micron Technology, Inc. Self compensating clamp circuit and method for limiting a potential at a pump circuit node
JPH09320267A (ja) * 1996-05-28 1997-12-12 Oki Micro Design Miyazaki:Kk 昇圧回路の駆動方法および昇圧回路
KR100200721B1 (ko) * 1996-08-20 1999-06-15 윤종용 반도체 메모리장치의 내부 승압 전압 발생기
US5767729A (en) * 1996-10-31 1998-06-16 Integrated Silicon Solution Inc. Distribution charge pump for nonvolatile memory device

Also Published As

Publication number Publication date
US6268761B1 (en) 2001-07-31
CN1233058A (zh) 1999-10-27
TW422981B (en) 2001-02-21
JPH11308855A (ja) 1999-11-05
US20010019286A1 (en) 2001-09-06
KR100336254B1 (ko) 2002-05-09
EP0952662A3 (en) 2002-02-06
EP0952662A2 (en) 1999-10-27

Similar Documents

Publication Publication Date Title
KR100336254B1 (ko) 승압 회로
US6194887B1 (en) Internal voltage generator
JP4094104B2 (ja) 半導体集積回路装置および記憶装置
KR100312140B1 (ko) 반도체집적회로장치및기억장치
EP0382929A2 (en) Voltage regulator circuit
EP0709852B1 (en) Static type of semiconductor memory device having great low voltage operation margin
JP3392497B2 (ja) テスト電位転送回路およびこれを用いた半導体記憶装置
US6469942B1 (en) System for word line boosting
US4905314A (en) Semiconductor integrated circuit device having an object circuit to which output voltages of the sub- and main booster circuits are applied
JP3526100B2 (ja) モード設定回路
KR100200926B1 (ko) 내부전원전압 발생회로
KR19990050472A (ko) 승압전압 발생회로
KR100296612B1 (ko) 출력버퍼의출력전류를크게할수있는반도체기억장치
JP4394835B2 (ja) 低パワー集積回路用高速オンチップ電圧発生器
US6512698B2 (en) Semiconductor device
KR0165386B1 (ko) 반도체장치의 내부 승압회로
KR20040013842A (ko) 고전압 발생회로 및 방법
US6069837A (en) Row decoder circuit for an electronic memory device, particularly for low voltage applications
JP4435203B2 (ja) 半導体集積回路装置
US5850363A (en) Voltage boosting circuit having dual precharge circuits in semiconductor memory device
JP2003168298A (ja) 半導体集積回路及び半導体集積回路のテスト方法
KR100200686B1 (ko) 반도체 장치의 승압 방법
KR100223670B1 (ko) 고전압 발생기
JP3369771B2 (ja) 半導体集積回路
JP3162214B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee