KR100200686B1 - 반도체 장치의 승압 방법 - Google Patents

반도체 장치의 승압 방법 Download PDF

Info

Publication number
KR100200686B1
KR100200686B1 KR1019950039043A KR19950039043A KR100200686B1 KR 100200686 B1 KR100200686 B1 KR 100200686B1 KR 1019950039043 A KR1019950039043 A KR 1019950039043A KR 19950039043 A KR19950039043 A KR 19950039043A KR 100200686 B1 KR100200686 B1 KR 100200686B1
Authority
KR
South Korea
Prior art keywords
voltage
word line
boost
signal
circuit
Prior art date
Application number
KR1019950039043A
Other languages
English (en)
Other versions
KR970023366A (ko
Inventor
한상집
곽충근
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950039043A priority Critical patent/KR100200686B1/ko
Publication of KR970023366A publication Critical patent/KR970023366A/ko
Application granted granted Critical
Publication of KR100200686B1 publication Critical patent/KR100200686B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치의 승압 방법에 관해 개시한다.
종래에는 메모리 셀의 워드라인에 걸리는 승압된 전압을 유지하기 위하여 링발진기를 사용하여 전력소모를 증대시키고 반도체 장치의 집적도를 저하시켰다. 그러나 본 발명은 펄스신호로써 발생되는 승압신호를 이용하여 워드라인의 전압을 승압시킴으로써 반도체 메모리 장치의 전력소모가 감소되고 집적도가 향상된다.

Description

반도체 장치의 승압 방법
제1도는 종래의 반도체 메모리 장치의 승압(voltage boosting)방법을 설명하기 위한 회로도.
제2도는 상기 제1도에 도시한 승압 회로의 파형도.
제3도는 본 발명에 다른 반도체 메모리 장치의 승압 방법을 설명하기 위한 회로도.
제4도는 상기 제3도에 도시한 승압 회로의 파형도.
본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 메모리 장치의 승압 방법에 관한 것이다.
반도체 메모리 장치에 있어서 데이터를 독출하거나 저장하기 위해서는 비트라인(bit line)과 워드라인(word line)에 전압을 인가한다.
그런데 워드라인에 전압을 인가할 때 워드라인의 전압 레벨을 전원전압(Vcc)보다 높은 전압(Vcc+a)으로 올려주어야 한다. 왜냐하면 워드라인에 단지 전원전압만 인가될 경우 메모리셀에 걸리는 전압은 전원전압보다 낮은 전압이 걸리게되고 이것은 곧 데이터의 저장 또는 독출시 오류(malfunction)를 유발할 수가 있다. 그러므로 오류를 방지하기 위하여 워드라인에 인가되는 전압을 전원전압보다 높여준다. 이와 같이 워드라인의 전원전압을 일반적인 전원전압보다 높여주는 회로를 승압 회로라고 한다.
제1도는 종래의 반도체 메모리 장치의 승압 방법을 설명하기 위한 회로도이다. 전체구성을 살펴보면, 승압회로(boosted level generator)(11)가 있고 상기 승압회로(11)에 워드라인 구동회로(wordline driver)(15)가 연결되고 상기 워드라인 구동회로(15)에 스태틱 램(Static RAM, 이하 SARM이라 약함)셀(37)이 연결되어 있다. 구체적으로, 승압회로(11)의 입력단에는 칩선택신호(XCSB)가 인가되고 승압회로(11)의 출력은 워드라인 구동회로(15)에 공급된다. 워드라인 구동회로(15)의 입력단에는 복호기(DECODER)(17)가 접속되고, 워드라인 구동회로(15)의 출력단에 워드라인이 접속된다. SRAM셀(37)에는 비트라인과 비트바라인이 접속되어 있고 상기 비트라인과 비트바라인에는 NMOS전계효과트랜지스터들(23,25)을 통해 프리차지신호(PBL)가 인가된다.
제2도는 상기 제1도에 도시한 회로의 파형도를 나타낸다. 제2도를 참조하여 제1도에 도시된 회로의 동작상태를 설명하기로 한다. 먼저, 초기 상태에서는 칩선택신호(XCSB), 비트라인 및 비트바라인의 전압상태는 고전압상태이고, 프리차지신호(PBL)와 워드라인의 전압상태는 저전압상태이다. 데이터를 SRAM셀(37)에 저장하기 위해 칩선택신호(XCSB)가 인에이블(ENABLE)되면, 즉 칩선택신호(XCSB)가 고전압상태에서 저전압상태로 전환되면, 복호기(17)에 의해 선택된 워드라인의 전압은 승압전압(Vpp)(45)으로 상승한다. 그리고 워드라인을 상기 승압전압(Vpp)으로 계속 유지하기 위해 링발진기(13)가 동작한다. 상기 워드라인의 승압전압(Vpp)(45)에 의해 제1NMOS전계효과트랜지스터(27)와 제2NMOS전계효과트랜지스터(29)가 턴온(turn-on)된다. 그로 인해 노드(N1)의 전압은 비트라인전압(47)에 의해 고전압상태에서 저전압상태(51)로, 노드(N2)의 전압은 비트바라인전압(49)에 의해 저전압상태에서 고전압상태(53)로 전환된다. SRAM셀(37)에 데이터 저장이 완료되면 비트라인과 비트바라인은 프리차지신호(PBL)의 펄스신호(43)에 의해 프리차지된다.
상술한 바와 같이 종래의 반도체 메모리 장치는 워드라인의 승압전압을 유지하기 위해 링발진기(13)를 사용하고 있는데 상기 링발진기(13)를 사용함으로 인해 반도체 메모리 장치의 전력 소모가 많아지고 또 반도체 메모리 장치의 집적도가 낮아진다.
따라서 본 발명의 목적은 전력소모를 감소시키고 집적도를 높일 수 있는 반도체 장치의 승압 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 워드라인과 비트라인에 연결된 메모리셀을 구비하고 상기 메모리셀에 데이터를 저장할 때 인에이블되고 상기 메모리셀에 데이터를 저장하지 않을 때는 디세이블되는 입력신호를 입력하고 상기 입력신호에 응답하여 승압신호를 발생하는 버퍼, 상기 승압신호에 응답하여 승압전압을 발생하는 승압회로, 상기 승압전압을 입력하여 상기 워드라인을 구동하는 워드라인 구동회로를 구비하는 반도체 장치의 승압 방법에 있어서, 상기 메모리셀에 데이터를 저장하기 위하여 상기 입력신호를 인에이블시키는 단계, 상기 워드라인 구동회로에 의해 상기 워드라인에 전원전압이 인가되는 단계, 상기 입력신호를 디세이블시키는 단계, 상기 버퍼가 상기 승압신호를 펄스신호로써 발생시키는 단계, 상기 승압회로가 상기 전원전압보다 높은 승압전압을 발생하는 단계, 및 상기 워드라인 구동회로가 상기 워드라인에 상기 승압전압을 인가하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 승압 방법을 제공한다.
상기 본 발명에 의하여 반도체 장치의 전력 소모가 감소된다.
이하, 실시예를 통하여 본 발명을 상세히 설명한다.
제3도는 본 발명에 따른 반도체 장치의 승압 방법을 설명하기 위한 회로도이다. 제3도에 도시된 회로의 전체구성을 살펴보면, 승압회로(61)가 있고 상기 승압회로(61)의 출력단은 워드라인 구동회로(65)에 연결되고 워드라인 구동회로(65)에 SRAM셀(85)이 연결되어 있다. 구체적으로, 승압회로(61)의 입력단에 버퍼(63)로부터 출력되는 승압신호(PBOOST)가 인가되고, 상기 버퍼(63)의 입력단에 칩선택신호(XCSB)가 인가된다. 승압회로(61)의 출력단은 워드라인 구동회(65)의 전원단에 접속된다. 워드라인 구동회로(65)의 입력단에는 복호기(67)가 접속되고 그 출력단에 워드라인이 접속되어있다. SRAM셀(85)에는 비트라인과 비트바라인이 접속되어 있고, 상기 비트라인과 비트바라인을 프리차지시키기 위한 프리차지신호(PBL)가 NMOS전계효과트랜지스터들(73,75)의 게이트들을 통해 비트라인과 비트바라인에 인가된다.
제4도는 상기 제3도에 도시한 승압 회로의 파형도를 나타낸다. 상기 제4도를 참조하여 제3도에 도시된 회로의 동작상태를 설명하기로 한다. 초기 상태에서는 칩선택신호(XCSB), 비트라인 및 비트바라인은 고전압상태이고, 승압신호(PBOOST)와 워드라인은 저전압상태이다. SRAM(85)에 데이터 '0'을 저장한다고 가정한다. 그러면 비트라인은 저전압(97)으로 충전되고 비트바라인은 고전압(99)으로 충전된다. 외부로부터 입력되는 데이터를 SRAM셀(85)에 저장하기 위해서는 칩선택신호(XCSB)가 인에이블되고, 상기 워드라인을 선택하기 위한 주소가 외부로부터 복호기(67)로 입력된다. 복호기(67)의 출력은 워드라인 구동회로(65)로 공급되고 워드라인 구동회로(65)는 워드라인에 전원전압(Vcc)을 공급한다. 그러면, NMOS전계효과트랜지스터들(77,79)들이 턴온되므로 노드(N4)는 고전압(102)으로 충전되고, 노드(N3)는 저전압(101)으로 충전된다. 노드(N4)에 충전되는 전압(102)은 전원전압(Vcc)에서 NMOS전계효과트랜지스터의 문턱전압(Vth)을 뺀 전압(Vcc-Vth)이다. 이 상태에서 칩선택신호(XCSB)가 디세이블(disable)되면, 즉 저전압에서 고전압으로 전환되면 버퍼(63)는 승압신호(PBOOST)를 펄스신호(94)로써 발생시킨다. 그러면, 승압회로(61)는 승압전압(Vpp)을 발생하여 워드라인 구동회로(65)에 공급하고, 워드라인 구동회로(65)는 워드라인을 전원전압(Vcc)(95)에서 승압전압(Vpp)(96)으로 상승시킨다. 워드라인이 승압전압(Vpp)(96)으로 상승되면 노드(N4)의 전압도 전압전압(Vcc)보다 낮은 전압(Vcc-Vth)(102)에서 전원전압(Vcc)(103)으로 높아진다. 즉, 비트바라인에 인가되는 전원전압(Vcc)이 그대로 노드(N4)로 전달되고 또한, 비트라인에 인가되는 외부 데이터 '0'도 그대로 노드(N3)에 전달된다. 이와 같은 동작에 의해 SRAM셀(85)에는 외부로부터 입력되는 데이터 '0'이 완전하게 저장된다. SRAM(85)에 데이터 저장 동작이 완료된 상태에서, 승압신호(PBOOST)가 저전압으로 낮아지면 승압회로(61)는 승압전압(Vpp)의 발생을 중지하게 되며, 그로 인하여 워드라인 구동회로(65)도 워드라인에 승압전압(Vpp)을 제공하지 않음으로써 워드라인은 저전압으로 낮아진다. 칩선택신호(XCSB)가 디세이블되면 프리차지신호(93)가 발생하여 비트라인과 비트바라인을 모두 고전압으로 프리차지시킨다. 따라서, SRAM셀(85)에 데이터를 저장하는 동작은 중지된다.
상술한 바와 같이, 본 발명에 의하여 칩선택신호(XCSB)가 디세이블될 때 펄스신호로써 발생하는 승압신호(PBOOST)를 이용함으로써 종래의 링발진기를 사용할 필요가 없게 되었다. 따라서, 반도체 메모리 장치의 전력소모가 감소될 뿐만 아니라 반도체 메모리 장치의 집적도가 향상된다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (2)

  1. 워드라인과 비트라인에 연결된 메모리셀을 구비하고 상기 메모리셀 데이터를 저장할 때 인에이블되고 상기 메모리셀에 데이터를 저장하지않을 때는 디세이블되는 입력신호를 입력하고 상기 입력신호에 응답하여 승압신호를 발생하는 버퍼, 상기 승압신호에 응답하여 승압전압을 발생하는 승압회로, 상기 승압전압을 입력하여 상기 워드라인을 구동하는 워드라인 구동회로를 구비하는 반도체 장치의 승압 방법에 있어서, 상기 메모리셀에 데이터를 저장하기 위하여 상기 입력신호를 인에이블시키는 단계; 상기 워드라인 구동회로에 의해 상기 워드라인에 전원전압이 인가되는 단계; 상기 입력신호를 디세이블시키는 단계; 상기 버퍼가 상기 승압신호를 펄스신호로써 발생시키는 단계; 상기 승압회로가 상기 전원전압보다 높은 승압전압을 발생하는 단계; 및 상기 워드라인 구동회로가 상기 워드라인에 상기 승압전압을 인가하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 승압 방법.
  2. 제1항에 있어서, 상기 메모리셀은 SRAM셀인 것을 특징으로 하는 반도체 장치의 승압 방법.
KR1019950039043A 1995-10-31 1995-10-31 반도체 장치의 승압 방법 KR100200686B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039043A KR100200686B1 (ko) 1995-10-31 1995-10-31 반도체 장치의 승압 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039043A KR100200686B1 (ko) 1995-10-31 1995-10-31 반도체 장치의 승압 방법

Publications (2)

Publication Number Publication Date
KR970023366A KR970023366A (ko) 1997-05-30
KR100200686B1 true KR100200686B1 (ko) 1999-06-15

Family

ID=19432537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039043A KR100200686B1 (ko) 1995-10-31 1995-10-31 반도체 장치의 승압 방법

Country Status (1)

Country Link
KR (1) KR100200686B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020031990A (ko) * 2000-10-25 2002-05-03 김세원 치과 치료용 마취 마우스장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003123492A (ja) * 2001-10-04 2003-04-25 Fujitsu Ltd センスアンプの動作マージンを改善した不揮発性半導体メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020031990A (ko) * 2000-10-25 2002-05-03 김세원 치과 치료용 마취 마우스장치

Also Published As

Publication number Publication date
KR970023366A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
US7969234B2 (en) Clock control circuit and voltage pumping device using the same
JP4353621B2 (ja) 半導体装置
JP3085782B2 (ja) 半導体記憶装置
KR0183413B1 (ko) 차지-펌프형 부스터 회로
KR0158485B1 (ko) 본딩옵션용 워드라인전압 승압회로
US6985399B2 (en) Main word line driver circuit receiving negative voltage in semiconductor memory device
KR19990029200A (ko) 데이터 유지 상태의 소비 전력을 저감하고, 또한 안정된 동작을 실현하는 반도체 기억 장치
US5818790A (en) Method for driving word lines in semiconductor memory device
KR0121131B1 (ko) 반도체 메모리장치의 구동회로
JP3735824B2 (ja) 昇圧回路を備えた半導体メモリ装置
KR960025732A (ko) 동작전류 소모를 줄인 반도체 메모리 소자
KR100252427B1 (ko) 전압 발생 회로를 구비한 반도체 장치
US20050206440A1 (en) High voltage generator in semiconductor memory device
JP4808988B2 (ja) チャージポンピング効率を維持する高電圧発生回路
JP2001006382A (ja) 半導体記憶装置
US20070263468A1 (en) Internal voltage generation circuit for semiconductor device
KR100200686B1 (ko) 반도체 장치의 승압 방법
US5903501A (en) Semiconductor device with 3V/5V tolerant output driver
JPH0785678A (ja) 半導体集積回路
JPH11134892A (ja) 内部電位発生回路
JPH09326195A (ja) 半導体メモリ装置のセンスアンプ回路
KR100299192B1 (ko) 반도체집적회로
JPH08297972A (ja) ダイナミック形半導体記憶装置
KR100224666B1 (ko) 반도체장치의 전원제어회로
KR940009249B1 (ko) 반도체 메모리 장치의 승압보상회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee