TW422981B - Booster circuit - Google Patents
Booster circuit Download PDFInfo
- Publication number
- TW422981B TW422981B TW088106398A TW88106398A TW422981B TW 422981 B TW422981 B TW 422981B TW 088106398 A TW088106398 A TW 088106398A TW 88106398 A TW88106398 A TW 88106398A TW 422981 B TW422981 B TW 422981B
- Authority
- TW
- Taiwan
- Prior art keywords
- boost
- effect transistor
- voltage
- circuit
- field
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
- Amplifiers (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【發明之背景】 以讀取資料等的升壓 位準之功能於期望範 電路,尤有 圍内的升壓 本發明係關於一種用 關種具有用以控制升壓 電路。
UgJi術之拗怵 資料:統i以:?電路係在讀取儲存於半導體儲存裝置纪 β斗厭Φ 升尚一字元線的電壓。舉例而言,一種習杂 之=電路係說明於日本特開平6_6()651號公報中。則羯 不一種說明於日本特開平6 —6〇651號公 路的電路圖。 白方电 在習知之升壓電路中,一升壓啟動信號ATDBST被輸入 至反相器505之輸入端子,而一電壓Vb〇〇st係從一升壓節 點NDBST輸出。反相器5〇5之輸出端子係連接至反相器5〇6 f輸入端子、N通道MOS電晶體503之閘極、及p通道M0S電 晶體501之閘極。反相器5〇6之輸出端子係連接至電容值為 Cb之升壓電容器5〇7之一個端子。升壓電容器5〇7之另一個 端子係連接至升壓節點NDBST。 N通道MOS電晶體503之汲極係為接地,且其源極係連 接至N通道MOS電晶體504之汲極。N通道MOS電晶體5 04之源 極係連接至P通道MOS電晶體5 0 2之閘極,而其連接點VX係 連接至P通道MOS電晶體5 01之其中一個輸入/輸出端子。 電源電壓VCC —直提供至N通道MOS電晶體504之閘極, 而付通道仙8電晶體504 —直處於(^狀態。又,?通道时03電
第4頁 42298t , 五 '發明說明(2) 晶體502之其中一個輸入端子係連接至電源電壓VCc,而另 一個輸入/輸出端子係連接至升壓節點NDBST。P通道MOS電 晶體5 01之另一個輸入/輸出端子,亦連接至升壓節點 _ST 〇 在具有上述構造之習知升壓電路中,在升壓之前的備 用狀態時’低位準的升壓啟動信號ATDBST被輸入至反相器 505。升壓啟動信號ATDBST之位準係藉由反相器5〇5而反 相’而具有位準VCC之信號被輸入至反相器506之輸入端 子、N通道MOS電晶體503之閘極、及p通道M0S電晶體5〇1之 閘極。 以上述之運作,反相器5 0 6之輸出信號係維持於低位 準’而一低位準信號被輸入至升壓電容器5〇7。 N通道MOS電晶體5 0 3變成ON狀態,且升壓節點NDBST與 P通道M0S電晶體50 2之閘極位準(節點νχ)係維持於低位 準。 因此’假設P通道M0S電晶體5 0 2處於ON狀態。於那 時’P通道M0S電晶體501係保持於0FF狀態。當p通道M〇s電 晶體5 0 2導通時,電源電壓位準vcc照樣出現於升壓節點 NDBST。 ‘、 當從那種狀態開始升壓時,升壓啟動信號ATDBST係從 低位準被切換至高位準VCC,並被輸入至反相器5 0 5之輸入 端子。 以這種運作方式,反相器505之輸出信號係從高位準 VCC被反相至低位準’而反相器5〇6之輸出信號係從低位準
第5頁 五、發明說明(3) 被反相至高位準VCC。 因此,高位準VCC之信號係被施加至電容器507之一個 端子,而低位準信號係被輸入至N通道MOS電晶體503之閘 極,及P通道MOS電晶體501之閘極。當高位準VCC之信號被 施加至電容器507之一個端子時,藉由電容器507之電容搞 合,使得升壓節點NDBST從電源電壓位準VCC被升壓至一個 電壓位準,如方程式(1)所示:
Vbo〇st = (l + (Cb/(Cb + CI))) XVCC · · · (1) 當升壓完成時,升壓啟動信號ATDBST之輸入位 位準切換至低位準。因此,每個節點之電壓位 门 在升壓開始之前的位準。然後,完成升壓動作。’、°復至 當使用上述之習知升壓電路以作為一 ^時’當從-種非揮發性半導體料裝 f 1壓裝 為必須確讎單元之讀取邊緣與_單元^f時,因 以必須將升壓位準控制在卜阳 靖取邊緣,所 内。 保之間的範圍 机…,限曰悌的這成為最優 上限目標乃為相當困難之事。 ,同時又要達片 此乃因為升壓位準之雷 (〇所示般之特性,亦即:升壓位^子性係具有如方程3 倍成比例。 丰與電源電壓的約略兩 又如果使用習知升壓電路作為― 置,當從一非揮發性半導體 ^ —子元線之升壓裝 線…位準過度地增以”料時,4元 ___ u早兀之閘極位準會變 五、發明說明(4) 而可建立 。因此, 弱寫入運 如上所述 成比例。 使當對高 壓對於目 電位。 壓電路, 源電壓。 升壓驅動 容器,用 電壓位 提供電壓 提供定電 二變成大約1V之電麼位準,因 讀取—直 ^ ^ 式(Ud〇 Writing m〇de) 作,會使Ϊ憶體:以,存在有一個問題:藉由偽 °己隐體早凡之閾值產生變化。 之特':乃Ξ f升壓位準之電源電壓依存性係具有 【發明之綜位準與電源電愿的約略兩倍 於電Si】,:個目的係提供一種升壓電路,即 ^ ^ Μ 電位進行升壓時,亦能不受電源電 π片J電壓依存性的㈣而穩定地控制升壓 發明之一個實施樣態,係關於一種升 = 端子,與,‘咖,被施加以電 二一升壓開始之一升壓啟動信號時,上述 。產生一脈衝信號。升壓電路更包含:一升壓電 :在接收上述脈衝信號時,彳高上述輸出端子之 電電路’用以在升壓前之備用狀態, ,上边輸出知子’以及_定電塵產生電路用以 壓至上述預充電電路。 依據本發明之另一實施樣 包含:一輸出端子;與一升壓 壓開始之一升壓啟動信號時, 更包含:一升壓電容器,用以 高上述輸出端子之電麗位準. 源電壓’上述預充電電路在升 態,係關於一種升壓,電路, 驅動器,用以在輸入代表升 產生一脈衝信號。升壓電路 在接收上述脈衝信號時,升 一預充電電路,被提供以電 壓前之備用狀態,提供電壓 ^ f~ c ^ d 1 422981 -- --------- 五、發明說明(5) 至上述輸出端子’以及疋電壓產生電路,用以提佴〜 壓至上述升壓驅動器。 ’、疋電 依據本發明之—種可能的特徵,係關於一種升壓電 路,包含:一輸出端子;與一升壓驅動器,用以在衿 表升壓開始之一升壓啟動信號時,產生一脈衝信號: 電路更包含:一升壓電容器,用以在接收上述脈衝信 時’升高上述輸出端子之電壓位準;一預充電電路,用b 在升壓前之備用狀態’提供電壓至上述輸出端子;以 定電壓產生電路,用以提供定電壓至上述升壓驅動 γ 述預充電電路。 ° 上 依據本發明,在升壓前之備用狀態的預充電位準,组 升壓脈衝之振幅位準之其中至少—個,可能受到從定懕 f生電路所產生的定電壓之控制。因為它們之中至少一個 =ft靠電源電壓的一個位準’所以即使優先權是給予 之下限目標’亦可容易地達成上限目標。 存贺Ξ 如果本發明係用以在當從一非揮發性半導體儲 免由於二取資科,升高一字元線之電壓位準,則可用以避 地,凡線之電壓位準之升屋所導致的讀取錯誤。同樣 偽弭成用以避免由於字元線之電壓位準的升壓所導致的 偽弱寫入狀態。 丨I〒 【圖式之簡單說明】 圖1顧; 知升懕恭 種說明於日本特開平6-60 65 1號公報中之習 電路的電路圖; 圖2 ,顯+ | 不本發明第一實施例之升壓電路的方塊圖; 42298 五、發明說明(6) 圖3顯示預充電電路105之構造的電路圖; 圖4顯示升壓驅動器102之構造的電路圖; 圖5顯示本發明第二實施例之升壓電路的方塊圖; 圖6顯示預充電電路105a之構造的電路圖;以及 圖7顯示升壓驅動器102a之構造的電路圖。 【符號之說明】 ATDBST ~ 升壓啟動信號 BOOST 升壓脈衝產生節點 BSTIN〜反相信號 NDBST〜升壓節點
Vboost〜電壓 VCC〜電源電壓
Vconst〜定電壓 VX〜連接點 101〜反相器 1 0 2〜升壓驅動器 102a〜升壓驅動器(升壓電路) 103〜升壓電容器 104 ~ 定電壓產生電路 105、105a〜預充電電路 106〜升壓負載電容器 201 、202、203、203a ' 301 ' 301a 〜P 通道M0S 電晶 體 【較佳實施例之說明】
4 2 2 9 8 ί, 五、發明說明(7) 本發明之實施例之升壓電路將參考以下的附圖而具體 地說明》圖2顯示本發明第一實施例之升壓電路的方塊 圖。 在第一實施例之升壓電路中,一升壓啟動信號ATDBST 被輸入至一反相器101之輸入端子’而一電壓Vb〇〇st係從 升壓節點NDBST(高電壓輸出端子)輸出一升壓驅動器102 之輪入端子,係連接至反相器1〇1之一輸出端子。一升壓 電容器103之一個端子係連接至升壓驅動器1〇2之一輪出端 子。一升壓脈衝係從升壓驅動器1〇2產生至升壓電容器 1 03。升壓節點NDBST係連接至升壓電容器1〇3之另一個端 子。升壓節點NDBST係連接至一個高電壓輸出端子 (Vboost) ’而高電壓輸出端子係藉由接收升壓脈衝之升壓 電容器103而升壓。升壓電容器1〇3之電容值係為Cb。 吾人期望能設置一種預充電電路,此種預充電電 路105係連接至高電壓輸出端子,用以在升壓之前的備用 狀態’將電壓提供至高電壓輸出端子(Vb〇〇s t)。定電壓 Vcons t係被輸入至預充電電路丨〇5以作為電源。預充電電 路105之一輸出端子係連接至升壓節點NDBST。 又’—升壓負載電容器106可連接至升壓節點NDBST。 升壓負载電容器106之電容值係為C1。 吾人期望升壓電路能設置一種定電壓產生電路1〇4, 用以將定電壓提供至預充電電路105。電源電壓VCC係被提 供至定電壓產生電路104 ’而定電壓Vconst係從定電壓產 生電路104之輸出端子輸出。
第10頁 五、發明說明(8) 其次’將說明用以作為第一實施例之升壓電路的預充 電電路105。圖3顯示預充電電路1〇5之構造的電路圖。 預充電電路105設有一反相器2〇6,反相器206具有一 個輪入升壓啟動信號ATDBST之輸入端子。反相器207之輸 入端子與N通道MOS電晶體204之閘極端子,係連接至反相 器206之輸出端子。n通道m〇s電晶體205之閘極端子,係連 接至反相器207之輸出端子。 1^通道’5電晶體204之源極端子係為接地。?通道]^〇3 電晶體201之汲極端子、p通道肌3電晶體2〇2之閘極端子、 及P通道MOS電晶體203之閘極端子,係連接至N通道M〇s電 晶體2 0 4之沒極端子。 N通道MOS電晶體205之源極端子,係連接至接地電 位。P通道MOS電晶體2 0 2之汲極端子、及p通道M〇s電晶體 201之閘極端子,係連接至N通道M〇s電晶體2〇5之汲極端 P通道MOS電晶體203之源極端子係連接至定電壓
Vconst,而P通道M0S電晶體2〇3之汲極端子 節點NDBST。 丈俠主开澄 升壓節點NDBST係連接至P通道M0S電晶體2〇1與2〇2之 源極端子。 ”接者,將說明使用作為第—實施例之升壓電路的 驅動器102。圖4顯示升壓驅動器1〇2之構造的電路 升壓驅動器102設有一P通道M〇s電晶體3〇1 ’ 升壓啟動信號之反相信號BSTIN的一個閘極端子。入
4 2 29 8 ί 五、發明說明(9) MOS電晶體30 1之源極端子係連接至電源電,且ρ通道 MOS電晶體30 1之汲極端子係連接至一升壓脈衝產生節點 BOOST 。 ’ 升壓驅動器102可設有一n通道M0S電晶體302,具有輸 入升壓啟動信號之反相信號BSTI N的一個閘極端子。N通道 M0S電晶體302之源極端子係連接至一接地電位,而n通道 M0S電晶體302之汲極端子係連接至升壓脈衝產生節點 BOOST。 具有上述構造的第一實施例的升壓電路之運作將說明 於後。 在升壓之别的備用狀態,於低位準之升壓啟動信號 \TDBST被輸入至反相器1〇1。升壓啟動信號ATDBST之位準 受到反相器101的反相,且高位準vcc之信號係被輸入至升 壓驅動器102之輸入端子。 因此,升壓驅動器1 〇 2之輸出信號係保持於低位準, 而低位準信號係被輸入至升壓電容器丨03之其中一個端 子。在那時’從定電壓產生電路104提供之電壓Vc0nst, 會經由預充電電路105而出現於升壓節點⑽“了,且電荷係 被儲存於升壓電容器1〇3與升壓負載電容器1〇6中。 ’、 §升壓從那狀癌開始時,升壓啟動信號ATDBST係從高 位準VCC切換至低位準,並被輸入至反相器1〇1之輸入端 子。 因此,反相器1 0 1之輸出信號係從高位準vcc反相至低 位準,而升壓驅動器1 02之輸出信號係從低位準反相至高
第12頁 42298l ^ 五、發明說明(10)
位準VCC 因此,τΐϊ位準V c C之信號係被施加至升壓電容器1 〇 3之 個端子。當尚位準VCC信號被施加至升壓電容器103之一 ,端子時’藉由在升壓電容器1〇3之電容耦合,使得升壓 節點NDBST從預充電位準yc〇nst升壓至一個電壓位, 方程式(2 )所示:
Vbo〇st = Vconst+(Cb/(Cb + Cl)) XVCC * · · (2) 一在方程式(2)中,Vboost係為從高電壓輪出端子輸出 之電壓,Vconst係為從定電壓產生電路1〇4輸出之定電 f :Cb係為升壓電容器103之電容值,〇1係為升壓負載電 容器106之電容值,而vcc係為被提供至定電壓產生電路 1 0 4之電源電壓。 當升壓完成時,升壓啟動信號ATDBST之輪入位準,係 從高位準切換至低位準。因此,每個節點之電壓位準回復 至在升壓開始之前之位準。然後,升壓因而完成。 &如上所述,依據第一實施例,因為在升壓之前的備用 狀悲之預充電位準,係為不用依靠電源電壓之定電壓,所 以很容易可控制升壓位準至上限。 _接著,將說明本發明之第二實施例。圖5顯示本發明 第二實施例之升壓電路的方塊圖。 在第一實施例之升壓電路中,一升壓啟動信號ATDBST Ϊ輸入至反相器101之輸入端子,而電壓Vboost係從升麼 節,= NDBST (鬲電壓輸出端子)輸出。升壓驅動器l〇2a之輸 知子最好疋連接至反相器1〇1之輸出端子。升壓電容
第13頁 ,4U981 五、發明說明 01)
器103之端子’係連接至升壓驅動器1〇23之輸出端子。升 壓脈衝係從升壓驅動器102a產生至升壓電容器1〇3。升壓 節點NDBST係連接至升壓電容器1〇3之另一個端子。升壓節 點NDBST係連接至一個高電壓輸出端子(Vb〇〇st),而此高 電壓輸出端子係藉由接收升壓脈衝之升壓電容器1〇3而升 壓。升壓電容器1〇3之電容值係為Cb。 吾人亦可能設置一個連接至高電壓輪出端子之預充電 電路10 5a ’用以在升壓之前的備用狀態,將電壓提供至高 電壓輸出端子(Vboost)。一電源電壓VCC係被輸入至預充 電電路105a以作為電源。預充電電路1〇5a之一輸出端子係 連接至升壓節點NDBST。 又’一升壓負載電容器106係連接至升壓節點NDBST。 升壓負載電容器106之電容值係為C1。 升壓電路最好是設有一定電壓產生電路1〇4,用以將 定電壓Vconst提供至升壓驅動器102a。電源電壓vcc被提 供至疋電壓產生電路104,而定電壓Vconst係從定電壓產 生電路104之一輸出端子輸出。
其次’將說明使用作為第二實施例之升壓電路之預充 電電路10 5a與升壓驅動器10 2a。圖6顯示預充電電路10 5a 之構造的電路圖,而圖7顯示升壓驅動器i〇2a之構造的電 路圖。在圖6之預充電電路105a或圖7之升壓驅動器1〇2a 中’類似於圖3或圖4之預充電電路1〇5或升壓驅動器1〇2的 元件,係)以相同的參考數字表示,而省略其詳細的說明D 如所示,使用於第二實施例之預充電電路1〇5a最
第14頁 4^298ί ^ 五、發明說明(12) 好設有一?通道肋5電晶體2〇3&,卩通道1|〇3電晶體2033具有 一源極端子,連接至電源電壓vcc,以取代具有連接至定 電壓Vconst之源極端子的電晶體2〇3。 又,如圖7所示,使用於第二實施例之升壓電路丨〇2a 最好設有一P通道M0S電晶體3〇la ’ P通道M0S電晶體3〇la具 有一源極端子’連接至定電壓Vc〇nst ’以取代具有連接至 電源電壓VCC之源極端子的電晶體3 〇 1。 以下將說明具有上述構造的第二實施例之升壓電路之 運作。 在升壓之前的備用狀態’升壓啟動信號ATDBST於低位 準被輸入至反相器101。升壓啟動信號ATDBST之位準係藉 由反相器101而反相’而且高位準VCC之信號被輸入至升壓 驅動器102a之輸入端子。 因此,升壓驅動器1 〇2a之輸出信號係保持於低位準, 而低位準信號被輸入至升壓電容器1〇3之其中一個端子。 在那時候’電源電壓VCC ’係經由預充電電路1 〇5a,照樣 出現於升壓節點NDBST ’而電荷係儲存於升壓電容器1 〇3與 升壓負載電容器106中。 當升壓從那狀態開始時’升壓啟動信號ATDBST係從低 位準切換至高位準VCC ’並被輸入至反相器1 〇 1之輸入端 子。 因此’反相器101之輸出信號係從高位準vcc反相至低 位準’而升壓驅動器1 02a之輸出信號係從低位準反相至高 位準Vconst。
第15頁
因此’高位準Vconst之信號被施加至升壓電容器1〇3 之一個端子當施加一南位準信號Vconst至升壓電容器 103之一個端子時,藉由在升壓電容器1〇3中之電容耦合, 使得升壓節點NDBST從預充電位準VCC升壓至一電壓位^, 如方程式(3)所示:
Vbo〇st=VCC+(Cb/(Cb+Cl)) XVconst · - .〇) 在方程式(3)中,Vboost係為從高電壓輸出端子輸出 之電壓’ Vconst係為從定電壓產生電路1〇4輸出之定電 壓’ Cb係為升壓電容器103之電容值,C1係為升壓負載電 容器106之電容值,而vcC係為被提供至定電壓產生電路 1 0 4之電源電壓。 當升壓完成時,升壓啟動信號ATDBST之輸入係從高位 準切換至低位準。因此,每個節點之電壓位準回復至在升 壓開始前之位準。然後,升壓因而完成。 如上所述’依據第二實施例,因為升壓脈衝之振幅位 準’係不用依靠電源電壓之定電壓,所以很容易可控制升 壓位準至上限。 雖然在第一實施例中之定電壓係從定電壓產生電路 104提供至預充電電路丨〇5,而第二實施例之定電壓係從定 電壓產生電路104提供至升壓電路i〇2a,但是本發明並為 受限於上述構造。 舉例而言’定電壓可能從定電壓產生電路,而被提供 至預充電電路與升壓驅動器兩者。於此情況下,預充電電 路最好是如圖3所示的構造,而定電壓係在升壓前之備用
第16頁 422981 五、發明說明(14) 狀態,被從預充電電路提供至高電壓輸出端子(vb〇〇s :壓驅?器最好是如圖7所示的構造,而升壓脈衝係從 '驅動器產生至升壓電容器。高電壓輸出端子係、 升壓脈衝之升壓電容器而升壓。於此情況下在收 備用狀態之預充電位準與升壓脈衝之振幅位準,則之 依靠電源電壓之定電壓。 者為不用
第17頁
Claims (1)
- — 422981 六、申請專利範圍 1·—種升壓電路,包含: 一輸出端子; 一升壓驅動器,被施加以電源電壓’當輸入代表升壓 開始之一升壓啟動信號時,該升壓驅動器產生一脈衝信 號; 一升壓電容器,用以在接收該脈衝信號時,升高該輸 出端子之電壓位準; 一預充電電路,用以在升壓前之備用狀態,提供電壓 至該輸出端子;以及 一定電壓產生電路,用以提供定電壓至該預充電電 路。 2. —種升壓電路,包含: 一輸出端子; 一升壓驅動器’用以在輸入代表升壓開始之一升壓啟 動信號時’產生一脈衝信號; 一升壓電容器’用以在接收該脈衝信號時,升高該輸 出端子之電壓位準; 一預充電電路’被提供以電源電壓,該預充電電路在 升壓前,備用狀態,提供電壓至該輸出端子;以及 一定電壓產生電路,用以提供定電壓至該升壓驅動 器。 3. —種升壓電路,包含: 一輸出端子;^42298 1 六、申請專利範圍 動信號時’產生一脈衝信號; 一升壓電容器,用以在接收該脈衝信號時,升高該輸 出端子之電壓位準; —預充電電路’用以在升壓前之備用狀態,提供 至邊輸出端子;以及 —定電壓產生電路,用以提供定電壓至該升壓驅 及該預充電電路》 4‘如申請專利範圍第1項之升壓電路,其中,該預充 電電路包含: 用& 一場效電晶體,其源極連接至該定電壓產生電路,且 其汲極連接至該輪出端子;以及 μ : ί ϋ電路’帛以與該升壓啟動信號相關聯地控制該 %效電晶體之閘極電位。 請專利範圍第1項之升壓電路’其中,該升壓 驅動β包含: 反:二場晶體’其閉極係輸入該升壓啟動信號之 一反相尨唬,该電源電壓係被提供至該第一場效電晶體之 一源極;以及 Ba 一第二場效電晶體,其源極係為接地,且其汲極 接至該第一場效電晶體之汲極,該第- &系一%欢電晶體之閘極 輸入該升壓啟動信號之一反相信號,且該第二場效 之通道的導電型態、,係與該第一場效電晶體 = 塑態不同。 退刃导电 6♦如申請專利範圍第2項之升壓電路,立中,咳預充 國 42298ϊ , 六、申請專利範圍 電電路包含: 一場效電晶體’其汲極連接至該輸出端子,該電源電 壓係被提供至該場效電晶體之源極;以及 a 一控制電路’用以與該升壓啟動信號相關聯地控制該 場效電晶體之閘極電位。 7·如申請專利範圍第2項之升壓電路,其中,該升壓 驅動器包含: 第一場效電晶體’其源極連接至該定電壓產生電 路,該第一場效電晶體之閘極輸入該升壓啟動信號之反相 信號;以及 一第二場效電晶體’其源極係為接地,且其汲極係連 =至該第一場效電晶體之汲極,該第二場效電晶體之閘極 ’』入該升壓啟動彳§號之一反相信號’且該第二場效電晶體 =通道的導電型態係與該第一場效電晶體之通道的導電型 1不同。 8,如申請專利範圍第3項之升壓電路,其中: 該預充電電路包含: ^ 一第一場效電晶體,其源極連接至該定電壓產生電 路,且其汲極連接至該輪出端子;及 一控制電路,用以與該升壓啟動信號相關聯地控制該 弟—場效電晶體之閘極電位;且 該升壓驅動器包含: 一第二場效電晶體,其源極連接至該定電壓產生電 ’該第-場效電晶體之間極輪入該升廢啟動信號之反相第20頁 422981 六、申請專利範圍 信號;及 —第三場效電晶體,其源極係為接地,且其汲極係連 接至該第二場效電晶體之汲極,該第三場效電晶體之閘極 輸入該升壓啟動信號之反相信號’且該第二場效電晶體之 通道的導電型態係與該第二場效電晶體之通道的導電型態 不同。第21頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10920098A JPH11308855A (ja) | 1998-04-20 | 1998-04-20 | 昇圧回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW422981B true TW422981B (en) | 2001-02-21 |
Family
ID=14504161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088106398A TW422981B (en) | 1998-04-20 | 1999-04-20 | Booster circuit |
Country Status (6)
Country | Link |
---|---|
US (2) | US6268761B1 (zh) |
EP (1) | EP0952662A3 (zh) |
JP (1) | JPH11308855A (zh) |
KR (1) | KR100336254B1 (zh) |
CN (1) | CN1233058A (zh) |
TW (1) | TW422981B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002032987A (ja) * | 2000-07-18 | 2002-01-31 | Mitsubishi Electric Corp | 内部電圧発生回路 |
US6570434B1 (en) * | 2000-09-15 | 2003-05-27 | Infineon Technologies Ag | Method to improve charge pump reliability, efficiency and size |
US6404273B1 (en) * | 2000-10-26 | 2002-06-11 | Stmicroelectronics S.R.L. | Voltage booster with a low output resistance |
JP2003091997A (ja) * | 2001-09-19 | 2003-03-28 | Seiko Epson Corp | 不揮発性半導体記憶装置 |
KR100425474B1 (ko) * | 2001-11-21 | 2004-03-30 | 삼성전자주식회사 | 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로 |
ITVA20020017A1 (it) * | 2002-02-21 | 2003-08-21 | St Microelectronics Srl | Circuito integrato elevatore di tensione a pompa di carica |
US6909318B2 (en) * | 2003-01-06 | 2005-06-21 | Texas Instruments Incorporated | CMOS voltage booster circuit |
US7233194B2 (en) * | 2003-01-06 | 2007-06-19 | Texas Instruments Incorporated | CMOS voltage booster circuits |
JP4149415B2 (ja) | 2004-05-31 | 2008-09-10 | 株式会社ケーヒン | 昇圧電源制御装置および昇圧電源制御装置の故障部位特定判定方法 |
US7767844B2 (en) | 2005-05-23 | 2010-08-03 | Atomic Energy Council | Method for manufacturing diethylene triamine pentaacetic acid derivative |
KR100803364B1 (ko) * | 2006-11-13 | 2008-02-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 펌핑 전압 생성 회로 |
CN101295536B (zh) * | 2007-04-24 | 2011-08-17 | 南亚科技股份有限公司 | 升压电路及应用其的内存结构 |
US7847621B2 (en) * | 2007-11-13 | 2010-12-07 | Rohm Co., Ltd. | Control circuit and control method for charge pump circuit |
CN101620886B (zh) * | 2008-07-02 | 2012-01-25 | 中芯国际集成电路制造(上海)有限公司 | 用于闪存器件的字线增压器 |
JP2011034658A (ja) | 2009-08-06 | 2011-02-17 | Fujitsu Semiconductor Ltd | 半導体記憶装置、ワード線の昇圧方法、及びシステム |
KR102509328B1 (ko) * | 2016-08-29 | 2023-03-15 | 에스케이하이닉스 주식회사 | 전압 스위치 장치 및 이를 구비하는 반도체 메모리 장치 |
US10097086B2 (en) * | 2016-10-12 | 2018-10-09 | Cypress Semiconductor Corporation | Fast ramp low supply charge pump circuits |
CN111262431B (zh) * | 2020-03-18 | 2021-03-30 | 一汽解放汽车有限公司 | 一种用于车辆的升压控制电路和方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4736121A (en) * | 1985-09-10 | 1988-04-05 | Sos Microelettronica S.p.A. | Charge pump circuit for driving N-channel MOS transistors |
JPH0697836B2 (ja) | 1987-05-20 | 1994-11-30 | 松下電器産業株式会社 | 昇圧回路 |
IT1258242B (it) * | 1991-11-07 | 1996-02-22 | Samsung Electronics Co Ltd | Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione |
JPH0660651A (ja) | 1992-07-31 | 1994-03-04 | Sony Corp | 昇圧回路およびその方法 |
JP3190940B2 (ja) | 1993-05-31 | 2001-07-23 | 松下電子工業株式会社 | 昇圧回路 |
US5629843A (en) * | 1993-10-15 | 1997-05-13 | Micron Technology, Inc. | Self compensating clamp circuit and method for limiting a potential at a pump circuit node |
JPH09320267A (ja) * | 1996-05-28 | 1997-12-12 | Oki Micro Design Miyazaki:Kk | 昇圧回路の駆動方法および昇圧回路 |
KR100200721B1 (ko) * | 1996-08-20 | 1999-06-15 | 윤종용 | 반도체 메모리장치의 내부 승압 전압 발생기 |
US5767729A (en) * | 1996-10-31 | 1998-06-16 | Integrated Silicon Solution Inc. | Distribution charge pump for nonvolatile memory device |
-
1998
- 1998-04-20 JP JP10920098A patent/JPH11308855A/ja active Pending
-
1999
- 1999-04-12 US US09/289,596 patent/US6268761B1/en not_active Expired - Fee Related
- 1999-04-19 EP EP99107772A patent/EP0952662A3/en not_active Withdrawn
- 1999-04-20 KR KR1019990013954A patent/KR100336254B1/ko not_active IP Right Cessation
- 1999-04-20 TW TW088106398A patent/TW422981B/zh not_active IP Right Cessation
- 1999-04-20 CN CN99105833A patent/CN1233058A/zh active Pending
-
2001
- 2001-04-27 US US09/842,711 patent/US20010019286A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP0952662A2 (en) | 1999-10-27 |
KR100336254B1 (ko) | 2002-05-09 |
EP0952662A3 (en) | 2002-02-06 |
JPH11308855A (ja) | 1999-11-05 |
US20010019286A1 (en) | 2001-09-06 |
CN1233058A (zh) | 1999-10-27 |
KR19990083335A (ko) | 1999-11-25 |
US6268761B1 (en) | 2001-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW422981B (en) | Booster circuit | |
US9013229B2 (en) | Charge pump circuit | |
US7440342B2 (en) | Unified voltage generation method with improved power efficiency | |
US7772914B2 (en) | Clock control circuit and voltage pumping device using the same | |
US5677874A (en) | Nonvolatile semiconductor memory device | |
JPH0614529A (ja) | 昇圧電位発生回路 | |
JPH10512081A (ja) | フラッシュ・メモリ用電圧源 | |
JP4090537B2 (ja) | 半導体メモリ装置の内部昇圧電圧発生器 | |
US10650866B2 (en) | Charge pump drive circuit | |
WO2011015578A1 (en) | Charge pump circuit with pulse-width modulation | |
JP3760104B2 (ja) | 昇圧電圧発生回路 | |
KR910003387B1 (ko) | 주승압회로의 출력전압승압용 부승압회로 | |
JP2005285163A (ja) | 電源回路及び該電源回路を備えた半導体記憶装置 | |
US5982705A (en) | Semiconductor memory device permitting large output current from output buffer | |
JP2820910B2 (ja) | 半導体集積回路の内部電圧昇圧回路 | |
US20070081366A1 (en) | Capacitive coupling assisted voltage switching | |
JP2008135114A (ja) | 半導体集積回路装置 | |
TWI239010B (en) | Boosting circuit | |
JP4243027B2 (ja) | 改良されたワードラインブースト回路 | |
JP4694410B2 (ja) | 昇圧回路装置 | |
JP2005044203A (ja) | 電源回路 | |
JP2005092401A (ja) | 電源回路 | |
US20230335202A1 (en) | Non-volatile memory | |
JP2005018677A (ja) | 電源回路 | |
JP4149107B2 (ja) | 液晶ドライバic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |