KR19990082887A - 반도체장치의 제조기구 및 반도체장치의 제조방법 - Google Patents

반도체장치의 제조기구 및 반도체장치의 제조방법 Download PDF

Info

Publication number
KR19990082887A
KR19990082887A KR1019990011625A KR19990011625A KR19990082887A KR 19990082887 A KR19990082887 A KR 19990082887A KR 1019990011625 A KR1019990011625 A KR 1019990011625A KR 19990011625 A KR19990011625 A KR 19990011625A KR 19990082887 A KR19990082887 A KR 19990082887A
Authority
KR
South Korea
Prior art keywords
gas
core tube
core
pipe
tube
Prior art date
Application number
KR1019990011625A
Other languages
English (en)
Other versions
KR100328326B1 (ko
Inventor
모리야마쓰요시
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990082887A publication Critical patent/KR19990082887A/ko
Application granted granted Critical
Publication of KR100328326B1 publication Critical patent/KR100328326B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/16—Feed and outlet means for the gases; Modifying the flow of the gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체장치의 제조기구 및 반도체장치의 제조방법에 있어서, 노심관 (furnace tube, 2) 의 일측으로만 가스를 공급하는 노심관 포트 가스 도입관 (furnace tube port gas introducing pipe, 9) 이 노심관 (2) 으로 공정가스를 공급하는 공정가스 도입관 (5) 으로부터 분리되어 설치되며, 이 노심관 (2) 내부로 웨이퍼 (4) 가 삽입되는 경우, 산소 분위기층 (11) 이 상기 노심관 포트 가스 도입관 (9) 로부터 공급된 질소가스에 의해 희석된 산소가스 또는 산소가스에 의해 노심관포트에서만 형성된다.

Description

반도체장치의 제조기구 및 반도체장치의 제조방법 {SEMICONDUCTOR DEVICE MANUFACTURING APPARATUS AND SEMICONDUCTOR DEVICE MANAUFACTURING METHOD}
본 발명은 반도체장치의 제조기구 및 반도체장치의 제조방법에 관한 것으로, 특히 확산공정에 사용되는 확산노 및 이 확산노를 이용한 산화막 형성방법에 관한 것이다.
종래의 확산노 및 이 확산노를 이용한 산화막 형성방법에 대해 설명하기로 한다. 도 1 은 종래의 기술을 설명하기 위한 수직형 확산노를 나타낸 종단면도이며, 도 2 는 종래의 확산노의 산화처리 시퀀스를 나타낸 도면이다. 도 1 에 나타낸 수직형 확산노는, 공정가스 도입관 (5) 및 가스 배기관 (6) 이 부착된 노심관 (2), 웨이퍼 탑재용 웨이퍼 지지 보트 (3) 및 노심관 (2) 내측을 일정 온도로 유지하기 위한 히터 (1) 를 포함한다.
도 1 및 도 2 를 참조하여, 수직형 확산노의 산화처리까지의 단계에 대해 설명하기로 한다.
우선, 웨이퍼 (4) 를 노심관 (2) 내부에 도입한다 (제 1 단계). 이 때, 질소가스 18 [SLM] 에 의해 희석된 산소가스 2 [SLM] 를 공정가스로서 노심관 (2) 내부에 도입하며, 노심관 내측을 히터 (1) 에 의해, 예컨대, 800℃ 로 유지한다.
다음으로, 웨이퍼 (4) 의 도입후에 노심관 (2) 내의 온도안정 (Recovery) 을 도모하며 (제 2 단계), 그 다음, 산화처리온도, 예컨대, 850℃ 로 승온 (Ramp-up) 하며 (제 3 단계), 승온후의 온도안정 (Ramp Recovery) (제 4 단계) 을 행한다. 여기서, 제 2 단계 내지 제 4 단계의 가스조건은, 제 1 단계와 동일하다.
제 5 단계에서는, 공정가스로서 수증기 가스 15 [SLM] 를 공급하여, 산화처리 (Burning) 를 행함으로써, 최종의 산화막 두께를 얻는다.
제 5 단계 (산화처리공정) 직전까지 형성된 산화막의 두께는, 평균 3.5 ㎚ 이며, 이 때의 배치 (batch) 내의 막두께 균일성은 5 % 이다. 또한, 제 1 단계 종료 후까지 형성된 산화막의 두께는, 평균 2.5 ㎚ 이다. 이 때의 배치내의 막 두께 균일성은 8 % 이다.
여기서, 배치내의 막두께 균일성은, 다음의 식,
"배치내 막두께 균일성"
= (배치내 각 웨이퍼의 막두께 평균값의 최대차) ×100
/ (2 ×각 웨이퍼의 막두께 평균값의 배치내 평균값)
에 의해 계산된 값으로 규정된다. 또한, 각 웨이퍼의 막두께 평균값은 웨이퍼 표면상의 5 개 지점 (웨이퍼의 중심 및 웨이퍼 중심점을 교차하여 웨이퍼 가장자리로부터 5 ㎜ 간격으로 위치된 4 개의 주변 지점) 에서의 막두께 평균값을 나타낸다.
산화처리 단계 이전의 웨이퍼 (4) 상에 형성된 산화막의 두께는, 웨이퍼 (4) 가 노심관 (2) 내의 산소 분위기에 노출되는 노출시간, 노심관내의 산소 농도, 노심관 (2) 내의 온도 등에 의해 결정된다.
여기서, 종래의 확산노에서는, 웨이퍼 (4) 가 노심관 (2) 으로 도입되는 경우, 산소분위기층이 노심관 (2) 내의 전체에 형성되므로, 웨이퍼 지지 보트 (3) 의 상면 및 하면측에 배치된 웨이퍼는 각기 상이한 시간동안 산소 분위기에 노출되게 된다 (즉, 상부에 위치하는 웨이퍼와 하면에 위치하는 웨이퍼 사이의 노출시간이 상이하다). 따라서, 산화처리단계 이전에 형성된 산화막의 두께는 하면측에 형성된 산화막의 두께보다 상면에 형성된 산화막의 두께가 더 두껍게 되어, 배치내 막두께 균일성이 저하되게 된다.
본 발명은 전술한 문제점의 관점에서 구현된 것으로, 본 발명의 목적은, 노심관내에 삽입된 웨이퍼 지지 보트의 각 부 (part) 에 탑재된 웨이퍼상에 산화막이 형성되는 경우, 산화막을 웨이퍼의 배치내에 균일하게 형성하는 것이 가능한 반도체 제조기구 및 반도체장치의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 반도체장치의 제조방법에 따르면, 노심관의 일측에만 소정의 가스를 공급하는 노심관 포트 가스 도입관 (도입포트) 을 설치하여, 실리콘 웨이퍼 등의 반도체 웨이퍼의 처리 목적물을 노심관내로 입노하는 경우, 노심관 포트 가스 도입관으로부터 공급된 산화성 가스 (oxidative gas) 등의 소정의 반응성 가스에 의하여 노심관포트에만 한 종류 이상의 소정 가스 분위기층을 형성시킨다. 보다 상세하게는, 본 발명의 반도체장치의 제조기구는 다음과 같은 특징을 갖는다.
본 발명의 일면에 따르면, 처리 대상부재 또는 처리 목적물이 노심관의 일측으로부터 노심관내부로 삽입되며, 처리 대상부재의 삽입시에, 반응성 가스를 적어도 포함하는 가스가 노심관의 일측에 가까이 배치된 가스 도입포트로부터 노심관내부로 도입됨으로써, 처리 대상부재로 가스가 공급되는 한편 비반응성 가스를 적어도 포함하는 가스가 또 다른 가스 도입포트로부터 노심관내부로 공급되게 된다.
또한, 본 발명에 따르면, 처리 목적물인 복수의 반도체 기판의 배치가 노심관내부로 삽입되어 기판상의 산화처리 등의 처리를 행하는, 반도체장치의 제조기구를 이용한 반도체장치의 제조방법에 있어서, 처리 목적물인 복수의 반도체 기판의 배치를 노심관의 일측의 삽입포트로부터 노심관내부로 삽입하는 공정시에, 반응성 가스를 적어도 포함하는 가스가 노심관의 일측에 가까이 배치된 가스 도입포트를 통해 배치의 삽입방향에 실질적으로 수직방향으로 노심관으로 도입됨으로써, 배치의 삽입방향과 실질적으로 수직방향으로 층의 경계를 갖는 가스 분위기를 형성하게 되며, 비반응성 가스를 적어도 포함하는 가스가 노심관의 일측에 대향하는 측의 노심관의 또 다른 가스 도입포트를 통해 도입됨으로써, 배치내의 가스 분위기하에서 처리 목적물인 복수의 기판상에 형성된 막의 두께를 균일하도록 하게 된다.
본 발명은, 일측에 포트를 갖는 노심관,
상기 노심관의 가열 수단,
반도체 기판을 상기 노심관의 포트를 통하여 상기 노심관내부로 삽입하기 위한 반도체 기판 지지 수단,
상기 노심관의 포트에 가까운 노심관의 내측의 제 1 영역으로 표면처리를 위한 반응성 가스를 도입하기 위한 제 1 가스 도입포트, 및
상기 노심관의 타 단부의 노심관의 내측의 제 2 영역으로 반도체 기판에 대한 비반응성 가스를 도입하기 위한 제 2 가스 도입포트를 구비하며,
상기 반도체 기판은 상기 반도체 기판 지지 수단에 의하여 제 2 영역으로 이동되는 반도체 기판의 표면처리를 행하기 위한 반도체장치의 제조기구를 제공한다.
제 1 가스 도입포트는 노심관의 측방 표면에 배치될 수도 있다. 반도체 기판 지지 수단이 반도체 기판의 삽입방향과 수직방향으로 반도체 기판을 지지할 수도 있다.
제 1 가스 도입포트는 반응성 가스를 제 1 영역으로 도입하기 위한 제 1 부분 및 상기 반도체 기판에 대한 비반응성 가스를 상기 제 1 영역과 대향하게 제 2 영역을 위치하고 있는 노심관의 내측의 제 3 영역으로 도입하기 위한 제 2 부분을 가질 수도 있다. 제 1 가스 도입포트는 반도체 기판의 삽입방향에 대하여 분리된 복수의 영역으로 분리될 수도 있으며, 이 분리된 복수의 영역의 적어도 일부를 통하여 반응성 가스가 제 1 영역으로 도입될 수도 있다.
제 2 가스 도입포트는 노심관의 타측에 배치될 수도 있다. 또한, 제 2 가스 도입포트는 표면처리용 반응성 가스를 도입하는데 이용될 수도 있다.
반도체 기판은 실리콘 웨이퍼일 수도 있으며, 기판처리는 실리콘 웨이퍼 표면의 산화처리일 수도 있다. 제 1 가스 도입포트로부터 노심관의 내측의 제 1 영역으로 도입되는 반응성 가스는 질소가스 및 비활성 가스에 의해 희석된 산소가스일 수도 있으며, 제 2 가스 도입포트로부터 노심관의 내측의 제 2 영역으로 도입되는 비반응성 가스는 질소가스 및 비활성 가스 중의 하나일 수도 있다.
또한, 본 발명은, 반도체 기판의 표면처리를 행하는 반도체장치의 제조방법에 있어서,
(a) 반도체 기판을 노심관의 일측의 포트를 통해 소정 속도로 삽입하는 제 1 공정,
(b) 표면처리용 반응성 가스를 상기 노심관의 포트에 가까운 노심관의 내측의 제 1 영역으로 도입하는 제 2 공정, 및
(c) 상기 반도체 기판에 대한 비반응성 가스를 상기 노심관의 타측의 노심관의 내측의 제 2 영역으로 도입하는 제 3 공정을 구비하며,
상기 반도체 기판은 상기 제 1 공정에서 상기 제 2 영역으로 이동되며, 이들 공정은 동시에 행해지는 반도체장치의 제조방법을 제공한다.
표면처리용 반응성 가스는 제 2 영역으로 반도체 기판이 이동된 후 노심관의 내측의 제 2 영역으로 도입될 수도 있다.
도 1 은 (웨이퍼의 삽입공정시의) 종래기술의 확산노를 나타낸 종단면도.
도 2 는 종래기술의 확산노의 산화처리의 시퀀스 (sequence) 를 나타낸 도면.
도 3 은 (웨이퍼의 삽입공정시의) 본 발명의 제 1 실시형태에 따른 확산노의 종단면도.
도 4 는 (웨이퍼의 삽입공정 완료시의) 본 발명의 제 1 실시형태의 확산노를 나타낸 종단면도.
도 5 는 본 발명의 제 1 실시형태의 확산노의 산화처리의 시퀀스를 나타낸 도면.
도 6 은 (웨이퍼의 삽입공정시의) 본 발명의 제 2 실시형태에 따른 확산노를 나타낸 종단면도.
도 7 은 본 발명의 제 2 실시형태의 확산노의 산화처리의 시퀀스를 나타낸 도면.
도 8 은 본 발명의 제 3 실시형태에 따른 확산노의 노심관 포트 가스 공급부 (furnace tube port gas supply portion) 를 나타낸 종단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 히터 (heater)
2 : 노심관
3 : 웨이퍼 지지 보트 (wafer support boat)
4 : 웨이퍼
5 : 공정가스 도입관
이하, 첨부된 도면을 참조하여, 본 발명에 따른 바람직한 실시형태에 대해 설명하기로 한다.
본 발명에 따르면, 내부가 가스로 채워진 노심관 (도 3 의 2), 노심관의 내부온도를 소정의 온도로 유지하기 위한 히터 (도 3 의 1), 및 노심관내부로 공정가스를 공급하는 공정가스 도입관 (도 3 의 1) 을 포함하며, 노심관의 1 개의 개구 단부로부터 웨이퍼의 지지 보트 (도 3 의 3) 상에 탑재된 웨이퍼 (도 3 의 4) 를 삽입하는 반도체장치의 제조기구에 있어서, 노심관의 1 개의 단부에 노심관 포트 가스 도입관 (도 3 의 9) 이 설치된다.
[제 1 실시형태]
도 3 내지 도 5 를 참조하여, 본 발명에 따른 제 1 실시형태에 대해 설명하기로 한다. 도 3 및 도 4 는 본 발명의 반도체장치의 제조기구의 제 1 실시형태의 구성을 나타낸 종단면도이다. 더 자세하게는, 도 3 은 노심관 (2) 내부로 반도체 웨이퍼의 배치가 삽입되고 있는 상태를 나타내며, 도 4 는 반도체 웨이퍼의 배치의 삽입이 완료된 상태를 나타낸다. 도 5 는 본 발명에 따른 제 1 실시형태의 온도 시퀀스를 나타낸 도면이다.
도 3 및 도 4 를 참조하면, 이 실시형태에서, 본 발명은 노심관 포트 가스 도입관 (9) 및 가스 배출관 (6) 을 갖는 노심관 (2), 공정가스 도입관 (5), 웨이퍼 (4) 를 수평으로 탑재하고 있는 웨이퍼 지지 보트 (3) 및 노심관 (2) 의 내부를 소정 온도로 유지하기 위한 히터 (1) 를 포함하는 수직형 확산노에 적용된다.
노심관 포트 가스 도입관 (9) 은, 가스를 웨이퍼 (4) 와 평행한 방향 (수평방향) 으로 노심관 포트 (15) 의 노심관 포트 가스 공급부 (16) 에 공급하여, 노심관 공정부 (14) 와는 상이한 분위기층을 노심관 포트 가스 공급부 (15) 에 형성하는 가스 공급 메커니즘을 갖는다.
여기서, 도 4 에 나타낸 바와 같이, 노심관 공정부 (14) 는 웨이퍼 (4) 를 탑재한 웨이퍼 지지 보트 (3) 가 노심관 (2) 내에 완전히 수납된 상태에서, 웨이퍼 지지 보트 (3) 의 웨이퍼 탑재 가능범위에 대응되는 노심관 내측영역으로 규정된다. 즉, 노심관 공정부 (14) 는 공정가스에 의한 웨이퍼 (4) 의 산화처리영역을 의미한다.
노심관 포트 (15) 는 노심관 (2) 내에서 노심관 공정부 (14) 의 최하단에서 노심관의 최하단에 이르는 노심관 내부영역을 의미하며, 노심관 포트 가스 공급부 (16) 은 노심관 포트 (15) 에서 노심관 포트 가스 도입관 (9) 에 의해 공급된 가스에 의해 형성된 분위기가 존재하는 영역을 의미한다.
노심관 (2) 의 내부 온도는, 히터 (1) 에 의해 제어되며, 노심관 공정부 (14) 및 노심관 포트 가스 공급부 (16) 을 상이한 온도로 설정할 수 있다. 공정가스로는, 산화성 가스인 수증기 가스를 포함하는 질소가스 또는 질소가스를 이용하여, 공정가스 도입관 (5) 을 통해 노심관 (2) 상부로부터 노심관 (2) 내로 공급된다. 따라서, 노심관 (2) 내부의 공정가스 흐름 (8a) 은, 노심관 상부로부터 하부로 향하게 된다.
또한, 노심관 포트 가스 도입관 (9) 으로부터 공급된 질소가스 및 산소가스는 웨이퍼 (4) 와 평행한 방향으로 불어 나가게 됨으로써, 노심관 포트 가스 공급부 (16) 를 형성하게 된다. 노심관 포트 가스 공급부 (16) 내의 가스 분위기의 경계 또는 노심관 포트 가스 공급부 (16) 내의 가스 분위기와 노심관 (2) 내의 공정가스 분위기 사이의 인터페이스는 웨이퍼 (4) 에 평행 즉, 수평이다.
다음으로, 도 5 의 시퀀스도를 참조하여, 본 발명의 제 1 실시형태의 산화처리의 시퀀스를 설명하기로 한다.
제 1 단계에서, 실리콘 웨이퍼 등의 웨이퍼를 탑재한 웨이퍼 지지 보트 (3) 를 노심관 (2) 내부로 상향 입노한다. 이 때, 노심관 공정부 (14) 및 노심관 포트 가스 공급부 (16) 의 온도는 히터 (1) 에 의해 예컨대, 800℃ 로 유지된다.
여기서, 공정가스로서 질소 18 [SLM] 을 공급하고, 노심관 포트 가스 공급부 (16) 를 형성하는 가스로서 산소 2 [SLM] 과 질소 18 [SLM] 의 혼합가스를 공급한다.
웨이퍼 지지 보트 (3) 의 노심관 (2) 내부로의 입노시에, 웨이퍼 (4) 가 노심관 포트 가스 공급부 (16) 를 통과하는 동안의, 웨이퍼 지지 보트 (3) 의 입노속도는, 예컨대 일정 속도 100 ㎜/분으로 유지한다. 이 단계에서, 웨이퍼 지지 보트 (3) 를 노심관내부로 입노하는 도중의 상태를 도 3 에 나타내며, 입노가 완료된 상태를 도 4 에 나타낸다.
제 2 단계에서, 웨이퍼 지지 보트의 노심관 내부로의 입노후의 온도안정 (Recovery) 을 행한다. 이 때, 노심관 포트 가스 공급부 (16) 에는 산소와 질소의 혼합가스는 공급되지 않는다. 이 이외의 공정가스 조건 및 온도조건은 제 1 단계와 동일하다.
제 3 단계에서 산화처리 온도 850℃ 로의 승온 (Ramp-up), 제 4 단계에서 승압후의 온도안정 (Ramp Recovery) 및 제 5 단계에서 산화처리 (Burning) 를 행한다. 산화처리 (Burning) 시에는, 공정가스로서 질소가스 대신 수증기 가스 15 [SLM] 을 공급하여, 최종의 산화막 두께를 얻는다.
웨이퍼 (4) 의 노심관내부로의 입노시에 웨이퍼 (4) 상에 형성된 실리콘 산화막 등의 산화막의 두께는, 노심관내의 산소 분위기에 노출되는 시간, 노심관내의 산소농도 및 노심관내의 온도 등에 의해 결정된다. 종래의 기술에서는, 노심관내의 온도는 일정하게 제어되며 노심관내의 산소농도는 노심관의 상부에서 하부까지 실질적으로 일정한 것으로 생각되므로, 웨이퍼의 배치내에서의 막두께 균일성은 웨이퍼가 노심관 (2) 내의 산소 분위기에 노출되는 노출시간에 좌우된다.
이 실시형태에서는, 노심관 포트 (15) 에만 산소분위기층 (11) 을 형성하며, 노심관 공정부 (14) 는 질소가스로 충만되어 있으므로, 노심관 공정부 (14) 에는 산화막은 형성되지 않는다. 따라서, 웨이퍼 지지 보트 (3) 의 노심관 (2) 내로의 노심 속도 (삽입속도) 가 일정하다면, 웨이퍼가 산소분위기층 (11) 에 노출되는 시간은 상면의 웨이퍼와 하면측의 웨이퍼 사이에서 변하지 않으며, 웨이퍼의 배치내에서 산화막이 균일하게 형성될 수 있게 된다.
이 실시형태에서, 제 5 단계 (산화처리 단계) 직전까지 형성된 산화막의 두께는 1.5 ㎚ 이며, 이 때의 배치내의 막두께 균일성은 3 % 으로 되어, 높은 균일성으로 성막할 수 있게 된다.
여기서, 배치내의 막두께 균일성은, 다음의 식,
"배치내 막두께 균일성"
= (배치내 각 웨이퍼의 막두께 평균값의 최대차) ×100
/ (2 ×각 웨이퍼의 막두께 평균값의 배치내 평균값)
에 의해 계산된 값으로 규정된다. 또한, 각 웨이퍼의 막두께 평균값은 웨이퍼 표면상의 5 개 지점 (웨이퍼의 중심 및 웨이퍼 중심점을 교차하여 웨이퍼 가장자리로부터 5 ㎜ 간격으로 위치된 4 개의 주변 지점) 에서의 막두께 평균값을 나타낸다. 제 5 단계 (산화처리 단계) 이전, 제 2 단계 내지 제 4 단계는 산화막 형성에는 기여하지 않으며, 제 1 단계에서만 이 산화막이 형성된다.
전술한 실시형태에서, 그 파라미터는 전술한 것에 한정되지 않으며, 그 조건이 이하의 (1) 내지 (4) 에 기재된 범위라면 이 실시형태와 동일한 효과를 얻을 수 있다.
(1) 입노시의 공정가스인 질소가스의 유량이 1 내지 100 [SLM] 의 범위이며, 이 공정가스와 노심관 포트 가스 공급부 (16) 의 산소분위기층 (11) 형성가스의 비를 노내의 유속에 대해 1 이하로 설정됨.
(2) 웨이퍼 (4) 가 노심관 포트 가스 공급부 (16) 의 산소분위기층 (11) 을 통과하는 때의 웨이퍼 지지 보트 (3) 의 입노 속도가, 10 내지 500 ㎜/분의 범위내의 일정 속도임.
(3) 노심관 포트 가스 공급부 (16) 의 온도가 500 내지 900℃ 의 범위에서, 입노 단계에서 시간적으로 일정한 온도로 유지됨 - 이 때, 노심관 포트 가스 공급부 (16) 의 온도는 노심관 공정부 (14) 와는 상이한 온도로 제어될 수도 있다.
(4) 노심관 포트 가스 공급부 (16) 의 산소분위기층 (11) 형성에 사용되는 산소가스 희석용의 질소가스를 아르곤 가스, 헬륨 가스 등의 비휘발성 가스로 치환시킴.
이들 4 개의 조건의 임의의 조합에 대해서도 동일한 효과를 얻을 수 있다. 그러나, 산화처리 공정의 직전까지 형성되는 산화막의 막두께는, 이들 조건의 조합에 의해 변화되므로, 소망의 산화막 두께가 얻어지는 조건을 선택할 필요가 있다.
[제 2 실시형태]
다음으로, 도 6 및 도 7 을 참조하여, 본 발명에 따른 제 2 실시형태에 대해 설명하기로 한다. 도 6 은 본 발명의 제 2 실시형태에 따른 반도체장치의 제조기구를 나타낸 종단면도이며, 도 7 은 본 발명의 제 2 실시형태의 온도 시퀀스를 나타낸 도면이다.
제 1 실시형태와 상이하게, 제 2 실시형태에서는, 노심관 포트 가스 도입관 (9) 을 2 개의 부분 (M1 및 M2) 으로 분리하여, 이들 2 개의 가스 도입관을 이용하여 독립하여 가스를 공급할 수 있다. 예컨대, 노심관 공정부 (14) 에 인접한 노심관 포트 가스 도입관 (M1) 에 의해 산소분위기층 (11) 를 형성하고, 노심관 최하부에 인접한 노심관 포트 가스 도입관 (M2) 에 의해 질소분위기층 (12) 을 형성한다. 여기서, 노심관 포트 가스 도입관 (M2) 에 의해 공급되는 질소가스는 비활성 가스일 수도 있다.
도 7 을 참조하여, 제 2 실시형태의 처리 시퀀스를 설명한다. 제 1 실시형태 (도 5) 와는 상이하게, 웨이퍼 지지 보트 (3) 의 노심관내부로의 입노시에, 도입관 (M2) 을 통해 질소가스가 공급된다. 이러한 구성으로써, 웨이퍼를 노심관내에 입노시킨 경우, 노심관 포트 가스 도입관 (M2) 에 의해 질소가스 또는 비활성 가스의 분위기층이 형성되므로, 산소 말려듬 (drawing) 을 방지할 수 있는 이점을 갖는다.
[제 3 실시형태]
다음으로, 도 8 을 참조하여, 본 발명에 따른 제 3 실시형태를 설명한다. 도 8 은 본 발명의 반도체장치의 제조기구의 제 3 실시형태를 나타낸 종단면도로서, 노심관포트의 확대도이다.
도 8 을 참조하면, 제 3 실시형태에서는, 제 1 실시형태의 노심관 포트 가스 공급부의 구조가 더욱 개량된다. 자세하게로는, 노심관 포트 가스 공급부를 n 개 (n 은 3 이상의 정수) 로 분리하여, M1 (17) 내지 Mn (20) 의 독립한 가스 공급을 가능하게 한 것이다. 여기서, 노심관 공정부에 가장 가까이에 위치한 노심관 포트 도입관이 M1 (17) 이며, 최하부에 위치한 도입관이 Mn (20) 이다. 노심관 포트 가스 도입관 M1 (17) 내지 Mk (18, k 는 n 보다 작은 정수) 은 산소분위기층 (11) 의 형성에 이용되며, Mk+1 (19) 내지 Mn (20) 은 질소가스 또는 비활성 가스 분위기층 (12) 의 형성에 이용된다.
산소분위기층을 형성하는 공급관의 최하부 (Mk) 를 적절하게 선택함으로써, 산소분위기층의 폭을 가변시킬 수 있다. 또한, 산소분위기층의 폭을 가변시킴으로써, 입노시에 형성되는 산화막의 두께를 제어할 수 있게 된다.
이상 설명한 바와 같이, 본 발명에 따르면, 다음과 같은 효과가 있다.
첫째, 가스 분위기중에 생성된 막의 두께를 배치내에서 균일하게 할 수 있다. 그 이유는, 웨이퍼를 노심관에 삽입할 때, 각 웨이퍼상에 형성되는 막의 두께는, 다른 조건이 일정하다면, 노심관내의 가스 분위기에 노출되는 시간에 의해 결정된다. 그러므로, 본 발명에 의하면, 노심관포트에만 가스 분위기층을 형성하여, 노심관 공정부에는 비활성 가스를 충만시킴으로써, 웨이퍼가 노심관으로 완전히 삽입될 때까지는 노심관 공정부에 막이 형성되지 않는다. 따라서, 웨이퍼 지지 보트의 노심관내로의 삽입속도를 일정하게 유지하면, 웨이퍼의 배치의 상면과 하면측에서 웨이퍼가 노심관포트에서의 가스 분위기층을 통과하는 시간은 동일하게 되므로, 배치내에서 균일한 막을 형성할 수 있다.
둘째, 가스 분위기중에 생상된 막의 두께를 용이하게 가변시킬 수 있게 된다. 그 이유는, 웨이퍼를 노심관에 삽입할 때, 웨이퍼에 형성되는 막의 두께는, 다른 조건이 일정하다면, 노심관포트의 가스 분위기층을 형성하는 막의 두께에 의해 결정된다. 그러므로, 본 발명에 따르면, 노심관 포트 가스 공급부를 복수개의 부분으로 분리하여, 가스 분위기층을 형성하는 막을 형성하는데 사용되는 노심관 포트 가스 도입관의 부분과 가스 분위기층을 형성하는 막을 형성하는데 사용되는 가스 도입관의 부분 사이의 경계 위치를 선택함으로써, 가스 분위기층의 폭을 가변할 수 있다.

Claims (27)

  1. 처리 목적물이 노심관의 일측으로부터 내부로 삽입되며, 상기 처리 목적물의 삽입시에, 상기 노심관의 상기 일측의 가까이에 배치된 제 1 가스 도입포트로부터 반응성 가스를 적어도 포함하는 가스가 상기 노심관내부로 도입되어 상기 가스가 상기 처리 목적물에 공급됨과 동시에, 상기 노심관의 제 2 가스 도입포트로부터 비반응성 가스를 적어도 포함하는 가스가 상기 노심관내부에 공급되는 것을 특징으로 하는 반도체장치의 제조기구.
  2. 제 1 항에 있어서,
    상기 제 2 가스 도입포트는 상기 노심관의 상기 일측에 대향하는 상기 노심관의 타측에 배치된 것을 특징으로 하는 반도체장치의 제조기구.
  3. 제 1 항에 있어서,
    상기 반응성 가스를 적어도 포함하는 가스를 상기 노심관내부로 도입하기 위한 상기 제 1 가스 도입포트 및 상기 처리 목적물에 대한 비반응성 가스를 적어도 포함하는 가스를 상기 노심관내부로 도입하기 위한 추가 가스 도입포트는 상기 노심관의 일측에 설치된 것을 특징으로 하는 반도체장치의 제조기구.
  4. 제 1 항에 있어서,
    반응성 가스를 적어도 포함하는 가스를 상기 노심관내부로 도입하기 위한 상기 제 1 가스 도입포트는 상기 노심관내로 삽입된 처리 목적물에 비하여 상기 노심관의 일측에 더 가까이 배치되는 것을 특징으로 하는 반도체장치의 제조기구.
  5. 제 1 항에 있어서,
    반응성 가스를 적어도 포함하는 가스를 상기 노심관내부로 도입하기 위한 상기 제 1 가스 도입포트로부터 도입된 반응성 가스의 가스 흐름은 처리 목적물의 삽입방향과 거의 수직방향으로 흐르며, 비반응성 가스를 적어도 포함하는 가스를 상기 노심관내부로 도입하기 위한 상기 제 2 가스 도입포트로부터 도입된 비반응성 가스의 가스 흐름은 처리 목적물의 삽입방향을 따라 흐르는 것을 특징으로 하는 반도체장치의 제조기구.
  6. 제 1 항에 있어서,
    반응성 가스를 적어도 포함하는 상기 가스를 상기 노심관내부로 도입하기 위한 상기 제 1 가스 도입포트로부터 도입된 가스에 의해 형성된 가스 분위기층의 경계는 상기 노심관내의 처리 목적물의 삽입방향과 거의 수직방향인 것을 특징으로 하는 반도체장치의 제조기구.
  7. 제 1 항에 있어서,
    비활성 가스 및 질소가스 중의 어느 하나의 가스가 상기 제 2 가스 도입포트로부터 도입되는 것을 특징으로 하는 반도체장치의 제조기구.
  8. 제 1 항에 있어서,
    반응성 가스를 적어도 포함하는 상기 가스는 비활성 가스 및 질소가스 중의 어느 하나의 가스에 의해 희석된 산소가스를 구비하는 것을 특징으로 하는 반도체장치의 제조기구.
  9. 처리 목적물이 일측으로부터 내부로 삽입되는 노심관을 구비한 반도체장치의 제조기구에 있어서,
    상기 노심관의 일측의 가까이 배치된 가스 도입관이 다종의 가스를 상기 노심관내부로 도입하기 위한 복수개의 상호 분리된 공급포트를 가지며, 상기 복수개의 상호 분리된 공급포트로부터 상기 노심관내부로 도입된 다종의 가스는 처리 목적물의 삽입방향과 거의 수직한 층의 경계에 의해 서로 분리된 가스 분위기층을 형성하는 것을 특징으로 하는 반도체장치의 제조기구.
  10. 반도체 기판의 처리 목적물이 일측으로부터 내부로 삽입되는 노심관,
    상기 노심관의 온도를 소망 온도로 유지하는 가열수단,
    처리 목적물에 대한 비반응성 가스를 적어도 포함하는 가스를 상기 노심관내부로 도입하는 제 1 가스 도입관 및
    상기 노심관의 일측의 가까이에 설치되며 처리 목적물에 대한 반응성 가스를 적어도 포함하는 가스 분위기를 상기 노심관내부에 형성하기 위한 가스를 상기 노심관내부로 도입하는 제 2 가스 도입관을 포함하며,
    상기 노심관내부에서는, 상기 제 2 가스 도입관으로부터 상기 노심관내부로 도입된 가스가 처리 목적물의 상기 노심관내부로의 삽입방향과 거의 수직한 층의 경계를 갖는 가스 분위기층을 형성하는 것을 특징으로 하는 반도체장치의 제조기구.
  11. 반도체 기판의 처리 목적물이 일측으로부터 내부로 삽입되는 노심관,
    상기 노심관의 온도를 소망 온도로 유지하기 위한 가열 수단,
    처리 목적물에 대한 비반응성 가스를 적어도 포함하는 가스를 상기 노심관내부로 도입하기 위한 제 1 가스 도입관, 및
    상기 노심관의 일측의 가까이에 설치되며 처리 목적물에 대한 반응성 가스를 적어도 포함하는 가스 분위기를 상기 노심관내부에 형성하기 위한 가스를 상기 노심관내부로 도입하기 위한 제 2 가스 도입관을 포함하며,
    상기 제 2 가스 도입관은 다종의 가스를 도입하기 위하여 복수의 분리 영역을 가지며, 상기 제 2 가스 도입관의 복수의 분리 영역내의 다종의 가스는 상기 노심관내부로 도입되어 처리 목적물의 상기 노심관내부로의 삽입방향에 거의 수직방향으로 층의 경계를 각기 갖는 가스 분위기층을 형성하는 것을 특징으로 하는 반도체장치의 제조기구.
  12. 제 11 항에 있어서,
    상기 노심관내부로 반응성 가스를 도입하기 위한 영역의 수는 상기 제 2 가스 도입관의 복수의 분리 영역마다 가변적인 것을 특징으로 하는 반도체장치의 제조기구.
  13. 제 10 항에 있어서,
    상기 제 1 가스 도입관으로부터 상기 노심관내부로 도입된 가스는 질소가스로 구성되며, 상기 제 2 가스 도입관으로부터 상기 노심관내부로 도입된 가스는 질소가스에 의해 희석된 산소가스로 구성된 것을 특징으로 하는 반도체장치의 제조기구.
  14. 제 11 항에 있어서,
    상기 제 1 가스 도입관으로부터 상기 노심관내부로 도입된 가스는 질소가스로 구성되며, 상기 제 2 가스 도입관으로부터 상기 노심관내부로 도입된 다종의 가스 중의 하나는 질소가스에 의해 희석된 산소가스로 구성되며, 다른 하나는 질소가스로 구성된 것을 특징으로 하는 반도체장치의 제조기구.
  15. 반도체 기판의 표면처리를 행하기 위한 반도체장치의 제조기구로서,
    일측에 포트를 갖는 노심관,
    상기 노심관용 가열 수단,
    반도체 기판을 상기 노심관의 포트를 통하여 상기 노심관내부로 삽입하기 위한 반도체 기판 지지 수단,
    상기 노심관의 포트에 가까운 노심관의 내측의 제 1 영역으로 표면처리를 위한 반응성 가스를 도입하기 위한 제 1 가스 도입포트, 및
    상기 노심관의 타 단부의 노심관의 내측의 제 2 영역으로 반도체 기판에 대한 비반응성 가스를 도입하기 위한 제 2 가스 도입포트를 구비하며,
    상기 반도체 기판은 상기 반도체 기판 지지 수단에 의하여 제 2 영역으로 이동되는 것을 특징으로 하는 반도체장치의 제조기구.
  16. 제 15 항에 있어서,
    상기 제 1 가스 도입포트는 상기 노심관의 측방 표면에 배치된 것을 특징으로 하는 반도체장치의 제조기구.
  17. 제 15 항에 있어서,
    상기 반도체 기판 지지 수단은 상기 반도체 기판의 삽입방향과 수직방향으로 상기 반도체 기판을 지지하는 것을 특징으로 하는 반도체장치의 제조기구.
  18. 제 15 항에 있어서,
    상기 제 1 가스 도입포트는 반응성 가스를 상기 제 1 영역으로 도입하기 위한 제 1 부분 및 상기 반도체 기판에 대한 비반응성 가스를 상기 제 1 영역과 대향하게 제 2 영역을 위치하고 있는 노심관의 내측의 제 3 영역으로 도입하기 위한 제 2 부분을 갖는 것을 특징으로 하는 반도체장치의 제조기구.
  19. 제 15 항에 있어서,
    상기 제 1 가스 도입포트는 반도체 기판의 삽입방향에 대해 분리된 복수의 부분으로 분리되며, 이 분리된 복수의 부분의 적어도 일부를 통해 반응성 가스가 제 1 영역으로 도입되는 것을 특징으로 하는 반도체장치의 제조기구.
  20. 제 15 항에 있어서,
    상기 제 2 가스 도입포트는 상기 노심관의 타단에 배치된 것을 특징으로 하는 반도체장치의 제조기구.
  21. 제 15 항에 있어서,
    상기 제 2 가스 도입포트는 표면처리용 반응성 가스로도 이용되는 것을 특징으로 하는 반도체장치의 제조기구.
  22. 제 15 항에 있어서,
    상기 반도체 기판은 실리콘 웨이퍼이며, 상기 표면처리는 실리콘 웨이퍼의 표면의 산화처리인 것을 특징으로 하는 반도체장치의 제조기구.
  23. 제 22 항에 있어서,
    상기 제 1 가스 도입포트로부터 상기 노심관의 내측의 제 1 영역으로 도입되는 반응성 가스는 질소가스 및 비활성 가스 중의 하나의 가스에 의해 희석된 산소가스이며, 상기 제 2 가스 도입포트로부터 상기 노심관의 내측의 제 2 영역으로 도입된 비반응성 가스는 질소가스 및 비활성 가스 중의 하나의 가스인 것을 특징으로 하는 반도체장치의 제조기구.
  24. 처리 목적물인 복수의 반도체 기판의 배치를 노심관내부로 삽입하여 처리를 행하는 반도체장치의 제조방법에 있어서,
    반응성 가스를 적어도 포함하는 가스를, 상기 노심관의 일측에 가까이 배치된 가스 도입포트로부터, 상기 노심관의 일측의 삽입포트로부터 배치를 삽입하는 삽입공정시의 배치의 삽입방향과 거의 수직방향으로, 상기 노심관의 내부로 도입하여, 상기 배치의 삽입방향과 거의 수직한 방향으로 층의 경계를 갖는 가스 분위기를 형성하는 단계, 및
    이와 동시에,
    비반응성 가스를 적어도 포함하는 가스를, 상기 노심관의 일측에 대향하는 측인 상기 노심관의 타측의 상기 노심관의 또 다른 가스 도입포트로부터 상기 노심관의 내부로 도입하여, 상기 가스 분위기하에서 처리 목적물인 상기 복수의 반도체 기판상에 형성된 막의 두께를 배치내에서 균일하도록 하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  25. 제 24 항에 있어서,
    상기 비반응성 가스를 적어도 포함하는 가스는 질소가스로 구성되며, 상기 반응성 가스를 적어도 포함하는 가스는 질소가스에 의해 희석된 산소가스로 구성된 것을 특징으로 하는 반도체장치의 제조방법.
  26. 반도체 기판의 표면처리를 행하는 반도체장치의 제조방법에 있어서,
    (a) 반도체 기판을 노심관의 일측의 포트를 통해 소정 속도로 삽입하는 제 1 공정,
    (b) 표면처리용 반응성 가스를 상기 노심관의 포트에 가까운 노심관의 내측의 제 1 영역으로 도입하는 제 2 공정, 및
    (c) 상기 반도체 기판에 대한 비반응성 가스를 상기 노심관의 타측의 노심관의 내측의 제 2 영역으로 도입하는 제 3 공정을 구비하며,
    상기 반도체 기판은 상기 제 1 공정에서 상기 제 2 영역으로 이동되며,
    이들 공정은 동시에 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  27. 제 26 항에 있어서,
    상기 표면처리용 반응성 가스는 상기 반도체 기판이 제 2 영역으로 이동된 후에 노심관의 내측의 제 2 영역으로 도입되는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019990011625A 1998-04-03 1999-04-02 반도체장치의 제조기구 및 반도체장치의 제조방법 KR100328326B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-108628 1998-04-03
JP10108628A JPH11288893A (ja) 1998-04-03 1998-04-03 半導体製造装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR19990082887A true KR19990082887A (ko) 1999-11-25
KR100328326B1 KR100328326B1 (ko) 2002-03-12

Family

ID=14489623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990011625A KR100328326B1 (ko) 1998-04-03 1999-04-02 반도체장치의 제조기구 및 반도체장치의 제조방법

Country Status (4)

Country Link
US (2) US6391116B2 (ko)
JP (1) JPH11288893A (ko)
KR (1) KR100328326B1 (ko)
GB (1) GB2335928A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186257A (ja) * 1997-12-24 1999-07-09 Asahi Kasei Micro Syst Co Ltd 半導体装置の製造方法
US6726468B2 (en) 2002-09-25 2004-04-27 Silterra Malaysia Sdn. Bhd. Pre-heating dilution gas before mixing with steam in diffusion furnace
TW577124B (en) * 2002-12-03 2004-02-21 Mosel Vitelic Inc Method for estimating the forming thickness of the oxide layer and determining whether the pipes occur leakages
US7169843B2 (en) * 2003-04-25 2007-01-30 Stockhausen, Inc. Superabsorbent polymer with high permeability
US7727588B2 (en) * 2003-09-05 2010-06-01 Yield Engineering Systems, Inc. Apparatus for the efficient coating of substrates
US7285195B2 (en) * 2004-06-24 2007-10-23 Applied Materials, Inc. Electric field reducing thrust plate
KR100609065B1 (ko) * 2004-08-04 2006-08-10 삼성전자주식회사 산화막 형성 장치 및 방법
DE102007026633B4 (de) * 2007-06-06 2009-04-02 Atotech Deutschland Gmbh Vorrichtung und Verfahren zum elektrolytischen Behandeln von plattenförmiger Ware
JP5437655B2 (ja) * 2009-02-06 2014-03-12 セイコーインスツル株式会社 半導体装置の製造方法
JP5517235B2 (ja) * 2009-06-30 2014-06-11 グローバルウェーハズ・ジャパン株式会社 シリコンウエハの熱処理方法
JP5479304B2 (ja) * 2010-11-10 2014-04-23 信越半導体株式会社 シリコン単結晶ウェーハの熱酸化膜形成方法
KR102477770B1 (ko) * 2018-05-08 2022-12-14 삼성전자주식회사 막 형성 장치, 막 형성 방법 및 막 형성 장치를 이용한 반도체 장치의 제조 방법
CN114606476A (zh) * 2020-12-03 2022-06-10 长鑫存储技术有限公司 薄膜的炉管沉积方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5881437A (ja) 1981-11-11 1983-05-16 Hitachi Ltd 気相成長装置
GB2202236B (en) 1987-03-09 1991-04-24 Philips Electronic Associated Manufacture of electronic devices comprising cadmium mercury telluride
JP2590352B2 (ja) 1987-12-18 1997-03-12 東京エレクトロン株式会社 縦型熱処理装置
US4993358A (en) 1989-07-28 1991-02-19 Watkins-Johnson Company Chemical vapor deposition reactor and method of operation
JPH0399433A (ja) 1989-09-12 1991-04-24 Nippon Kentetsu Co Ltd プラズマアッシング装置
JPH03207865A (ja) 1990-01-09 1991-09-11 Mitsubishi Electric Corp 常圧ｃｖｄ装置
US4982501A (en) 1990-03-05 1991-01-08 Black & Decker Inc. Depth of cut adjustment for a portable circular saw
US5279670A (en) * 1990-03-31 1994-01-18 Tokyo Electron Sagami Limited Vertical type diffusion apparatus
JPH045822A (ja) 1990-04-23 1992-01-09 Sumitomo Electric Ind Ltd ランプアニール装置および方法
JP2605465B2 (ja) 1990-08-31 1997-04-30 日本電気株式会社 容量絶縁膜の形成方法
JPH04132225A (ja) 1990-09-25 1992-05-06 Nec Corp 半導体基板熱処理用炉芯管
US5648114A (en) 1991-12-13 1997-07-15 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
JP3027992B2 (ja) 1991-04-04 2000-04-04 日本電気株式会社 Ｌｐｃｖｄ装置
US5320680A (en) 1991-04-25 1994-06-14 Silicon Valley Group, Inc. Primary flow CVD apparatus comprising gas preheater and means for substantially eddy-free gas flow
JPH06163523A (ja) 1992-11-20 1994-06-10 Fujitsu Ltd 半導体装置の製造方法
JP3203708B2 (ja) 1991-10-11 2001-08-27 ソニー株式会社 縦型拡散炉による酸化膜の形成方法
JP3163687B2 (ja) 1991-11-12 2001-05-08 富士通株式会社 化学気相成長装置及び化学気相成長膜形成方法
EP0614216A4 (en) 1991-11-22 1994-11-30 Tadahiro Ohmi APPARATUS FOR FORMING AN OXIDE FILM, HOT PROCESSING APPARATUS, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF.
JPH05226345A (ja) 1992-01-08 1993-09-03 Nec Corp 半導体製造装置および半導体製造方法
DE69311184T2 (de) 1992-03-27 1997-09-18 Matsushita Electric Ind Co Ltd Halbleitervorrichtung samt Herstellungsverfahren
JPH0697140A (ja) 1992-09-14 1994-04-08 Toshiba Corp 半導体基板処理方法
JP3405466B2 (ja) 1992-09-17 2003-05-12 富士通株式会社 流体切替弁および半導体装置の製造装置
KR960000190B1 (ko) 1992-11-09 1996-01-03 엘지전자주식회사 반도체 제조방법 및 그 장치
JPH06295862A (ja) 1992-11-20 1994-10-21 Mitsubishi Electric Corp 化合物半導体製造装置及び有機金属材料容器
GB2298087B (en) 1992-11-20 1997-01-15 Mitsubishi Electric Corp Apparatus for producing compound semiconductor devices
DE69331538T2 (de) 1992-12-01 2002-08-29 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung einer elektrischen Dünnschicht
US5427625A (en) 1992-12-18 1995-06-27 Tokyo Electron Kabushiki Kaisha Method for cleaning heat treatment processing apparatus
JP3265042B2 (ja) 1993-03-18 2002-03-11 東京エレクトロン株式会社 成膜方法
JPH076966A (ja) 1993-06-18 1995-01-10 Kokusai Electric Co Ltd 縦型拡散・ｃｖｄ装置
US5484484A (en) * 1993-07-03 1996-01-16 Tokyo Electron Kabushiki Thermal processing method and apparatus therefor
US5906861A (en) 1993-07-20 1999-05-25 Raytheon Company Apparatus and method for depositing borophosphosilicate glass on a substrate
JPH0786174A (ja) * 1993-09-16 1995-03-31 Tokyo Electron Ltd 成膜装置
JPH07111244A (ja) 1993-10-13 1995-04-25 Mitsubishi Electric Corp 気相結晶成長装置
JP3432601B2 (ja) 1994-06-17 2003-08-04 東京エレクトロン株式会社 成膜方法
JPH08115883A (ja) 1994-10-12 1996-05-07 Tokyo Electron Ltd 成膜装置
US5738721A (en) 1995-01-06 1998-04-14 President And Fellows Of Harvard College Liquid precursor and method for forming a cubic-phase passivating/buffer film
KR0179101B1 (ko) 1995-03-06 1999-03-20 김주용 피.엘.티. 박막 제조방법
JPH08255795A (ja) 1995-03-15 1996-10-01 Sony Corp 半導体製造方法および装置
US5683517A (en) 1995-06-07 1997-11-04 Applied Materials, Inc. Plasma reactor with programmable reactant gas distribution
US5650361A (en) 1995-11-21 1997-07-22 The Aerospace Corporation Low temperature photolytic deposition of aluminum nitride thin films
EP0867037A1 (en) 1995-12-15 1998-09-30 Watkins-Johnson Company Method of forming dielectric films with reduced metal contamination
US6461982B2 (en) 1997-02-27 2002-10-08 Micron Technology, Inc. Methods for forming a dielectric film
US5937323A (en) 1997-06-03 1999-08-10 Applied Materials, Inc. Sequencing of the recipe steps for the optimal low-k HDP-CVD processing
US5800616A (en) * 1997-12-15 1998-09-01 Sony Corporation Vertical LPCVD furnace with reversible manifold collar and method of retrofitting same
JPH11214312A (ja) 1998-01-26 1999-08-06 Sony Corp 半導体製造装置

Also Published As

Publication number Publication date
GB2335928A (en) 1999-10-06
GB9907854D0 (en) 1999-06-02
JPH11288893A (ja) 1999-10-19
US20010050052A1 (en) 2001-12-13
US6391116B2 (en) 2002-05-21
KR100328326B1 (ko) 2002-03-12
US6348417B1 (en) 2002-02-19

Similar Documents

Publication Publication Date Title
KR100328326B1 (ko) 반도체장치의 제조기구 및 반도체장치의 제조방법
US5618349A (en) Thermal treatment with enhanced intra-wafer, intra-and inter-batch uniformity
EP1388891B1 (en) System for heat treating semiconductor
US6599845B2 (en) Oxidizing method and oxidation system
TWI423326B (zh) 半導體製程用氧化裝置與方法
US7955074B2 (en) Apparatus and method for thermally treating semiconductor device capable of preventing wafer from warping
KR20060116002A (ko) 집적 애싱 및 주입 어닐링 방법
US5314847A (en) Semiconductor substrate surface processing method using combustion flame
US4957781A (en) Processing apparatus
JPH09148259A (ja) 横型反応装置
US6767845B2 (en) Method of manufacturing semiconductor device
JP2010147432A (ja) 基板処理装置及び半導体装置の製造方法
JP2005251803A (ja) プラズマ処理装置およびその設計方法
US20060096531A1 (en) Processing device and processing method
JPH0997768A (ja) 縦型拡散炉
WO2003092060A1 (fr) Dispositif de traitement utilisant une structure tete de pulverisation et procede de traitement
KR100227850B1 (ko) 산화막 성장 공정 및 lp cvd 공정 겸용 수직형 확산로
KR0140086Y1 (ko) 저압화학기상증착 장치
KR20030039101A (ko) 반도체 웨이퍼 제조용 횡형 확산로
JPS5817614A (ja) 気相成長膜形成装置
JPH06196428A (ja) 半導体基板の処理装置
JPS6218039A (ja) 半導体ウエフアの酸化装置
WO2024072485A1 (en) Dog bone exhaust slit tunnel for processing chambers
JP2004228330A (ja) 被処理体の酸化方法及び酸化装置
JPH08316156A (ja) 半導体装置の製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee