KR0179101B1 - 피.엘.티. 박막 제조방법 - Google Patents

피.엘.티. 박막 제조방법 Download PDF

Info

Publication number
KR0179101B1
KR0179101B1 KR1019950004501A KR19950004501A KR0179101B1 KR 0179101 B1 KR0179101 B1 KR 0179101B1 KR 1019950004501 A KR1019950004501 A KR 1019950004501A KR 19950004501 A KR19950004501 A KR 19950004501A KR 0179101 B1 KR0179101 B1 KR 0179101B1
Authority
KR
South Korea
Prior art keywords
thin film
gas
reaction chamber
plt
dpm
Prior art date
Application number
KR1019950004501A
Other languages
English (en)
Other versions
KR960036155A (ko
Inventor
이승석
김호기
김종철
최수한
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950004501A priority Critical patent/KR0179101B1/ko
Priority to TW084114027A priority patent/TW359045B/zh
Priority to JP7355047A priority patent/JP2778941B2/ja
Priority to DE19549129A priority patent/DE19549129C2/de
Priority to CN95119481A priority patent/CN1060224C/zh
Priority to GB9526698A priority patent/GB2298736A/en
Publication of KR960036155A publication Critical patent/KR960036155A/ko
Application granted granted Critical
Publication of KR0179101B1 publication Critical patent/KR0179101B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 전기적 특성과 물리적 특성이 우수한 PLT 박막을 제조하기 위한 방법에 관한 것으로, 실리콘산화막과 (111) 배향성 금속박막이 형성된 웨이퍼를 반응챔버에 장입시키고 상기 반응챔버를 고진공으로 유지하는 동시에 상기 반응챔버를 증착가능한 온도로 세팅시킨 다음, 소오스 운반가스를 일정량 유입시키고 희석가스와 산화가스를 일정량 유입시키며 박막을 증착함으로써 전기적특성과 물리적 특성이 우수한 (100) 배향성 PLT 박막을 형성하여 반도체소자의 특성 향상 및 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

피.엘.티. 박막 제조방법
제1도는 본 발명의 PLT 박막제조에 사용되는 박막 증착장비의 개략도.
제2도는 본 발명에 따른 PLT 박막 증착에 대한 공정의 재현성을 나타낸 그래프.
제3도 및 제4도는 본 발명에 따른 PLT 박막에 대한 측정패턴을 도시한 그래프도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반응챔버 12 : 가스분사기
13 : 웨이퍼 14 : 믹싱챔버
15 : 써머커플 16 : 압력게이지
17 : 게이트밸브 18 : 문턱밸브
19 : 로터리펌프 20 : 하프게이트밸브
21 : MFC 23 : 증발기
본 발명은 피.엘.티.(PLT:(Pb,La)TiO3, 이하에서 PLT라 함) 박막 제조방법에 관한 것으로, 특히 핫월(Hot wall)방식의 저압화학기상증착(LPCVD:Low Pressure Chemical Vapor Deposition, 이하에서 LPCVD라 함) 방법을 이용한 증착공정으로 양호한 특성을 갖는 에이(A)축 배향성, 즉 방향지수가 (100)인 PLT 박막을 형성함으로써 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.
일반적으로, PLT 박막의 제조를 위해서는 MgO 또는 사파이어 등의 단결정을 기판으로 사용하고 그 기판상에 스퍼터링(sputtering)방법이나 졸-겔(sol-gel)방법을 사용하여 방향지수 (001)인 PLT 박막을 형성하는 방법이 널리 사용되어 왔다. 이러한 PLT 박막 제조방법에 관한 기술은 특허공보 J04199745 A 07/20/1992(Matsushita Elec.), J05009738 A 01/19/1993(Mitsubishi Elec.) 및 WO9318202 A1 09/16/1993(Shap K K, Ceramic Inc., Univ. Virginia Polytech)에 개시되어 있다.
그러나, 상기 졸-겔방법에 의하여 증착된 PLT 박막은 결정화 과정에서 균열이 발생할 확률이 클 뿐 아니라 박막의 우수한 전기적 특성을 기대하기 어렵고 양산성이 떨어지는 문제점이 있었다. 그리고, 상기 스퍼터링방법으로 증착된 PLT 박막은 박막의 전기적인 특성은 개선되지만 단차 피복성 등의 물리적 특성이 저하되는 문제점이 있었다.
또한, 종래의 기판으로 사용된 Mgo나 사파이어 등의 단결정은 단가가 비싸며 소자적용시 소자내에 단결정 형성이 어려워 실용성이 떨어지는 문제점이 있었다.
상기와 같은 현상으로 인하여, 반도체 소자의 특성향상 및 고집적화가 어려워지는 문제점이 있었다.
따라서, 본 발명은 종래기술의 문제점을 해소하기 위하여, 방향지수 (111)인 금속박막 상부에 방향지수 (100)인 PLT 박막을 형성함으로써 전기적 특성과 물리적 특성이 우수한 PLT 박막 제조방법을 제공하는데 그 목적이 있다.
상기 목적 달성을 위한 본 발명의 PLT 박막 제조방법의 특징은, 핫-월 방식을 이용한 반도체소자의 PLT 박막 제조방법에 있어서, 실리콘 산화막과 (111)배향성 금속박막이 형성된 웨이퍼를 형성한 후, 상기 웨이퍼를 반응챔버에 장입시키고 상기 반응챔버를 고진공으로 유지하는 동시에 상기 반응챔버를 증착가능한 온도로 세팅시킨 다음, 소오스 운반가스를 일정량 유입시키고 희석가스와 산화가스를 일정량 유입시키며 (100)배향성 PLT 박막을 증착하는데 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명의 PLT 박막제조에 사용되는 박막 증착장비를 도시한 도면이고, 제2도 내지 제4도는 본 발명에 따른 PLT 박막의 실험 결과치를 도시한 그래프이다.
PLT 박막을 형성하기 위해서는 먼저, (111) 배향성의 Pt 박막을 형성한 다음, 상기 Pt 박막 상부에 (100) 배향성의 PLT 박막을 형성한다.
상기 (111) 배향성의 Pt 박막은 다음과 같은 공정으로 형성한다.
먼저 제1도에 도시된 일반적인 DC 스퍼터링 장치를 이용하여 실리콘 기판 상부에 900∼1100Å 두께의 실리콘 산화막을 형성한다. 그리고, 표면 세척공정을 실시한다. 이때, 상기 세척공정은 과산화수소수 용액에서 1분, 순수한 물과의 혼합비가 100:1인 HF 용액에서 10초 그리고 탈이온수(deionized water)에서 3분간 실시된 것이다.
그 다음에, 상기 실리콘산화막 상부에 방향지수가 (111)인 배향성의 Pt 박막을 500∼4000Å 두께로 증착한 다음 스퍼터링 공정으로 Pt 박막을 형성한다. 이때 상기 Pt 박막의 증착조건은 다음과 같다. 반응챔버(reaction chamber)(11)내부의 압력 5×10-6Torr, 공정진행시 압력(working pressure) 8∼12mTorr, 바람직하게는 10mTorr, 전력 23∼27Watt 바람직하게는 25Watt, 기판의 온도 380∼420℃ 바람직하게는 400℃, 시간 10분.
그 다음에, 상기 Pt 박막이 증착된 웨이퍼(13)을 세척한다. 이때, 상기 세척공정은 알콜과 아세톤이 1:1로 혼합된 용액에서 1분, 순수한 물과의 혼합비가 100:1인 HF 용액에서 15초, 그리고 탈이온수에서 1분간 실시된 것이다.
그 다음에, 소오스 물질을 소오스 증발기(23)(source evaporator)에 장입하고 상기 증발기를 가열한다. 이때, 상기 소오스 물질은 Pb(dpm:dipivaloymethane)2, La(dpm)3, TTIP(Titanium-tetraisopropoxide) 및 O2등이 사용된다. 여기서 dpm은 dipivaloy-methane을 의미한다. 소오스 물질은 Pb(dpm)2대신 Pb(C2N5)4등과 같이 증기압이 큰 물질을 사용할 수도 있다. 그리고, 상기 소오스 물질의 장입은 상기 소오스 증발기(23)의 온도를 상온으로 유지시킨 상태에서 실시한다. 그 후에, 3분간 펌핑하여 각 소오스 증발기(23)의 압력이 100mTorr를 유지할 때 각 증발기의 온도를 분당 10℃씩 승온시키며 세팅시킨다. 이때, 상기 소오스 물질로 Pb(dpm)2를 사용하는 경우는 상기 소오스 증발기(23)를 130∼180℃의 온도범위로 유지하고, 상기 소오스 물질로 La(dpm)3를 사용하는 경우는 상기 소오스 증발기(23)를 150∼250℃의 온도범위로 유지하고, 상기 소오스 물질로 TTIP를 사용하는 경우는 상기 소오스 증발기(23)를 20∼90℃의 온도범위로 유지한다.
그 다음에, 가스라인과 반응챔버(11)를 가열한다. 이때, 상기 가스라인과 반응챔버(11)는 상기 각 소오스 증발기(23)의 최고 온도보다 20℃ 높은 온도로 유지한다.
그 다음에, 로터리 펌프(19)를 가동한다. 여기서, 상기 로터리 펌프(19)는 상기 반응챔버(11)의 진공을 유지하기 위한 기계장치이다.
그 다음에, 게이트밸브(17)를 열고 아르곤가스나 질소가스를 유입시키는 동시에 상기 가스라인과 반응챔버(11)를 30∼60분 동안 퍼지(purge)시킨다.
그 다음에, 상압으로 상기 반응챔버(11)를 빽필(back fill)시키고 웨이퍼(13)를 장입한다. 여기서, 빽필이란 진공 또는 저압상태의 반응챔버(11)에 불활성가스를 넣어주어 대기압의 상태로 만들어주는 공정을 말한다. 이때, 상기 웨이퍼(13)는 상기 반응챔버(11)의 균일한 온도영역 내에 위치시키며, 박막두께 및 조성의 균일도 확보를 위하여 90 내지 0도의 각도로 기울여 설치한다.
그 다음에, 하프 게이트 밸브(half gate valve, 이하에서 HGV라 함)(20)를 열어 상기 반응챔버(11)를 500mTorr로 유지하고 상기 HGV(20)를 닫는다. 그리고, 게이트 밸브(17)를 열어 상기 반응챔버(11)를 50mTorr 이하의 진공상태로 유지한 다음, 아르곤가스를 일정량 주입시키면서 상기 반응챔버(11)의 온도를 세팅(setting)시킨다. 이때, 상기 아르곤가스 대신에 질소가스가 사용될 수 있다. 그리고, 상기 아르곤 가스는 균일한 두께와 조성을 갖는 박막을 형성하기 위하여 가스 분사기(gas injector)(12)를 이용하여 반응챔버(11) 내부에 주입된다. 그리고, 상기 반응챔버(11)의 온도를 상기 웨이퍼(13)에 박막을 증착시킬 수 있는 온도범위, 400 내지 700℃로 유지한다. 이때, 가스 분사기(12)가 위치한 부분은 상기 반응챔버(11)와는 별도로 온도를 조절하되, 상기 소오스 물질의 분해에 이은 산화반응을 억제시키기 위하여 200 내지 300℃로 유지한다. 여기서, 상기 가스 분사기(12)는 별도의 발열장치를 이용하여 온도를 조절한다.
그 다음에, 상기 아르곤 가스를 잠그고 상기 소오스 증발기(23)에 연결된 밸브를 열면서 운반가스(carrier gas)를 일정량 유입시킨다. 이때, 상기 운반가스는 상기 아르곤 가스처럼 가스 분사기(12)를 이용하여 주입한다. 그리고, 상기 운반가스로는 아르곤 가스 또는 질소 가스가 사용된다. 그리고, 상기 운반가스의 유량은 1 내지 300sccm의 범위가 사용된다.
여기서, 상기 소오스 물질이 분해된 소오스 베이퍼(source vapor)가 포함된 운반가스를 믹싱챔버(gas mixing chamber)(14)에 통과시킨 후에 상기 반응챔버(11)로 유입시킨다. 이는 각 소오스 베이퍼를 균일하게 혼합시키기 위한 것이다.
그 다음에, 희석가스와 산화가스를 상기 가스분사기(12)를 이용하여 주입시키는 동시에 박막의 증착을 시작한다. 이때, 상기 희석가스는 아르곤가스나 질소가스가 사용되고, 상기 산화가스는 산소가스 또는 오존가스가 사용된다. 여기서, 상기 희석가스와 산화가스는 0 내지 10slpm 만큼 사용된다. 그리고, 상기 증착공정시 압력은 100mTorr 내지 760Torr 범위이며 증착공정시 압력은 문턱밸브(threshold valve)를 이용하여 조절한다.
그 다음에, 원하는 시간 경과후에 모든 밸브를 닫아 모든 가스의 유입을 중단한다. 그리고, 상압으로 상기 반응챔버(11)를 빽필시키고 상기 웨이퍼(13)를 꺼내어 공정을 완료한다.
상기한 공정으로 두께 및 조성의 균일도가 확보된 PLT 박막을 형성하였다. 이때, 상기 PLT 박막은 1000 내지 1800Å의 두께로 형성된다.
제2도는 상기 제1도의 증착장비를 이용하여 다음과 같은 공정조건으로 다섯번 반복 실험하여 증착된 PLT 박막의 결과치를 도시한 그래프도로서, (100) 배향성 PLT 박막 증착에 대한 공정 재현성을 도시한 것이다. 제2도의 PLT 박막증착 공정조건에서 소오스 물질로 사용되는 Pb(dpm)3, La(dpm)3및 Ti[OCH(CH3)2]4를 각각 155, 195 및 45℃ 온도로 유지하고, 상기 소오스물질에 대한 운반가스의 유량은 각각 26, 50 및 100 sccm으로 한다. 그리고, 산화가스 유량은 400 sccm, 희석아르곤가스 유량은 300sccm, 증착온도는 500℃, 증착압력은 100mTorr, 증착시간은 60분으로 실시한 것이다.
이때, 상기 PLT 박막은 500℃, 1000mTorr에서 증착하고 650℃, 산소가스분위기에서 10분간 열처리한다. 상기 열처리시 시편은 상온에서 장입하고 300℃에서 650℃까지는 분당 10℃씩 승온시키며 상기 승온시부터 1slpm 흘려준다. 그리고, 상기 열처리후 냉각시에는 분당 10℃씩 냉각한 것이다.
상기한 제2도에서와 같이 같은 공정조건으로 형성된 PLT 박막의 조성과 시간에 따른 증착두께가 거의 같음을 알 수 있다.
제3도는 1000Å 두께로 증착된 PLT 박막의 엑스.알.디(XRD:X-Ray Diffraction, 이하에서 XRD라함) 패턴을 도시한 것이다. 이때, 상기 XRD는 다음의 식을 만족할때 발생된다.
nλ=2dsinθ
단, 상기 n:회절상수, λ:X-ray 파장길이, d:거리, θ:브래그 회절각을 나타낸다.
여기서, 상기 PLT 박막은 500℃에서 증착후 650℃ 산소분위기에서 10분간 열처리한 것이다. 이때, 상기 PLT 박막의 PLT 조성은 Pb가 46%, La가 3% 그리고 Ti가 51%으로 형성된 것이다.
제4도는 1800Å 두께로 증착된 PLT 박막의 XRD 패턴을 도시한 것이다. 여기서, 상기 PLT 박막은 500℃에서 증착후 650℃ 산소분위기에서 10분간 열처리한 것이다. 이때, 상기 PLT 박막의 PLT 조성은 Pb가 41%, La가 6% 그리고 Ti가 53%으로 형성된 것이다.
상기 제3도와 제4도에서 보는 바와같이 증착되는 (100) 배향성 PLT 박막은 두께에 관계없이 XRD 패턴을 일정하게 나타나는 것을 알 수 있다.
본 발명의 다른 실시예로는 La(dpm)3를 배제시킨 (100) 배향성 PbTiO3박막을 제조하는 것과, Zr(dpm)4또는 Zr(OC4H9)4등을 소오스 물질로 사용하여 (100) 배향성 (Pb,La)(Zr,Ti)O3, 즉 PLZT 박막을 형성하는 것이 있다. 이때, 상기 본 발명의 다른 실시예에 따른 박막은 본 발명의 실시예에 따른 공정으로 형성할 수 있다.
이상에서 설명한 바와같이 본 발명에 따른 PLT 제조방법은, 핫-월 방식의 LPCVD 방법으로 전기적특성 및 물리적특성이 우수한 (100) 배향성 PLT 박막을 형성함으로써 반도체소자의 특성향상 및 고집적화를 가능하게 하는 잇점이 있다.
본 발명의 PLT 박막은 DRAM의 전하축적용 유전체 박막, 비휘발성 RAM(Ferroelectric RAM)의 전하축적용 유전체 박막, 적외선 감지용 박막(IR sensor), 광메모리, 광 스위치, 광 모듈레이터 및 표시소자용 박막에 주로 사용되며, DRAM에 적용하면 유효 전하 저장 밀도를 높일 수 있으며, FRAM(Ferroelectric RAM)에 적용하면 동작전압을 낮출 수 있으며 피로 특성이 개선되어 소자의 신뢰도를 향상시킬 수 있고, IR 센서에 적용하면 초전특성을 향상시켜 소자의 센서티비티(sensitivity)를 향상시킬 수 있는 효과를 얻을 수 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (23)

  1. 핫-월 방식을 이용한 반도체소자의 PLT 박막 제조방법에 있어서, 반도체기판 상부에 실리콘산화막을 일정두께 형성하는 공정과, 상기 실리콘산화막 상부에 (111) 배향성 금속박막을 형성하는 공정과, 상기 (111) 배향성 금속박막 상부에 (100) 배향성 PLT 박막을 형성하는 공정을 포함하는 것을 특징으로 하는 PLT 박막 제조방법.
  2. 제1항에 있어서, 상기 실리콘산화막은 900 내지 1100Å 두께로 형성되는 것을 특징으로 하는 PLT 박막 제조방법.
  3. 제1항에 있어서, 상기 (111) 배향성 금속박막은 Pt로 형성되는 것을 특징으로 하는 PLT 박막 제조방법.
  4. 제1항에 있어서, 상기 (111) 배향성 금속박막은 500 내지 4000Å 두께로 형성되는 것을 특징으로 하는 PLT 박막 제조방법.
  5. 제1항에 있어서, 상기 (111) 배향성 금속박막은 반응챔버 내부압력 5×10-6Torr, 공정진행시 압력 8 내지 12mTorr, 전력 23 내지 27와트(Watt), 기판온도 380 내지 420℃의 증착조건하에서 10분간 유지한 다음, 스퍼터링공정으로 증착되는 것을 특징으로 하는 PLT 박막 제조방법.
  6. 제1항에 있어서, 상기 (100) 배향성 PLT 박막은 반응챔버에 상기 배향성 금속박막이 형성된 웨이퍼를 장입시키는 공정과, 상기 반응챔버를 고진공으로 유지하는 동시에 상기 반응챔버의 온도를 세팅시키는 공정과, 상기 반응챔버에 가스 분사기(gas injector)를 사용하여 소오스물질 운반가스를 일정량 유입시키는 공정과, 상기 반응챔버에 희석가스와 산화가스를 일정량 유입시키며 박막을 증착시키는 공정으로 형성되는 것을 특징으로 하는 PLT 박막 제조방법.
  7. 제6항에 있어서, 상기 소오스 물질은 증기압이 큰 물질인 Pb(C2N5)4이 사용되는 것을 특징으로 하는 PLT 박막 제조방법.
  8. 제6항에 있어서, 상기 소오스물질은 Pb(dpm)3, La(dpm)3, TTIP 및 산소가스가 사용되는 것을 특징으로 하는 PLT 박막 제조방법.
  9. 제6항에 있어서, 상기 소오스물질은 La(dpm)3, TTIP 및 산소가스가 사용되는 것을 특징으로 하는 PLT 박막 제조방법.
  10. 제6항에 있어서, 상기 소오스물질은 Pb(dpm)2, La(dpm)3, Zr(dpm)4, TTIP, Zr-부트옥사이드 및 산소가스가 사용되는 것을 특징으로 하는 PLT 박막 제조방법.
  11. 제8항에 있어서, 상기 소오스물질중 Pb(dpm)2는 130 내지 180℃, La(dpm)3은 150 내지 250℃, TTIP는 20 내지 90℃의 온도로 유지되는 것을 특징으로 하는 PLT 박막 제조방법.
  12. 제6항에 있어서, 상기 소스 물질이 수용되는 증발기와 반응챔버를 연결하는 가스 유도관은 각 증발기의 최고온도보다 20℃ 높게 온도조절되는 것을 특징으로 하는 PLT 제조방법.
  13. 제6항에 있어서, 상기 웨이퍼는 상기 반응챔버의 균일한 온도영역 내에 위치시키며 증착되는 박막의 두께 및 조성의 균일도 확보를 위하여 90 내지 0도로 기울여 설치되는 것을 특징으로 하는 PLT 박막 제조방법.
  14. 제6항에 있어서, 상기 고진공은 10∼50mTorr인 것을 특징으로 하는 PLT 박막 제조방법.
  15. 제6항에 있어서, 상기 반응챔버내의 온도는 400 내지 700℃로 세팅되는 것을 특징으로 하는 PLT 박막 제조방법.
  16. 제6항에 있어서, 상기 운반가스는 아르곤이나 질소가스가 사용되는 것을 특징으로 하는 PLT 박막 제조방법.
  17. 제16항에 있어서, 상기 운반가스 유량은 소오스물질에 따라 1 내지 300sccm 정도인 것을 특징으로 하는 PLT 박막 제조방법.
  18. 제6항에 있어서, 상기 가스분사기는 상기 소오스물질의 산화반응을 억제시키기
    위하여 200 내지 300℃로 유지되는 것을 특징으로 하는 PLT 박막 제조방법.
  19. 제6항에 있어서, 상기 희석가스는 아르곤가스나 질소가스가 사용되는 것을 특징으로 하는 PLT 박막 제조방법.
  20. 제19항에 있어서, 상기 희석가스의 유량범위는 0 내지 10slpm인 것을 특징으로 하는 PLT 박막 제조방법.
  21. 제6항에 있어서, 상기 산화가스는 산소가스나 오존가스가 사용되는 것을 특징으로 하는 PLT 박막 제조방법.
  22. 제21항에 있어서, 상기 산화가스의 유량범위는 0 내지 10slpm인 것을 특징으로 하는 PLT 박막 제조방법.
  23. 제1항에 있어서, 상기 PLT 박막은 1000 내지 1800Å 두께로 증착되는 것을 특징으로 하는 PLT 박막 제조방법.
KR1019950004501A 1995-03-06 1995-03-06 피.엘.티. 박막 제조방법 KR0179101B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950004501A KR0179101B1 (ko) 1995-03-06 1995-03-06 피.엘.티. 박막 제조방법
TW084114027A TW359045B (en) 1995-03-06 1995-12-28 Method for forming PLT thin film
JP7355047A JP2778941B2 (ja) 1995-03-06 1995-12-28 Ｐ．ｌ．ｔ．薄膜製造方法
DE19549129A DE19549129C2 (de) 1995-03-06 1995-12-29 Verfahren zur Ausbildung einer (100)-orientierten PLT Dünnschicht
CN95119481A CN1060224C (zh) 1995-03-06 1995-12-29 钛酸镧铅薄膜的形成方法
GB9526698A GB2298736A (en) 1995-03-06 1995-12-29 Method for forming plt and plzt thin films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004501A KR0179101B1 (ko) 1995-03-06 1995-03-06 피.엘.티. 박막 제조방법

Publications (2)

Publication Number Publication Date
KR960036155A KR960036155A (ko) 1996-10-28
KR0179101B1 true KR0179101B1 (ko) 1999-03-20

Family

ID=19409259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004501A KR0179101B1 (ko) 1995-03-06 1995-03-06 피.엘.티. 박막 제조방법

Country Status (6)

Country Link
JP (1) JP2778941B2 (ko)
KR (1) KR0179101B1 (ko)
CN (1) CN1060224C (ko)
DE (1) DE19549129C2 (ko)
GB (1) GB2298736A (ko)
TW (1) TW359045B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015375B1 (ko) * 1994-06-08 1996-11-11 현대전자산업 주식회사 강유전체 박막 제조장치 및 그를 사용한 강유전체 박막 제조방법
DE19733053A1 (de) * 1997-07-31 1999-02-04 Leybold Ag Transparentes Substrat
JPH11288893A (ja) 1998-04-03 1999-10-19 Nec Corp 半導体製造装置及び半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910005405Y1 (ko) * 1988-08-13 1991-07-25 다나신 덴기 가부시끼가이샤 디스크형 기록매체 로오딩 장치
JP2718414B2 (ja) * 1989-03-30 1998-02-25 マツダ株式会社 チタン酸鉛薄膜の製造方法
JPH04199745A (ja) * 1990-11-29 1992-07-20 Matsushita Electric Ind Co Ltd メモリ素子
JPH059738A (ja) * 1991-06-27 1993-01-19 Mitsubishi Electric Corp 強誘電性セラミツクス薄膜の製造方法
US5431958A (en) * 1992-03-09 1995-07-11 Sharp Kabushiki Kaisha Metalorganic chemical vapor deposition of ferroelectric thin films

Also Published As

Publication number Publication date
CN1133349A (zh) 1996-10-16
GB9526698D0 (en) 1996-02-28
TW359045B (en) 1999-05-21
KR960036155A (ko) 1996-10-28
JPH08283098A (ja) 1996-10-29
DE19549129A1 (de) 1996-09-12
CN1060224C (zh) 2001-01-03
JP2778941B2 (ja) 1998-07-23
GB2298736A (en) 1996-09-11
DE19549129C2 (de) 2001-10-31

Similar Documents

Publication Publication Date Title
US5431958A (en) Metalorganic chemical vapor deposition of ferroelectric thin films
US5527567A (en) Metalorganic chemical vapor deposition of layered structure oxides
US6576053B1 (en) Method of forming thin film using atomic layer deposition method
US5478610A (en) Metalorganic chemical vapor deposition of layered structure oxides
US5138520A (en) Methods and apparatus for material deposition
Ritala et al. Perfectly conformal TiN and Al2O3 films deposited by atomic layer deposition
US6124158A (en) Method of reducing carbon contamination of a thin dielectric film by using gaseous organic precursors, inert gas, and ozone to react with carbon contaminants
JP4700181B2 (ja) 原子層蒸着法を用いた薄膜形成方法
Peng et al. Metalorganic chemical vapor deposition of ferroelectric Pb (Zr, Ti) O3 thin films
KR0179101B1 (ko) 피.엘.티. 박막 제조방법
Harjuoja et al. Crystallization of bismuth titanate and bismuth silicate grown as thin films by atomic layer deposition
JP2001220676A (ja) 強誘電体材料薄膜の成膜方法とその用途
JP3586870B2 (ja) 配向性薄膜形成基板およびその作製方法
US6444265B1 (en) Method for producing a titanium monophosphide layer and its use
KR100445625B1 (ko) 비스무트화합물의제조방법및비스무트화합물의유전체물질
Wang et al. Effect of the Pb/Ti Source Ratio on the Crystallization of PbTiO3 Thin Films Grown by Metalorganic Chemical Vapor Deposition at Low Temperature of 400oC
Li et al. Microstructure and properties of PbZr1-xTixO3 thin films made by one and two step metalorganic chemical vapor deposition
KR100392299B1 (ko) 납 게르마늄화물(ｐｇｏ) 박막의 금속 유기재 화학증착(ｍｏｃｖｄ) 및 어닐링 방법, 및 그에 사용되는 장치
KR100229358B1 (ko) Sbt 강유전체 박막의 제조방법
Shiosaki et al. Large-area growth of Pb (Zr, Ti) O3 thin films by MOCVD
JP4212013B2 (ja) 誘電体膜の作製方法
AU636818B2 (en) Methods and apparatus for material deposition
JP2881929B2 (ja) アルミナ膜の製造方法
KR100319462B1 (ko) 반도체 기억소자구조 및 그 제조방법
Li et al. Novel MOCVD processes for nanoscale dielectric and ferroelectric thin films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee