KR19990042670A - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR19990042670A
KR19990042670A KR1019970063559A KR19970063559A KR19990042670A KR 19990042670 A KR19990042670 A KR 19990042670A KR 1019970063559 A KR1019970063559 A KR 1019970063559A KR 19970063559 A KR19970063559 A KR 19970063559A KR 19990042670 A KR19990042670 A KR 19990042670A
Authority
KR
South Korea
Prior art keywords
line
mask
photoresist
space
metal layer
Prior art date
Application number
KR1019970063559A
Other languages
English (en)
Other versions
KR100288150B1 (ko
Inventor
배성준
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970063559A priority Critical patent/KR100288150B1/ko
Priority to US09/200,200 priority patent/US6410211B1/en
Publication of KR19990042670A publication Critical patent/KR19990042670A/ko
Application granted granted Critical
Publication of KR100288150B1 publication Critical patent/KR100288150B1/ko
Priority to US10/141,952 priority patent/US20020127493A1/en
Priority to US11/075,948 priority patent/US7083900B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치의 제조방법을 제공한다. 더 상세하게는 액정표시장치의 크로스오버층에서 양호한 스텝커버리지를 구현하기 위한 것이다.
그 액정표시장치의 제조방법은, 기판위에 제1금속층을 형성하는 단계; 상기 제1금속층 위에 포토레지스트 도포단계; 소정의 패턴형태를 가지며, 그 경계면의 일부가 노광기의 해상도보다 작은 라인 앤드 스페이스 부분을 지니는 마스크를 사용하여 상기 포토레지스트를 노광 및 현상하는 단계; 상기 포토레지스트를 포함하는 제1금속층을 소정의 패턴으로 식각하는 단계; 그리고 상기 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 한다. 상기 마스크의 라인 앤드 스페이스패턴은 마스크의 주 경계면으로부터 돌출된 복수개의 라인부분과 라인과 라인 사이의 스페이스부분을 포함하여 구성되는 빗살형태를 특징으로 한다. 이때, 상기 라인 앤드 스페이스에 라인은 1㎛ 간격으로 형성되며, 스페이스는 0.5㎛ 간격으로 형성되는 것을 특징으로 한다.
이에 따라, 액정표시장치의 단차부에 의한 단선과 클랙발생을 방지하는 등의 효과가 있다.

Description

액정표시장치의 제조방법
본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 액정표시장치의 배선을 기판상에 형성하기 위하여 금속배선을 증착하여 에칭하는 과정에 있어서, 상기 금속배선의 스텝커버리지를 개선하기 위한 액정표시장치의 제조방법에 관한 것이다.
일반적으로 액정표시장치는 도면에 도시되지는 않았지만, 상판과 하판 그리고, 상기 두 기판 사이에 채워져 있는 액정 등으로 구성되어 있다. 이때 상기 두 기판(상판, 하판)은 소정의 간격을 두고 서로 대향하여 부착되고, 그 사이에는 액정 물질이 채워진다. 상기 두 기판의 각 외면에는 가시광선을 선편광 시켜주는 편광판이 각각 부착되어 있다. 즉, 상기 상판의 한쪽 면에 편광판이 부착되어 있고, 편광판이 부착되지 않은 반대 면은 칼라필터와 공통전극을 포함하여 구성된다. 또한 상기 하판의 한쪽 면에 편광판이 부착되어 있고, 편광판이 부착되지 않은 반대 면은 도 1에 도시된 바와 같이 다수의 게이트버스라인(10)과 게이트버스라인 패드부(10a), 다수의 데이터버스라인(20)과 데이터버스라인 패드부(20a), TFT 스위칭소자(c) 그리고, 화소전극(30)등을 포함하여 구성된다.
상술한 상기 액정표시장치 하판의 구조를 도 2에 도시된 개략도와 도 3a에 도시된 단면도를 참조하여 설명하면 다음과 같다.
다수의 게이트버스라인(10)은 서로 평행한 구조를 이루며, 다수의 데이터버스라인(20)은 상기 다수의 게이트버스라인(10)과 서로 직교한다. 그리고 상기 게이트버스라인(10)과 데이터버스라인(20)이 서로 직교하여 이루는 소정의 공간에는, 상기 게이트버스라인(10)에서 분기되는 게이트전극(11)과 상기 데이터버스라인(20)에서 분기되는 소스전극(21)과 드레인전극(22)으로 이루어지는 TFT 스위칭소자('박막트랜지스터'라고도 함)가 형성되며, 화소전극(30)은 스위칭소자의 출력단자인 드레인전극(22)과 접속되는 구조로 이루어진다.
상술한 액정표시장치 하판의 제조공정을 설명하면 다음과 같다.
투명기판(1) 위에 알루미늄(Al) 또는 알루미늄(Al)계 합금인 Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu 등을 증착하여 제1금속층을 형성한다. 상기 제1금속층을 에천트를 이용하여 식각함으로써, 서로 평행한 다수의 게이트버스라인(10)과 게이트버스라인 패드부(10a) 그리고 상기 게이트버스라인(10)에서 분기하는 게이트전극(11)을 형성한다. 상기 다수의 게이트버스라인(10)과 게이트전극(11), 게이트버스라인 패드부(10a)를 포함하는 액정표시장치 기판 위에, 후속공정에서 증착하게 될 다결정 실리콘(a-Si)과 계면특성이 좋고, 상기 게이트전극(11)과 밀착성이 좋으며 절연 내압이 높은 SiNx, SiOx 등을 이용하여 게이트절연막(12)을 형성한다. 상기 게이트전극(11) 상단의 게이트절연막(12) 위에 다결정 실리콘(a-Si)등을 증착하여 i형 반도체층을 형성한다. 상기 i형 반도체층 위에 오믹접촉을 위한 오믹접촉층(N+형 반도체)을 형성한다. 상기 i형 반도체층과 오믹접촉층을 동시에 에천트를 이용하여 식각함으로써, 순수반도체층(15)과 불순물반도체층(16 : '오믹접촉층' 이라고도 함)을 형성한다. 상술한 기판의 전면에 알루미늄(Al) 또는 알루미늄(Al)계 합금인 Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu 등을 증착하여 제2금속층을 형성한다. 상기 제2금속층을 에천트를 이용하여 식각함으로써, 상술한 게이트버스라인(10)의 형성방향과 수직한 방향을 지닌 다수의 데이터버스라인(20)과 데이터버스라인 패드부(20a) 그리고 그 데이터버스라인(20)에서 분기되는 소스전극(21)이 형성되고, 상기 소스전극(21)과 대향하는 위치에 출려단자로써 기능으 수행하는 드레이전극(22)이 형성된다. 상술한 바와 같은 각 일련의 과정을 통해 게이트전극(11), 반도체층(15, 16), 소스전극(21) 드레인전극(22) 등으로 구성된 TFT구조의 스위칭소자가 형성된다 상술한 게이트버스라인(10), 데이터버스라인(20), 게이트버스라인 패드부(10a) 데이터버스라인 패드부(20a) 및 스위칭소자를 포함하는 액정표시장치 기판에 SiNx, SiOx, BCB(Benzocyclobutene)등을 이용하여 절연보호막(23)을 형성한다. 상기 절연보호막(23)의 하단에 존재하는 스위칭소자의 출력단자인 드레인전극(22)의 일부가 노출되도록 그 절연보호막(23)의 일부를 제거하여 콘택홀을 형성한다. 상기 콘택홀이 형성된 절연보호막(23)의 전면에 스퍼터링법 등을 이용하여 ITO(Indium Tin Oxide)막을 증착한다. 상기 ITO막을 소정의 패턴으로 에칭함으로서 화소전극(30)을 형성한다. 이때 상기 화소전극(30)은 상술한 콘택홀을 통해 스위칭소자의 출력단자인 드레인전극(22)과 접촉된다.
그러한 액정표시장치의 제조방법은 막형성공정과 마스크를 사용한 노광 및 현상공정 그리고, 에천트를 이용한 식각공정의 반복에 의해 이루어진다. 이러한 액정표시장치는 도 3a에 도시된 바와같이 적층된 구조로 이루어져, 게이트전극(11)과 소스전극(21)의 교차부 뿐만 아니라, 화소전극(30)과 드레인전극(22)의 연결부분 등, 여러 크로스 오버층 구조를 가진다.
일반적으로 상술한 바와 같은 적층구조에 있어서, 먼저 형성된 층의 단면형태는 그 위에 형성되는 층에 영향을 미치게 된다. 즉, 먼저 형성된 층이 역으로 테이퍼져 있거나, 숄더가 형성되어 있는 경우, 그 위에 형성되는 층은 불안정한 형태를 지니게 된다.
예를 들면, 도 3b에 도시된 바와 같이 드레인전극(22')을 이루는 금속층의 테이퍼 형태는 보호막의 형성공정에 의해 그 위에 형성되는 절연보호막(23')의 형태를 결정하게 되고, 그 다음에 형성되는 화소전극(30')에 영향을 미친다. 즉, 드레인전극(22')을 이루는 금속층이 역으로 테이퍼진 형태로 식각되는 경우, 그 다음의 보호막 형성공정은 매우 불안정하게 되어 절연보호막(23')에 숄더부(24)가 발생하거나 또는 클랙이 발생한다. 이러한 숄더부(24) 또는 클랙이 발생한 부분에서의 화소전극(30')은 그 두께가 매우 얇기 때문에 단선이 발생하거나 양호하게 연장되지 못하는 문제가 발생한다. 또한, 절연보호층막층에 클랙이 발생하는 경우에는, 절연보호막 위에 형성되는 화소전극의 식각공정을 이루기 위한 에천트가 상기 클랙부분으로 침투해 절연보호막 하단에 위치한 드레인전극을 단선시키는 문제가 발생한다.
따라서, 본 발명은 상기와 같은 문제점을 해소하기 위하여 발명된 것으로, 크로스오버층에서의 양호한 스텝커버리지를 구현하기 위한 것이다. 즉, 단차부에 의한 단선과 클랙발생을 방지하기 위한 액정표시장치의 제조방법을 제공하는데 본 발명의 목적이 있다.
도 1은 액정표시장치 하판의 회로도.
도 2는 액정표시장치의 TFT스위칭소자를 나타내는 개략도.
도 3a은 도 2의 AA 단면도.
도 3b는 도 2의 BB 단면도.
도 4는 본 발명의 일 실시예에 따른 라인 앤드 스페이스를 포함하는 마스크를 나타내는 개략도.
도 5는 본 발명의 일 실시예에 따른 금속층 위에 포토레지스트의 일부가 남아 있는 형태를 나타내는 모식도.
도 6a~ 도 6i는 본 발명의 일 실시예에 따른 액정표시장치의 제조공정을 나타내는 부분 단면도.
도 7은 본 발명의 일 실시예에 따른 도 2의 BB 단면도.
<도면의 주요부분에 대한 부호의 설명>
1, 1', 100, 100': 투명기판 10: 게이트버스라인
11, 110: 게이트전극 12, 120: 게이트절연막
15, 150: 순수반도체층 16, 160: 불순물반도체층
20: 데이터버스라인 21, 210: 소스전극
22, 22', 220, 220': 드레인전극 23, 23', 230, 230': 절연보호막
24: 숄더부 30, 30', 300, 300': 화소전극
510: 라인부 520: 스페이스부
110': 제1금속층 111, 112: 포토레지스트
150': i형 반도체 160': N+형 반도체
200: 제2금속층 231: 접촉홀
c: TFT 스위칭소자
이러한 목적을 달성하기 위해 본 발명에 따른 액정표시장치의 제조방법은, 기판위에 제1금속층을 형성하는 단계; 상기 제1금속층 위에 포토레지스트 도포단계; 소정의 패턴형태를 가지며, 그 경계면의 일부가 노광기의 해상도보다 작은 라인 앤드 스페이스 부분을 지니는 마스크를 사용하여 상기 포토레지스트를 노광 및 현상하는 단계; 상기 포토레지스트를 포함하는 제1금속층을 소정의 패턴으로 식각하는 단계; 그리고 상기 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 한다. 상기 마스크의 라인 앤드 스페이스패턴은 마스크의 주 경계면으로부터 돌출 또는 인입된 복수개의 라인부분과 라인과 라인 사이의 스페이스부분을 포함하여 구성되는 빗살형태를 특징으로 한다. 이때, 상기 라인 앤드 스페이스에 라인은 1㎛ 간격으로 형성되며, 스페이스는 0.5㎛ 간격으로 형성되는 것을 특징으로 한다. 또한, 상기 금속층의 식각은 건식 식각단계와 습식 식각단계중 어느 하나로 이루어지는 것을 특징으로 한다.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 6a~ 도 6i는 본 발명의 일 실시예에 따른 액정표시장치의 부분 단면도가 도시된다.
투명기판 위에 알루미늄(Al) 또는 알루미늄(Al)계 합금인 Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu 등을 증착하여 제1금속층(110')을 형성한다(도 6a). 도면에 도시되지는 않았지만, 상기 제1금속층(110') 위에 포토레지스트를 도포한다. 그리고, 소정의 패턴형태를 가지며, 그 경계면의 일부가 노광기의 해상도보다 작은 라인 앤드 스페이스 부분을 지니는 마스크를 사용하여, 상기 포토레지스트를 노광 및 현상한다. 통상적으로 노광에 사용되는 노광기는 3~4㎛(FX0510D:일본 니콘사 노광기의 해상도는 2.4㎛(독립)3㎛(L/S)의 해상도를 가고 있다. 그럼으로 이때, 상기 마스크의 라인 앤드 스페이스패턴은 도 4에 도시된 바와 같이 마스크의 주 경계면으로부터 밖쪽을 항해 돌출되어 1㎛ 간격으로 형성되는 복수개의 라인부분(510)과, 상기 라인과 라인 사이에서 0.5㎛ 간격을 지니는 스페이스부분(520)을 포함하여 구성되는 빗살형태를 지닌다.
상기 포토레지스트를 포함하는 제1금속층(110')을 소정의 패턴으로 식각하여 다수의 게이트버스라인과 게이트버스라인 패드부 그리고, 상기 게이트버스라인으로부터 분기하는 게이트전극(110)을 형성한다(도 6b). 상기 제1금속층(110')의 식각이 완료되면 그 제1금속층(110')위에 도포되어 있는 상기 포토레지스트(111)를 제거한다.
상기 게이트전극(110)을 포함하는 기판 위에, 후속 공정에서 증착하게 될 다결정 실리콘(a-Si)과 계면특성이 좋고, 상기 게이트전극(110)과 밀착성이 좋으며 절연 내압이 높은 SiNx, SiOx 등을 이용하여 게이트절연막(120)을 형성한다(도 6c).
상기 게이트절연막(120) 위에 다결정 실리콘(a-Si)등을 이용하여 i형 반도체(150')과 오믹접촉을 위한 N+ 반도체(160')을 증착한다(도 6d).
상기 i형 반도체(150')과 N+ 반도체(160')을 식각하여 순수반도체층(150)과 불순물반도체층(160)을 형성한다(도 6e).
상기 오믹접촉을 위한 N+ 반도체로 이루어진 불순물반도체층(160) 위에 제2금속을 증착한다(도 6f). 상기 제2금속층(200) 위에 포토레지스트를 도포한다. 그리고, 도면에 도시되지는 않았지만, 소정의 패턴형태를 가지며, 그 경계면의 일부가 노광기의 해상도보다 작도록 1m 라인부와 0.5m 스페이스부로 구성된 라인 앤드 스페이스를 지니는 마스크를 사용하여, 상기 포토레지스트를 노광 및 현상한다.
상술한 1m 라인부와 0.5m 스페이스부로 구성된 라인 앤드 스페이스를 지니는 마스크를 사용하여, 노광 및 현상된 포토레지스트(도 6f : 112)를 포함하는 제2금속층(200)을 소정의 패턴으로 식각함으로써, 다수의 데이터버스라인과 그 데이터버스라인으로부터 분기하는 소스전극(210)과 드레인전극(220)을 형성한다(도 6g).
상기 소스전극(210)과 드레인전극(220) 위에 절연보호막(230)을 형성한다(도 6h).
상기 절연보호막(230)의 하단에 위치하는 상기 드레인전극의 일부가 노출되도록 상기 절연보호막(230)의 일부를 제거하여 접촉홀(231)을 형성한 후, 상기 절연보호막(230) 위에 ITO막을 증착한다. 그리고 상기 ITO막을 식각하여 상기 접촉홀(231)을 통해 드레인전극(220)과 접속하는 화소전극(300)을 형성한다(도 6i).
이상에서 설명한 본 발명의 실시예에 따른 액정표시장치의 제조과정에 의하면, 도 5에 도시된 바와 같이, 제1금속층(110')위에 도포된 포토레지스트(111)의 경계면을 라인 앤드 스페이스 패턴의 마스크를 사용하여 노광하면, 노광기의 해상도보다 좁은 간격으로 된 마스크의 라인 앤드 스페이스 패턴에서의 스페이스 부분은 마스크가 덮혀지지 않은 부분에 비해 완전하게 노광되지 않아 포토레지스트가 완전히 제거되지 않고 어느 정도 얇게 남게 되고, 라인에서는 완전히 빛이 차단되지 않고 약간 노광되어 약간의 포토레지스트가 제거된다. 그로인해 상기 포토레지스트를 이용하여 제1금속층을 에칭하면, 포토레지스트가 완전히 제거된 부분에서는 금속과 에칭액이 완전히 접촉하여 에칭이 빠르게 진행되는데 비해, 포토레지스트가 남아 있는 부분에서는 에칭액이 포토레지스트를 침투하는 시간만큼 지연되고, 포토레지스트가 약간 제거된 부분에서는 완전히 남아 있는 곳 보다 그 만큼 빨라져 일정시간이 경과한 후에는 상기 제1금속층의 식각이 스텝형상이 아닌 굴곡부형상으로 된다. 이러한 제1금속층 위에 절연층을 형성하면, 제1금속층의 굴곡부 위의 절연층 부분은 완만한 경사를 갖게 된다. 따라서 절연층 위에 형성되는 제2금속층을 절연층의 경사부분을 따라 완만한 경사를 지니도록 증착된다.
따라서, 도 7에 도시된 바와 같이 액정표시장치는 크로스오버층에서의 양호한 스텝커버리지 구현이 가능하게 되며, 그로인해 단차부에 의한 단선과 클랙발생을 방지하는 등의 효과가 있다.
이상에서 첨부된 도면을 참조하여 본 발명을 일 실시예에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한된 것은 아니고, 당업자의 통상적인 지식의 범위 내에서 그 변형이나 개량이 가능하다.

Claims (16)

  1. 기판위에 제1금속층을 형성하는 단계;
    상기 제1금속층 위에 포토레지스트 도포단계;
    소정의 패턴형태를 가지며, 그 경계면의 일부가 노광기의 해상도보다 작은 라인 앤드 스페이스 부분을 지니는 마스크를 사용하여 상기 포토레지스트를 노광 및 현상하는 단계;
    상기 포토레지스트를 포함하는 제1금속층을 소정의 패턴으로 식각하는 단계; 그리고
    상기 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  2. 제1항에 있어서, 상기 마스크의 라인 앤드 스페이스패턴은 마스크의 주 경계면으로부터 밖으 향해 돌출된 복수개의 라인부분과 라인과 라인 사이의 스페이스부분을 포함하여 구성되는 빗살형태를 특징으로 하는 액정표시장치 제조방법.
  3. 제2항에 있어서 상기 마스크의 라인 앤드 스페이스에 라인은 1㎛ 간격으로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  4. 제2항에 있어서, 상기 마스크의 라인 앤드 스페이스에 스페이스는 0.5㎛ 간격으로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  5. 제1항에 있어서, 상기 라인 앤드 스페이스패턴은 상기 마스크의 주 경계면의 안쪽에 형성되는 빗살형태를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  6. 제5항에 있어서, 상기 마스크의 라인 앤드 스페이스에 스페이스는 1㎛ 간격으로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  7. 제5항에 있어서, 상기 마스크의 라인 앤드 스페이스에 스페이스는 0.5㎛ 간격으로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  8. 제1항에 있어서, 상기 제1금속층의 식각은 건식 식각단계와 습식 식각단계중 어느 하나로 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
  9. 투명기판 위에 증착되는 제1금속층 형성단계;
    상기 제1금속층 위에 형성되는 포토레지스트 형성단계;
    상기 포토레지스트 상단에 소정의 패턴형태를 가지며, 그 경계면의 일부가 노광기의 해상도보다 작은 라인 앤드 스페이스 부분을 지니는 마스크를 사용하여 노광 및 현상하는 단계;
    상기 포토레지스트를 포함하는 제1금속층을 소정의 패턴으로 식각함으로써 이루어지는 게이트전극 형성 단계;
    상기 포토레지스트를 제거하는 단계;
    상기 게이트전극 위의 게이트절연막 형성단계;
    상기 게이트절연막 위에 i형 반도체와 N+ 반도체를 이용한 순수반도체와 불순물 반도체 형성단계;
    상기 불순물 반도체 위에 증착되는 제2금속층 형성단계;
    상기 제2금속층 위에 형성되는 포토레지스트 형성단계;
    상기 포토레지스트 상단에 소정의 패턴형태를 가지며, 그 경계면의 일부가 노광기의 해상도보다 작은 라인 앤드 스페이스 부분을 지니는 마스크를 사용하여 노광 및 현상하는 단계;
    상기 포토레지스트를 포함하는 제2금속층을 소정의 패턴으로 식각함으로써 이루어지는 소스전극 및 드레인전극 형성 단계;
    상기 소스 및 드레인전극 위의 절연보호막 형성단계;
    상기 절연보호막의 하단에 위치하는 상기 드레인전극의 일부가 노출되도록 사이 절연보호막을 제거하는 단계;
    상기 절연보호막의 위의 ITO막 형성단계; 그리고
    상기 ITO 막을 식각하여 화소전극 형성단계를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  10. 제9항에 있어서, 상기 마스크의 라인 앤드 스페이스패턴은 마스크의 주 경계면으로부터 밖으 향해 돌출된 복수개의 라인부분과 라인과 라인 사이의 스페이스부분을 포함하여 구성되는 빗살형태를 특징으로 하는 액정표시장치 제조방법.
  11. 제10항에 있어서, 상기 마스크의 라인 앤드 스페이스에 라인은 1㎛ 간격으로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  12. 제10항에 있어서, 상기 마스크의 라인 앤드 스페이스에 스페이스는 0.5㎛ 간격으로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  13. 제9항에 있어서, 상기 라인 앤드 스페이스패턴은 상기 마스크의 주 경계면의 안쪽에 형성되는 빗살형태를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  14. 제13항에 있어서, 상기 마스크의 라인 앤드 스페이스에 스페이스는 1㎛ 간격으로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  15. 제13항에 있어서, 상기 마스크의 라인 앤드 스페이스에 스페이스는 0.5㎛ 간격으로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  16. 제9항에 있어서, 상기 제1금속층의 식각은 건식 식각단계와 습식 식각단계중 어느 하나로 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
KR1019970063559A 1997-11-27 1997-11-27 액정표시장치의 제조방법 KR100288150B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970063559A KR100288150B1 (ko) 1997-11-27 1997-11-27 액정표시장치의 제조방법
US09/200,200 US6410211B1 (en) 1997-11-27 1998-11-25 Method for manufacturing a liquid crystal display device
US10/141,952 US20020127493A1 (en) 1997-11-27 2002-05-10 Method for manufacturing a liquid crystal display device
US11/075,948 US7083900B2 (en) 1997-11-27 2005-03-10 Method for manufacturing a liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970063559A KR100288150B1 (ko) 1997-11-27 1997-11-27 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR19990042670A true KR19990042670A (ko) 1999-06-15
KR100288150B1 KR100288150B1 (ko) 2001-05-02

Family

ID=19525789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063559A KR100288150B1 (ko) 1997-11-27 1997-11-27 액정표시장치의 제조방법

Country Status (2)

Country Link
US (2) US6410211B1 (ko)
KR (1) KR100288150B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623982B1 (ko) * 1999-07-16 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100695347B1 (ko) * 2000-10-30 2007-03-15 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100720085B1 (ko) * 1999-07-27 2007-05-18 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100729776B1 (ko) * 1999-08-12 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7083900B2 (en) * 1997-11-27 2006-08-01 Lg Electronics Inc. Method for manufacturing a liquid crystal display device
KR100333274B1 (ko) 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
GB0229226D0 (en) * 2002-12-14 2003-01-22 Koninkl Philips Electronics Nv Liquid crystal displays with post spacers, and their manufacture
EP1573385A1 (en) * 2002-12-14 2005-09-14 Koninklijke Philips Electronics N.V. Manufacture of shaped structures in lcd cells, and masks therefor
TWI222227B (en) * 2003-05-15 2004-10-11 Au Optronics Corp Method for forming LDD of semiconductor devices
KR102319094B1 (ko) * 2014-10-15 2021-11-01 삼성디스플레이 주식회사 마스크, 이의 제조 방법 및 이를 이용한 표시 패널의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
FR2590376A1 (fr) * 1985-11-21 1987-05-22 Dumant Jean Marc Procede de masquage et masque utilise
JPH01100518A (ja) * 1987-10-14 1989-04-18 Hitachi Ltd アクティブマトリクス基板の製造方法
JPH053164A (ja) * 1991-06-21 1993-01-08 Toshiba Corp 半導体装置の製造方法
JPH05343535A (ja) * 1992-06-04 1993-12-24 Nec Corp 微細配線の形成方法
JPH0728074A (ja) * 1993-07-09 1995-01-31 Sharp Corp 表示装置及びその製造方法
KR100229611B1 (ko) * 1996-06-12 1999-11-15 구자홍 액정표시장치의 제조방법
US5985766A (en) * 1997-02-27 1999-11-16 Micron Technology, Inc. Semiconductor processing methods of forming a contact opening
US7083900B2 (en) * 1997-11-27 2006-08-01 Lg Electronics Inc. Method for manufacturing a liquid crystal display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623982B1 (ko) * 1999-07-16 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100720085B1 (ko) * 1999-07-27 2007-05-18 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100729776B1 (ko) * 1999-08-12 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100695347B1 (ko) * 2000-10-30 2007-03-15 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20010041310A1 (en) 2001-11-15
US20020127493A1 (en) 2002-09-12
US6410211B1 (en) 2002-06-25
KR100288150B1 (ko) 2001-05-02

Similar Documents

Publication Publication Date Title
KR100223153B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR100870156B1 (ko) 액티브 매트릭스형 ｔｆｔ 어레이 기판 및 그 제조 방법
KR20080059889A (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP4166300B2 (ja) 液晶表示装置の製造方法
KR100288150B1 (ko) 액정표시장치의 제조방법
KR20000056867A (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100560398B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR19980038935A (ko) 액정표시장치의 제조방법 및 그 구조
GB2312073A (en) Method for manufacturing a liquid crystal display
KR100495793B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR100213966B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
KR19980037482A (ko) 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
KR19990033574A (ko) 액정표시장치의 기판의 제조방법
KR100271040B1 (ko) 액정표시장치의 배선구조 및 그 제조방법(the line structure of the lcd and the method of manufacturing the same)
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
KR19990040307A (ko) 몰리브데늄-텅스텐 합금을 이용한 액정표시장치와 그 제조방법
KR20010084330A (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR19990008583A (ko) 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100471393B1 (ko) 액정표시장치의제조방법
KR100737642B1 (ko) 프린지 필드 스위칭 액정표시장치 및 그 제조방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR940004238B1 (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E801 Decision on dismissal of amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 17

EXPY Expiration of term