KR19990036521A - 개별 반도체 장치 및 그 제조방법 - Google Patents

개별 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR19990036521A
KR19990036521A KR1019980020879A KR19980020879A KR19990036521A KR 19990036521 A KR19990036521 A KR 19990036521A KR 1019980020879 A KR1019980020879 A KR 1019980020879A KR 19980020879 A KR19980020879 A KR 19980020879A KR 19990036521 A KR19990036521 A KR 19990036521A
Authority
KR
South Korea
Prior art keywords
individual semiconductor
semiconductor device
resin
semiconductor elements
bond pad
Prior art date
Application number
KR1019980020879A
Other languages
English (en)
Other versions
KR100389230B1 (ko
Inventor
미노루 오오히라
켄지 오기야마
데루히사 후지하라
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990036521A publication Critical patent/KR19990036521A/ko
Application granted granted Critical
Publication of KR100389230B1 publication Critical patent/KR100389230B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 개별 반도체 장치, 특히 소(小)신호용 개별 반도체 장치에 관한 것으로, 실장면적이 작고 고주파특성이 우수하며 방열효율이 양호한 개별 반도체 소자 및 그 제조방법을 제공한다. 다이본드 패드 및 와이어본드 패드에 개별 반도체 소자를 실장하고, 이러한 실장면을 수지봉지한 개별 반도체 장치를 사용함으로써, 이러한 다이본드 패드 및 와이어본드 패드의 이면을 직접 마더보드에 접속한다.

Description

개별 반도체 장치 및 그 제조방법
본 발명은, 개별 반도체 장치, 특히 고주파특성과 방열성이 우수한 신호용 개별 반도체 장치에 관한 것이다.
종래의 개별 반도체 장치는, 통상 도 25에 나타낸 바와 같이 DIP(Dual In-line Package)에 실장하여 사용된다. 도 25a는 수지봉지형 DIP의 상면투시도, b는 수지봉지형 DIP의 측면투시도이다. 도면중에 2는 봉지수지, 8은 개별 반도체 소자, 9는 개별 반도체 소자(8)의 전극부와 인너리이드(39)를 접속하는 와이어, 38은 개별 반도체 소자(8)를 고정하는 아일랜드, 39는 인너리이드, 40은 아우터리이드이다.
이러한 수지몰드형 DIP는, 도 26에 나타내는 리이드 프레임(41)의 아일랜드38에 개별 반도체 소자(8)를 다이본드에 의해 고정하고, 개별 반도체 소자(8)의 전극부와 인너리이드(39)를 Au와이어(9)로 접속한 뒤에, 각 개별 반도체 소자(8) 마다에 독립된 금형을 사용하여 수지봉지를 행하고, 마지막으로 리이드 프레임41으로부터 리이드를 떼어내서 개별 반도체 장치를 제작하고 있었다 (도 27).
상기 개별 반도체 장치를 마더보드에 실장하는 경우, 패키지의 측면으로부터 바깥 쪽에 설치된 아우터리이드40를 사용하여 마더보드에 접속하기 때문에 실장면적이 커진다고 하는 문제가 있었다.
또한 개별 반도체 소자와 마더보드는 리이드에 의해 접속되기 때문에 배선길이가 길어지고, 이 때문에 개별 반도체 소자의 고주파영역에서의 손실이 커져서, 양호한 고주파특성이 얻어지지 않는다고 하는 문제도 있었다.
더우기, 개별 반도체 소자는 열전도율이 작은 봉지수지로 봉지되기 때문에, 방열효율이 저하하여 출력이 큰 개별 반도체 소자의 탑재가 되지 않는다고 하는 문제도 있었다. 이것에 대하여, 예컨대 특개평8-236665호 공보에 나타낸 바와 같이, IC 칩에서는 리이드를 사용하지 않고서 IC칩을 실장한 수지봉지형 반도체 장치의 이면에 설치한 범프를 사용하여, 마더보드에 실장하는 방법이 제안되고 있다.
그러나, 전력소자가 사용되는 IC에 비하여, 개별 반도체 소자에서는 예컨대 파워 MOS 디바이스와 같은 고출력소자가 이용되기 때문에, 범프로부터의 열전도만으로는 반도체 장치로부터의 방열이 충분하지 않았다. 또한, 고주파소자를 사용하는 경우에는, 고주파소자의 전극과 이러한 고주파소자가 실장되는 마더보드와의 거리를 가능한 한 짧게 하여 고주파특성을 개선할 필요가 있었다.
더우기, 종래의 수지봉지형의 개별 반도체 장치의 제조공정에서는, 반도체 소자의 수지봉지는 각 반도체 장치마다 개별적인 금형을 사용하고, 이러한 금형에 각기 봉지수지를 주입하여 행하고 있었지만, 이러한 방법으로는 반도체 장치의 외형치수나 형상이 변경될 경우에는 그 때마다 금형을 새로 제작할 필요가 생겨, 반도체 장치의 개발기간을 단축하거나 개발비용을 감소하기가 곤란했었다.
또, 리이드 프레임을 사용한 경우에는, 리이드부분 이외의 플레임주변부는 불필요해지기 때문에 제조비용을 감소하기가 곤란했었다.
그래서 본 발명은, 개별 반도체 소자에서의 상기한 문제점을 해결하는 것이고, 실장면적이 작고, 고주파특성이 우수하며, 방열효율이 양호한 개별 반도체 소자 및 그 제조방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 관계되는 개별 반도체 장치의 사시도.
도 2a는 본 발명의 실시예 1에 관계되는 일면실장기판의 평면도.
도 2b는 도 2a의 A-A'에 있어서의 단면도.
도 3은 본 발명의 실시예 1에 관계되는 개별 반도체 장치를 마더보드에 탑재한 경우의 단면도.
도 4는 본 발명의 실시예 1에 관계되는 개별 반도체 장치의 어셈블리플로우도.
도 5는 시이트형의 일면실장기판의 평면도.
도 6은 다이본드공정뒤의 일면실장기판의 평면도.
도 7은 와이어본드공정뒤후의 일면실장기판의 평면도.
도 8은 수지봉지공정뒤의 일면실장기판의 평면도.
도 9a는 수지봉지공정뒤의 일면실장기판의 평면도.
도 9b는 수지봉지공정뒤의 일면실장기판의 단면도.
도 10은 마킹공정뒤의 일면실장기판의 단면도.
도 11a는 플레임지그(jig) 고정뒤의 평면도.
도 11b는 도 11a의 B-B'에 있어서의 단면도.
도 12는 분할공정뒤의 일면실장기판의 평면도.
도 13은 테이핑 공정뒤의 평면도.
도 14는 본 발명의 실시예 2에 관계되는 개별 반도체 장치의 사시도.
도 15는 본 발명의 실시예 2에 관계되는 개별 반도체 장치의 상면투시도.
도 16은 도 14의 C-C'에 있어서의 단면도.
도 17은 동플레임의 평면도.
도 18은 다이본드공정뒤의 평면도.
도 19는 와이어본드공정뒤의 평면도.
도 20은 분할공정뒤의 개별 반도체 장치의 단면도.
도 21a는 본 발명의 실시예 3에 관계되는 개별 반도체 장치의 사시도.
도 21b는 본 발명의 실시예 3에 관계되는 개별 반도체 장치의 상면투시도면.
도 22는 본 발명의 실시예 4에 관계되는 개별 반도체 장치의 사시도.
도 23a는 본 발명의 실시예 4에 관계되는 개별 반도체 장치의 상면투시도.
도 23b는 도 22의 D-D'에 있어서의 단면도.
도 24a는 본발명의 실시예 4에 관계되는 다른 개별 반도체 장치의 상면투시도.
도 24b는 본 발명의 실시예 4에 관계되는 다른 개별 반도체 장치의 단면도.
도 25a는 종래 구조에 관계되는 개별 반도체 장치의 상면투시도.
도 25b는 종래 구조에 관계되는 개별 반도체 장치의 측면투시도.
도 26a는 종래 구조에 관계되는 개별 반도체 장치의 제조에 사용하는 리이드프레임.
도 26b는 리이드프레임의 부분확대도.
도 27은 종래 구조에 관계되는 개별 반도체 장치의 어셈블리플로우도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 일면 실장기판 2 : 봉지수지
5 : 다이본드 패드 6 : 와이어본드 패드
8 : 개별 반도체 소자 9 : Au와이어
10 : 마더보드 100 : 개별 반도체 장치
그래서, 본 발명자등은 예의 연구를 거듭한 결과, 다이본드 패드 및 와이어본드 패드에 개별 반도체 소자를 실장하여, 이러한 실장면을 수지봉지한 개별 반도체 장치를 사용함으로써, 이러한 다이본드 패드 및 와이어본드 패드의 이면을 직접 마더보드에 접속하는 일이 가능해져서 상기 목적을 달성할 수 있는 것을 발견하여 본 발명을 완성하였다.
즉, 본 발명은, 소정의 간격을 두고 배치된 다이본드 패드 및 와이어본드 패드와, 상기 다이본드 패드 상에 이면이 고정되고, 상기 와이어본드 패드와 전기적으로 접속된 전극부를 갖는 개별 반도체 소자와, 상기 개별 반도체 소자를 봉지하도록 상기 다이본드 패드 및 상기 와이어본드 패드의 일면에 설치된 봉지수지로 이루어진 개별 반도체 장치이다.
이러한 개별 반도체 장치에서는, 개별 반도체 장치의 일면이 수지봉지되지 않고, 이러한 수지봉지되어 있지 않은 이면의 다이본드 패드 및 와이어본드 패드를 사용하여 직접마더보드와 접속할 수 있다.
따라서, 첫째로, 종래의 리이드를 사용하여 실장하고 있던 경우에 비해서, 개별 반도체 장치의 이면에 접속부를 가지기 때문에 실장면적을 작게 할 수 있다. 또한, 이면의 다이본드 패드 및 와이어본드 패드와 마더보드는, 땜납등을 사용하여 직접 접속되기 때문에 범프를 사용하는 구조에 비하여 실장높이도 낮게 할 수 있게 된다.
둘째로, 다이본드 패드상에는 개별 반도체 소자가 직접 고정되고, 이러한 다이본드 패드가 마더보드에 직접 접속되기 때문에, 리이드를 통해 방열하는 종래의 구조에 비해서 개별 반도체 소자의 방열효율을 대폭 향상시키는 일이 가능해진다. 이 때문에, 파워 MOS 디바이스등의 발열량이 큰 소자의 사용도 가능해진다.
셋째, 다이본드 패드, 와이어본드 패드가 직접 마더보드와 접속되기 때문에, 개별 반도체 장치와 마더보드와의 접속거리를 단축할 수 있고, 개별 반도체 장치를 고주파대역으로 사용하는 경우의 고주파특성의 향상도 가능해진다.
또한, 본 발명은, 상기 다이본드 패드 및 상기 와이어본드 패드가, 절연성 시이트의 이면의 소정 위치에 도전성의 금속판을 간격을 두고 고정하고, 해당 금속판 상의 상기 절연성 시이트를 개구하여 형성된 일면 실장기판을 구성함에 있어서, 상기 봉지수지가 상기 개별 반도체 소자를 봉지하도록 상기 일면 실장기판의 일면에 설치된 것을 특징으로 하는 개별 반도체 장치이기도 하다.
다이본드 패드, 와이어본드 패드를 절연시이트상에 형성함에 의해, 복수의 반도체 장치를 동시에 제작하는 것이 용이하게 되기 때문이다.
또한, 본 발명은, 상기 다이본드 패드 및 상기 와이어본드 패드가, 도전성의 금속판상에 형성된 상기 봉지수지를 지지체로 해서 절단된 상기 금속판에 있어서, 상기 봉지수지가 상기 다이본드 패드 및 상기 와이어본드 패드를 상기 소정의 간격으로 고정하고, 상기 개별 반도체 소자를 봉지하도록 상기 다이본드 패드 및 상기 와이어본드 패드의 일면에 설치된 것을 특징으로 하는 개별 반도체 장치이기도 하다.
이와 같이, 소정의 간격을 두고 형성된 금속판을 다이본드 패드 및 와이어본드 패드로 함으로써, 와이어본드 패드를 공유하는 구조등 복수의 반도체 소자를 직렬, 병렬로 접속한 개별 반도체 장치의 제작이 가능해지기 때문이다.
상기 개별 반도체 소자는, 그 이면에 전극부를 가지고, 상기 와이어본드 패드와 전기적으로 접속되어 이루어진 것이 바람직하다.
이와 같이, 이면전극을 갖는 개별 반도체 소자를 직접 도전성 와이어본드 패드상에 고정함에 의해, 방열효율의 향상을 꾀함과 동시에 배선의 단축도 가능해지기 때문이다.
한편, 상기 개별 반도체 소자는 다이오드 또는 트랜지스터인 것이 바람직하고, 또한, 상기 금속판은 도전성 이며, 또한 열전도율이 높은 동으로 이루어진 것이 바람직하다.
또한 본 발명은, 복수의 상기 개별 반도체 소자가, 일체의 상기 봉지수지로 수지봉지되어 이루어진 개별 반도체 장치이기도 하다.
상기 복수의 상기 개별 반도체 소자는, 상기 다이본드 패드 및 /또는 상기 와이어본드 패드를 공통으로 해서 일체의 상기 봉지수지로 수지봉지되어 이루어진 것이다.
이것에 의해, 개별 반도체 소자가 직렬, 병렬로 접속되어 일체적으로 수지봉지된 구조의 개별 반도체 장치를 얻을 수 있기 때문이다.
또한, 본 발명은, 절연성 시이트 이면의 소정 위치에 도전성의 금속판을 각각 고정함과 동시에, 해당 금속판 상의 상기 절연성 시이트를 개구하여, 복수조의 다이본드 패드와 와이어본드 패드를 형성하는 공정과, 상기 다이본드 패드 상에 개별 반도체 소자의 이면을 각각 고정하고, 각 개별 반도체 소자의 전극부와 상기 와이어본드 패드를 전기적으로 접속하는 실장공정과, 상기 절연성 시이트의 실장면을 수지봉지하여 상기 절연성 시이트 상의 복수의 상기 개별 반도체 소자를 일체의 봉지수지로 수지봉지하는 공정과, 상기 봉지수지를 상기 개별 반도체 소자의 주위에서 절단하여 각 개별 반도체 장치로 분할하는 분할공정으로 이루어진 것을 특징으로 하는 개별 반도체 장치의 제조방법이다.
이러한 제조방법을 사용함으로써, 절연성 시이트상의 복수의 개별 반도체 소자를 하나의 금형을 사용한 일체의 봉지수지로 수지봉지하고, 이것을 절단하여 각 개별 반도체 장치로 할 수 있기 때문에, 종래의 방법과 같이 각 개별 반도체 장치마다 수지봉지용금형을 사용하는 일이 불필요하여 진다. 따라서, 실장되는 개별 반도체 소자의 치수나 형상이 변한 경우에는, 봉지수지의 절단위치를 바꿀 뿐이고, 금형의 변경을 따르지않고서 봉지수지의 외형을 변경할 수 있다.
이에 따라, 개별 반도체 장치의 개발기간의 단축과 개발비용의 감소가 가능해지고, 특히 다품종 소량생산이 필요한 개별 반도체 장치에서 그 효과가 커진다.
또한, 리이드 프레임을 사용하는 경우와 같이 불필요한 리이드 프레임이 발생하지 않고, 제조비용의 감소를 꾀하는 일도 가능해진다.
상기 실장공정은, 상기 다이본드 패드상에 개별 반도체 소자의 이면전극을 고정하여, 상기 다이본드 패드와 상기 이면전극을 전기적으로 접속하는 공정을 포함하는 것이라도 상관없다.
상기 분할공정은, 복수의 상기 개별 반도체 소자를 일체로 해서 그 주위에서 상기 봉지수지를 절단하여, 복수의 상기 개별 반도체 소자가 일체인 상기 봉지수지로 수지봉지된 개별 반도체 장치로 분할하는 공정이어도 된다.
이러한 공정을 이용함으로써, 복수의 개별 반도체 소자가 일체인 봉지수지로 봉지된 구조를 용이하게 제조할 수 있기 때문이다.
또한, 본 발명은, 도전성 금속판상에 복수의 개별 반도체 소자를 이면에서 고정하고, 각개별 반도체 소자의 전극부와 상기 금속판의 소정의 위치를 전기적으로 접속하는 실장공정과, 상기 금속판의 실장면을 일체의 봉지수지에 의해 수지봉지하는 공정과, 상기 금속판을 이면으로부터 절단하여, 상기 금속판을 간격을 두고 설치된 다이본드 패드 및 와이어본드 패드로 하는 절단공정과, 상기 봉지수지를 상기 개별 반도체 소자의 주위에서 절단하여 각 개별 반도체 장치로 분할하는 분할공정으로 이루어진 것을 특징으로 하는 개별 반도체 장치의 제조방법이기도 하다.
이러한 방법에서는 실장되는 개별 반도체 소자의 치수나 형상이 변한 경우에도, 봉지수지의 절단위치를 바꾸는 것만으로 봉지수지용 금형의 변경을 수반하지 않고서 봉지수지의 외형을 변경할 수 있음과 아울러, 개별 반도체 소자가 직렬, 병렬로 접속되어 일체적으로 수지봉지된 구조를 갖는 개별 반도체 장치를 용이하게 얻을 수 있기 때문이다.
상기 실장공정은, 상기 금속판상에 개별 반도체 소자의 이면전극을 고정하여, 상기 금속판과 상기 이면전극을 전기적으로 접속하는 공정을 포함하는 것이라도 된다.
상기 분할공정은, 복수의 상기 개별 반도체 소자를 일체로 해서 그 주위에서 상기 봉지수지를 절단하여, 복수의 상기 개별 반도체 소자가 일체의 상기 봉지수지로 수지봉지된 개별 반도체 장치로 분할하는 공정이라도 된다.
복수의 개별 반도체 소자가 일체적으로 수지봉지된 구조의 개별 반도체 장치를, 봉지수지용 금형의 변경을 수반하지 않고서 용이하게 얻을 수 있기 때문이다.
상기 절단공정이, 복수의 상기 개별 반도체 소자에 접속된 상기 다이본드 패드 및 /또는 상기 와이어본드 패드가 일체가 되도록 상기 금속판을 절단하는 공정이며, 상기 분할공정이, 상기 다이본드 패드 및 /또는 상기 와이어본드 패드가 일체가 되도록 형성된 상기 개별 반도체 소자의 주위에서 상기 봉지수지를 절단하여, 상기 다이본드 패드 및 /또는 상기 와이어본드 패드를 공통으로 하는 복수의 상기 개별 반도체 소자가 일체의 상기 봉지수지로 수지봉지된 개별 반도체 장치로 분할하는 공정이라도 된다.
복수의 개별 반도체 소자가 직렬, 병렬로 접속되고, 또한 일체적으로 수지봉지된 구조의 개별 반도체 장치를 봉지수지용 금형의 변경을 수반하지 않고서 용이하게 얻을 수 있기 때문이다.
[실시예]
(실시예 1)
본 발명의 실시예 1에 관해서 도면을 참조하면서 설명한다.
도 1은, 실시예 1에 관계되는 반도체 장치(100)의 사시도이며, 일면실장기판(1)과 봉지수지(2)에 의해 구성된다.
도 2a는, 반도체칩을 탑재하기 전의 일면실장기판(1)의 평면도이며, 도 2b는, A-A'에서의 단면도이다.
일면실장기판(1)에는, 개구부를 갖는 절연성의 폴리이미드필름(4)에 의해 동박이 고정되고, 동박의 양면은 노출된 구조로 되며, 외형치수는 1.2×1.0×0.55t(mm)로 되어 있다. 이러한 동박은, 그 양면을 접속전극으로서 사용하는 다이본드 패드(5) 및 와이어본드 패드(6)로서 사용된다.
다이본드 패드(5)의 상면에는 개별 반도체 소자(8)가 고정되고, 와이어본드 패드(6)의 상면에는 Au와이어가 접속된다. 한편, 다이본드 패드(5) 및 와이어본드 패드(6)의 이면은 반도체 장치(100)를 마더보드에 접속하는 외부접속단자가 된다.
도 3은 실시예 1에 관계되는 반도체 장치(100)를 마더보드(10)상에 탑재한 단면도이다.
도 3에 있어서, 일면배선기판(1)의 다이본드 패드(5)의 표면에 개별 반도체 소자(8)가 이면전극을 통해 고정되고, 개별 반도체 소자(8)의 표면전극부와 일면실장기판(1)의 와이어본드 패드(6)가 Au와이어(9)에 각기 접속되어 있다. 또한, 개별 반도체 소자(8)와 Au와이어(9)를 보호하기 위해서, 일면실장기판(1)의 상면상에 에폭시계의 봉지수지(2)가 성형되어 있다. 이 반도체 장치(100)의 다이본드 패드(5)및 와이어본드 패드(6)의 이면은, 마더보드(10)상의 접속전극과 땜납재(11)에 의해 접속되어 있다.
이러한 반도체 장치(100)에서는 열전도율이 높은 동박등으로 이루어진 다이본드 패드(5)및 와이어본드 패드(6)를 통해, 개별 반도체 소자(8)가 직접 마더보드(10)에 접속되기 때문에, 개별 반도체 소자(8)의 방열특성이 향상된다.
또한, 개별 반도체 소자(8)의 이면전극과 다이본드 패드(5)가 직접 접속되는 한편, 개별 반도체 소자(8)와 와이어본드 패드(6)는 Au 와이어(9)를 통해 접속되고, 또한, 이러한 다이본드 패드(5)와 와이어본드 패드(6)가 직접 마더보드에 접속되어 있기 때문에, 종래와 같이, 개별 반도체 소자(8)가 리이드를 통해 마더보드(10)와 접속되는 경우에 비하여 배선거리의 단축이 가능해진다. 따라서, 개별 반도체 장치(100)를 고주파대역으로 사용한 경우에 있어서의 손실을 감소시켜, 고주파특성의 향상을 꾀하는 일이 가능해진다.
또한, 개별 반도체 장치(100)의 이면을 직접 외부접속단자로 해서 직접 마더보드(10)상에 접속시킬 수 있기 때문에, 리이드를 사용하여 접속하는 경우나 범프전극을 사용하여 접속하는 경우에 비해서 실장면적을 작게 할 수 있고, 또한, 실장높이도 낮게 할 수 있다. 따라서, 개별 반도체 장치(100)가 실장된 마더보드(10)의 소형화, 박형화를 꾀하는 일이 가능해진다.
다음에, 본 실시예에 관계되는 개별 반도체 장치(100)의 제조방법에 관해서, 도 4∼13를 사용하여 설명한다.
도 4는, 본 실시예에 관계되는 개별 반도체 장치(100)의 어셈블리플로우이다. 도 5중에서, 16은 웨이퍼형의 개별 반도체 소자를 개개의 개별 반도체 소자(8)에 분할하는 다이싱공정, 17은 개개에 분할된 개별 반도체 소자(8)를 매트릭스형으로 배열한 다이본드 패드상에 탑재하는 다이본드공정, 18은 다이본드된 개별 반도체 소자(8)의 전극부와 와이어본드 패드(6)를 Au 와이어(9)에 접속하는 와이어본드공정, 19는 개별 반도체 소자(8)와 Au 와이어(9)를 에폭시계수지(2)에 의해 수지봉지하는 수지봉지공정, 20은 반도체 장치(100) 상면의 봉지수지에 마크를 붙이는 마킹공정, 21은 시이트형기판을 개개의 개별 반도체 장치(10)에 분할하는 분할공정, 22는 개별 반도체 장치(100)의 검사를 행하는 검사공정, 23은 검사에 합격한 반도체 장치(100)를 곤포(梱包)하는 테이핑공정이다.
이상의 여덟 공정에 의해, 개별 반도체 장치(100)의 어셈블리가 행해진다.
본 실시예에 관계되는 개별 반도체 장치(100)의 제조방법에 있어서는, 우선, 도 5에 나타낸 바와 같이, 시이트형의 일면실장기판(1)을 준비한다. 도면중에 12는, 도 2a에 나타내는 배선패턴을 매트릭스형으로 배열한 폴리이미드등의 시이트형 기판이다. 또한 13은, 시이트형기판(12)의 위치결정에 사용되는 2.0mmø의 관통구멍, 14는 시이트형기판(12)의 전송용의 피드구멍, 15는 시이트형기판을 분할할 때의 절단라인 이며 시이트기판(12)상에 도금형성된 것이다. 시이트형기판(12)의 외형은, 예컨대 35×38×0.075t(mm)이며, 다이본드 패드(5) 및 와이어본드 패드(6)의 조로 이루어진 수 100개의 배선패턴이, 절단라인(15)의 간격(약 0.1mm)을 떼어 매트릭스모양으로 배열되어 있다.
이러한 배선패턴은, 소정의 위치에 개구부를 형성한 폴리이미드필름등의 시이트부재의 이면에 동박등의 도전성금속박을 각기 열압착하고, 포토리소그래피기술을 사용하여 이러한 금속박을 에칭하여, 개구부의 이면에만 금속박을 남기는 것에 의해 형성된다.
다음에, 도 6에 나타낸 바와 같이, 시이트형기판(12)상의 다이본드 패드(5)상에 웨이퍼를 다이싱하여 형성한 개별 반도체 소자(8)를 Au 에폭시수지(24)를 사용하여 다이본드함으로써 고정한다.
본 실시예에서는, 개별 반도체 소자(8)가 이면전극을 가지기 때문에, 이러한 다이본드공정에 의해 이면전극과 다이본드 패드(5)가 전기적으로 접속된다.
한편, 이러한 실시예에 관계되는 제조방법은, 이면전극을 가지지 않은 개별 반도체 소자에도 마찬가지로 적용하는 것이 가능하다.
이와 같이 하여, 매트릭스형으로 배열된 배선패턴의 모든 다이본드 패드(5)상에 개별 반도체 소자(8)를 고정한다. 종래의 리이드프레임을 사용하는 구조에서는, 개별 반도체 소자(8)를 1개씩 고정시키는 일이 필요하였지만, 본 실시예에서는 일괄해서 다이본드를 행할 수가 있게 되어 제조공정의 삭감이 가능해진다.
다음에, 도 7에 나타낸 바와 같이, 개별 반도체 소자(8)의 표면상의 전극과 시이트형기판(12)상의 와이어본드 패드(6)를 Au 와이어(9)를 사용하여 전기적으로 접속한다.
다음에, 도 8에 나타낸 바와 같이, 시이트형기판(12)의 실장면의 수지봉지를 행한다. 수지봉지공정은, 에폭시계봉지수지를 가열, 가압하면서 용융시키고, 이러한 용융한 봉지수지를, 시이트형기판(12)상의 소정의 위치에 배치한 금형캐버티에 주입함으로써 행한다. 도면중 25는, 개별 반도체 장치(100)의 전극방향을 나타내기 위해서 봉지수지(2)상에 형성된 구멍부분이다.
종래의 리이드 프레임을 사용한 제조방법에서는, 각 반도체 장치(100)마다에 독립된 금형캐버티를 사용하여 봉지수지(2)를 형성하고 있었지만, 본 실시의 형태에서는, 시이트형기판(12)상에 매트릭스형으로 배열된 수100개의 반도체 장치의 봉지수지(2)를, 하나의 금형캐버티를 사용하여 일체로 해서 형성한다.
이 때문에, 종래 방법보다도, 수지봉지공정에서의 제조택트의 향상 및 봉지수지의 제작효율을 향상시킬 수가 있다.
여기서, 도 8에서는, 개별 반도체 장치의 전극방향을 나타내는 수단으로서 봉지수지(2)에 구멍부24를 형성하였지만, 도 9a, 도 9b에 나타낸 바와 같이, 각 개별 반도체 장치의 한편의 봉지수지의 두께를 얇게 하는 수단(이러한 형상의 금형캐버티의 사용)을 이용하는 것도 가능하다. 이러한 구조에서는, 봉지수지의 두께가 얇은 부분을 후술하는 개별 반도체 장치(100) 사이의 절단부분으로서 이용할 수가 있고, 절단이 용이해짐과 동시에, 벌크타입피더를 사용하는 경우의 전극방향의 확인, 정렬이 가능하게 된다.
다음에, 도 10에 나타낸 바와 같이, 시이트형기판(12)상에 형성된 봉지수지(2)의 상면에, 레이저마커등의 마킹장치를 사용하여 소정의 문자(26)를 마킹한다. 도 10에서는, 각 개별 반도체 장치의 「LF」로 이루어진 문자의 마킹을 행하고 있다.
다음에, 도 11a, 11b에 나타낸 바와 같이, 시이트형기판(12)은, 다이싱장치를 사용하여 개개의 개별 반도체 장치(100)로 분할하기 때문에, 봉지수지(2)측을 밑으로 하여 점착테이프(28)를 사용하여 플레임지그(jig)(27)에 고정한다. 도 11에 있어서, (a)는 플레임지그(jig)에 고정된 상태의 평면도, (b)는 B-B'에서의 단면도라 한다.
다음에 도 12에 나타낸 바와 같이, 플레임지그(jig)(27)에 점착테이프(28)에 의해 고정된 시이트형기판(12)은, 소정의 절단라인(15)에 따라 다이싱장치에 의해 이면측[시이트형기판(12)측]에서 절단되어, 각 개별 반도체 장치(100)가 형성된다.
이와 같이, 본 실시예에 관계되는 제조방법에서는, 금형캐버티의 형상에 의해 반도체 장치의 외관형상이 결정되지 않고 절단공정에 의해 외관형상이 결정되기 때문에, 외관형상이 틀린 다른 기종과 금형을 공통화할 수 있다. 이 때문에, 기종마다에 금형을 제작할 필요가 없고, 제조비용의 삭감이 가능해진다.
또한, 기종교체시의 금형변경작업이 불필요져서, 제조효율의 향상을 꾀하는 일도 가능해진다.
절단된 각 개별 반도체 장치(100)는, 점착테이프28로 붙여진채로 검사공정에 들어간다. 검사공정은 각 영역마다 개별 반도체 장치의 다이본드 패드(5) 및 와이어본드 패드(6)의 이면으로 이루어진 외부접속단자위에 콘택핀등의 접속단자를 압착하여, 각 영역마다 일괄해서 행하여진다. 이 때문에, 각 반도체 장치마다 검사하는 경우에 비해서 검사시간과 노동력의 삭감이 가능해진다.
마지막으로, 도 13에 나타낸 바와 같이, 검사에 의해 양품이라고 판정된 개별 반도체 장치만을 상기 점착테이프28로부터 떼어내어 캐리어테이프로 곤포한다. 도면중 29는, 반도체 장치를 곤포하는 캐리어테이프이다. 종래와 같은 리이드를 구비한 반도체 장치에서는, 봉지수지보다 돌출한 아우터리이드부가 외력에 약한 것, 봉지수지가 두껍기 때문에 반도체 장치의 높이가 두꺼워지는 것 등의 이유로 인해, 종이로 제조된 캐리어테이프의 사용이 불가능하고, 비싼 폴리염화비닐, 폴리스티렌등의 플라스틱제조 엠보스테이프를 사용해야만 했다.
이에 대하여 본 발명에 관계되는 개별 반도체 장치는 리이드레스 구조이기 때문에, 리이드의 구부러짐이나 꺾임등의 발생이 없고, 또한, 반도체 소자자체도 박형(薄型)이기 때문에, 염가인 종이로 제조된 캐리어테이프의 사용이 가능해진다. 이 때문에, 프라스틱 제품의 사용량의 삭감, 나아가서는 지구자원의 절감이나 환경 문제의 발생방지에도 유효하게 된다.
(실시예 2)
본 발명의 실시예 2에 관해서, 도면을 참조하면서 설명한다.
도 14는, 실시예 2에 관계되는 개별 반도체 장치(101)의 사시도이며, 동기판(30)과 봉지수지(2)에 의해 구성된다.
도 15는, 실시예 2에 관계되는 개별 반도체 장치(101)의 상면으로부터의 투시도(봉지수지(2)를 제거한 상태)이다.
개별 반도체 장치(101)의 외형은, 1.6×2.1×0.65t(mm)이 되고, 동기판의 두께는 0.1mm이다.
도 16은, 도 14의 C-C'에 있어서의 단면도이다.
실시예 1과 마찬가지로, 동으로 이루어진 다이본드 패드(5)상에 개별 반도체 소자(8)가 탑재되고, 개별 반도체 소자(8)의 전극부와 와이어본드 패드(6)가 Au 와이어(9)에 의해 각기 접속되어 있다. 또한, 개별 반도체 소자(8)와 Au 와이어(9)를 보호하기 위해서, 에폭시계의 봉지수지(2)에 의해 실장면이 수지봉지되어 있다.
이러한 개별 반도체 장치(101)는, 다이본드 패드(5) 및 와이어본드 패드(6)의 이면으로 이루어진 외부접속단자를 마더보드(10)상의 접속전극에 땜납(11)으로 접속함으로써 마더보드(10)에 실장된다.
이러한 개별 반도체 장치(101)에서는, 개별 반도체 소자(8)가 열전도율이 높은 동판으로 이루어진 와이어본드 패드(6)를 통해 직접 마더보드(10)에 접속되기 때문에, 방열효율의 향상이 가능해진다.
또한, 개별 반도체 소자(8)로부터 와이어본드 패드(6)까지의 배선도 Au 와이어(9)가 갖는 배선길이로 접속되기 때문에 배선거리의 단축이 가능해져서, 개별 반도체 장치(101)를 고주파영역에서 사용한 경우의 손실을 최소한으로 억제할 수가 있다.
또한, 개별 반도체 장치(101)와 마더보드(10)의 접속을, 범프가 아닌 다이본드 패드(5) 및 와이어본드 패드(6)의 이면을 외부접속단자로 해서 직접 행함으로써 개별 반도체 장치(101)의 소형화, 박형화를 꾀할 수 있다.
다음에, 본 실시예에 관계되는 개별 반도체 장치(101)의 제조방법에 관해서, 도 17∼20을 참조하면서 설명한다.
본 실시예에 관계되는 개별 반도체 장치(101)의 제조방법에서는, 우선, 도 17에 나타낸 바와 같이, 중앙에 개별 반도체 장치(8)를 실장하는 어셈블리영역(32)이 설치된 동플레임(31)이 준비된다. 이러한 어셈블리영역(32) 또는 동플레임(31)에는, 칩실장용으로 Ag Pd 등의 도금이 시행되고 있다. 이러한 동플레임(31)에는, 개별 반도체 장치(8)를 고정, 접속하기 위한 배선패턴은 설치되지 않기 때문에, 개별 반도체 장치(8)의 접속위치는 미리 설치해야 한다.
도면 중에서, 33은, 동플레임의 위치결정에 사용되는 2.0mmø의 관통구멍, 34는 동플레임(31)의 열변형을 방지하기 위해서 설치된 슬릿이다. 또한 35는, 동플레임(31)을 분할할 때의 절단라인이며, 동플레임(31)에 깊이 패여진 홈이다. 동플레임(31)의 치수는, 외형은 47×47×0.1t(mm)이며, 어셈블리영역(32)은 22×22(mm)이다.
한편, 본 실시예에 관계되는 어셈블리플로우는, 도 4에 나타낸 실시예 1의 경우와 마찬가지이다.
다음에, 도 18에 나타낸 바와 같이, 동플레임(31)의 소정의 위치에 도전성접속재(24)를 사용하여, 개별 반도체 소자(8)가 매트릭스형으로 다이본드접속된다. 개별 반도체 소자(8)의 접속위치는, 동플레임(31)에 설치된 절단라인35을 개별 반도체 장치의 외형으로 판정하여, 도 15에 나타내는 다이본드 패드(5)가 되는 위치이다. 실시예 2에서도, 실시예 1과 같이, 소정그룹의 개별 반도체 소자(8)를 일괄해서 다이본드하는 것이 가능해지기 때문에, 제조택트의 삭감을 도모할 수 있다.
다음에, 도 19에 나타낸 바와 같이, 동플레임(31)의 소정의 위치와, 개별 반도체 소자(8)의 전극부가 전기적으로 접속되도록 Au 와이어(9)로 와이어본드를 행한다. 와이어본드는, 개별 반도체 소자(8)의 다이본드 접속위치로부터 소정간격을 뗀 개별 반도체 소자(8)의 양측의 위치에 행한다.
계속해서, 실시예 1과 마찬가지의 방법에 의해, 동플레임(31)의 실장면을 일체의 봉지수지로 수지봉지하여, 봉지수지상의 소정의 위치에 마킹을 행한 뒤에, 도 20에 나타낸 바와 같이, 동플레임(31)의 절단공정을 행한다.
마킹공정이 행해진 동플레임(31)은, 실시예 1에서 사용된 플레임지그(jig)(27)에 설치된 점착테이프(28)로 수지봉지면을 밑으로 하여 고정되고, 동플레임(31)을 절단하여 다이본드 패드(5), 와이어본드 패드(6)로 분할하는 공정이 행해진다.
이러한 절단공정에 있어서는, 실시예 1에서는, 다이싱장치에 의해 소정의 절단라인15에 따른 절단만이 행해지고, 각 개별 반도체 장치(100)의 분할이 행해진데 대하여, 본 실시예에서는 동플레임(31)및 봉지수지를 절단함으로써 개별 반도체 장치(101)의 분할이 행해짐과 동시에, 동플레임(31)만을 절단함에 의해 다이본드 패드(5) 및 와이어본드 패드(6)의 형성도 행해진다.
도 20중에서, 36은 다이싱장치를 사용하여 개별 반도체 장치(101)에 분할하기 위해서 절단한 절단부, 37은 레이저커트장치를 사용하여 개별 반도체 장치(101)의 동플레임(31)을 절단하고, 다이본드 패드(5)와 와이어본드 패드(6)의 사이를 전기적으로 분리하기 위해서 형성된 절단부이다.
마지막으로, 실시예 1과 마찬가지로 검사공정이 행해져서, 점착테이프28로부터 양품이라고 판정된 개별 반도체 장치(101)만이 떼여져서, 캐리어테이프에 곤포된다.
(실시예 3)
도 21a는 본 실시예에 관계되는 개별 반도체 장치(103)의 사시도이며, 도 21b는 21a에 나타내는 개별 반도체 장치(103)의 상면투시도이다.
본 실시예에 관계되는 개별 반도체 장치(103)에서는, 하나의 개별 반도체 장치(103)가 2개의 개별 반도체 소자(8)를 탑재하는 구조로 되어있다.
즉, 실시예 1에서는, 도 12에 나타내는 분할공정에서, 각 구조반도체 소자(8)의 주위를 각기 절단함에 의해, 각 개별 반도체 장치(100)가 각기 1개의 개별 반도체 소자(8)를 탑재하는 구조로 하였지만, 본 실시예에서는, 도 21b에 나타낸 바와 같이, 2개의 개별 반도체 소자(8)의 주위에서 절단함에 의해, 하나의 개별 반도체 장치(103)가 2개의 개별 반도체 소자(8)를 탑재하는 구조로 할 수 있다.
이와 같이 본 실시예에서는, 분할공정에서의 절단위치를 바꾸는 것만으로 복수의 개별 반도체 소자(8)를 탑재한 개별 반도체 장치(103)의 제작을 행할 수가 있고, 사용자의 요구에 대응하여 탑재된 개별 반도체 소자(8)를 용이하게 변경하는 일이 가능해진다.
이에 의해, 이런 구조에서는 개별 반도체 장치(103)의 실장면적 및 실장비용을 더욱 감소할 수 있다.
한편, 도 21b에 나타낸 바와 같이 분할공정에서의 절단위치를 바꿈으로써, 개별 반도체 소자(8)는 종방향이든 횡방향이든 어떻게 배치된 구조라도 용이하게 제작할 수 있다.
또한, 본 실시예에 관계되는 방법을 사용함으로써, 3 이상의 개별 반도체 소자(8)가 하나의 개별 반도체 장치(103)안에 배치되는 구조라도 용이하게 제작하는 일이 가능해진다.
(실시예 4)
도 22는, 본 실시예 4에 관계되는 개별 반도체 장치(104)의 사시도이다. 또한, 도 23a는 본 실시예에 관계되는 개별 반도체 장치(104)의 상면투시도이며, 도 23b는 도 22의 D-D'에 있어서의 단면도이다.
본 실시예에 관계되는 개별 반도체 장치(104)에서도, 실시예 3과 같이, 하나의 개별 반도체 장치(104)가 2개의 개별 반도체 소자(8)를 탑재하는 구조로 되어 있다.
본 실시예에 관계되는 개별 반도체 장치(104)의 제조방법은, 실시예 2에 있어서, 봉지수지 및 동플레임(31)의 절단위치36를 변경함에 의해 용이하게 행할 수 있다.
즉, 도 20에 나타내는 실시예 2의 절단공정에서, 각 개별 반도체 소자(8)의 주위마다 봉지수지의 절단홈36을 설치하지 않고, 2의 개별 반도체 소자(8)를 1조로 해서 봉지수지를 절단함에 의해 제작한다.
이와 같이, 본 실시예에서는, 분할공정에서의 봉지수지의 절단위치를 바꾸는 것 만으로 복수의 개별 반도체 소자(8)를 탑재한 개별 반도체 장치(104)의 제작을 행할 수가 있고, 사용자의 요구에 대응하여 탑재된 개별 반도체 소자(8)를 용이하게 변경하는 일이 가능해진다.
또한, 이러한 구조에서는, 개별 반도체 장치(104)의 실장면적 및 실장비용을 더욱 감소할 수 있다.
도 22a는, 본 실시예에 의해 이러한 개별 반도체 장치(104)에 있어서, 탑재된 2개의 개별 반도체 소자(8)가 와이어본드 패드(6)를 공통으로 해서 직렬로 접속된 개별 반도체 장치(104)의 상면투시도이며, 도 22b는 그 단면도이다.
이러한 개별 반도체 장치(104)는 상술한 절단공정에서, 2개의 개별 반도체 소자(8)의 사이에 있는 동플레임(31)의 절단을 행하지 않고, 쌍방의 개별 반도체 소자(8)에 공통된 일체의 와이어본드 패드(6)로서 제작할 수 있다.
이와 같이, 본 실시예에서는, 분할공정에서의 봉지수지 및 금속판의 절단위치를 바꾸고, 또한 절단을 행하지 않는 부분을 설치할 뿐으로, 복수의 개별 반도체 소자(8)가 전기적으로 탑재된 개별 반도체 장치(104)의 제작을 행할 수가 있고, 사용자의 요구에 대응하여, 탑재된 개별 반도체 소자(8)를 용이하게 변경하는 일이 가능해진다.
도 24에서는 와이어본드 패드(6)가 공통으로 형성되고, 각 개별 반도체 소자(8)가 직렬로 접속된 형태를 나타내었지만, 다이본드 패드(5) 및 와이어본드 패드(6)가 동시에 공통으로 되도록 형성하고, 각 개별 반도체 소자(8)를 병렬로 접속하는 일도 가능하다.
나아가서는, 3이상의 개별 반도체 소자(8)를 직렬 또는 병렬로 접속한 구조도, 같은 방법을 이용함으로써 제작이 가능해진다.
이상의 설명으로부터 알 수 있는 바와 같이, 본 발명에 관계되는 개별 반도체 장치에 의하면, 종래의 리이드를 사용하여 실장하고 있는 경우에 비해 실장면적을 작게 할 수 있고, 또 실장높이도 낮게 할 수 있으므로, 고밀도실장이 가능한 개별 반도체 소자를 제공할 수 있다.
또한, 개별 반도체 소자의 방열효율을 대폭으로 향상시키는 일이 가능해지기 때문에, 파워 MOS디바이스등의 발열량이 큰 개별 반도체 소자의 사용도 가능해진다.
또한, 개별 반도체 소자와 마더보드와의 접속거리를 단축할 수 있고, 개별 반도체 장치를 고주파대역으로 사용하는 경우의 고주파특성의 향상도 가능해진다.
또한, 본 발명에 관계되는 제조방법을 사용함으로써, 금형의 변경을 수반하지 않고 각 개별 반도체 장치의 외형을 변경할 수 있으므로, 개별 반도체 장치의 개발기간의 단축과 개발비용의 감소가 가능해지고, 특히 다품종 소량생산이 필요한 개별 반도체 장치에서 그 효과가 커진다.
또한, 리이드 프레임을 사용하는 경우와 같이 불필요한 리이드 프레임이 발생하지 않고, 제조비용의 감소를 꾀하는 일도 가능해진다.
또한, 복수의 개별 반도체 소자를 탑재한 개별 반도체 장치의 제작을 용이하게 행하는 일이 가능해진다.
또한, 복수의 반도체 소자를 직렬 또는 병렬로 접속하여 탑재한 개별 반도체 장치의 제작도 가능해진다.

Claims (3)

  1. 소정의 간격을 두고 배치된 다이본드 패드 및 와이어본드 패드와,
    상기 다이본드 패드 상에 이면이 고정되고, 상기 와이어본드 패드와 전기적으로 접속된 전극부를 갖는 개별 반도체 소자와,
    상기 개별 반도체 소자를 봉지하도록 상기 다이본드 패드 및 상기 와이어본드 패드의 일면에 설치된 봉지수지로 이루어진 개별 반도체 장치.
  2. 제 1 항에 있어서,
    상기 다이본드 패드 및 상기 와이어본드 패드가, 절연성 시이트의 이면의 소정 위치에 도전성의 금속판을 간격을 두고 고정하고, 해당 금속판 상의 상기 절연성 시이트를 개구하여 형성된 일면 실장기판을 구성함에 있어서, 상기 봉지수지가, 상기 개별 반도체 소자를 봉지하도록 상기 일면 실장기판의 일면에 설치된 것을 특징으로 하는 개별 반도체 장치.
  3. 절연성 시이트의 이면의 소정 위치에 도전성의 금속판을 각각 고정함과 동시에, 해당 금속판 상의 상기 절연성 시이트를 개구하여, 복수조의 다이본드 패드와 와이어본드 패드를 형성하는 공정과,
    상기 다이본드 패드상에 개별 반도체 소자의 이면을 각각 고정하고, 각 개별 반도체 소자의 전극부와 상기 와이어본드 패드를 전기적으로 접속하는 실장공정과,
    상기 절연성 시이트의 실장면을 수지봉지하여 상기 절연성 시이트 상의 복수의 상기 개별 반도체 소자를 일체의 봉지수지로 수지봉지하는 공정과,
    상기 봉지수지를 상기 개별 반도체 소자의 주위에서 절단하여 각 개별 반도체 장치로 분할하는 분할공정으로 이루어진 것을 특징으로 하는 개별 반도체 장치의 제조방법.
KR10-1998-0020879A 1997-10-09 1998-06-05 개별반도체장치및그제조방법 KR100389230B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27723097A JP3837215B2 (ja) 1997-10-09 1997-10-09 個別半導体装置およびその製造方法
JP277230 1997-10-09

Publications (2)

Publication Number Publication Date
KR19990036521A true KR19990036521A (ko) 1999-05-25
KR100389230B1 KR100389230B1 (ko) 2003-10-22

Family

ID=17580644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0020879A KR100389230B1 (ko) 1997-10-09 1998-06-05 개별반도체장치및그제조방법

Country Status (5)

Country Link
US (1) US6163069A (ko)
JP (1) JP3837215B2 (ko)
KR (1) KR100389230B1 (ko)
CN (1) CN1160781C (ko)
TW (1) TW405235B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796587B1 (ko) * 2004-09-02 2008-01-21 삼성에스디아이 주식회사 도너 기판의 제조 방법 및 그를 이용한 유기 전계 발광소자의 제조 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022044A (ja) 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
US6636334B2 (en) * 1999-03-26 2003-10-21 Oki Electric Industry Co., Ltd. Semiconductor device having high-density packaging thereof
JP3501281B2 (ja) * 1999-11-15 2004-03-02 沖電気工業株式会社 半導体装置
JP3827497B2 (ja) 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3778773B2 (ja) * 2000-05-09 2006-05-24 三洋電機株式会社 板状体および半導体装置の製造方法
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
TW497371B (en) * 2000-10-05 2002-08-01 Sanyo Electric Co Semiconductor device and semiconductor module
JP3634735B2 (ja) * 2000-10-05 2005-03-30 三洋電機株式会社 半導体装置および半導体モジュール
JP4354109B2 (ja) * 2000-11-15 2009-10-28 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP3628971B2 (ja) * 2001-02-15 2005-03-16 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP4611569B2 (ja) * 2001-05-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置の製造方法
US20070108609A1 (en) * 2001-07-19 2007-05-17 Samsung Electronics Co., Ltd. Bumped chip carrier package using lead frame and method for manufacturing the same
KR100445072B1 (ko) * 2001-07-19 2004-08-21 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
US6737931B2 (en) * 2002-07-19 2004-05-18 Agilent Technologies, Inc. Device interconnects and methods of making the same
CN1326235C (zh) * 2003-06-03 2007-07-11 胜开科技股份有限公司 封装积体电路基板的制造方法
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
BRPI0618305A2 (pt) * 2005-11-07 2011-08-23 Exactech Inc sistema de montagem e método para aumentar a fixação do implante ao osso
DE102006044690B4 (de) * 2006-09-22 2010-07-29 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen
JP6610497B2 (ja) * 2016-10-14 2019-11-27 オムロン株式会社 電子装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPS6225444A (ja) * 1985-07-26 1987-02-03 Hitachi Ltd 連続配線基板
US5280194A (en) * 1988-11-21 1994-01-18 Micro Technology Partners Electrical apparatus with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
JPH0691176B2 (ja) * 1989-12-07 1994-11-14 株式会社東芝 大電力用半導体装置
JPH04118678A (ja) * 1990-09-10 1992-04-20 Seiko Epson Corp 現像方法
JPH04171969A (ja) * 1990-11-06 1992-06-19 Fujitsu Ltd 実装ｉｃチップ樹脂封止構造及び樹脂封止方法
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5422615A (en) * 1992-09-14 1995-06-06 Hitachi, Ltd. High frequency circuit device
US5309322A (en) * 1992-10-13 1994-05-03 Motorola, Inc. Leadframe strip for semiconductor packages and method
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
JPH07142627A (ja) * 1993-11-18 1995-06-02 Fujitsu Ltd 半導体装置及びその製造方法
US5521429A (en) * 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
DE4431604A1 (de) * 1994-09-05 1996-03-07 Siemens Ag Schaltungsanordnung mit einem Chipkartenmodul und einer damit verbundenen Spule
DE69524730T2 (de) * 1994-10-31 2002-08-22 Koninkl Philips Electronics Nv Verfahren zur Herstellung einer Halbleitervorrichtung für Mikrowellen
US5561322A (en) * 1994-11-09 1996-10-01 International Business Machines Corporation Semiconductor chip package with enhanced thermal conductivity
JPH08316372A (ja) * 1995-05-16 1996-11-29 Toshiba Corp 樹脂封止型半導体装置
JP3264147B2 (ja) * 1995-07-18 2002-03-11 日立電線株式会社 半導体装置、半導体装置用インターポーザ及びその製造方法
US5696666A (en) * 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
KR100214549B1 (ko) * 1996-12-30 1999-08-02 구본준 버텀리드 반도체 패키지
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US5977630A (en) * 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
US5942796A (en) * 1997-11-17 1999-08-24 Advanced Packaging Concepts, Inc. Package structure for high-power surface-mounted electronic devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796587B1 (ko) * 2004-09-02 2008-01-21 삼성에스디아이 주식회사 도너 기판의 제조 방법 및 그를 이용한 유기 전계 발광소자의 제조 방법

Also Published As

Publication number Publication date
CN1160781C (zh) 2004-08-04
JP3837215B2 (ja) 2006-10-25
JPH11121644A (ja) 1999-04-30
CN1214544A (zh) 1999-04-21
US6163069A (en) 2000-12-19
KR100389230B1 (ko) 2003-10-22
TW405235B (en) 2000-09-11

Similar Documents

Publication Publication Date Title
KR100389230B1 (ko) 개별반도체장치및그제조방법
JP3793628B2 (ja) 樹脂封止型半導体装置
US6229200B1 (en) Saw-singulated leadless plastic chip carrier
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US20020027297A1 (en) Semiconductor package
US20030234454A1 (en) Integrated circuit package and method of manufacturing the integrated circuit package
US6677665B2 (en) Dual-die integrated circuit package
US20020039811A1 (en) A method of manufacturing a semiconductor device
JP3877409B2 (ja) 半導体装置の製造方法
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
JP3877410B2 (ja) 半導体装置の製造方法
JP3877405B2 (ja) 半導体装置の製造方法
JPH11307673A (ja) 半導体装置とその製造方法
US6787389B1 (en) Semiconductor device having pads for connecting a semiconducting element to a mother board
JP3831504B2 (ja) リードフレーム
KR100487135B1 (ko) 볼그리드어레이패키지
JP2009065201A (ja) 半導体装置の製造方法
JPH0582672A (ja) 半導体装置及びその製造方法
JP3466354B2 (ja) 半導体装置
JP3938525B2 (ja) 半導体装置の製造方法
JP4215300B2 (ja) 半導体装置の製造方法
JP2002050720A (ja) 半導体装置の製造方法
JP2000124236A (ja) 半導体装置の製造方法
JP3434633B2 (ja) 樹脂封止型半導体装置
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20011123

Effective date: 20030227

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 15

EXPY Expiration of term