CN1326235C - 封装积体电路基板的制造方法 - Google Patents
封装积体电路基板的制造方法 Download PDFInfo
- Publication number
- CN1326235C CN1326235C CNB031363741A CN03136374A CN1326235C CN 1326235 C CN1326235 C CN 1326235C CN B031363741 A CNB031363741 A CN B031363741A CN 03136374 A CN03136374 A CN 03136374A CN 1326235 C CN1326235 C CN 1326235C
- Authority
- CN
- China
- Prior art keywords
- sheet
- upper strata
- sheet metal
- metal
- several
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种封装积体电路基板的制造方法。为提供一种提高封装体封装可靠度及固定于印刷电路板上稳定度的封装半导体部件的制造方法，提出本发明，其包括提供数个相互间隔排列分别设有上、下表面的下、上层金属片、以上层金属片下表面叠设于下层金属片下表面及形成包覆黏着住下、上层金属片并使上层金属片的上表面及下层金属片的下表面由封胶体露出的封胶体步骤。
Description
技术领域
本发明属于封装半导体部件的制造方法，特别是一种封装积体电路基板的制造方法。
背景技术
如图1所示，习知的用于积体电路封装的基板系由数个相互间隔排列的金属片10及封胶体16构成。
每一金属片10设有第一表面12及第二表面14。
封胶体16包覆数个金属片10，并使每一金属片10的第一表面12及第二表面14由封胶体16露出，以形成用以与积体电路连接的讯号输入端及用以与印刷电路板连接的讯号输出端。
习知的用于积体电路封装的基板虽确可达到其创作目的及功效，惟仍存在如下缺失：
1、由于金属片10在制造上，不论以冲压或蚀刻方式皆无法将其制成较高的厚度，以致于其封装后，外界的不利因子，如温度及湿度将渗透进入积体电路内，将影响到积体电路的电性特性，以致于其可靠度较低。
2、因金属片10厚度较薄，所以在锡焊(SMT)过程中，焊锡将无法在金属片10的侧边攀爬，以致于影响到封装组件固定于印刷电路板上的稳定度。
发明内容
本发明的目的是提供一种提高封装体封装可靠度及固定于印刷电路板上稳定度的封装积体电路基板的制造方法。
本发明包括提供数个相互间隔排列的下、上层金属片、叠设下、上层金属片及形成封胶体步骤；提供数个相互间隔排列的下、上层金属片步骤中下层金属片设有上表面及下表面；上层金属片设有上表面及下表面；叠设下、上层金属片步骤中系以数个上层金属片的下表面将其相对应叠设于下层金属片的上表面上；形成封胶体步骤系包覆黏着住下、上层金属片并使上层金属片的上表面及下层金属片的下表面由封胶体露出以电连接至印刷电路板。
其中：
提供数个相互间隔排列的金属片步骤中数个上层金属片间等高对应设有用以设置积体电路的中间板。
提供下层金属片系于下层金属板上以冲压或蚀刻方式形成若干个下层金属片组，每一下层金属片组形成数个相互间隔排列的下层金属片；提供上层金属片及中间板系于上层金属板上以冲压或蚀刻方式形成若干个上层金属片组，每一上层金属片组形成数个相互间隔排列的上层金属片，并于数个上层金属片间等高对应设有中间板。
形成封胶体步骤中系以工业塑胶材质射出成型。
由于本发明包括提供数个相互间隔排列分别设有上、下表面的下、上层金属片、以上层金属片下表面叠设于下层金属片下表面及形成包覆黏着住下、上层金属片并使上层金属片的上表面及下层金属片的下表面由封胶体露出的封胶体步骤。以本发明对积体电路进行封装时，由于基板系由上、下层金属片组合而成，使其厚度较高，可更有效防止外界不利因子，如温度、湿度影响到积体电路的电性特性，因此，可使封装体得到较佳的可靠度；且当封装体封装完成而进行锡焊(SMT)于印刷电路板上时，可藉由焊锡攀爬至基板的上层金属片上，因此，可得到较佳的黏着度。不仅提高封装体封装可靠度，而且提高固定于印刷电路板上稳定度，从而达到本发明的目的。
附图说明
图1、为习知的封装积体电路的基板结构示意剖视图。
图2、为本发明封装积体电路的基板结构示意剖视图。
图3、为本发明封装积体电路基板的制造方法步骤一示意图。
图4、为本发明封装积体电路基板的制造方法步骤一示意图。
图5、为本发明封装积体电路基板的制造方法步骤二示意图。
具体实施方式
如图2所示，本发明封装积体电路的基板包括数个相互间隔排列的下层金属片20、数个相互间隔排列的上层金属片26及封胶体32。
每一下层金属片20设有上表面22及下表面24。
每一上层金属片26设有上表面28及下表面30，上层金属片26的下表面30系相对应叠设于下层金属片20的上表面22上，并于数个上层金属片26间等高对应设有用以设置积体电路的中间板33。
封胶体32为塑胶材质，其系用以将数个下层金属片20、数个上层金属片26及中间板33包覆黏着住，并使每一上层金属片26的上表面28及中间板33的上表面由封胶体32露出，每一下层金属片20的下表面24由封胶体32露出电连接至印刷电路板34，藉以将积体电路的讯号传递至印刷电路板。
以本发明对积体电路进行封装时，由于基板系由上、下层金属片26、20组合而成，使其厚度较高，可更有效防止外界不利因子，如温度、湿度影响到积体电路的电性特性，因此，可使封装体得到较佳的可靠度。且当封装体封装完成而进行锡焊(SMT)于印刷电路板34上时，可藉由焊锡36攀爬至基板的上层金属片26上，因此，可得到较佳的黏着度。
本发明封装积体电路的基板的制造方法包括如下步骤：
步骤一
提供数个相互间隔排列的下、上层金属片20、26；
如图3所示，于下层金属板40上以冲压或蚀刻方式形成若干个下层金属片组42，每一下层金属片组42形成数个相互间隔排列的下层金属片20，每一下层金属片20设有上表面22及下表面24；
如图4所示，于上层金属板44上以冲压或蚀刻方式形成若干个上层金属片组46，每一上层金属片组46形成数个相互间隔排列的上层金属片26，每一上层金属片26设有上表面28及下表面30，并于数个上层金属片26间等高对应设有中间板33；
步骤二
叠置数个相互间隔排列的下、上层金属片20、26；
如图5所示，数个上层金属片20以其下表面30相对应叠设于下层金属片20的上表面22上；
步骤三
提供封胶体32；
如图2所示，以工业塑胶为材料射出成型包覆黏着住下层金属片20、上层金属片26及中间板33而形成封胶体32，并使上层金属片26的上表面28、中间板33及下层金属片20的下表面24由封胶体32露出，如此，即可将每一相互叠合的下层金属片20与上层金属片26予以切割，即可成为本发明封装积体电路的基板。
Claims (4)
1、一种封装积体电路基板的制造方法，它包括如下步骤：
提供数个相互间隔排列的金属片步骤及形成包覆黏着住数个金属片的封胶体步骤；其特征在于所述的提供数个金属片步骤中包括提供数个相互间隔排列的下、上层金属片；下层金属片设有上表面及下表面；上层金属片设有上表面及下表面；形成封胶体步骤之前尚包括以数个上层金属片的下表面将其相对应叠设于下层金属片的上表面上的叠置下、上层金属片步骤；形成封胶体步骤系包覆黏着住下、上层金属片并使上层金属片的上表面及下层金属片的下表面由封胶体露出以电连接至印刷电路板。
2、根据权利要求1所述的封装积体电路基板的制造方法，其特征在于所述的在提供数个相互间隔排列的金属片步骤中数个上层金属片间等高对应设有用以设置积体电路的中间板。
3、根据权利要求1或2所述的封装积体电路基板的制造方法，其特征在于所述的提供下层金属片系于下层金属板上以冲压或蚀刻方式形成若干个下层金属片组，每一下层金属片组形成数个相互间隔排列的下层金属片；提供上层金属片及中间板系于上层金属板上以冲压或蚀刻方式形成若干个上层金属片组，每一上层金属片组形成数个相互间隔排列的上层金属片，并于数个上层金属片间等高对应设有中间板。
4、根据权利要求1所述的封装积体电路基板的制造方法，其特征在于所述的形成封胶体步骤中系以工业塑胶材质射出成型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031363741A CN1326235C (zh) | 2003-06-03 | 2003-06-03 | 封装积体电路基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031363741A CN1326235C (zh) | 2003-06-03 | 2003-06-03 | 封装积体电路基板的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1553500A CN1553500A (zh) | 2004-12-08 |
| CN1326235C true CN1326235C (zh) | 2007-07-11 |
Family
ID=34323323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031363741A Expired - Fee Related CN1326235C (zh) | 2003-06-03 | 2003-06-03 | 封装积体电路基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1326235C (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1214544A (zh) * | 1997-10-09 | 1999-04-21 | 三菱电机株式会社 | 分立半导体器件及其制造方法 |
| CN1072394C (zh) * | 1997-02-12 | 2001-10-03 | 华通电脑股份有限公司 | 集成电路的封装方法 |
| CN2458729Y (zh) * | 2000-12-11 | 2001-11-07 | 胜开科技股份有限公司 | 封装集成电路 |
| CN2458730Y (zh) * | 2000-12-11 | 2001-11-07 | 胜开科技股份有限公司 | 封装集成电路基板 |
| CN1348213A (zh) * | 2000-10-05 | 2002-05-08 | 三洋电机株式会社 | 半导体装置和半导体模块 |
-
2003
- 2003-06-03 CN CNB031363741A patent/CN1326235C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1072394C (zh) * | 1997-02-12 | 2001-10-03 | 华通电脑股份有限公司 | 集成电路的封装方法 |
| CN1214544A (zh) * | 1997-10-09 | 1999-04-21 | 三菱电机株式会社 | 分立半导体器件及其制造方法 |
| CN1348213A (zh) * | 2000-10-05 | 2002-05-08 | 三洋电机株式会社 | 半导体装置和半导体模块 |
| CN2458729Y (zh) * | 2000-12-11 | 2001-11-07 | 胜开科技股份有限公司 | 封装集成电路 |
| CN2458730Y (zh) * | 2000-12-11 | 2001-11-07 | 胜开科技股份有限公司 | 封装集成电路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1553500A (zh) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7436054B2 (en) | MEMS microphone with a stacked PCB package and method of producing the same | |
| US7473584B1 (en) | Method for fabricating a fan-in leadframe semiconductor package | |
| CN101937899B (zh) | 半导体封装结构及封装工艺 | |
| JP2007506273A5 (zh) | ||
| JPH11214552A (ja) | 集積回路ボードおよび集積回路ボードの製造プロセス | |
| US10373894B2 (en) | Package structure and the method to fabricate thereof | |
| CN105103665A (zh) | 树脂多层基板的制造方法 | |
| EP1724832A3 (en) | Multilayer module formed of modules stacked on top of each other and method of manufacturing the same | |
| EP1168447A3 (en) | Multi-layered semiconductor device and method | |
| US6879034B1 (en) | Semiconductor package including low temperature co-fired ceramic substrate | |
| WO2005008733A3 (en) | Modular electronic assembly and method of making | |
| US7934306B2 (en) | Method for packaging micro electromechanical systems microphone | |
| US20090056118A1 (en) | Method of manufacturing a combined multilayer circuit board having embedded chips | |
| CN1326235C (zh) | 封装积体电路基板的制造方法 | |
| CN103781281A (zh) | 电路板及其制作方法 | |
| WO2003030260A1 (fr) | Dispositif de semi-conducteur et son procede de production | |
| KR100671268B1 (ko) | Ｚ자형 외부리드를 구비하는 반도체 패키지 및 이를 이용한패키지 적층 구조와 방법 | |
| US20060285301A1 (en) | Method for making a pre-laminated inlet | |
| CN111933623A (zh) | 一种基于基板侧面焊盘的封装互连结构及方法 | |
| CN101303985B (zh) | 堆叠式封装结构的制作方法 | |
| JP2007134618A5 (zh) | ||
| US8590144B2 (en) | Method of manufacturing printed circuit board | |
| CN220493214U (zh) | 封装结构、电源模块、隔离收发模块及隔离变送器模块 | |
| CN110032943B (zh) | 生物识别模组及其制造方法 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070711 |