KR19990004105A - 싱크로너스 디램의 자동 프리차지 제어회로 - Google Patents

싱크로너스 디램의 자동 프리차지 제어회로 Download PDF

Info

Publication number
KR19990004105A
KR19990004105A KR1019970028119A KR19970028119A KR19990004105A KR 19990004105 A KR19990004105 A KR 19990004105A KR 1019970028119 A KR1019970028119 A KR 1019970028119A KR 19970028119 A KR19970028119 A KR 19970028119A KR 19990004105 A KR19990004105 A KR 19990004105A
Authority
KR
South Korea
Prior art keywords
bank
command
precharge
automatic precharge
column address
Prior art date
Application number
KR1019970028119A
Other languages
English (en)
Other versions
KR100486195B1 (ko
Inventor
김치욱
강경우
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970028119A priority Critical patent/KR100486195B1/ko
Publication of KR19990004105A publication Critical patent/KR19990004105A/ko
Application granted granted Critical
Publication of KR100486195B1 publication Critical patent/KR100486195B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

소정의 뱅크의 자동 프리차지 명령 후 버스트길이중에 다른 뱅크의 리드 또는 라이트 명령이 셋업되어도 상기 소정의 뱅크의 자동 프리차지를 수행시킬 수 있는 싱크로너스 디램이 개시된다. 상기 싱크로너스 디램은, 다수의 뱅크로 이루어지는 메모리셀 어레이, 및 상기 뱅크중 한 뱅크의 칼럼어드레스 스트로브 명령과 함께 자동 프리차지 명령이 입력되고 tCCD(칼럼 어드레스가 인가된 후 지연되는 시간)가 버스트길이보다 작거나 같은 상태에서 타 뱅크의 칼럼어드레스 스트로브 명령이 입력될 경우, 상기 타 뱅크의 칼럼어드레스 스트로브 명령이 동기된 클락에서 이전 뱅크의 프리차지를 동작시키는 자동 프리차지 제어회로를 구비하는 것을 특징으로 한다.

Description

싱크로너스 디램의 자동 프리차지 제어회로
본 발명은 반도체 메모리장치에 관한 것으로, 특히 싱크로너스 디램(Synchronous DRAM)의 자동 프리차지(Auto Precharge) 제어회로에 관한 것이다.
도 1은 종래의 싱크로너스 디램의 자동 프리차지 제어회로의 회로도이고, 도 2는 도 1에 도시된 종래의 자동 프리차지 제어회로의 동작 타이밍도이다. 여기에서는 상기 싱크로너스 디램이 A 뱅크와 B 뱅크로 구성되고 어드레스 핀(A11)이 뱅크선택 어드레스 핀으로 사용되며 어드레스 핀(A10)이 자동 프리차지 인에이블 핀으로 사용되는 경우가 도시되어 있다.
도 1 및 도 2를 참조하면, 상기 종래의 자동 프리차지 회로에서는, 로우 엑티브(Row Active) 상태에서 외부클락(CLK)의 ①구간에서 칼럼어드레스 스트로브 신호(CASB)와 A11,A10의 상태에 의해 A 뱅크의 리드(Read)와 자동 프리차지 명령이 셋업(Set-up)된다. 그리고 상기 외부클락(CLK)의 ②구간에서 B 뱅크의 리드 명령이 셋업되면 기존의 자동 프리차지 정보인 CA10은 디스에이블되고 버스트길이(Burst Length)가 끝나는 것을 감지해주는 신호(COSAP) 역시 리셋되어, 원래 A 뱅크의 프리차지 시작 시점인 ③구간에서 A 뱅크를 프리차지시키지 못하게 된다.
즉 상기 A 뱅크의 자동 프리차지 명령 후 버스트길이중에 다른 뱅크의 리드 또는 라이트 명령이 셋업되면 A 뱅크의 자동 프리차지는 이루어지지 못하게 된다. 이에 따라 A 뱅크의 자동 프리차지 명령 후부터 자동 프리차지가 시작되는 버스트길이+1CLK 까지는 다른 뱅크의 리드 또는 라이트 명령을 줄 수 없게 된다.
따라서 본 발명의 목적은, 소정의 뱅크의 자동 프리차지 명령 후 버스트길이중에 다른 뱅크의 리드 또는 라이트 명령이 셋업되어도 상기 소정의 뱅크의 자동 프리차지를 수행시킬 수 있는 싱크로너스 디램을 제공하는 데 있다.
도 1은 종래의 싱크로너스 디램의 자동 프리차지 제어회로의 회로도
도 2는 도 1에 도시된 자동 프리차지 제어회로의 동작 타이밍도
도 3은 본 발명의 실시예에 따른 싱크로너스 디램의 자동 프리차지 제어회로의 회로도
도 4는 도 3에 도시된 자동 프리차지 제어회로의 동작 타이밍도
도 5는 도 3에 도시된 자동 프리차지 제어회로에서 버스트길이가 1클락이고 tRAS가 보장이 않된 상태에서 자동 프리차지 명령이 셋업되고 tCCD 1클락으로 동일 뱅크의 새로운 명령에 의해 기존의 자동 프리차지 명령의 리셋 과정을 나타내는 타이밍도
상기 목적을 달성하기 위한 본 발명에 따른 싱크로너스 디램은, 다수의 뱅크로 이루어지는 메모리셀 어레이, 및 상기 뱅크중 한 뱅크의 칼럼어드레스 스트로브 명령과 함께 자동 프리차지 명령이 입력되고 tCCD(칼럼 어드레스가 인가된 후 지연되는 시간)가 버스트길이보다 작거나 같은 상태에서 타 뱅크의 칼럼어드레스 스트로브 명령이 입력될 경우, 상기 타 뱅크의 칼럼어드레스 스트로브 명령이 동기된 클락에서 이전 뱅크의 프리차지를 동작시키는 자동 프리차지 제어회로를 구비하는 것을 특징으로 한다.
상기 자동 프리차지 제어회로는, 뱅크 선택용 어드레스 버퍼의 출력과 자동 프리차지 인에이블 제어용 어드레스 버퍼의 출력을 조합하고, 그 결과를 내부클락에 의해 래치시키고 칼럼어드레스의 버스트 동작이 끝나거나 또는 타 뱅크의 칼럼어드레스 스트로브 명령이 입력되어 기존 뱅크 선택용 어드레스 버퍼의 출력이 바뀔 때 자동 프리차지를 수행하도록 구성된다. 또한 상기 자동 프리차지 제어회로는, 뱅크 선택용 어드레스 버퍼의 출력과 자동 프리차지 인에이블 제어용 어드레스 버퍼의 출력을 조합하여 한 뱅크의 칼럼어드레스 스트로브 명령과 함께 자동 프리차지 명령이 입력되고, 상기 tCC 가 상기 버스트길이보다 작거나 같은 상태로 동일 뱅크의 칼럼어드레스 스트로브 명령이 자동 프리차지 명령없이 입력될 경우 기존의 자동 프리차지 명령을 리셋하도록 구성된다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 3은 본 발명의 실시예에 따른 싱크로너스 디램의 자동 프리차지 제어회로의 회로도이다. 여기에서는 상기 싱크로너스 디램이 A 뱅크와 B 뱅크로 구성되고 어드레스 핀(A11)이 뱅크선택 어드레스 핀으로 사용되며 어드레스 핀(A10)이 자동 프리차지 인에이블 핀으로 사용되는 경우가 도시되어 있다.
상기 본 발명에 따른 자동 프리차지 제어회로는, A 뱅크 및 B 뱅크중 한 뱅크의 칼럼어드레스 스트로브(CASB) 명령과 함께 자동 프리차지 명령이 입력되고 tCCD(칼럼 어드레스가 인가된 후 지연되는 시간)가 버스트길이보다 작거나 같은 상태에서 타 뱅크의 칼럼어드레스 스트로브(CASB) 명령이 입력될 경우, 상기 타 뱅크의 칼럼어드레스 스트로브(CASB) 명령이 동기된 클락에서 이전 뱅크의 프리차지를 동작시킨다. 도 3을 참조하며 상기 본 발명에 따른 자동 프리차지 제어회로의 동작을 상세히 설명하겠다.
도 3을 참조하면, 상기 자동 프리차지 제어회로는 두가지의 경우로 동작하게 되는 데, 첫째, 메모리셀 데이터의 리스토아 시간(Restore Time)을 보장하는 tRAS가 충분히 보장된 후에 칼럼어드레스 스트로브(CASB) 명령이 셋업되는 경우를 먼저 살펴보겠다.
로우 엑티브 상태에서 칼럼어드레스 스트로브(CASB)가 외부클락(CLK)에 동기될 때, 뱅크선택 어드레스인 A11에 의해 CA11B 또는 CA11이 하이로 인에이블되고 또한 자동 프리차지 인에이블 핀인 A10에 의해 CA10이 하이로 인에이블된다. 이에 따라 A 뱅크가 선택되었을 경우 노드 ⓐ와 노드 ⓑ가 모두 로우가 되어 노드 ⓒ는 버스트 도중에 내부클락(PCLK)가 로우 상태일 때 하이로 래치된다. 그리고 버스트 진행이 완료되거나 다른 뱅크의 리드 또는 라이트 명령이 입력되어 CA11B가 로우로 디스에이블되면 노드 ⓔ는 로우가 되고, 내부클락(PCLK)가 하이가 되면 노드 ⓒ와 노드 ⓓ가 모두 하이이므로 노드 ⓕ 역시 로우가 된다. 마찬가지로 tRAS 시간을 보장하여 주는 신호인 PSDD_a 역시 tRAS가 충분히 보장되었으므로 하이 상태이고, 이에 따라 노드 ⓖ 역시 로우 상태가 된다. 따라서 노드 ⓔ,ⓕ,ⓖ가 모두 로우이므로 PAPBa는 PCLK의 펄스폭 만큼의 로우 펄스를 갖게된다. 그리고 이 펄스에 의해 칩이 프리차지 상태로 된다.
둘째, 메모리셀 데이터의 리스토아 시간을 보장하는 tRAS가 보장이 안된 상태에서 CASB 명령이 셋업될 경우를 살펴보겠다.
로우 엑티브 상태에서 tRAS가 보장이 안된 상태에서 CASB가 외부클락에 동기되어 뱅크선택 어드레스인 A11에 의해 CA11B 또는 CA11이 하이로 인에이블되고 또한 자동 프리차지 인에이블 핀인 A10에 의해 CA10이 하이로 인에이블된다. 따라서 A 뱅크가 선택되었을 경우 노드 ⓐ와 노드 ⓑ가 모두 로우가 되어 노드 ⓒ는 버스트 도중에 내부클락(PCLK)가 로우 상태일 때 하이로 래치된다. 그리고 PCLK가 하이로 될 때 노드 ⓓ 역시 하이가 되어 노드 ⓗ는 하이가 된다. 이때 tRAS를 보장하지 못한 상태이므로 PSDD_a는 로우 상태이고 이에 따라 노드 ⓘ 역시 로우 상태가 되며 노드 ⓙ 역시 파우워업(Power Up) 후에 PVCCH가 하이 상태이므로 로우 상태가 된다. 따라서 노드 ⓘ,ⓙ,ⓕ가 모두 로우이므로 노드 ⓚ는 하이로 래치되게 되고 이에 의해 노드 ⓕ 역시 로우로 래치된다. 그리고 싸이클이 진행하여 tRAS가 보장이 되면 PSDD_a가 하이가 되어 노드 ⓖ는 로우가 되며 PAPBa를 로우 상태로 만든다. 그리고 노드 ⓘ는 PSDD_a로부터의 딜레이를 거쳐 하이가 되고 이에 의해 노드 ⓚ는 로우가 되며 따라서 PAPBa는 하이 상태가 된다. 즉 PSDD_a로부터 노드 ⓘ의 딜레이 만큼 PAPBa는 로우 펄스를 갖게 된다. 따라서 PAPBa가 로우 펄스인 구간에서 칩의 프리차지가 시작되게 된다.
또한 버스트길이가 1클락이며 두 번째 경우, 즉 메모리셀 데이터의 리스토아 시간을 보장하는 tRAS가 충분하지 않은 상태에서 CASB 명령과 함께 자동 프리차지가 셋업되고 tCCD 1클락으로 동일 뱅크의 CASB 명령이 자동 프리차지 명령없이 입력되었을 때를 살펴보겠다.
이 경우에는 기존에 셋업된 자동 프리차지 명령은 tCCD 1클락으로 동일 뱅크의 CASB 명령이 입력되었을 때 리셋되어야 한다. 그 과정을 살펴보면 다음과 같다. A 뱅크를 예를 들어 볼 때 우선 tRAS가 보장이 않되었으므로 PSDD_a는 로우 상태이고 이에 따라 노드 ⓘ는 로우, 노드 ⓖ는 하이 상태에 있다. 이때 CASB 명령과 자동 프리차지 명령의 셋업에 의해 CA11B와 CA10이 하이가 되면 노드 ⓐ와 노드 ⓑ는 로우가 되고 PCLK가 로우일 때 노드 ⓒ는 하이로 래치된다. 그리고 PCLK가 하이가 되어 노드 ⓓ가 하이가 되면 노드 ⓗ는 하이가 되고 노드 ⓕ는 로우가 된다. 노드 ⓘ와 ⓙ는 위에서 본 바와 같이 로우 상태이므로 노드 ⓚ는 하이가 되고 이에 따라 노드 ⓕ는 로우로 래치되게 된다.
이때 버스트길이가 1클락이고 tCCD 1클락으로 동일 뱅크의 CASB 명령이 자동 프리차지 명령없이 셋업되면 기존의 프리차지 명령은 리셋이 되어야 한다. 그런데 tRAS가 보장이 안된 상태이므로 PSDD_a가 로우를 유지하고 있으면 노드 ⓐ,ⓑ - 노드 ⓗ의 패쓰로는 로우로 래치되어 있는 노드 ⓕ를 하이로 바꿀 수 없으므로 자동 프리차지 명령을 리셋시킬 수 없다. 따라서 본 발명에서는 위의 경우를 해결하기 위하여 도 3에서 볼 수 있듯이 프리차지 리셋 회로(31,33)가 추가되어 있다. 이에 따라 tCCD 1클락으로 동일 뱅크의 CASB 명령이 자동 프리차지 명령없이 셋업되었을 때 CA11B는 하이, CA10은 로우가 되므로 CA10B는 하이가 되어 노드 ⓛ은 로우가 된다. 따라서 노드 ⓙ는 하이가 되고 노드 ⓚ는 로우가 된다. 그리고 노드 ⓗ는 CA10이 로우이므로 로우 상태가 되고 이에 따라 노드 ⓕ는 하이가 되어 기존의 자동 프리차지 명령을 리셋시키게 된다.
도 4는 도 3에 도시된 본 발명의 실시예에 따른 자동 프리차지 제어회로의 동작 타이밍도이다. 도 4를 참조하여 종래기술의 문제점이 개선되는 것을 살펴보겠다. 로우 엑티브 후에 외부클락(CLK)의 ①구간에서 A 뱅크 리드 명령과 함께 자동 프리차지 명령이 동기된다. 이에 따라 CA11B와 CA10이 하이로 인에이블된다. 그리고 2클락 뒤에 다른 명령, 즉 B 뱅크 리드 명령이 동기되면 이에 의해 CA11이 하이로 인에이블되고 CA11B와 CA10이 로우로 디스에이블된다. 그러나 도 3에서의 노드 ⓒ는 CA11B와 CA10이 디스에이블되기 전에 PCLK에 의해 하이로 래치되고 PCLK가 하이가 되면 노드 ⓕ는 로우로 래치된다. 이에 따라 노드 ⓔ는 CA11B이므로 로우이고 노드 ⓖ는 tRAS가 보장되었으면 역시 로우가 된다. 따라서 도 4에서와 같이 PAPBa가 PCLK의 펄스 폭 만큼 로우 펄스를 갖게되고 이 신호에 의해 칩이 프리차지 동작을 진행하게 된다.
도 5는 버스트길이가 1클락이고 tRAS가 보장이 않된 상태에서 자동 프리차지 명령이 셋업되고 tCCD 1클락으로 동일 뱅크의 새로운 명령에 의해 기존의 자동 프리차지 명령의 리셋 과정을 나타내는 타이밍도이다.
도 5를 참조하면, ①구간에서 로우 엑티브가 되고 tRCD 2클락으로 CASB 명령과 자동 프리차지 명령이 입력되면 CA10과 CA11B에 의해 노드 ⓒ가 PCLK가 로우인 구간에서 하이 상태가 된다. 그리고 PCLK가 하이가 되면 노드 ⓓ는 하이가 되고 이에 따라 노드 ⓗ는 하이가 된다. 따라서 노드 ⓗ가 하이가 되면 노드 ⓕ는 로우가 되고 노드 ⓚ를 하이로 만들고 이에 의해 노드 ⓕ는 로우로 래치되게 된다. 이때 ③구간에서 tCCD 1클락으로 동일 뱅크의 새로운 명령이 자동 프리차지 명령없이 입력되면 CA10은 로우가 되고 이에 의해 노드 ⓛ은 로우가 된다. 따라서 노드 ⓙ가 하이가 되어 노드 ⓚ를 로우로 만든다. 그리고 PCLK가 로우가 되어 노드 ⓗ가 로우로 되면 노드 ⓕ는 하이 상태로 되어 래치되어 있던 자동 프리차지 명령을 리셋시키게 된다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
따라서 상술한 바와 같은 본 발명에 따른 자동 프리차지 제어회로를 구비하는 싱크로너스 디램에서는, 소정의 뱅크의 자동 프리차지 명령 후 버스트길이중에 다른 뱅크의 리드 또는 라이트 명령이 셋업되어도 상기 소정의 뱅크의 자동 프리차지가 수행될 수 있다.

Claims (3)

  1. 다수의 뱅크로 이루어지는 메모리셀 어레이; 및 상기 뱅크중 한 뱅크의 칼럼어드레스 스트로브 명령과 함께 자동 프리차지 명령이 입력되고 tCCD(칼럼 어드레스가 인가된 후 지연되는 시간)가 버스트길이보다 작거나 같은 상태에서 타 뱅크의 칼럼어드레스 스트로브 명령이 입력될 경우, 상기 타 뱅크의 칼럼어드레스 스트로브 명령이 동기된 클락에서 이전 뱅크의 프리차지를 동작시키는 자동 프리차지 제어회로를 구비하는 것을 특징으로 하는 싱크로너스 디램.
  2. 제1항에 있어서, 상기 자동 프리차지 제어회로는, 뱅크 선택용 어드레스 버퍼의 출력과 자동 프리차지 인에이블 제어용 어드레스 버퍼의 출력을 조합하고, 그 결과를 내부클락에 의해 래치시키고 칼럼어드레스의 버스트 동작이 끝나거나 또는 타 뱅크의 칼럼어드레스 스트로브 명령이 입력되어 기존 뱅크 선택용 어드레스 버퍼의 출력이 바뀔 때 자동 프리차지를 수행하도록 구성되는 것을 특징으로 하는 싱크로너스 디램.
  3. 제1항에 있어서, 상기 자동 프리차지 제어회로는, 뱅크 선택용 어드레스 버퍼의 출력과 자동 프리차지 인에이블 제어용 어드레스 버퍼의 출력을 조합하여 한 뱅크의 칼럼어드레스 스트로브 명령과 함께 자동 프리차지 명령이 입력되고, 상기 tCC 가 상기 버스트길이보다 작거나 같은 상태로 동일 뱅크의 칼럼어드레스 스트로브 명령이 자동 프리차지 명령없이 입력될 경우 기존의 자동 프리차지 명령을 리셋하도록 구성되는 것을 특징으로 하는 싱크로너스 디램.
KR1019970028119A 1997-06-27 1997-06-27 싱크로너스디램의자동프리차지제어회로 KR100486195B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028119A KR100486195B1 (ko) 1997-06-27 1997-06-27 싱크로너스디램의자동프리차지제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028119A KR100486195B1 (ko) 1997-06-27 1997-06-27 싱크로너스디램의자동프리차지제어회로

Publications (2)

Publication Number Publication Date
KR19990004105A true KR19990004105A (ko) 1999-01-15
KR100486195B1 KR100486195B1 (ko) 2005-06-16

Family

ID=37303034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028119A KR100486195B1 (ko) 1997-06-27 1997-06-27 싱크로너스디램의자동프리차지제어회로

Country Status (1)

Country Link
KR (1) KR100486195B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408716B1 (ko) * 2001-06-29 2003-12-11 주식회사 하이닉스반도체 오토프리챠지 갭리스 보호회로를 가진 반도체 메모리소자의 오토프리챠지장치
KR100649826B1 (ko) * 1999-12-30 2006-11-24 주식회사 하이닉스반도체 반도체 메모리 소자의 오토 프리차지장치
KR100736397B1 (ko) * 2006-05-03 2007-07-09 삼성전자주식회사 자동 프리차지 제어회로 및 이를 구비하는 반도체 메모리장치
KR100772691B1 (ko) * 2001-06-30 2007-11-02 주식회사 하이닉스반도체 데이터 라이트 에러 방지를 위한 메모리 장치
US8125847B2 (en) 2008-04-29 2012-02-28 Samsung Electronics Co., Ltd. Semiconductor memory device and access method thereof
US8154937B2 (en) 2008-12-05 2012-04-10 Hynix Semiconductor Inc. Auto-precharge signal generator

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144788A (ja) * 1984-12-18 1986-07-02 Nec Corp 半導体記憶装置
JP2988804B2 (ja) * 1993-03-19 1999-12-13 株式会社東芝 半導体メモリ装置
JP2956426B2 (ja) * 1993-07-30 1999-10-04 日本電気株式会社 半導体記憶装置
US5430680A (en) * 1993-10-12 1995-07-04 United Memories, Inc. DRAM having self-timed burst refresh mode
KR970001699B1 (ko) * 1994-03-03 1997-02-13 삼성전자 주식회사 자동프리차아지기능을 가진 동기식 반도체메모리장치
JPH0963264A (ja) * 1995-08-18 1997-03-07 Fujitsu Ltd 同期型ｄｒａｍ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649826B1 (ko) * 1999-12-30 2006-11-24 주식회사 하이닉스반도체 반도체 메모리 소자의 오토 프리차지장치
KR100408716B1 (ko) * 2001-06-29 2003-12-11 주식회사 하이닉스반도체 오토프리챠지 갭리스 보호회로를 가진 반도체 메모리소자의 오토프리챠지장치
KR100772691B1 (ko) * 2001-06-30 2007-11-02 주식회사 하이닉스반도체 데이터 라이트 에러 방지를 위한 메모리 장치
KR100736397B1 (ko) * 2006-05-03 2007-07-09 삼성전자주식회사 자동 프리차지 제어회로 및 이를 구비하는 반도체 메모리장치
US8125847B2 (en) 2008-04-29 2012-02-28 Samsung Electronics Co., Ltd. Semiconductor memory device and access method thereof
US8154937B2 (en) 2008-12-05 2012-04-10 Hynix Semiconductor Inc. Auto-precharge signal generator
US8493803B2 (en) 2008-12-05 2013-07-23 Hynix Semiconductor Inc. Auto-precharge signal generator

Also Published As

Publication number Publication date
KR100486195B1 (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
US6504789B2 (en) Semiconductor memory device
JP3180317B2 (ja) 半導体記憶装置
EP0665484A2 (en) Power reducing circuit for synchronous semiconductor device
US6175901B1 (en) Method for initializing and reprogramming a control operation feature of a memory device
JP2904076B2 (ja) 半導体記憶装置
US5875140A (en) Memory device communication line control
KR20000077249A (ko) 반도체 기억 장치
KR19980018543A (ko) 레지스터의 수가 감소된 동기식 반도체 메모리
US4602356A (en) Semiconductor memory device
KR100260851B1 (ko) 고속 판독-수정-기입 기능을 갖는 반도체 메모리장치
EP0766251B1 (en) Semiconducteur memory device having extended margin in latching input signal
JPH10240372A (ja) 半導体装置の内部クロック発生回路及び内部クロック発生方法
JP4024972B2 (ja) 半導体記憶装置
KR100486195B1 (ko) 싱크로너스디램의자동프리차지제어회로
US6108248A (en) Column address strobe signal generator for synchronous dynamic random access memory
US5229965A (en) Serial accessible semiconductor memory device
US5654934A (en) Semiconductor memory employing a block-write system
JPH0745067A (ja) 半導体記憶装置
KR100321952B1 (ko) 반도체 기억 장치
KR100439046B1 (ko) 반도체 소자의 오토프리차지회로
US6704243B2 (en) Apparatus for generating memory-internal command signals from a memory operation command
JPS58155597A (ja) 半導体メモリの書き込み制御方式
KR100361862B1 (ko) 반도체 메모리장치 및 이의 센싱전류 감소방법
US6744679B2 (en) Semiconductor memory device
KR100305025B1 (ko) 프리차지 동작이 개선된 싱크디램

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee