KR19980038049A - Soi 웨이퍼 제조방법 - Google Patents

Soi 웨이퍼 제조방법 Download PDF

Info

Publication number
KR19980038049A
KR19980038049A KR1019960056895A KR19960056895A KR19980038049A KR 19980038049 A KR19980038049 A KR 19980038049A KR 1019960056895 A KR1019960056895 A KR 1019960056895A KR 19960056895 A KR19960056895 A KR 19960056895A KR 19980038049 A KR19980038049 A KR 19980038049A
Authority
KR
South Korea
Prior art keywords
wafer
ion implantation
implantation region
soi wafer
soi
Prior art date
Application number
KR1019960056895A
Other languages
English (en)
Other versions
KR100232886B1 (ko
Inventor
이상규
박상균
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960056895A priority Critical patent/KR100232886B1/ko
Priority to TW086113319A priority patent/TW406426B/zh
Priority to US08/929,793 priority patent/US5953622A/en
Priority to JP09319786A priority patent/JP3080914B2/ja
Publication of KR19980038049A publication Critical patent/KR19980038049A/ko
Application granted granted Critical
Publication of KR100232886B1 publication Critical patent/KR100232886B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 에스.오.아이.(Silicon On Insulator, 이하에서 SOI 라 함 ) 웨이퍼 제조방법에 있어서, 열산화막이 형성된 제1웨이퍼와 산소이온 및 수소이온 주입영역이 형성된 제2웨이퍼을 접합시키고 열처리한 다음, 상기 수소이온 주입영역을 절단면으로 분리하고 별도의 열처리공정으로 상기 제1웨이퍼의 화학적 결합을 강화시키며 상기 제2웨이퍼의 산소이온 주입영역을 산화막으로 형성한 다음, 상기 제1웨이퍼와 제2웨이퍼의 표면을 평탄화시킴으로써 제1,2 SOI 웨이퍼를 형성하는 것과 같이 두개의 웨이퍼를 이용하여 두개의 SOI 웨이퍼를 제조할 수 있으며 공정을 단순화시켜 SOI 소자 제조의 생산성을 향상시킬 수 있는 기술이다.

Description

SOI 웨이퍼 제조방법
본 발명은 SOI 웨이퍼 제조방법에 관한 것으로, 특히 두개의 웨이퍼로 두개의 SOI 웨이퍼를 형성함으로써 SOI 소자의 대량생산을 가능하게 하고 비용을 절감할 수 있어 생산성 및 수율을 향상시킬 수 있는 기술에 관한 것이다.연구 되고 있다.에 의해 베리드 산화막(buried oxide)과 실리콘막을 형성하는 사이목스(Separation By IMplated Oxygen, 이하에서 SIMOX 라 함)법이 사용되고 있다.16 17시켜 주고, CMP 장비를 이용한 터치 폴리싱(touch polishing)을 거쳐 표면 거칠기를 완화시켜 줌으로써 후속공정으로 소자 제조가 용이한 SOI 웨이퍼를 형성하였다. (도 1e)
본 발명은 상기한 종래기술의 문제점을 해결하기위하여, 종래의 스마트 컷 방법을 이용하여 두개의 베어 웨이퍼로 두개의 SOI 웨이퍼를 형성함으로써 SOI 웨이퍼의 대량생산을 가능하게 하여 SOI 웨이퍼의 생산성을 향상시킬 수 있는 SOI 웨이퍼 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e 는 종래기술에 따른 SOI 웨이퍼의 제조공정을 도시한 단면도.
이상의 목적을 달성하기 위해 본 발명에 따른 SOI 웨이퍼 제조방법은, 두개의 웨이퍼를 이용하여 SOI 웨이퍼를 제조하는 방법에 있어서, 상기 제1웨이퍼 상부에 열산화막을 소정두께 형성하는 공정과, 상기 제2웨이퍼에 산소이온을 이온주입하여 산소이온 주입영역을 형성하는 공정과, 상기 제2웨이퍼에 수소이온을 이온주입하여 수소이온 주입영역을 형성하되, 상기 산소이온 주입영역보다 얕게 형성하는 공정과, 상기 제1웨이퍼에 상기 제2웨이퍼를 접합시키되, 상기 제2웨이퍼의 상측을 상기 제1웨이퍼의 열산화막 상부로 접합시키는 공정과, 상기 접합된 웨이퍼를 열처리하는 공정과, 상기 수소이온 주입영역을 절단면으로 하여 상기 제1,2웨이퍼를 분리함으로써 제1 SOI 웨이퍼와 산소이온 주입영역이 형성된 하나의 베어 웨이퍼를 형성하는 공정과, 상기 제1 SOI 웨이퍼를 열처리하여 화학적 결합을 강화시키는 공정과, 상기 베어 웨이퍼를 열처리하여 상기 산소이온 주입영역을 산화시킴으로써 산화막을 형성하여 제2 SOI 웨이퍼를 형성하는 공정과, 상기 두개의 SOI 웨이퍼 표면을 평탄화시키는 공정을 포함하는 것을 제1특징으로 한다. 도 2a 내지 도 2d 는 본 발명의 제1실시예에 따른 SOI 웨이퍼 제조방법을 도시한 단면도이다.12 16 16 17합을 강화시킨다. 그리고, 상기 제2웨이퍼(15)는 1200 ∼ 3000℃ 정도 온도의 질소 또는 산소가스 분위기 하에서 30 ∼ 100분 동안 열처리하여 상기 제2웨이퍼(15) 내부에 형성된 산소이온 주입영역(19)의 산소를 산화시킴으로써 산화막(21)을 형성하여 SIMOX 와 같은 방법의 제2 SOI 웨이퍼(23)를 형성한다. (도 2d)4 12 16그리고, 상기 수소이온 주입영역(39)은 이온주입에너지를 용도에 따라 10keV ∼2MeV 로 하고, 도우즈는 1×1016∼ 1017/ ㎠ 정도로 이온주입공정을 실시하여 형성한다. (도 3a)
이상에서 설명한 바와같이 본 발명에 따른 SOI 웨이퍼 제조방법은, 하나의 웨이퍼 열산화막을 형성하고, 다른 하나의 웨이퍼에 산소이온 주입영역과 수소이온 주입영역을 형성한 다음, 상기 두개의 웨이퍼를 접합시키고 열처리한 다음, 상기 수소이온 주입영역을 절단면으로 하여 분리하고 상기 다른 하나의 웨이퍼를 열산화시켜 두개의 SOI 웨이퍼를 형성함으로써 공정을 단순화시키고
SOI 웨이퍼의 생산성을 향상시킬 수 있는 잇점이 있다.

Claims (20)

  1. 두개의 웨이퍼를 이용하여 SOI 웨이퍼를 제조하는 방법에 있어서, 상기 제1웨이퍼 상부에 열산화막을 소정두께 형성하는 공정과, 상기 제2웨이퍼에 산소이온을 이온주입하여 산소이온 주입영역을 형성하는 공정과, 상기 제2웨이퍼에 수소이온을 이온주입하여 수소이온 주입영역을 형성하되, 상기 산소이온 주입영역보다 얕게 형성하는 공정과, 상기 제1웨이퍼에 상기 제2웨이퍼를 접합시키되, 상기 제2웨이퍼의 상측을 상기 제1웨이퍼의 열산화막 상부로 접합시키는 공정과, 상기 접합된 웨이퍼를 열처리하는 공정과, 상기 수소이온 주입영역을 절단면으로 하여 상기 제1,2웨이퍼를 분리함으로써 제1 SOI 웨이퍼와 산소이온 주입영역이 형성된 하나의 베어 웨이퍼를 형성하는 공정과, 상기 제1 SOI 웨이퍼를 열처리하여 화학적 결합을 강화시키는 공정과, 상기 베어 웨이퍼를 열처리하여 상기 산소이온 주입영역을 산화시킴으로써 산화막을 형성하여 제2 SOI 웨이퍼를 형성하는 공정과, 상기 두개의 SOI 웨이퍼 표면을 평탄화시키는 공정을 포함하는 SOI 웨이퍼 제조방법.
  2. 청구항 1 에 있어서, 상기 열산화막은 온도를 900 ∼ 1100℃ 정도의 온도에서 30 ∼ 60분 동안 열처리하여 형성하는 것을 특징으로하는 SOI 웨이퍼 제조방법.
  3. 청구항 1 또는 청구항 2 에 있어서, 상기 열산화막은 500 ∼ 10,000Å정도의 두께로 형성하는 것을 특징으로하는 SOI 웨이퍼 제조방법.
  4. 청구항 1 에 있어서, 상기 수소이온 주입영역은 10keV ∼ 2MeV 정도의 이온주입에너지로 형성하는 것을 특징으로하는 SOI 웨이퍼 형성방법.
  5. 청구항 1 또는 청구항 4 에 있어서, 상기 수소이온 주입영역은 1×1016∼ 1017/ ㎠ 정도의 도우즈량으로 형성하는 것을 특징으로하는 SOI 웨이퍼 형성방법.
  6. 청구항 1 에 있어서, 상기 산소이온 주입영역은 10keV ∼ 2MeV 정도의 이온주입에너지로 형성하는 것을 특징으로하는 SOI 웨이퍼 형성방법.
  7. 청구항 1 또는 청구항 6 에 있어서, 상기 산소이온 주입영역은 1×1012/ ㎠ ∼ 1×1016/ ㎠정도의 도우즈량으로 형성하는 것을 특징으로하는 SOI 웨이퍼 제조방법.
  8. 청구항 1 에 있어서, 상기 접합된 웨이퍼의 열처리공정은 400 ∼ 600℃ 정도의 온도에서 실시하는 것을 특징으로하는 SOI 웨이퍼 제조방법.
  9. 청구항 1 에 있어서, 상기 제1 SOI 웨이퍼의 열처리공정은 900 ∼ 1200℃ 정도의 온도에 실시하는 것을 특징으로하는 SOI 웨이퍼 제조방법.
  10. 청구항 1 에 있어서, 상기 제2 SOI 웨이퍼는 1200 ∼ 3000℃ 정도 온도의 질소 또는 산소가스 분위기 하에서 30 ∼ 100분 동안 열처리공정을 실시하여 형성하는 것을 특징으로하는 SOI 웨이퍼 제조방법.
  11. 청구항 1 에 있어서, 상기 평탄화공정은 CMP 방법으로 실시하는 것을 특징으로하는 SOI 웨이퍼 제조방법.
  12. 청구항 1 또는 청구항 11 에 있어서, 상기 평탄화공정은 테이블 속도를 15 ∼ 40rpm, 폴리싱 헤드의 빽 압력을 0 ∼ 2psi, 웨이퍼를 눌러주는 폴리싱 헤드의 압력을 0 ∼ 9psi 로 하고, KOH계 또는 NH4OH계의 슬러리를 사용하여 실시하는 것을 특징으로하는 SOI 웨이퍼 제조방법.
  13. 두개의 웨이퍼를 이용하여 SOI 웨이퍼를 제조하는 방법에 있어서, 상기 제1웨이퍼 상부에 제1열산화막을 소정두께 형성하는 공정과, 상기 제2웨이퍼 상부에 제2열산화막을 소정두께 형성하는 공정과, 상기 제2웨이퍼에 산소이온과 수소이온을 순차적으로 이온주입하여 산소이온 주입영역과 수소이온 주입영역을 각각 형성하는 공정과, 상기 제1웨이퍼에 상기 제2웨이퍼를 접합시키되, 상기 제2웨이퍼의 상측을 상기 제1웨이퍼의 상측에 접합시키는 공정과, 상기 접합된 웨이퍼를 열처리하는 공정과, 상기 수소이온 주입영역을 절단면으로 하여 상기 제1,2웨이퍼를 분리함으로써 제1 SOI 웨이퍼와 산소이온 주입영역이 형성된 하나의 베어 웨이퍼를 형성하는 공정과, 상기 제1 SOI 웨이퍼를 열처리하여 화학적 결합을 강화시키는 공정과, 상기 베어 웨이퍼를 열처리하여 상기 산소이온 주입영역을 산화시킴으로써 산화막을 형성하여 제2 SOI 웨이퍼를 형성하는 공정과, 상기 두개의 SOI 웨이퍼 표면을 평탄화시키는 공정을 포함하는 SOI 웨이퍼 제조방법.
  14. 청구항 13 에 있어서, 상기 열산화막은 온도를 900 ∼ 1100℃ 정도의 온도에서 30 ∼ 60분 동안 열처리하여 500 ∼ 10,000Å 정도의 두께로 형성하는 것을 특징으로하는 SOI 웨이퍼 제조방법.
  15. 청구항 13 에 있어서, 상기 수소이온 주입영역은 1×1016∼ 1017/㎠ 정도의 도우즈량을 10keV ∼ 2MeV 정도의 이온주입에너지로 이온주입하여 형성하는 것을 특징으로하는 S0I 웨이퍼 형성방법.
  16. 청구항 13 에 있어서, 상기 산소이온 주입영역은 1×1012/㎠ ∼ 1×1016/㎠ 정도의 도우즈량을 10keV ∼ 2MeV 정도의 이온주입에너지로 이온주입하여 형성하는 것을 특징으로하는 SOI 웨이퍼 형성방법.
  17. 청구항 13 에 있어서, 상기 접합된 웨이퍼의 열처리공정은 400 ∼ 600℃ 정도의 온도에서 실시하는 것을 특징으로하는 SOI 웨이퍼 제조방법.
  18. 청구항 13에 있어서, 상기 제1 SOI 웨이퍼의 열처리공정은 900 ∼ 1200℃ 정도의 온도에 실시하는 것을 특징으로하는 SOI 웨이퍼 제조방법.
  19. 청구항 13 에 있어서, 상기 제2 SOI 웨이퍼는 1200 ∼ 3000℃ 정도 온도의 질소 또는 산소가스 분위기 하에서 30 ∼ 100분 동안 열처리공정을 실시하여 형성하는 것을 특징으로하는 SOI 웨이퍼 제조방법.
  20. 청구항 13 에 있어서, 상기 평탄화공정은 테이블 속도를 15 ∼ 40rpm, 폴리싱 헤드의 빽 압력을 0 ∼2psi, 웨이퍼를 눌러주는 폴리싱 헤드의 압력을 0 ∼ 9psi 로 하고, KOH계 또는 NH4OH 계의 슬러리를 사용하는 CMP 공정으로 실시하는 것을 특징으로하는 SOI 웨이퍼 제조방법.
KR1019960056895A 1996-11-23 1996-11-23 Soi 웨이퍼 제조방법 KR100232886B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960056895A KR100232886B1 (ko) 1996-11-23 1996-11-23 Soi 웨이퍼 제조방법
TW086113319A TW406426B (en) 1996-11-23 1997-09-13 Method for fabricating semiconductor wafers
US08/929,793 US5953622A (en) 1996-11-23 1997-09-15 Method for fabricating semiconductor wafers
JP09319786A JP3080914B2 (ja) 1996-11-23 1997-11-20 半導体ウェーハ製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960056895A KR100232886B1 (ko) 1996-11-23 1996-11-23 Soi 웨이퍼 제조방법

Publications (2)

Publication Number Publication Date
KR19980038049A true KR19980038049A (ko) 1998-08-05
KR100232886B1 KR100232886B1 (ko) 1999-12-01

Family

ID=19483322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960056895A KR100232886B1 (ko) 1996-11-23 1996-11-23 Soi 웨이퍼 제조방법

Country Status (4)

Country Link
US (1) US5953622A (ko)
JP (1) JP3080914B2 (ko)
KR (1) KR100232886B1 (ko)
TW (1) TW406426B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656271B2 (en) 1998-12-04 2003-12-02 Canon Kabushiki Kaisha Method of manufacturing semiconductor wafer method of using and utilizing the same
KR100465630B1 (ko) * 2002-05-03 2005-01-13 주식회사 하이닉스반도체 웨이퍼의 제조방법
KR100473855B1 (ko) * 2002-09-12 2005-03-10 주식회사 실트론 에스오아이 웨이퍼의 제조 방법
KR100857386B1 (ko) * 2006-12-29 2008-09-05 주식회사 실트론 에스오아이 웨이퍼에 대한 열처리 방법
KR101384845B1 (ko) * 2007-10-25 2014-04-15 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 기판의 제조 방법

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6162705A (en) 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
SG71903A1 (en) * 1998-01-30 2000-04-18 Canon Kk Process of reclamation of soi substrate and reproduced substrate
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
TW444266B (en) 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US6346459B1 (en) * 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6368938B1 (en) * 1999-10-05 2002-04-09 Silicon Wafer Technologies, Inc. Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US6635552B1 (en) 2000-06-12 2003-10-21 Micron Technology, Inc. Methods of forming semiconductor constructions
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
DE10041748A1 (de) 2000-08-27 2002-03-14 Infineon Technologies Ag SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren
US6429070B1 (en) * 2000-08-30 2002-08-06 Micron Technology, Inc. DRAM cell constructions, and methods of forming DRAM cells
EP1482549B1 (en) * 2003-05-27 2011-03-30 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of fabrication of a heteroepitaxial microstructure
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6887753B2 (en) * 2001-02-28 2005-05-03 Micron Technology, Inc. Methods of forming semiconductor circuitry, and semiconductor circuit constructions
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
KR100414193B1 (ko) * 2001-05-08 2004-01-07 주식회사 실트론 에스오아이 웨이퍼 제조용 도너 웨이퍼 가공 방법
EP1408551B1 (en) 2001-07-17 2014-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US7608927B2 (en) * 2002-08-29 2009-10-27 Micron Technology, Inc. Localized biasing for silicon on insulator structures
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2855910B1 (fr) 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
US7039402B1 (en) * 2003-08-05 2006-05-02 Nortel Networks Limited Disaster recovery for very large GSM/UMTS HLR databases
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
FR2878535B1 (fr) * 2004-11-29 2007-01-05 Commissariat Energie Atomique Procede de realisation d'un substrat demontable
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
WO2006111790A1 (en) * 2005-04-22 2006-10-26 S.O.I.Tec Silicon On Insulator Technologies Chemical-mechanical polishing method and apparatus
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
US20070023839A1 (en) * 2005-07-27 2007-02-01 International Business Machines Corporation Finfet gate formed of carbon nanotubes
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2890489B1 (fr) * 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7568412B2 (en) * 2005-10-04 2009-08-04 Marquip, Llc Method for order transition on a plunge slitter
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US8268705B2 (en) * 2006-04-24 2012-09-18 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer
JP5109287B2 (ja) * 2006-05-09 2012-12-26 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7642934B2 (en) * 2006-11-10 2010-01-05 Research In Motion Limited Method of mapping a traditional touchtone keypad on a handheld electronic device and associated apparatus
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
ATE518241T1 (de) * 2007-01-24 2011-08-15 Soitec Silicon On Insulator Herstellungsverfahren für wafer aus silizium auf isolator und entsprechender wafer
JP5348916B2 (ja) * 2007-04-25 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
JP5350655B2 (ja) * 2007-04-27 2013-11-27 株式会社半導体エネルギー研究所 半導体装置
EP1986229A1 (en) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Method for manufacturing compound material wafer and corresponding compound material wafer
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR101079369B1 (ko) * 2008-11-12 2011-11-02 삼성전기주식회사 프로브카드용 프로브 핀 제조방법
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US9881832B2 (en) * 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256581A (en) * 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH05251292A (ja) * 1992-03-06 1993-09-28 Nec Corp 半導体装置の製造方法
US5360752A (en) * 1993-10-28 1994-11-01 Loral Federal Systems Company Method to radiation harden the buried oxide in silicon-on-insulator structures
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656271B2 (en) 1998-12-04 2003-12-02 Canon Kabushiki Kaisha Method of manufacturing semiconductor wafer method of using and utilizing the same
KR100465630B1 (ko) * 2002-05-03 2005-01-13 주식회사 하이닉스반도체 웨이퍼의 제조방법
KR100473855B1 (ko) * 2002-09-12 2005-03-10 주식회사 실트론 에스오아이 웨이퍼의 제조 방법
KR100857386B1 (ko) * 2006-12-29 2008-09-05 주식회사 실트론 에스오아이 웨이퍼에 대한 열처리 방법
KR101384845B1 (ko) * 2007-10-25 2014-04-15 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 기판의 제조 방법

Also Published As

Publication number Publication date
JP3080914B2 (ja) 2000-08-28
US5953622A (en) 1999-09-14
JPH10172918A (ja) 1998-06-26
TW406426B (en) 2000-09-21
KR100232886B1 (ko) 1999-12-01

Similar Documents

Publication Publication Date Title
KR19980038049A (ko) Soi 웨이퍼 제조방법
EP1818971B1 (en) Method for producing direct bonded wafer
US5213986A (en) Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
JP5236290B2 (ja) Ｓｏｉ基板材料
JP2005203756A (ja) 水素注入による膜移動および緩和による絶縁体上の歪みシリコン
TW373235B (en) Method for fabricating a semiconductor device using lateral gettering
JP2980052B2 (ja) 半導体装置の製造方法
JP2008521229A5 (ko)
JPH11274290A (ja) 半導体素子の製造方法
US20060194411A1 (en) Method to fabricate completely isolated silicon regions
JP2008258304A (ja) 半導体基板の製造方法
CN105226004A (zh) 具有应力集中结构的soi晶圆的制造方法
KR100549258B1 (ko) 에스오아이 웨이퍼 제조 방법
CN110400773B (zh) 一种采用快速热处理工艺制备soi硅片的方法
JP2000030998A (ja) Ｓｏｉ基板の製造方法
JPH05129258A (ja) 半導体ウエハの製造方法および半導体集積回路装置の製造方法
CN102237369B (zh) 一种半导体锗基衬底材料及其制备方法
KR100473855B1 (ko) 에스오아이 웨이퍼의 제조 방법
CN113539940B (zh) 一种半导体衬底的制备方法及半导体衬底
TW430898B (en) Planarization process
CN1278406C (zh) Ic浅沟渠隔绝的方法
KR970077320A (ko) 반도체소자의 층간절연막 형성방법
JP2000196048A (ja) Ｓｏｉウェ―ハの製造方法
KR980005365A (ko) 에스오아이(soi) 웨이퍼의 제조 방법
KR100207520B1 (ko) Soi 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee