CN1278406C - Ic浅沟渠隔绝的方法 - Google Patents

Ic浅沟渠隔绝的方法 Download PDF

Info

Publication number
CN1278406C
CN1278406C CN 02106273 CN02106273A CN1278406C CN 1278406 C CN1278406 C CN 1278406C CN 02106273 CN02106273 CN 02106273 CN 02106273 A CN02106273 A CN 02106273A CN 1278406 C CN1278406 C CN 1278406C
Authority
CN
China
Prior art keywords
channel isolation
shallow channel
semiconductor
isolation according
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 02106273
Other languages
English (en)
Other versions
CN1450623A (zh
Inventor
陈隆
徐震球
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN 02106273 priority Critical patent/CN1278406C/zh
Publication of CN1450623A publication Critical patent/CN1450623A/zh
Application granted granted Critical
Publication of CN1278406C publication Critical patent/CN1278406C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

一种IC浅沟渠隔绝的方法,提供一半导体基底,并蚀刻半导体基底以形成一沟槽;于沟槽内侧形成一衬氧化层,且以氮气等离子体于衬氧化层的表面上形成一氮化表面,该氮化表面具有30-50的厚度;对半导体基底进行热退火处理,及以一绝缘层填满沟槽以形成一沟槽隔离区。具有可降低半导体基底发生错排的功效。

Description

IC浅沟渠隔绝的方法
技术领域
本发明是有关于一种半导体制造的方法,特别是有关于一种IC浅沟渠隔绝的方法,此方法可降低半导体基底发生错排(dislocation)的情况。
背景技术
众所周知,集成电路是由半导体基底所形成,半导体基底通常为硅基底,于半导体基底及其表面上形成包括电子电路组件的主动半导体区域,这些组件通过许多图案化导电层来连接内部及外部基底,而导电层是由介电层所分离。主动半导体区域之间形成有沟槽,主动半导体区域并通过这些被介电材质所填满的沟槽来与邻近的主动半导体区域之间分隔,以避免不必要的接触,所以主动半导体区域各自为电性独立。较小的沟槽使得集成电路装置可以变得较小,举例来说,利用浅沟槽隔离(shallow trench isolation,STI)方法所形成的沟槽隔离区域可隔离在半导体基底共平面(co-planar)上的主动半导体区域。
参阅图1及图2所示,是传统的形成沟槽隔离区的方法的剖面示意图。
首先,提供一半导体基底10,在半导体基底10上依序形成有一垫氧化层13及一掩膜层14,掩膜层14用以定义主动区;掩膜层14为氮化层。然后,以掩膜层14为掩膜蚀刻垫氧化层13及半导体基底10,以形成沟槽12。其中,蚀刻的方法为各向异性干蚀刻。
接着,为了恢复在各向异性干蚀刻过程中所产生的损失,所以进行加热程序。通过加热程序,衬氧化层15会形成在沟槽12的内侧的侧壁上;其中较佳的情况是,衬氧化层15的厚度由沟槽12的深度来决定。
接着,在沟槽12上顺应性形成衬氮化层16,并在沟槽12中填入绝缘层18。其中,衬氮化层16的厚度约为50-100。绝缘层18的热膨胀系数与半导体基底10不同所产生的应力,会导致半导体基底10上的晶格缺陷或错排(dislocation),并且会造成漏电流的现象,衬氮化层16的作用可减少在热程序中因为绝缘层18的热膨胀系数与半导体基底10不同所产生的应力。除此之外,应力会造成晶体缺陷,或在半导体基底10上产生错排的情况,如此一来就会导致漏电流的发生。
参阅图2所示,在形成有绝缘层18的半导体基底10的整个表面上进行化学机械研磨,直至露出作为研磨停止层的掩膜层14的上表面。
在进行化学机械研磨(CMP)步骤之前或之后,绝缘层18在1000℃以上的温度下,进行退火及致密化(densifying)的步骤。当经由研磨所露出的硬掩膜层14被移除后,即完成将主动区与非主动区分离的沟槽隔离程序。
如上所述,传统的IC浅沟渠隔绝的方法,在沟槽12内侧形成的衬层有两种形式,也就是衬氧化层15及衬氮化层16,衬层会在绝缘层18填入沟槽12之前形成在沟槽12上。这样的方式具有以下缺点:
1、当进行传统的利用热磷酸来去除由氮化层所形成的掩膜层14的剥除程序时,磷酸会沿着衬氮化层16向下渗透,而在沟槽12造成凹陷19。在后续以多晶硅材料形成栅极时,形成栅极多晶硅会在凹陷19造成残留,如此一来,将会使隔离的效果下降。
2、同时,在后续程序形成栅极多晶硅时,多晶硅会填入凹陷19的沟槽边缘,如此一来,半导体基底10的主动区会围绕在栅极多晶硅周围,以至于沟槽12的边缘会有电场集中的现象,因此会导致电晶体的临界电压下降。每一半导体装置都需要适合的临界电压,临界电压的下降将会使半导体装置的可靠度降低。
所以,需要一种可以避免上述问题发生的方法,以在半导体基底形成沟槽隔离区,不会发生半导体装置错排的问题。
发明内容
本发明的目的是提供一种IC浅沟渠隔绝的方法,通过氮气等离子体进行处理以形成高品质的氮化表面;接着,在隔离沟槽的衬氧化层再高温退火步骤,达到有效避免半导体装置错排及提供更好的粘接性来使后续的绝缘层填入沟槽当中的目的。
本发明的目的是这样实现的:一种IC浅沟渠隔绝的方法,其特征是:它包括下列步骤:
(1)提供半导体基底;
(2)蚀刻该半导体基底,以形成沟槽;
(3)于该沟槽内侧形成衬氧化层;
(4)以氮气等离子体于该衬氧化层的表面上形成氮化表面,该氮化表面具有30-50的厚度;
(5)对该半导体基底进行热退火处理;
(6)以一绝缘层填满该沟槽,以形成沟槽隔离区。
形成该衬氧化层的方法为利用热氧化处理的方法。形成该氮化表面的步骤更包括下列步骤:
以氮气等离子体于摄氏300-500℃下对该衬层进行1-2分钟的处理。
该热退火处理为以氮气于摄氏1000℃以上的温度下进行。氮化处理与退火步骤在同一处理室中进行。该退火步骤为快速热退火。该半导体基底的退火步骤为以炉管加热。
另一种IC浅沟渠隔绝的方法,其特征是:它包括下列步骤:
(1)提供一半导体基底;
(2)于该半导体基底上形成一硬掩膜,该硬掩膜具有氮化层;
(3)以该硬掩膜为掩膜,蚀刻该半导体基底,以形成沟槽;
(4)于该沟槽内侧形成衬氧化层;
(5)利用氮气等离子体于该衬氧化层上形成氮化表面,该氮化表面具有30-50的厚度;
(6)对该半导体基底进行热退火处理;
(7)于该硬掩膜层上形成绝缘层,该绝缘层填满该沟槽;
(8)平坦化该绝缘层,以露出该氮化层;
(9)移除该氮化层。
该氮化层由低压化学气相沉积程序形成。该衬氧化层为热氧化层。该热氧化层由加热程序形成。形成该氮化表面更包括下列步骤:以氮气等离子体于300-500℃下,对该衬层进行1-2分钟的处理。该热退火处理为以氮气于1000℃以上的温度下进行。其中氮化处理与退火步骤在同一处理室中进行。其中该退火步骤为快速热退火。其中该半导体基底的退火步骤为以炉管加热。其中该绝缘层由高密度等离子体所沉积而成。其中该绝缘层的平坦化步骤更包括下列步骤:化学机械研磨该绝缘层,并以该氮化层作为研磨停止层。其中去除该氮化层为以磷酸来去除该氮化层。
下面结合较佳实施例和附图进一步说明。
附图说明
图1-图2是传统的浅沟渠隔绝的剖面示意图。
图3-图7是本发明的IC浅沟渠隔绝的方法的剖面示意图。
具体实施方式
参阅图3-图7所示,本发明的IC浅沟渠隔绝的方法包括如下步骤:
参阅图3所示,半导体基底50上分别形成有垫氧化层53及硬掩膜层54,并定义出主动区。其中,在750-950℃的温度下,进行热氧化处理,或是在400-800℃的温度下,利用低压化学气相沉积(low pressure chemical vapordeposition,LPCVD),以形成垫氧化层53。氮化层54则是利用二氯硅烷(SiCl2H2)及氨气(NH3)进行低压化学气相沉积程序来形成;其中硬掩膜层54为氮化硅。
接着,氮化层54利用具有图案的掩膜进行图案化,以定义出主动组件欲形成的位置,然后,以氮化层54为掩膜,对垫氧化层53及半导体基底50进行各向异性干蚀刻,以形成隔离沟槽52。其中,各向异性蚀刻为反应性离子蚀刻法(reactive ion etching,RIE)或其它各向异性蚀刻技术,例如含卤素元素的蚀刻配方即可用以进行。
参阅图4所示,利用热氧化法在沟槽52的侧璧及底部上形成衬氧化层55;其中,衬氧化层55的厚度约100-300。这个由热氧化法所形成的衬氧化层55,可减少因为形成沟槽52时在半导体基底50所形成的缺陷及应力。
参阅图5所示,其显示本发明的主要特征,即对衬氧化层55提供氮气等离子体56,以在衬氧化层间形成氮化表面57。在较佳实施例中,氮气等离子体处理是在摄氏300-500℃的温度下进行1-2分钟的处理。进行氮气等离子体处理之后的氮化表面57为一薄氮氧化层,氮氧化层,例如是氮氧化硅层,厚度约30-50。氮氧化层57具有与传统的衬氮化层同样的功能,也就是可以减少在沟槽52邻接的区域发生晶格缺陷及错排的情形。
本发明的另一特征是:当在衬氧化层表面形成厚度最大约50的氮氧化层57时,半导体基底50会进行氮气高温退火,以改善氮氧化层及氮化层之间的接口。在较佳实施例中,退火的温度为1000℃以上的温度,以确保在沟槽的邻近区域不会有晶格缺陷的情况产生。其中,可通过炉管加热或快速热处理来达到高温退火的目的。更佳者,快速热退火及氮气等离子体处理是在多腔处理室(clustered chambers)中进行。
本发明所提供的方法的主要优点在于:
本发明的氮气等离子体处理及高温退火处理,可整合先前的热氧化形成步骤中,所以此三个步骤可以在同一个多腔处理室中进行,而不会破坏真空处理的状态,这样的做法可减低成本的花费。
参阅图6所示,于半导体基底50表面、沟槽52及硬掩膜层54上沉积一覆盖绝缘层58,并且绝缘层58会填满沟槽52。其中,绝缘层58是由未掺杂硅玻璃(USG)所形成。其中,形成未掺杂硅玻璃的方法,例如是利用高密度等离子体(highdensity plasma,HDP)沉积,或利用低压化学气相沉积法(low pressurechemical vapor deposition,LPCVD)所形成。然后,对绝缘层58进行化学机械研磨(chemical-mechanlcal polishing,CMP)步骤,以平坦化绝缘层58,并以硬掩膜层54作为研磨停止层;其中,绝缘层58也可以通过回蚀刻或其它适合的平坦技术来进行平坦化的动作。
本发明所提供的方法的另一优点是:相对于传统的制造方法所制造的如图2所示氮化层16,本发明所提供的具有氮化表面的衬氧化层55对绝缘层58可提供较好的粘接性。
接着,利用湿蚀刻的方法移除硬掩膜层54及垫氧化层53,以使半导体基底的主动区的上方表面暴露出来。例如由氮化硅所形成的硬掩膜层54可由磷酸所去除,而垫氧化层53可由缓冲氧化硅蚀刻液(buffered oxide etchant,BOE),或氢氟酸(hydrofluoric acid,HF)所去除。如图7所示,即成填满沟槽52的隔离区60。特别注意的是:由于绝缘区域没有包含易被磷酸侵蚀的衬氮化层(nitride liner)时,因此在沟槽上面区域的边缘部分就不会有形成凹槽的情况发生。
虽然本发明已以较佳实施例揭露如上,然其并非周以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,所作更动与润饰,都属于本发明的保护范围之内。

Claims (19)

1、一种IC浅沟渠隔绝的方法,其特征是:它包括下列步骤:
(1)提供半导体基底;
(2)蚀刻该半导体基底,以形成沟槽;
(3)于该沟槽内侧形成衬氧化层;
(4)以氮气等离子体于该衬氧化层的表面上形成氮化表面,该氮化表面具有30-50的厚度;
(5)对该半导体基底进行热退火处理;
(6)以一绝缘层填满该沟槽,以形成沟槽隔离区。
2、根据权利要求1所述的IC浅沟渠隔绝的方法,其特征是:形成该衬氧化层的方法为利用热氧化处理的方法。
3、根据权利要求1所述的IC浅沟渠隔绝的方法,其特征是:形成该氮化表面的步骤更包括下列步骤:以氮气等离子体于摄氏300-500℃下对该衬层进行1-2分钟的处理。
4、根据权利要求1所述的IC浅沟渠隔绝的方法,其特征是:该热退火处理为以氮气于摄氏1000℃以上的温度下进行。
5、根据权利要求1所述的IC浅沟渠隔绝的方法,其特征是:该氮化处理与退火步骤在同一处理室中进行。
6、根据权利要求5所述的IC浅沟渠隔绝的方法,其特征是:该退火步骤为快速热退火。
7、根据权利要求1所述的IC浅沟渠隔绝的方法,其特征是:该半导体基底的退火步骤为以炉管加热。
8、一种IC浅沟渠隔绝的方法,其特征是:它包括下列步骤:
(1)提供一半导体基底;
(2)于该半导体基底上形成一硬掩膜,该硬掩膜具有氮化层;
(3)以该硬掩膜为掩膜,蚀刻该半导体基底,以形成沟槽;
(4)于该沟槽内侧形成衬氧化层;
(5)利用氮气等离子体于该衬氧化层上形成氮化表面,该氮化表面具有30-50的厚度;
(6)对该半导体基底进行热退火处理;
(7)于该硬掩膜层上形成绝缘层,该绝缘层填满该沟槽;
(8)平坦化该绝缘层,以露出该氮化层;
(9)移除该氮化层。
9、根据权利要求8所述的IC浅沟渠隔绝的方法,其特征是:该氮化层由低压化学气相沉积程序形成。
10、根据权利要求8所述的IC浅沟渠隔绝的方法,其特征是:该衬氧化层为热氧化层。
11、根据权利要求10所述的IC浅沟渠隔绝的方法,其特征是:该热氧化层由加热程序形成。
12、根据权利要求8所述的IC浅沟渠隔绝的方法,其特征是:形成该氮化表面更包括下列步骤:以氮气等离子体于300-500℃下,对该衬层进行1-2分钟的处理。
13、根据权利要求8所述的IC浅沟渠隔绝的方法,其特征是:该热退火处理为以氮气于1000℃以上的温度下进行。
14、根据权利要求8所述的IC浅沟渠隔绝的方法,其特征是:其中氮化处理与退火步骤在同一处理室中进行。
15、根据权利要求14所述的IC浅沟渠隔绝的方法,其特征是:其中该退火步骤为快速热退火。
16、根据权利要求8所述的IC浅沟渠隔绝的方法,其特征是:其中该半导体基底的退火步骤为以炉管加热。
17、根据权利要求8所述的IC浅沟渠隔绝的方法,其特征是:其中该绝缘层由高密度等离子体所沉积而成。
18、根据权利要求8所述的IC浅沟渠隔绝的方法,其特征是:其中该绝缘层的平坦化步骤更包括下列步骤:化学机械研磨该绝缘层,并以该氮化层作为研磨停止层。
19、根据权利要求8所述的IC浅沟渠隔绝的方法,其特征是:其中去除该氮化层为以磷酸来去除该氮化层。
CN 02106273 2002-04-08 2002-04-08 Ic浅沟渠隔绝的方法 Expired - Fee Related CN1278406C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02106273 CN1278406C (zh) 2002-04-08 2002-04-08 Ic浅沟渠隔绝的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02106273 CN1278406C (zh) 2002-04-08 2002-04-08 Ic浅沟渠隔绝的方法

Publications (2)

Publication Number Publication Date
CN1450623A CN1450623A (zh) 2003-10-22
CN1278406C true CN1278406C (zh) 2006-10-04

Family

ID=28680193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02106273 Expired - Fee Related CN1278406C (zh) 2002-04-08 2002-04-08 Ic浅沟渠隔绝的方法

Country Status (1)

Country Link
CN (1) CN1278406C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558988B2 (en) * 2015-05-15 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for filling the trenches of shallow trench isolation (STI) regions
CN107507802A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种浅沟槽隔离有源区的方法

Also Published As

Publication number Publication date
CN1450623A (zh) 2003-10-22

Similar Documents

Publication Publication Date Title
US8546242B2 (en) Hybrid gap-fill approach for STI formation
CN2751439Y (zh) 隔离沟槽的结构
JP2003197784A (ja) フラッシュメモリセルの製造方法
JP4363564B2 (ja) 半導体素子の素子分離膜形成方法
KR20030013122A (ko) 반도체 소자 및 그 제조방법
CN1862784A (zh) 包括隔离沟槽的半导体器件及其制造方法
JP3932442B2 (ja) Soi基板の製造方法
US20070022941A1 (en) Method of forming a layer and method of manufacturing a semiconductor device using the same
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
CN1278406C (zh) Ic浅沟渠隔绝的方法
US6784075B2 (en) Method of forming shallow trench isolation with silicon oxynitride barrier film
CN1200455C (zh) 浅沟渠隔离结构的制造方法
US6720235B2 (en) Method of forming shallow trench isolation in a semiconductor substrate
US6204147B1 (en) Method of manufacturing shallow trench isolation
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR100430681B1 (ko) 반도체소자의 소자분리막 형성방법
US6664170B1 (en) Method for forming device isolation layer of a semiconductor device
KR100274978B1 (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR100557533B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20000067350A (ko) 실리콘 질화막의 크랙 방지를 위한 커패시터 형성 방법
CN118632532A (zh) 半导体装置及其形成方法
KR20030052663A (ko) 반도체소자의 분리 방법
KR19990042453A (ko) 반도체소자의 소자분리막 제조방법
KR19990086618A (ko) 트랜치 형성 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: LIANHUA ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: XITONG SCIENCE AND TECHNOLOGY CO LTD

Effective date: 20050408

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20050408

Address after: Hsinchu Science Industrial Park, Taiwan

Applicant after: United Microelectronics Corporation

Address before: Hsinchu Science Park, Taiwan

Applicant before: Xitong Science & Technology Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061004

Termination date: 20140408