KR19980036986A - 정전기 보호회로 - Google Patents
정전기 보호회로 Download PDFInfo
- Publication number
- KR19980036986A KR19980036986A KR1019960055668A KR19960055668A KR19980036986A KR 19980036986 A KR19980036986 A KR 19980036986A KR 1019960055668 A KR1019960055668 A KR 1019960055668A KR 19960055668 A KR19960055668 A KR 19960055668A KR 19980036986 A KR19980036986 A KR 19980036986A
- Authority
- KR
- South Korea
- Prior art keywords
- diode
- protection circuit
- electrostatic
- electrostatic discharge
- static electricity
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Abstract
본 발명은 정전기 방전에 관한 것으로 과다한 정전기의 유입으로부터 소자를 보호하는데 적당한 정전기 보호회로를 제공하기 위한 것이다.
이를 위한 본 발명의 정전기 보호회로는 반도체소자의 정전기 보호회로에 있어서, (+), (-)단자와 상기 반도체소자의 입, 출력단자 사이에서 최소한 한 개 이상의 다이오드로 구성되어 입, 출력단자를 통해 인가된 정전기를 바이패스시키는 1차 정전파괴 방지회로부와, 상기 1차 정전파괴 방지회로부와 병렬로 연결되고 최소한 한 개 이상의 다이오드로 구성되는 2차 정전파괴 방지회로부를 포함하여 구성된다.
Description
본 발명은 정전기(ESD : Electro-Static Discharge) 보호회로에 관한 것으로 특히, 정전기의 유입에 의한 소자의 파괴를 방지하는데 적당한 정전기 보호회로에 관한 것이다.
이하 종래의 정전기 보호회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1a는 소자 내부의 정전기 보호회로를 나타낸 도면이고 도 1b는 소자 외부의 정전기 보호회로를 나타낸 것이다.
먼저 종래의 정전기 보호회로는 소자의 입, 출력단자의 내부 또는 외부에 정전기 보호회로를 구성하여 내부 및 외부의 정전기로 부터 소자의 기능이 파괴되는 것을 방지하고자 하였다.
즉, 도 1a에 도시한 바와 같이 종래 소자 내부의 정전기 보호회로는 소자 내부회로의 전단에 정전기 보호회로를 구성한 것으로서 정(+)극성 전원전압(Vdd)단자에 애노드단자가 연결되고 캐소드단자는 내부회로의 소자의 입출력단자(또는 패드)에 연결되는 제 1다이오드(1)와, 상기 제 1다이오드(1)의 캐소드단자가 연결된 내부회로의 입, 출력단자에 애노드단자가 연결되고 캐소드단자는 부(-)극성 전원전압(Vss)단자와 연결된 제 2 다이오드(2)로 구성된다.
여기서 상기 제 1 다이오드(1)는 정(+)극성을 갖는 정전기로 부터 내부회로를 보호하기 위한 것이고 제 2 다이오드(2)는 부(-)극성을 갖는 정전기로 부터 내부회로를 보호하기 위한 것이다.
그리고 상기 제 1, 제 2 다이오드(1,2)는 P도전형과 N도전형을 접합시킨 PN접합 다이오드이다.
이와 같은 다이오드 대신에 트랜지스터를 사용할 수 있다.
도 2a는 트랜지스터를 사용하여 소자 내부의 정전기 보호회로를 구성한 것이고 도 2b는 소자 외부의 정전기 보호회로를 구성한 것이다.
도 2a 내지 도 2b에 도시한 바와 같이 다이오드 대신에 DPT(Diode connection of PMOS Transistor)와 DNT(Diode connection of NMOS Transistor)를 사용한 것이다.
여기서 상기 제 1 다이오드(1)대신에 DPT를 그리고 제 2 다이오드(2)대신에 DNT를 사용한다.
상기와 같이 구성된 종래의 정전기 보호회로의 동작설명은 다음과 같다.
먼저, 소자 내부 및 외부의 정전기 보호회로는 정전기 보호회로를 소자의 입, 출력단자 어느쪽에 구성하느냐에 따른 것이므로 여기서는 소자 내부의 정전기 보호회로만을 설명하기로 한다.
즉, 도 1a에 도시한 바와 같이 패드를 통해 인가된 정전기가 정(+)극성의 정전기인 경우 노드 A점의 전위는 상승하게 된다.
그리고 인가된 정전기로 인하여 A점의 전위가 정(+)극성 전원전압(Vdd)보다 상기 제 1 다이오드(1)의 턴-온전압(Von)만큼 상승하게 되면 제 1 다이오드(1)는 도통된다.
따라서 A점의 전위가 최소한 Vdd+Von이 되면 제 1 다이오드(1)를 통해 바이패스(bypass)되므로 내부회로에는 Vdd+Von이상의 전압은 전달되지 못한다.
이어서 패드를 통해 인가된 정전기가 부(-)극성을 갖는 경우에 있어서는 다음과 같다.
즉, 패드를 통해 부(-)극성을 갖는 정전기가 인가되면 A점의 전위는 하강하게 된다.
결국 인가된 정전기로 인하여 A점의 전위가 부(-)극성 전원전압(Vss)보다 상기 제 2 다이오드(2)의 턴-온전압(Von)만큼 하강하게 되면 상기 제 2 다이오드(2)는 턴-온된다.
따라서 상기 A점의 전위가 최소한 Vss-Von가 되면 상기 제 2 다이오드(2)를 통해 바이패스(bypass)되므로 내부회로에는 Vss-Von이하의 전압은 전달되지 못한다.
이와 같은 과정은 도 2a 내지 도 2b에 도시한 바와 같이 다이오드 대신에 트랜지스터를 사용한 경우에 있어서도 동일하게 작용된다.
그러나 상기와 같은 종래의 정전기 보호회로는 다음과 같은 문제점이 있었다.
즉, 순간적으로 인가되는 과다한 정전기로 인하여 다이오드의 내부저항이 파괴되면 정전기로부터 내부회로를 보호할 수 있는 대책이 없다.
따라서 다이오드 또는 트랜지스터의 사이즈를 크게하여야 하는데 이는 현재 소자의 접적도 및 소형화 추세에 있어서 바람직하지 못하며 일단 다이오드 및 트랜지스터가 파괴되면 그 이후로 인가되는 정전기로부터 내부회로를 보호할 수 없다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 인가되는 정전기를 분배시켜 다이오드 및 트랜지스터의 파괴를 방지하고 최악의 경우 이러한 다이오드 및 트랜지스터가 파괴되었다 하더라도 다음단에서 정전기를 바이패스시킴으로서 정전기가 내부회로로 인가되지 못하도록 하는데 적당한 정전기 보호회로를 제공하는데 그 목적이 있다.
도 1a는 소자의 내부에 구성되는 종래 정전기 보호회로의 구성도
도 1b는 소자의 외부에 구성되는 종래 정전기 보호회로의 구성도
도 2a는 소자의 내부에 구성되는 종래의 다른 실시예에 따른 구성도
도 2b는 소자의 외부에 구성되는 종래의 다른 실시예에 따른 구성도
도 3a는 소자의 내부에 구성되는 본 발명의 정전기 보호회로
도 3b는 소자의 내부에 구성되는 본 발명의 정전기 보호회로
도 4a는 소자의 내부에 구성되는 본 발명의 다른 실시예에 따른 구성도
도 4b는 소자의 외부에 구성되는 본 발명의 다른 실시예에 따른 구성도
*도면의 주요부분에 대한 부호의 설명*
31 : 제 1다이오드32 : 제 2다이오드
33, 34 : 제 3, 제 4 다이오드35, 36 : 제 5, 제 6 다이오드
상기의 목적을 달성하기 위한 본 발명의 정전기 보호회로는 반도체소자의 정전기 보호회로에 있어서, (+), (-)단자와 상기 반도체소자의 입, 출력단자 사이에서 최소한 한 개 이상의 다이오드로 구성되어 입, 출력단자를 통해 인가된 정전기를 바이패스시키는 1차 정전파괴 방지회로부와, 상기 1차 정전파괴 방지회로부와 병렬로 연결되고 최소한 한 개 이상의 다이오드로 구성되는 2차 정전파괴 방지회로부를 포함하여 구성된다.
이하 본 발명의 정전기 보호회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3a는 본 발명에 따른 소자 내부의 정전기 보호회로를 나타낸 것이고 도 3b는 소자 외부의 정전기 보호회로를 나타낸 것이다.
도 3a와 도 3b는 정전기 보호회로를 소자의 내부에 구성하는 것과 외부에 구성하는 것의 차이이므로 여기서는 내부에 구성할 경우만을 설명하기로 한다.
먼저 도 3a에 도시한 바와 같이 소자의 입, 출력단자와 소자 내부회로 사이에 정전기 보호회로를 구성한 것으로서 정(+)극성 전원전압(Vdd)단자에 애노드단자가 연결되고 캐소드단자는 내부회로의 소자의 입출력단자(또는 패드)에 연결되는 제 1다이오드(31)와, 상기 제 1 다이오드(31)의 캐소드단자가 연결된 내부회로의 입, 출력단자에 애노드단자가 연결되고 캐소드단자는 부(-)극성 전원전압(Vss)단자와 연결된 제 2 다이오드(32)와, 상기 제 1 다이오드(31)에 병렬로 연결되고 상기 소자의 입, 출력단자와 정(+)극성 전원전압(Vdd)단자 사이에 직렬로 연결된 제3, 제 4 다이오드(33, 34)와, 상기 제 2 다이오드(32)와 병렬로 연결되고 상기 소자의 입, 출력단자와 부(-)극성 전원전압(Vss)단자 사이에 직렬로 연결된 제 5, 제 6 다이오드(35, 36)를 포함하여 구성된다.
여기서 상기 제 3, 제 4 다이오드(33, 34)는 입, 출력단자와 Vdd단자 사이에 역 바이어스로 연결되고 상기 제 5, 제 6 다이오드(35, 36)또한 입, 출력단자와 Vss 단자 사이에 역 바이어스로 연결된다.
그리고 제 1 다이오드(31)와 병렬 연결된 제 3, 제 4 다이오드(33, 34)처럼 상기 제 3, 제 4 다이오드(33, 34)의 다음단에 이와 병렬 연결된 복수개의 다이오드를 순차적으로 연결할 수 있다.
여기서 상기 제 1 다이오드(31)는 정(+)극성을 갖는 정전기로부터 내부회로를 보호하기 위한 것이고 제 2 다이오드(32)는 부(-)극성을 갖는 정전기로부터 내부회로를 보호하기 위한 것이다.
그리고 상기 제 1, 제 2 다이오드(31, 32)는 P도전형과 N도전형을 접합시킨 PN접합 다이오드이다.
이와 같은 다이오드 대신에 트랜지스터를 사용할 수 있다.
도 4a는 트랜지스터를 사용하여 소자 내부의 정전기 보호회로를 구성한 것이고 도 4b는 소자 외부의 정전기 보호회로를 구성한 것이다.
도 4a 내지 도 4b에 도시한 바와 같이 다이오드 대신에 DPT(Diode connection of PMOS Transistor)와 DNT(Diode connection of NMOS Transistor)를 사용한 것이다.
여기서 상기 정(+)극성을 갖는 정전기로부터 내부회로를 보호하기 위해 사용되는 다이오드들 대신에 DPT를 그리고 부(-)극성을 갖는 정전기로부터 내부회로를 보호하기 위해 사용되는 다이오드들 대신에 DNT를 각각 사용한다.
상기와 같이 구성된 본 발명의 정전기 보호회로의 동작설명은 다음과 같다.
도 3a에 도시한 바와 같이 패드를 통해 정(+)극성을 갖는 정전기가 인가되면 노드A점의 전위는 상승하게 된다.
여기서 상기 A점의 전위가 정(+)극성 전원전압(Vdd)보다 상기 제 1 다이오드(31)의 턴-온전압(Von)만큼 상승하게 되면 제 1 다이오드(31)는 도통된다.
따라서 A점의 전압이 최소한 Vdd+Von이 되면 상기 제 1 다이오드(31)를 통해 정전기가 바이패스(bypass)된다.
이와 마찬가지로 부(-)극성을 갖는 정전기가 패드를 통해 인가되면 노드A점의 전위는 하강하게 된다.
부(-)극성을 갖는 정전기에 의해 A점의 전위가 상기 부(-)극성 전원전압(Vss)보다 상기 제 2 다이오드(32)의 턴-온전압(Von)만큼 하강하게 되면 상기 제 2 다이오드(32)는 도통된다.
따라서 A점의 전위가 최소한 Vss-Von이 되면 정전기는 상기 제 2 다이오드(32)를 통해 바이패스된다.
이와 같이 정전기로부터 내부회로를 보호하고자 하였다.
그러나 인가되는 정(+)극성의 정전기가 과다하면 상기 제 1 다이오드(31)를 통해 흐르는 전류가 증가하게 되어 A점의 전위가 Vdd+Von보다 상승하게 된다.
이때 상기 제 3, 제 4 다이오드(33, 34)에는 소량의 누설전류(Leakage current)가 흐르게되는데 이러한 누설전류는 A점의 전위가 상승함에 따라 비례하여 증가한다.
따라서 제 1 다이오드(31)와 제 3, 제 4 다이오드(33, 34)의 전류분배로 인하여 과다한 정전기 유입으로 인한 제 1 다이오드(31)의 파괴를 방지할 수 있다.
이어서, 부(-)극성의 정전기가 과다하게 인가될 경우에도 상기 정(+)극성의 경우와 마찬가지로 제 2 다이오드(32)와 제 5, 제 6 다이오드(35, 36)에 의한 전류분배를 통해 상기 제 2 다이오드(32)의 정전파괴를 방지한다.
만약 과다한 정(+)극성을 갖는 또는 부(-)극성을 갖는 정전기로 인하여 상기 제 1 다이오드(31) 또는 제 2 다이오드(32)가 파괴되었다 할지라도 제 3, 제 4 다이오드(33, 34) 또는 제 5, 제 6 다이오드(35, 36)가 제 1, 제 2 다이오드(21, 32)의 역할을 대신한다.
이상 상술한 바와 같이 본 발명의 정전기 보호회로는 다음과 같은 효과가 있다.
첫째, 정전파괴 방지회로를 구성하는 다이오드 또는 트랜지스터를 다단으로 구성하여 과다한 정전기의 유입시 이를 분배하므로서 정전파괴 방지회로의 파손을 방지한다.
둘째, 1차 정전파괴 방지회로가 파손되었다 하더라도 다음단에서 이를 보상하므로 내부회로로 정전기의 유입을 차단할 수 있다.
Claims (7)
- 반도체소자의 정전기 보호회로에 있어서,(+), (-)단자와 상기 반도체소자의 입, 출력단자 사이에서 최소한 한 개 이상의 다이오드로 구성되어 입, 출력단자를 통해 인가된 정전기를 바이패스시키는 1차 정전파괴 방지회로부와,상기 1차 정전파괴 방지회로부와 병렬로 연결되고 최소한 한 개 이상의 다이오드로 구성되는 2차 정전파괴 방지회로부를 포함하여 구성됨을 특징으로 하는 정전기 보호회로.
- 제1항에 있어서, 상기 다이오드 대신에 트랜지스터 또는 다이오드 특성을 만족하는 소자를 포함하는 것을 특징으로 하는 정전기 보호회로.
- 제1항에 있어서, 상기 2차 정전파괴 방지회로부는 상기 1차 정전파괴 방지회로부와 더불어 인가된 정전기를 분배하여 바이패스시키는 것을 특징으로 하는 정전기 보호회로.
- 제1항에 있어서, 상기 2차 정전파괴 방지회로부의 다음단에서 2차 정전파괴 방지회로부와 병렬로 연결되는 정전파괴 방지회로부를 3차, 4차…n차까지 포함하는 것을 특징으로 하는 정전기 보호회로.
- 제1항에 있어서, 상기 1차, 2차 정전파괴 방지회로부를 소자의 외부에 구성함을 포함하는 것을 특징으로 하는 정전기 보호회로.
- 제1항에 있어서, 상기 다이오드를 (+), (-)극성 전원과 소자의 입, 출력단자 사이에 역 바이어스가 되도록 구성함을 특징으로 하는 정전기 보호회로.
- 제1항에 있어서, 상기 각각의 정전파괴 방지회로부를 구성하고 있는 한 개이상의 다이오드들은 직렬로 연결됨을 특징으로 하는 정전기 보호회로.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960055668A KR100223888B1 (ko) | 1996-11-20 | 1996-11-20 | 정전기 보호회로 |
TW088210908U TW412065U (en) | 1996-11-20 | 1997-02-25 | Electro-static discharge protection circuit |
US08/863,203 US5859758A (en) | 1996-11-20 | 1997-05-27 | Electro-static discharge protection circuit |
JP25318697A JP3566512B2 (ja) | 1996-11-20 | 1997-09-18 | 静電気保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960055668A KR100223888B1 (ko) | 1996-11-20 | 1996-11-20 | 정전기 보호회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980036986A true KR19980036986A (ko) | 1998-08-05 |
KR100223888B1 KR100223888B1 (ko) | 1999-10-15 |
Family
ID=19482654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960055668A KR100223888B1 (ko) | 1996-11-20 | 1996-11-20 | 정전기 보호회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5859758A (ko) |
JP (1) | JP3566512B2 (ko) |
KR (1) | KR100223888B1 (ko) |
TW (1) | TW412065U (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100793148B1 (ko) * | 2006-06-13 | 2008-01-10 | 한국과학기술원 | 차동구조로 된 고주파 회로의 정전기 방지회로 |
KR100878439B1 (ko) * | 2007-08-30 | 2009-01-13 | 주식회사 실리콘웍스 | 출력 드라이버단의 esd 보호 장치 |
KR101145791B1 (ko) * | 2009-07-31 | 2012-05-16 | 에스케이하이닉스 주식회사 | 정전기 보호회로 |
US8228651B2 (en) | 2009-07-31 | 2012-07-24 | Hynix Semiconductor Inc. | ESD protection circuit |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100249162B1 (ko) * | 1996-12-31 | 2000-03-15 | 김영환 | 정전기(eds)보호회로 |
KR100423846B1 (ko) * | 1997-04-25 | 2004-05-17 | 삼성전자주식회사 | 반도체 장치의 정전기 보호 회로 |
WO2000028594A1 (en) * | 1998-11-09 | 2000-05-18 | Koninklijke Philips Electronics N.V. | Over-voltage protection for integrated analog and digital circuits |
WO2000067323A1 (en) * | 1999-04-28 | 2000-11-09 | Hitachi, Ltd. | Integrated circuit with protection against electrostatic damage |
TW431042B (en) * | 1999-05-18 | 2001-04-21 | Sunplus Technology Co Ltd | Electrostatic discharge protection apparatus of polydiode |
US6400204B1 (en) * | 2000-07-26 | 2002-06-04 | Agere Systems Guardian Corp. | Input stage ESD protection for an integrated circuit |
KR20020085101A (ko) * | 2001-05-04 | 2002-11-16 | 삼성전자 주식회사 | 다이오드를 이용한 정전기적 방전으로부터의 보호 회로 |
US6747501B2 (en) * | 2001-07-13 | 2004-06-08 | Industrial Technology Research Institute | Dual-triggered electrostatic discharge protection circuit |
JP2003072076A (ja) * | 2001-08-31 | 2003-03-12 | Canon Inc | 記録ヘッド及びその記録ヘッドを用いた記録装置 |
KR100434063B1 (ko) * | 2001-09-11 | 2004-06-04 | 엘지전자 주식회사 | 정전 방전 방지회로 |
KR20020024065A (ko) * | 2002-01-23 | 2002-03-29 | 나용균 | 2극 다이오드의 단 방향 특성 〈p n 접합 성질〉을 이용한전기 전자 기기의 d c 전원 공급 방법. |
US6894881B1 (en) * | 2002-02-19 | 2005-05-17 | National Semiconductor Corp | ESD protection methods and devices using additional terminal in the diode structures |
US6933610B2 (en) * | 2002-02-20 | 2005-08-23 | Silicon Pipe, Inc. | Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby |
DE10255130B4 (de) * | 2002-11-26 | 2007-03-22 | Infineon Technologies Ag | Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen mit parallelem Strompfad |
US20050225916A1 (en) * | 2004-04-02 | 2005-10-13 | Siemens Medical Solutions Usa, Inc. | Ultrasound membrane transducer collapse protection system and method |
CN100414801C (zh) * | 2004-12-10 | 2008-08-27 | 上海宏力半导体制造有限公司 | 静电放电保护装置 |
US7990664B1 (en) * | 2006-12-14 | 2011-08-02 | Altera Corporation | Electrostatic discharge protection in a field programmable gate array |
CN102623530A (zh) * | 2011-01-26 | 2012-08-01 | 常熟市福莱德连接器科技有限公司 | 防静电光伏连接器 |
US20130341071A1 (en) * | 2012-06-26 | 2013-12-26 | Carestream Health, Inc. | Transparent conductive film |
US9438033B2 (en) * | 2013-11-19 | 2016-09-06 | Analog Devices, Inc. | Apparatus and method for protecting RF and microwave integrated circuits |
US9711500B1 (en) * | 2016-02-16 | 2017-07-18 | Darryl G. Walker | Package including a plurality of stacked semiconductor devices having area efficient ESD protection |
US20180130794A1 (en) * | 2016-11-04 | 2018-05-10 | Johnson Electric S.A. | Electronic circuit, integrated circuit and motor assembly |
JP6631558B2 (ja) | 2017-02-28 | 2020-01-15 | 株式会社村田製作所 | 送受信回路 |
CN112383039A (zh) * | 2020-11-13 | 2021-02-19 | 珠海格力电器股份有限公司 | 一种芯片静电防护电路 |
US20230138324A1 (en) * | 2021-11-01 | 2023-05-04 | Mediatek Inc. | Package-level esd protection |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7614118A (nl) * | 1976-12-20 | 1978-06-22 | Philips Nv | Schakeling voor het beschermen van telefoon- lijnen. |
US4571656A (en) * | 1984-01-13 | 1986-02-18 | Dynatech Computer Power, Inc. | Electrical circuit for protection against surge overvoltage of transients |
US5412527A (en) * | 1993-06-02 | 1995-05-02 | Micrel, Incorporated | Electrostatic discharge protection circuit |
-
1996
- 1996-11-20 KR KR1019960055668A patent/KR100223888B1/ko not_active IP Right Cessation
-
1997
- 1997-02-25 TW TW088210908U patent/TW412065U/zh not_active IP Right Cessation
- 1997-05-27 US US08/863,203 patent/US5859758A/en not_active Expired - Lifetime
- 1997-09-18 JP JP25318697A patent/JP3566512B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100793148B1 (ko) * | 2006-06-13 | 2008-01-10 | 한국과학기술원 | 차동구조로 된 고주파 회로의 정전기 방지회로 |
KR100878439B1 (ko) * | 2007-08-30 | 2009-01-13 | 주식회사 실리콘웍스 | 출력 드라이버단의 esd 보호 장치 |
WO2009028800A1 (en) * | 2007-08-30 | 2009-03-05 | Silicon Works Co., Ltd | Electrostatic discharge protection device of output driver stage |
KR101145791B1 (ko) * | 2009-07-31 | 2012-05-16 | 에스케이하이닉스 주식회사 | 정전기 보호회로 |
US8228651B2 (en) | 2009-07-31 | 2012-07-24 | Hynix Semiconductor Inc. | ESD protection circuit |
Also Published As
Publication number | Publication date |
---|---|
US5859758A (en) | 1999-01-12 |
KR100223888B1 (ko) | 1999-10-15 |
JPH10163423A (ja) | 1998-06-19 |
JP3566512B2 (ja) | 2004-09-15 |
TW412065U (en) | 2000-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100223888B1 (ko) | 정전기 보호회로 | |
US6069782A (en) | ESD damage protection using a clamp circuit | |
EP1155456A1 (en) | Improved esd diode structure | |
JPH0336926A (ja) | 電子回路の過電圧保護装置 | |
PL136801B1 (en) | Transistorized protection circuit | |
CN109983576B (zh) | 静电放电保护装置 | |
US6833590B2 (en) | Semiconductor device | |
US6583475B2 (en) | Semiconductor device | |
US5731940A (en) | ESD protection scheme | |
JP2009099641A (ja) | 静電保護装置 | |
KR100631955B1 (ko) | 정전기 방전 보호 회로 | |
JP2809020B2 (ja) | 入出力保護回路 | |
US6043968A (en) | ESD protection circuit | |
KR100327429B1 (ko) | 이에스디(esd) 보호회로 | |
JPH0494161A (ja) | 集積回路用入出力保護装置 | |
KR0164525B1 (ko) | 저전압 소자를 이용한 고전압 집적 회로의 정전기 보호 회로 | |
KR100423846B1 (ko) | 반도체 장치의 정전기 보호 회로 | |
KR100218148B1 (ko) | 반도체 소자의 정전기 방지 회로 | |
JPH10214905A (ja) | 信号入力回路 | |
KR0158626B1 (ko) | 전원단자의 정전기 보호회로 | |
KR100493006B1 (ko) | 정전기보호역할을겸하는블락가드링구조 | |
JP2011222549A (ja) | 静電気保護回路及び集積回路 | |
KR100557643B1 (ko) | 이에스디 보호회로 | |
US6151199A (en) | Semiconductor integrated circuit device | |
JPH02244752A (ja) | 半導体集積回路の静電気保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 17 |
|
EXPY | Expiration of term |