JPH0336926A - 電子回路の過電圧保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばツェナーダイオードのような電圧制限
装置を備えた供給電圧源の過電圧から電子回路を保護す
るための回路装置に関する。

〔従来の技術〕

電子回路、特に集積回路は例えば自動車に搭載されて使
用される際にはしばしば給電線に印加された過電圧によ
って破壊の危険に晒される。電子回路にはそのために電
圧制限装置が前置接続される。この種の装置は例えば刊
行物“ナシーナルセ逅コンダクター　アプリケーション
　ノート（Ｎａｔｉｏｎａｌ　　Ｓｅｍ１ｃｏｎｄｕｃ
ｔｏｒＡｐｐｌｉｃａｔｉｏｎ　　Ｎｏｔｅ）″　（１
９７６年１１月、第１７３号）に掲載されたロバート、
シー、ドブキン（Ｒｏｂｅｒｔ　　Ｃ，Ｄｏｂｋｉｎ）
著の論文“ＩＣツェナー、イージス、レファランス、デ
ザイン（ＩＣＺｅｎｅｒ　　Ｅａｓｅｓ　　Ｒｅｆｅｒ
ｅｎｃｅ　　Ｄｅｓｉｇｎ）”によって公知である。こ
の公知の回路装置は第４ａ図に図示するように、アース
ＧＮＤを基準とする電圧Ｕｌを有する供給電圧源はエミ
ッタがアースＧＮＤに接続されたバイポーラトランジス
タＴ１のコレクタに抵抗Ｒ２を介して導かれ、トランジ
スタＴＩのベースは一方では抵抗Ｒ１を介してエミッタ
に接続され、他方ではツェナーダイオードＺを介してコ
レクタに接続されている。保護すべき回路Ｓに給電する
ための電圧Ｕ２はアースＧＮＤとトランジスタＴ１のコ
レクタとの間に印加される。さらに、トランジスタＴＩ
のエミッターコレクタ間には（寄生）ダイオードＤＩが
接続される。

ツェナーダイオードＺ、）ランジスタＴＩおよび抵抗Ｒ
１によって、保護すべき回路への供給電圧Ｕ２がほぼツ
ェナーダイオードＺに降下する電圧により与えられる所
定値に制限される。を流制限のために抵抗Ｒ２が使われ
る。保護すべき回路の動作範囲内では、即ち、電圧Ｕｌ
が正でありかつツェナー電圧よりも小さい図示の場合に
は、保護回路は保護すべき回路Ｓの電流消費を妨げては
ならない、その結果、抵抗Ｒ２は適当に小さく選定され
なければならない、さらに、動作範囲外では、即ち、電
圧Ｕｌが負であるか又はツェナー電圧よりも大きい場合
には、電流および電圧が制限されて、保護すべき回路Ｓ
のデバイスが許容動作範囲内で駆動される。というのは
、そうしないと保護すべき回路Ｓが破壊されるからであ
る。

第４ｂ図は第４ａ図の電圧Ｕｌに依存する回路装置の電
流■の変化を示す、を圧Ｕｌが正の際には電流消費は先
ず徐々に増大して、電圧Ｕｌはツェナー電圧にほぼ等し
くなる（点Ａ）、しかしながら、電流消費は電圧Ｕｌが
さらに増大すると大きく増加する。このことは逆極性の
範囲に対しても、即ち電圧Ｕｌが負である際にも当ては
まる。

〔発明が解決しようとする課題〕 この公知の回路装置の欠点は、上述した両車例において
消費パワーが大きく増大し、それによって回路装置自身
が破壊され得るという点にある。

そこで、本発明は、パワー制限が改善された冒頭で述べ
た種類の回路装置を提供することを課題とする。

〔課題を解決するための手段〕

上述の課題を解決するために、本発明においては、ゲー
ト端子とソース端子とが互いに接続されている接合形電
界効果トランジスタが電圧制限装置に前置接続されるも
のである。

本発明の有利な構成は請求項２以降に記載されている。

〔実施例〕

次に、本発明の実施例を図面に基づいて詳細に説明する
。なお、第４ａ図と同等部分には同符号を付しである。

第４ａ図に示された公知の回路装置は、本発明において
は、前置抵抗Ｒ２が接合形電界効果トランジスタ（図示
された実施例ではｐチャネル接合形電界効果トランジス
タ）Ｆｌによって置換されている。さらに、第１ａ図に
示された本発明による回路装置は以下で説明するように
保護すべき回路内に一緒に集積されている。電界効果ト
ランジスタＦｌはソース端子とゲート端子とを接続する
ことによって電流源として駆動される。ソース端子には
正電圧Ｕｌが印加され、ドレイン端子には正電圧Ｕ２が
印加される。さらに、電界効果トランジスタビ１のゲー
ト端子は逆方向の寄生ダイオードＤ２を介してアースＧ
ＮＤに接続されている。

ダイオードＤ２は電界効果トランジスタビ１の寄生基板
ダイオードである。さらに、第４ａ図の公知の回路装置
に比して、第１ａ図の本発明の実施例においては、電界
効果トランジスタＦｌのドレイン端子とアースＧＮＤと
の間にはコンデンサＣ１が設けられている。このコンデ
ンサＣ１は電界効果トランジスタビ１のドレイン−ソー
ス間のバルク抵抗と共に高周波擾乱パルスを抑制するた
めの低域フィルターを形成する。さらに、第４ａ図のツ
ェナーダイオードＺは複数個のツェナーダイオードＺｌ
・・・Ｚｎの直列回路によって置換されている。

抵抗Ｒ２の代わりに電界効果トランジスタＦｌを前置接
続することによって、点Ａの電圧よりも大きな電圧に対
しては、電流Ｉは先ず若干増大し、電界効果トランジス
タＦｌの降伏電圧を表す点Ｂまでこの値に一定化されて
保持される。１ｉ圧Ｕｌが点Ｂの電圧よりも大きくなる
と、電流Ｉは大きく増大し、もはや一定電流は得られな
い。

電圧Ｕｌが負の場合には、即ち、逆極性の場合には、電
流■よ順方向に極性付けされたダイオードＤ２を通って
アースＧＮＤに流れる。この場合も同様に一定電流は生
じない。

第２ａ図に図示された実施例においては、第１ａ図の回
路装置に比して、Ｐチャネル型の２個の接合形電界効果
トランジスタＦ２ａ、Ｆ２ｂおよびｎチャネル型のＭＯ
Ｓ形電界効果トランジスタＦ３が設けられている。ダイ
オードＤ３は電界効果トランジスタＦ２の寄生基板ダイ
オードによって構成されている０両電界効果トランジス
タＦ２ａ、Ｆ２ｂはチップ形電界効果トランジスタＦ２
として実施され、両電界効果トランジスタＦ２ａ、Ｆ２
ｂは以下においては部分トランジスタと称される０両部
分トランジスタＦ２ａ、Ｆ２ｂのドレイン端子とゲート
端子とはそれぞれ互いに接続されている。さらに、一方
の部分トランジスタＦ２ｂのソース端子は他方の部分ト
ランジスタＦ２ａのゲート端子に接続され、この他方の
部分トランジスタＦ２ａのソース端子には電圧Ｕｌが印
加されている０両部分トランジスタＦ２ａ５Ｆ２ｂの互
いに接続されたドレイン端子は電界効果トランジスタビ
１のソース端子またはゲート端子に接続されている。同
様にＰチャネル型の２つの電界効果トランジスタから成
る両部分トランジスタＦ２ａ、Ｆ２ｂの互いに接続され
たゲート端子は、方では逆方向のダイオードＤ３を介し
てアースＧＮＤに接続され、他方ではＭＯＳ形電界効果
トランジスタＦ３の基板端子に接続されている。このＭ
ＯＳ形電界効果トランジスタＦ３のドレイン端子はアー
スＧＮＤに接続され、そのゲート端子およびソース端子
には電圧Ｕｌが印加される。

電圧Ｕｌが正の値の場合にはＭＯＳ形電界効果トランジ
スタＦ３は動作しない、それとは逆に、部分トランジス
タＦ２ａのゲート−ソース間が導通ずる。その場合、部
分トランジスタＦ２ａ、Ｆ２ｂは並列接続されていると
見做し得る。電圧Ｕｌが第１ｂ図の点Ｂの電圧よりも小
さい値の場合には、回路装置全体のｍ能は第１ａ図の装
置と本質的には同じである。しかしながら、電界効果ト
ランジスタＦ１、Ｆ２の直列接続によって、第２ｂ図に
おいて点Ｃで表されたより高い降伏電圧が得られる。を
流Ｉは点Ｂから出発して先ず僅かに高くなり、その後点
Ｃに至るまで制限される。別の電界効果トランジスタを
さらに接続することによって降伏電圧は全体的にもっと
高められ得る。

回路装置を集積化する際には、別の電界効果トランジス
タはチップ形電界効果トランジスタＦ２および電界効果
トランジスタＦ１と同様に電気的に絶縁される、つまり
離間したウェル内に組込まれるように考慮する必要があ
る。アースＧＮｒ）に対してそれぞれのウェルに発生す
る電圧は各ゲート電圧と等しい、集積化の際に必然的に
発生する寄生基板ダイオードＤ１、Ｄ２、Ｄ３は正電圧
Ｕｌの際には阻止され、達成可能な最大降伏電圧を決定
する。従って第２ｂ図において点ＣがダイオードＤ２の
降伏電圧を表す、を圧Ｕｌが負の値の場合には寄生ダイ
オードＤ１、Ｄ２、Ｄ３は導通する。電圧Ｕｌは従って
ダイオードＤ１の順方向電圧と等しくなる０部分トラン
ジスタＦ２ｂおよび電界効果トランジスタＦ１はその際
にはもはや動作しない、しかしながら、電界効果トラン
ジスタＦ２を部分トランジスタＦ２ａ、Ｆ２ｂに分割す
ることによって部分トランジスタＦ２ａは逆極性化され
得る。この部分トランジスタＦ２ａにおいてはソースと
ドレインとがその機能を交換し、部分トランジスタＦ２
ａが個別の電界効果トランジスタと同じように電流を制
限する。これによって回路装置の静的な逆極性化が有利
に得られる。

電圧Ｕｌが所定の負の値であると、閾値電圧が部分トラ
ンジスタＦ２ａのゲート−ソース間降伏電圧よりも小さ
いかまたは等しいＭＯ５形電界効果トランジスタＦ３が
同様に導通する。今、電圧Ｕｌがその閾値電圧よりも負
である場合には、電流Ｉの一部分がＭＯＳ形電界効果ト
ランジスタＦ３を通って流れ、それによって負の過電圧
、特にそのピーク電圧に対する付加的な保護が有利に保
証される。第２ｂ図には点りに闇値電圧が示さ九ている
。電流Ｉおよし電圧Ｕｌの零点から出発して、電流は先
ず負方向に増大し、成る所定値に制限されて維持され続
ける０点りからその後を流は電圧Ｕｌに比例して点Ｅま
で増加し続け、その後急激に増大する。この点ＥはＭＯ
Ｓ形電界効果トランジスタＦ３が動作しているにも拘わ
らず部分トランジスタＦ２ａが降伏する電圧を表す。

ＭＯＳ形電界効果トランジスタＦ３と部分トランジスタ
Ｆ２ａ、Ｆ２ｂに分割された電界効果トランジスタＦ２
との優れた実施例が第３図に示されている。

集積回路技術によって構成されたチップ形電界効果トラ
ンジスタＦ２の優れた実施例が第３図に示されている。

Ｐ−導電形の基板層Ｓａ上には層Ｓｔが設けられ、両１
１ｓｕ、ＳＬ間にはｎ０導電形の埋込み層ＢＬが埋込ま
れている０層Ｓｔ内にはｐ−導電形のウェルＳｖが埋設
されている。このウェル３ｗ内には、中心に配置された
パターンｓｂと、これに対して同心的にリング状および
ストライプ状に配置された２個のｐ導電形パターンＳａ
、Ｄａ／Ｄｂと、これらの間に配置された同様にリング
状かつストライプ状の２個のｎ９導電形パターンＣａ、
、Ｇｂとが設けられている０表面には絶縁層Ｉｓが設け
られ、その絶縁層ＩｓにはパターンＳａ％Ｄａ／Ｄｂ、
Ｓｂの存在する個所に空所が形成されている。絶縁層■
Ｓの空所に対応してその絶縁層Ｉｓ上には同様にリング
状金属化１１Ｍ５が配設され、そのリング状金属化ＩＩ
ＭｓはパターンＳａ、Ｄａ／Ｄｂ、Ｓｂの形状に一致し
、！［１１１ｓの空所内に入り込んでそれぞれのパター
ンに達し、金属化層Ｍｓの一番外側のリングは装置全体
の周縁部にまで延在している。

原理的には第３図の回路装置においては２個の並列接続
された電界効果トランジスタが使用されている。その際
、部分トランジスタＦ２ａのソース端子はパターンＳａ
として外側に位置する。ＪＩＳｔに結合した絶縁ｌ１ｌ
ｓにパターンＳａの金属化層を重畳させることによって
ＭＯＳ形電界効果トランジスタが形成されるが、これは
本発明の回路装置においてはＭＯＳ形電界効果トランジ
スタＦ３として有利に設けられる。さらに、部分トラン
ジスタＦ２ａ、Ｆ２ｂのリング状ゲート端子がパターン
Ｇａ５Ｇｂにより与えられかつ例えばエミッタ拡散にて
実施されることにより相互結合され、しかも層Ｓｔおよ
び埋込み層ＢＬと結合される。その際、パターンＧａ、
Ｇｂはチャネルとして作用する１ｓｔを両部分トランジ
スタＦ２ａ、Ｆ２ｂのドレイン端子として作用するパタ
ーンＧａ　／　Ｄ　ｂから区画する（チャネルストッパ
ー）。

パターンＳａ、Ｓｂ、Ｄａ／Ｄｂは例えばベース拡散に
よって実施される。パターンＧａ、Ｓｂ、Ｄ　ａ　／　
Ｄ　ｂの位置が定められている際にパターンＧａ、Ｇｂ
相互の位置を変えることによって、電流■の変化を特に
点Ｅの領域における電圧Ｕｌに応じて変えることが出来
る。

第３図に図示された回路装置の利点は、僅かなスペース
、金属化層のシールド特性、電界効果トランジスタＦ２
の降伏電圧とＭＯＳ形電界効果トランジスタＦ３の閾値
との整合性にある。

なお、ツェナーダイオードＺ１　トランジスタＴ１およ
び抵抗Ｒ１を有する公知の装置の代わりに、ただ１個の
ツェナーダイオードを使用することができる。

〔発明の効果〕

本発明によれば、回路技術上の労力が僅少で済み、集積
度が高く、入力電圧の大きな範囲に亘って電流制限を行
うことができる。

【図面の簡単な説明】

第１ａ図は本発明による回路装置の第１実施例を示す回
路図、第１ｂ図は第１ａ図に示された回路装置の電流−
電圧特性図、第２ａ図はチップ形電界効果トランジスタ
を備えた本発明による回路装置の第２実施例を示す回路
図、第２ｂ図は第２ａ図に示された回路装置のｔ２ｉｔ
−電圧特性図、第３図はチップ形電界効果トランジスタ
およびＭＯ５形電界効果トランジスタの実施例を示す概
略図、第４ａ図は公知の回路′！Ｊｉ置を示す回路図、
第４ｂ図は第４ａ図に示された回路装置の電流−電圧特
性図である。 Ｓ・・・保護すべき回路 Ｚ・・・ツェナーダイオード Ｒ１・・・抵抗 Ｔ１・・・トランジスタ Ｆ１、Ｆ２・・・接合形電界効果トランジスタＴ１・・
・ＭＯＳ形電界効果トランジスタＧＮＤ・・・アース Ｆ２ａ、Ｆ２ｂ・・・部分トランジス５３ｗ・・・ウェ
ル Ｓ　ａ、　Ｓ　ｂ、　Ｄ　ａ　／Ｄ　ｂ−”パターンＧ
ａ、Ｇｂ・・・パターン ｕ

Claims (1)

1. 【特許請求の範囲】 １）電圧制限装置（Ｒ１、Ｔ１、Ｚ）を備えた供給電圧
   源の過電圧から電子回路（Ｓ）を保護するための装置に
   おいて、ゲート端子とソース端子とが互いに接続されて
   いる接合形電界効果トランジスタ（Ｆ１）が前記電圧制
   限装置（Ｒ１、Ｔ１、Ｚ）に前置接続されることを特徴
   とする電子回路の過電圧保護装置。 ２）前記接合形電界効果トランジスタ（Ｆ１）は同じ導
   電形の第１部分トランジスタ（Ｆ２ａ）と第２部分トラ
   ンジスタ（Ｆ２ｂ）とに分割され、前記第２部分トラン
   ジスタ（Ｆ２ｂ）のゲート端子とソース端子とは前記第
   １部分トランジスタ（Ｆ２ａ）のゲート端子に接続され
   、両部分トランジスタのドレイン端子は相互に接続され
   ることを特徴とする請求項１記載の装置。 ３）複数個の接合形電界効果トランジスタ（Ｆ１、Ｆ２
   ）が直列に接続されることを特徴とする請求項１または
   ２記載の装置。 ４）ソース端子がアース（ＧＮＤ）に接続されかつゲー
   ト端子とドレイン端子とが前記供給電圧源に接続された
   ＭＯＳ形電界効果トランジスタ（Ｆ３）が設けられるこ
   とを特徴する請求項１ないし３の１つに記載の装置。 ５）前記第１および第２部分トランジスタ（Ｆ２ａ、Ｆ
   ２ｂ）と前記ＭＯＳ形電界効果トランジスタ（Ｆ３）と
   は、一方の導電形（ｎ＾−）の半導体層（Ｓｔ）内に他
   方の導電形（ｐ＾−）のウェル（Ｓｗ）が組込まれるよ
   うに集積され、 前記ウェル（Ｓｗ）内には、中心に配置さ れたパターン（Ｓｂ）と２個の同じ導電形（ｐ）のスト
   ライプ状パターン（Ｓａ、Ｄａ／Ｄｂ）とが強いドーピ
   ングでもって設けられ、これらのストライプ状パターン
   （Ｓａ、Ｄ ａ／Ｄｂ）と中心に配置されたパターン（Ｓｂ）との間
   にはそれぞれ一方の導電形（ｎ＾＋）のストライプ状パ
   ターン（Ｇａ、Ｇａ）が強いドーピングでもつて設けら
   れ、 絶縁層（１３）が表面に設けられ、この絶 縁層（Ｉｓ）は他方の導電形（ｐ）のストライプ状パタ
   ーン（Ｓａ、Ｄａ／Ｄｂ、Ｓｂ）がその下に存在する個
   所に空所を有し、 前記絶縁層（Ｉｓ）上には前記ストライプ 状パターン（Ｓａ、Ｄａ／Ｄｂ、Ｓｂ）の形状に相応す
   る金属化層（Ｍｓ）が配設され、この金属化層（Ｍｓ）
   は前記絶縁層（Ｉｓ）の空所内に入り込んでそれぞれの
   パターンに達し、前記金属化層（Ｍｓ）の一番外側のリ
   ングは前記ウェル（Ｓｗ）から前記半導体層（Ｓｔ）上
   にまで延在していることを特徴とする請求項４記載の装
   置。 ６）前記装置は保護すべき回路（Ｓ）内に共に集積され
   ることを特徴とする請求項５記載の装置。