KR100793148B1 - 차동구조로 된 고주파 회로의 정전기 방지회로 - Google Patents

차동구조로 된 고주파 회로의 정전기 방지회로 Download PDF

Info

Publication number
KR100793148B1
KR100793148B1 KR1020060053004A KR20060053004A KR100793148B1 KR 100793148 B1 KR100793148 B1 KR 100793148B1 KR 1020060053004 A KR1020060053004 A KR 1020060053004A KR 20060053004 A KR20060053004 A KR 20060053004A KR 100793148 B1 KR100793148 B1 KR 100793148B1
Authority
KR
South Korea
Prior art keywords
high frequency
electrostatic discharge
circuit
frequency circuit
antistatic
Prior art date
Application number
KR1020060053004A
Other languages
English (en)
Other versions
KR20070118820A (ko
Inventor
홍성철
박창근
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020060053004A priority Critical patent/KR100793148B1/ko
Publication of KR20070118820A publication Critical patent/KR20070118820A/ko
Application granted granted Critical
Publication of KR100793148B1 publication Critical patent/KR100793148B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/04—Carrying-off electrostatic charges by means of spark gaps or other discharge devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices

Abstract

본 발명은 차동구조로 된 고주파 회로의 정전기 방지회로에 관한 것으로서, 차동구조로 형성된 고주파 회로에서 입출력부에 적용되는 변압기를 정전기 발생시 정전기 방지소자로 활용하여 낮은 주파수의 정전기가 입력될 경우 변압기에서 다음 차측으로 전달시키기 않고 공통 정전기 방전버스를 통해 방전시킴으로써 높은 정전기 내성을 가짐과 동시에 전원전압 및 바이어스 패드에는 별도의 정전기 방전소자를 사용함에 따른 고주파 회로 동작의 열화를 최소화 할 수 있는 이점이 있다.
Diode, Electrostatic Discharge, ESD, ESD Protection network, MOSFET, 다이오드, 정전기, 변압기, 고주파 회로

Description

차동구조로 된 고주파 회로의 정전기 방지회로{ELECTROSTATIC DISCHARGE PROTECTION CIRCUIT FOR HIGH FREQUENCY CIRCUIT OF DIFFERENTIAL STRUCTURE}
도 1은 일반적인 정전기 방지회로를 간략하게 나타낸 회로 구성도이다.
도 2는 일반적인 고주파 회로의 정전기 방지회로를 간략하게 나타낸 회로 구성도이다.
도 3은 일반적인 차동구조로 된 고주파 회로를 나타낸 예시도이다.
도 4는 고주파 입력과 출력에 변압기가 사용된 일반적인 차동구조로 된 고주파 회로를 나타낸 예시도이다.
도 5는 본 발명에 의한 차동구조로 된 고주파 회로의 정전기 방지회로를 나타낸 회로 구성도이다.
도 6a내지 도 6c는 일반적인 규격화된 정전기 모델의 주파수 대역을 나타낸 주파수 스펙트럼이다.
도 7은 본 발명에 의한 고주파 회로의 변압기에서 정전기의 방전에 의한 전류의 경로를 나타낸 도면이다.
도 8a내지 도 8c는 본 발명에 의한 차동구조로 된 고주파 회로의 정전기 방지회로에서 직류성분의 신호가 인가되는 부분에 양방향 정전기 방지소자를 사용한 회로 구성도이다.
도 9a 내지 도 9f는 도 5에서 도시된 본 발명에 의한 차동구조로 된 고주파 회로의 정전기 방지회로에서 정전기 발생시 정전기 전류의 이동 경로를 나타낸 도면이다.
도 10은 본 발명의 다른 실시예에 따른 차동구조로 된 고주파 회로의 정전기 방지회로를 나타낸 회로 구성도이다.
도 11a 내지 도 11g는 도 10의 차동구조로 된 고주파 회로의 정전기 방지회로에서 정전기 발생시 정전기 전류의 이동 경로를 나타낸 도면이다.
도 12는 본 발명에 또 다른 실시예에 따른 차동구조로 된 고주파 회로의 정전기 방지회로를 나타낸 회로 구성도이다.
- 도면의 주요부분에 대한 부호의 설명 -
101 : 제 1정전기 방지소자 102 : 저항
103 : 제 2정전기 방지소자 201 : 정전기 방지소자
301 : 차동 증폭기 400 : 고주파 회로
401 : 제 1변압기 402 : 제 2변압기
500 : 고주파 회로 501 : 제 1변압기
502 : 제 2변압기 503 : 제 1정전기 방전소자
504 : 제 2정전기 방전소자 505 : 공통 정전기 방전버스
505a : 제 1공통 정전기 방전버스
505b : 제 2공통 정전기 방전버스
506 : 제 3정전기 방전소자
본 발명은 차동구조로 된 고주파 회로의 정전기 방지회로에 관한 것으로서, 보다 상세하게는 차동구조로 형성된 고주파 회로에서 입출력부에 적용되는 변압기를 정전기(ESD : Electrostatic Discharge) 발생시 정전기 방지소자로 활용하여 낮은 주파수의 정전기가 입력될 경우 변압기에서 다음 차측으로 전달시키기 않고 공통 정전기 방전 버스를 통해 방전시킴으로써 높은 정전기 내성을 가짐과 동시에 전원전압과 바이어스 패드에는 별도의 정전기 방전소자를 사용함에 따른 고주파 회로 동작의 열화를 최소화 할 수 있도록 한 차동구조로 된 고주파 회로의 정전기 방지회로에 관한 것이다.
정전기(ESD : Electrostatic Discharge)는 일상생활에서 아주 흔하게 일어나는 현상으로써, 시간적인 변화가 없는 전하 또는 그와 같은 전하분포에 수반되는 전기적인 현상을 일컫는 말이다. 즉, 서로 다른 종류의 전하, 혹은 서로 다른 양의 전하로 대전된 두 물체가 서로 접촉을 하게 될 경우 두 물체 사이에서 순간적으로 발생하는 전하의 이동을 정전기 방전이라고 한다.
이러한 정전기 방전은 일상생활에서 많은 불편함을 야기 시키는데, 특히 전 기적 특성에 민감한 반도체 소자 및 회로는 정전기에 매우 취약한 특성을 가진다. 실질적으로 집적회로를 이용한 와이어 본딩, 납땜 그리고 PCB 상에 집적회로를 부착하는 과정, 또는 집적 회로를 사람이 핸들링 하는 과정에서 정전기 방전은 발생하게 되고, 이로 인하여 집적 회로는 파괴 될 수 있다.
특히, 현재 가장 흔히 사용하는 반도체 소자인 CMOS는 회로의 소형화 및 동작 속도의 향상을 위하여 지속적인 공정 발달을 이룩하고 있다. 하지만, 이러한 공정 기술의 발달은 CMOS의 게이트 길이(length)를 지속적으로 줄여가는 방향으로 이루어지게 되는데, 이러한 공정 기술의 발달 방향은 CMOS의 정전기 내성을 점점 더 악화 시키는 주요 원인이 된다.
이러한 집적 회로의 낮은 정전기 내성은 집적 회로를 이용한 제품의 수율을 감소시키는 주요 원인이 되고, 이는 제품의 생산 단가를 높이는 결과를 낳게 된다. 따라서 정전기 내성이 약한 집적 회로를 정전기로부터 보호하는 추가적인 회로, 혹은 기법의 중요성은 날로 강조 되고 있다.
도 1은 가장 일반적인 정전기 방지회로의 예시를 보이고 있다.
여기에 도시된 바와 같이 정전기 방지회로로써 제 1내지 제 2정전기 방지소자(101)(103)와 저항(102)인 MOSFET 혹은 SCR 과 같은 여러 가지 소자 및 회로를 이용하여 구성 할 수 있으나, 여기서는 정전기 방지소자로 가장 일반적으로 사용되는 다이오드로 정전기 방지소자를 표현 하였다. 만약 패드(PAD)에서 정전기가 발생 할 경우, 제 1정전기 방지소자(101)에 의하여 정전기 전류는 접지 혹은 전압원 쪽으로 빠져 나가게 되어 정전기 내성이 낮은 내부 회로를 정전기로부터 보호 할 수 있다. 이때 저항(102)은 정전기 발생 시 정전기 전류가 내부 회로 방향으로 흘러들어가는 것을 막아주는 역할을 하게 된다. 제 2정전기 방지소자(103)는 정전기 발생 초기 내부회로 쪽으로 흘러 들어온 정전기 전류에 의하여 내부 회로에서 발생할 수 있는 전압의 과도한 증가를 막아 주는 역할을 하게 된다.
하지만 대부분의 정전기 전류는 제 1정전기 방지소자(101)에 의하여 방전 되므로 제 1정전기 방지소자(101)가 제 2정전기 방지소자(103)에 비하여 큰 용량을 가지는 것이 일반적이다.
상기 종래 기술에 의한 정전기 방지회로는 일반적인 아날로그 회로나 디지털 회로에는 매우 적합한 구조이지만, 동작 주파수가 높은 무선 통신용 회로에는 적합 하지 않은 구조이다.
즉, 제 1내지 제 2정전기 방지소자(101)(102)에 기인하는 기생 커패시턴스와 저항(102)의 저항값은 고주파 회로의 신호 파형을 왜곡 시켜 회로의 특성을 열화 시킨다. 특히, 신호선에 직렬로 연결되어 있는 저항(102)은 고주파 신호를 감쇄시켜 고주파 회로의 특성을 심각하게 열화 시킨다.
따라서 현재 고주파 회로에서는 저항(102)을 뺀 도 2와 같은 구조의 정전기 방지회로를 사용하고 있다.
하지만, 도 2에서는 정전기 전류가 내부 회로로 흘러들어가는 것을 방지 해 줄 저항(102)이 없기 때문에 회로의 높은 정전기 내성을 위해서는 정전기 방지소자(201)가 정전기 발생 시 매우 효율적으로 정전기 전류를 전압원이나 접지쪽으로 빼어 주어야 하다.
이를 위해서는 정전기 방지소자(201)의 크기가 매우 커져야 하고 이에 따라 정전기 방지소자(201)에서 기인하는 기생 커패시턴스의 값이 증가 하게 되고 이 역시 내부 회로의 동작을 열화 시키는 원인이 된다.
일반적으로 정전기 방지소자에 기인하는 기생 커패시턴스는 고주파 신호의 스윙에 따라 비선형적인 특성을 가져 회로 전체의 선형성을 열화 시킨다. 또한 높은 정전기 내성을 지니게 하기 위해서는 큰 용량의 정전기 방지소자를 사용하게 되는데, 이에 더불어 증가하게 되는 기생 커패시턴스는 고주파 회로의 정합 회로 구성을 난해하게 하고 회로의 주파수 대역을 제한하는 주요 요인이 된다.
따라서 현재 고주파 회로에서는 정전기 방지회로를 사용하더라도 큰 용량의 정전기 방지소자의 사용이 힘들기 때문에, 정전기 내성의 향상이 극히 미미하고, 심지어는 아예 정전기 방지회로를 사용하지 않아 정전기 내성에 취약한 문제점이 있다.
본 발명은 본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 차동구조로 형성된 고주파 회로에서 입출력부에 적용되는 변압기를 정전기 발생시 정전기 방지소자로 활용하여 낮은 주파수의 정전기가 입력될 경우 변압기에서 다음 차측으로 전달시키기 않고 공통 정전기 방전버스를 통해 방전시킴으로써 높은 정전기 내성을 가짐과 동시에 전원전압 및 바이어스 패드에는 별도의 정전기 방전소자를 사용함에 따른 고주파 회로 동작의 열화를 최소화 할 수 있도록 한 차동구조로 된 고주파 회로의 정전기 방지회로를 제공함에 있다.
상기와 같은 목적을 실현하기 위한 본 발명에 의한 차동구조로 된 고주파 회로의 정전기 방지회로는 차동구조로 된 고주파 회로의 입력단 및 출력단에 각각 정합회로로 제 1내지 제 2변압기가 형성된 고주파 회로에 있어서, 고주파 회로의 외곽에 형성되고 접지된 공통 정전기 방전버스로 이루어지며, 공통 정전기 방전버스에 고주파 회로의 접지가 연결되고 제 1변압기의 1차측 접지와 제 2변압기의 2차측 접지가 각각 연결된 것을 특징으로 한다.
본 발명은 공통 정전기 방전버스와 전원전압 패드 사이에 매개되어 연결된 제 1정전기 방전소자와, 공통 정전기 방전버스와 바이어스 패드 사이에 매개되어 연결된 제 2정전기 방전소자를 더 포함하여 이루어진 것을 특징으로 한다.
본 발명에서 제 1내지 제 2정전기 방전소자는 양방향성 소자인 것을 특징으로 한다.
본 발명에서 제 1내지 제 2정전기 방전소자는 단방향성 소자인 것을 특징으로 한다.
본 발명에서 제 1내지 제 2정전기 방전소자는 MOSFET로 형성한 것을 특징으로 한다.
본 발명에서 제 1내지 제 2정전기 방전소자는 SCR로 형성한 것을 특징으로 한다.
본 발명에서 제 1내지 제 2정전기 방전소자는 다이오드로 형성한 것을 특징으로 한다.
또한, 본 발명에 의한 차동구조로 된 고주파 회로의 정전기 방지회로는 차동구조로 된 고주파 회로의 입력단 및 출력단에 각각 정합회로로 제 1내지 제 2변압기가 형성된 고주파 회로에 있어서, 고주파 회로의 접지와 제 1변압기의 1차측 접지와 제 2변압기의 2차측 접지가 공통으로 접지되고, 전원전압 패드와 접지 사이에 매개되어 연결된 제 1정전기 방전소자와, 바이어스 패드와 제 1정전기 방전소자 사이에 매개되어 연결된 제 2정전기 방전소자로 이루어진 것을 특징으로 한다.
또한, 본 발명에 의한 차동구조로 된 고주파 회로의 정전기 방지회로는 차동구조로 된 고주파 회로의 입력단 및 출력단에 각각 정합회로로 제 1내지 제 2변압기가 형성된 고주파 회로에 있어서, 제 1변압기 외곽에 형성되고 접지된 제 1공통 정전기 방전버스와, 고주파 회로 외곽에 형성되고 접지된 제 2공통 정전기 방전버스와, 제 1공통 정전기 방전버스와 제 2공통 정전기 방전버스를 연결하는 제 3정전기 방전소자로 이루어지며, 제 1공통 정전기 방전버스에 제 1변압기의 1차측 접지가 연결되고, 제 2공통 정전기 방전버스에 고주파 회로의 접지와 제 2변압기의 2차측 접지가 각각 연결된 것을 특징으로 한다.
본 발명은 제 2공통 정전기 방전버스와 전원전압 패드 사이에 매개되어 연결된 제 1정전기 방전소자와, 제 2공통 정전기 방전버스와 바이어스 패드 사이에 매 개되어 연결된 제 2정전기 방전소자를 더 포함하여 이루어진 것을 특징으로 한다.
본 발명에서 제 1내지 제 3정전기 방전소자는 양방향성 소자인 것을 특징으로 한다.
본 발명에서 제 1내지 제 3정전기 방전소자는 단방향성 소자인 것을 특징으로 한다.
본 발명에서 제 1내지 제 3정전기 방전소자는 MOSFET로 형성한 것을 특징으로 한다.
본 발명에서 제 1내지 제 3정전기 방전소자는 SCR로 형성한 것을 특징으로 한다.
본 발명에서 제 1내지 제 3정전기 방전소자는 다이오드로 형성한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형이 가능할 것이다.
도 3은 일반적인 차동구조로 된 고주파 회로를 나타낸 예시도이다.
일반적으로 CMOS 공정은 다른 화합물 반도체 공정과는 달리 비아(VIA) 공정을 제공하지 않는다. 따라서 CMOS를 이용하여 고주파 회로(301)를 구성 할 때는 AC 접지를 형성하기 위하여 사용하게 되는 메탈 라인과 본드 와이어(bond-wire)에 의하여 회로 특성의 열화가 발생한다.
따라서 이를 방지하기 위하여 일반적으로 CMOS를 이용한 고주파 회로(301)에서는 차동구조를 사용하게 되는데 이러한 차동구조를 갖는 고주파 회로(301)의 특성에 의하여 가상 접지의 형성이 매우 용이해지고, 이러한 가상 접지에 의하여 접지를 형성하기 위하여 사용하게 되는 메탈라인 혹은 본드 와이어에 의한 회로 특성의 열화를 막을 수 있다.
이러한 차동구조의 집적 회로는 회로 내부의 동작은 차동이지만 일반적으로 차동구조를 갖는 집적 회로의 입력 및 출력은 싱글엔디드(Single ended)의 형태로 이루어져 있다.
따라서 도 4에서 보인 것과 같이 변압기(401)(402)가 차동구조를 갖는 고주파 회로(400)의 입력단과 출력단에 정합회로로써 각각 사용된다.
도 5는 본 발명에 의한 차동구조로 된 고주파 회로의 정전기 방지회로를 나타낸 회로 구성도이다.
여기에 도시된 바와 같이 고주파 회로(500)의 외곽에 주위를 감싸도록 형성되고 접지된 공통 정전기 방전버스(505)로 이루어지며, 공통 정전기 방전버스(505)에 고주파 회로(500)의 접지가 연결되고 제 1변압기(501)의 1차측 접지와 제 2변압기(502)의 2차측 접지가 각각 연결된다.
그리고, 공통 정전기 방전버스(505)와 전원전압 패드 사이에 매개되어 연결 된 제 1정전기 방전소자(503)와, 공통 정전기 방전버스(505)와 바이어스 패드 사이에 매개되어 연결된 제 2정전기 방전소자(504)로 이루어진다.
위와 같이 본 발명에 의한 정전기 방지회로는 제 1내지 제 2변압기(501)(502)를 정전기 방지소자로 활용하여 구성하는 것으로써, 고주파 신호는 제 1내지 제 2변압기(501)(502)를 통한 입력과 출력 신호로 나타난다. 그리고 고주파 신호 외에 전원전압(Supply Voltage), 접지 그리고 각종 바이어스(Bias) 전압이 고주파 회로에 인가된다.
이때, 전원전압, 접지 그리고 각종 바이어스 전압은 고주파 신호와는 달리 직류성분이다. 따라서 이러한 직류성분들은 정전기 방지소자에 기인하는 기생 커패시턴스에 의하여 왜곡 되거나 열화 되는 문제점이 없다.
따라서 고주파 신호선 이외의 직류성분이 회로로 인가되는 부분에는 정전기 방지소자의 크기에 제약이 없어, 본 발명에 의한 실시 예에서는 전원전압(Supply Voltage)이 인가되는 전원전압 패드(PAD) 및 각종 바이어스(Bias) 전압이 인가되는 바이어스 패드(PAD)에는 높은 정전기 내성을 지니도록 하기 위하여 큰 용량의 양방향이나 단방향의 제 1내지 제 2정전기 방지소자(503)(504)를 사용하여 공통 정전기 방전 버스(505)와 연결시켜 고주파 회로(500)의 전원전압 패드나 바이어스 패드(PAD)에서 정전기가 발생 했을 때 효과적으로 고주파 회로(500)의 내부 회로를 보호 할 수 있도록 한다.
또한, 고주파 신호가 인가되는 패드(RFIN)에 고주파가 인가 될 때는 제 1변 압기(501) 내부에서 발생하는 자기장에 의하여 1차 측에 인가된 고주파 신호가 2차 측으로 전달되어 고주파 회로(500)가 동작 하게 된다.
하지만, 고주파 신호가 인가되는 패드 및 전원전압 패드(PAD)나 바이어스 패드에 정전기가 발생한다면 제 1내지 제 2변압기(501)(502)는 더 이상 변압기로서의 역할을 하지 못한다.
그 이유로는 고주파 회로(500)에서 사용되는 고주파 신호는 수 GHz의 동작 주파수를 가지는데 반하여, 일반적인 정전기의 주파수 스펙트럼은 도 6a 내지 도 6c에서 나타낸 바와 같이 수 GHz 대역에 비하여 낮은 주파수 영역에 위치하게 된다.
즉, 사람의 몸에서 발생하는 정전기는 도 6a에 도시된 사람의 몸에서 발생하는 정전기를 모델링 한 정전기 모델의 주파수 스펙트럼에서 보는 바와 같이 2.1MHz 대역이고, 금속성 물체에서 발생되는 정전기는 도 6b에 도시된 측정 장비나 공정 장비와 같은 금속성 물체에서 발생하는 정전기를 모델링 한 정전기 모델의 주파수 스펙트럼에서 보는 바와 같이 7MHz에서 12MHz 대역이고, 대전된 반도체 소자 등에서 발생되는 정전기는 도 6c에 도시된 정전기로 대전 되어 있는 반도체 소자가 외부 물체와 접촉 했을 때 발생하게 되는 정전기를 모델링한 정전기 모델의 주파수 스펙트럼에서 보는 바와 같이 600MHz에서 1.1GHz 대역이다.
따라서 고주파 회로(500)에서 사용되는 제 1내지 제 2변압기(501)(502)는 고주파 측면에서 보면 기생 인덕턴스를 포함하고 있는 변압기로서의 역할을 하지만, 상대적으로 주파수 영역이 낮은 정전기 측면에서 고주파 회로(500)의 제 1내지 제 2변압기(501)(502)는 변압기로서의 역할을 하지 못하고, 입력단의 제 1변압기(501)의 1차 측이나 출력단의 제 2변압기(502)의 2차 측은 단순한 메탈라인으로 보이게 된다.
이와 같이 낮은 주파수 대역에서 형성되는 정전기의 측면에서는 제 1내지 제 2변압기(501)(502)의 1차측 양단은 서로 단락 되어 있는 것과 같다. 즉, 도 7a에서 설명하고 있는 바와 같이 변압기에서 1차 측의 양단 중 일단에서 정전기가 발생하고, 다른 단은 안전한 접지에 연결되어 있다고 한다면, 정전기 전류는 변압기의 1차 측을 형성하고 있는 메탈라인을 따라 안전하게 접지 쪽으로 방전 되게 된다. 이 경우, 변압기의 2차 측을 통하여 연결되어 있는 정전기에 민감한 고주파 회로는 정전기 방전 경로 상에 없기 때문에 정전기로부터 안전하게 보호 된다.
한편, 도 7b 역시 동일한 해석법에 따라 설명이 가능하다. 따라서 본 발명에서는 고주파 회로에서 사용되는 변압기를 이용하여 고주파 입력, 혹은 출력 부분에서 정전기가 발생 했을 경우, 정전기 전류를 안전한 패드(PAD) 쪽으로 방전시켜 줄 수 있는 정전기 방지소자로 활용하여 정전기 방지회로를 구성하게 된다.
또한, 본 발명에 의한 정전기 방지회로에서와 같이, 제 1내지 제 2변압기(501)(502)를 정전기 방지소자로 활용을 할 경우 여러 가지 장점이 있다.
일반적인 다이오드, MOSFET 그리고 SCR을 이용하는 정전기 방지소자의 경우 정전기를 방전 시킬 때 고주파 회로(500) 내부에서 발생하는 열에 의하여 정전기 방지소자가 파괴 되는데, 높은 레벨의 정전기에도 견디게 하게 위해서는 큰 용량의 정전기 방지소자가 필요하다. 하지만, 고주파 회로(500)의 입출력단에 설치된 제 1 내지 제 2변압기(501)(502)를 활용하여 정전기 방전을 할 경우, 제 1내지 제 2변압기(501)(502)는 메탈라인으로 구성 되어있기 때문에 정전기 발생 시 제 1내지 제 2변압기(501)(502)에서 발생하는 열이 일반적인 반도체 소자에 비하여 매우 낮다.
또한, 메탈라인으로 구성된 제 1내지 제 2변압기(501)(502)가 파괴되기 위해서는 정전기 발생 시 제 1내지 제 2변압기(501)(502)에서 발생하는 열이 제 1내지 제 2변압기(502)를 구성하는 메탈 성분의 녹는점 까지 올라가야 한다.
따라서 제 1내지 제 2변압기(501)(502)를 활용한 정전기 방지소자는 매우 높은 정전기 내성을 갖을 수 있게 된다.
이와 같이 고주파 회로(500)에서 정전기 방지회로의 구성을 가장 힘들게 했던 고주파 입력 및 고주파 출력 부분은 제 1내지 제 2변압기(501)(502)를 이용하여 정전기 내성을 높일 수 있다.
도 8에서는 전원전압, 접지, 각종 바이어스의 인가를 위해 사용하는 패드(PAD)에 사용할 양방향성 정전기 방지소자의 예를 나타내었다. 도 8a는 양방향성 정전기 방지소자의 개념도를 나타낸 것이고, 도 8b는 단방향성 특성을 가지는 다이오드를 이용하여 양방향성 정전기 방지소자를 형성한 것을 나타낸 것이고, 도 8c는 NMOSFET 및 PMOSFET를 이용하여 양방향성 정전기 방지소자를 형성한 것을 나타낸 것이다.
정전기는 회로를 구성하고 있는 패드들 중 어느 곳에서 발생 할지 예측이 불가능하다. 따라서 일반적으로 정전기 내성 시험을 할 때는 모든 패드에서 정전기가 발생할 수 있다는 가정 하에 기준 패드 및 정전기 인가 패드의 모든 가능한 조합으 로 시험을 하게 된다.
따라서 무작위로 기준 패드와 정전기 인가 패드를 정하였을 때, 정전기 전류가 내부 회로를 파괴하지 않고 안전하게 기준 패드로 방전 될 수 있는 경로가 미리 형성 되어 있어야 한다.
도 9a 내지 도 9f는 도 5에서 도시된 본 발명에 의한 차동구조로 된 고주파 회로의 정전기 방지회로에서 정전기 발생시 정전기 전류의 이동 경로를 나타낸 도면이다.
여기에 도시된 바와 같이 공통 정전기 방전버스(505)를 통해 제 1내지 제 2변압기(501)(502)와 직류성분이 입력되는 전원전압 패드나 바이어스 패드에 사용된 양방향 제 1내지 제 2정전기 방지소자(503)(504)를 매개로 하여 고주파 회로(500)의 모든 패드는 공통 정전기 방전버스(505)로 연결 되도록 되어 있다. 그리고 공통 정전기 방전버스(505)는 고주파 회로(500)의 접지로 곧바로 연결 되어 있다.
만약 도 9c와 같이 고주파 입력 패드(RFIN)에 정전기가 인가되고, 기준 패드가 접지라면 정전기 전류는 제 1변압기(501)를 통하여 접지로 방전되게 된다. 또한 도 9d와 같이 고주파 입력 패드(RFIN)에 정전기가 인가되고, 기준 패드가 전원전압 패드라고 한다면, 정전기 전류는 제 1변압기(501)를 통한 공통 정전기 방전버스(505)로 통하여 양방향성 제 1정전기 방지소자(503)를 매개로 하여 기준 패드인 전원전압 패드쪽으로 방전 되게 되어, 정전기 내성이 낮은 고주파 회로(500)의 내부회로를 성공적으로 보호 할 수 있다.
이러한 정전기 인가 패드 및 기준 패드의 몇 가지 조합에 대한 정전기 방전 경로가 추가도 도 9a내지 도 9f에 도시되었으며 도시되지 않은 경로에 대해서도 정전기 방전의 경로는 성공적으로 형성이 된다.
도 10은 본 발명의 다른 실시예에 따른 차동구조로 된 고주파 회로의 정전기 방지회로를 나타낸 회로 구성도이다.
여기에 도시된 바와 같이 공통 정전기 방전 버스를 이용하는 것은 아니고, 전원전압이 인가되는 메탈라인과 접지를 형성하는 메탈라인을 정전기 방전경로의 일부로 활용하고 있는 것으로 고주파 회로(500)의 접지와 제 1변압기(501)의 1차측 접지와 제 2변압기(502)의 2차측 접지가 공통으로 접지되고, 전원전압 패드와 접지 사이에 매개되어 연결된 제 1정전기 방전소자(503)와, 바이어스 패드와 제 1정전기 방전소자(503) 사이에 매개되어 연결된 제 2정전기 방전소자(504)로 이루어진다.
이와 같이 구성할 경우 정전기 방전경로는 도 11a 내지 도 11g에 도시된 바와 같이 다양한 모든 가능한 패드의 조합에서의 정전기 방전경로가 형성되어 정전기 방지회로를 구성할 수 있다.
도 12는 본 발명에 또 다른 실시예에 따른 차동구조로 된 고주파 회로의 정전기 방지회로를 나타낸 회로 구성도이다.
여기에서는 정전기로부터 보호해야할 고주파 회로(500)를 CMOS로 형성된 고주파 전력 증폭기라고 가정하였다.
일반적으로 전력 증폭기는 구동 증폭단의 전원전압 인가패드와 전력 증폭단의 전원전압 인가 패드는 서로 격리시켜 주는 것이 일반적이다. 이는 원하지 않는 발진 현상을 피하고자 하는 것이 가장 큰 이유이다.
따라서 이러한 특성을 가지는 전력 증폭기에 도 5와 도 10에 보인 정전기 방지회로를 그대로 사용할 경우 각 증폭단의 전원전압의 격리가 힘들어 진다.
그래서 드라이버단(Driver Stage)과 전력단(Power Stage)을 구분하여 제 1변압기(51) 외곽에 형성되고 접지된 제 1공통 정전기 방전버스(505a)와, 고주파 회로(500) 외곽에 형성되고 접지된 제 2공통 정전기 방전버스(505b)를 분리하여 형성하고, 제 1공통 정전기 방전버스(505a)와 제 2공통 정전기 방전버스(505b)를 연결하는 제 3정전기 방전소자(506)로 이루어지며, 제 1공통 정전기 방전버스(505a)에 제 1변압기(501)의 1차측 접지가 연결되고, 제 2공통 정전기 방전버스(505b)에 고주파 회로(500)의 접지와 제 2변압기(502)의 2차측 접지가 각각 연결된다.
그리고, 제 2공통 정전기 방전버스(505b)와 전원전압 패드 사이에 매개되어 연결된 제 1정전기 방전소자(503)와, 제 2공통 정전기 방전버스(505b)와 바이어스 패드 사이에 매개되어 연결된 제 2정전기 방전소자(504)를 포함하여 이루어진다.
이때 제 1내지 제 3정전기 방전소자는 양방향성 소자나 단방향성 소자로써 MOSFET나, SCR이나 다이오드로 형성할 수 있다.
이와 같이 드라이버단(Driver Stage)과 전력단(Power Stage)에 개별적인 제 1내지 제 2공통 정전기 방전버스(505a)(505b)를 사용하여 정전기 방지회로를 형성하고, 각각 제 1내지 제 2공통 정전기 방전버스(505a)(505b)를 양방향성의 제 3정 전기 방지소자(506)를 이용하여 서로 연결 해 줌으로써, 드라이버단과 전력단의 전원전압을 성공적으로 격리시킬 수 있게 된다.
위와 같이 구성된 본 발명은 일반적인 고주파 회로의 정전기 방지회로에서의 제약조건인 정전기 방지소자의 기생 커패시턴스에 의한 고주파 신호의 왜곡 때문에 발생하는 고주파 회로의 특성 열화를 해결하기 위해 정전기 방지회로를 고주파 회로의 입력단과 출력단의 변압기를 활용하여 정전기 방지소자로 사용하였으며, 기생 커패시턴스 성분에 의한 회로 특성의 열화가 없는 전원전압 및 각종 바이어스 패드에는 큰 크기의 정전기 방지소자를 사용함으로써 큰 용량의 정전기 방지소자를 이용하여 정전기 내성을 높여 줄 수 있고, 고주파 회로의 입출력단에서 정전기 방지소자의 역할을 하고 있는 변압기는 단순한 메탈라인으로 구성되어 있기 때문에 일반적으로 반도체 소자를 이용하여 정전기 방지소자로 활용하는 경우에 비하여 아주 높은 정전기 내성을 갖게 된다.
상기한 바와 같이 본 발명은 차동구조로 형성된 고주파 회로에서 입출력부에 적용되는 변압기를 정전기 발생시 정전기 방지소자로 활용하여 낮은 주파수의 정전기가 입력될 경우 변압기에서 다음 차측으로 전달시키기 않고 공통 정전기 방전버스를 통해 방전시킴으로써 높은 정전기 내성을 가짐과 동시에 전원전압 및 바이어스 패드에는 별도의 정전기 방전소자를 사용함에 따른 고주파 회로 동작의 열화를 최소화 할 수 있는 이점이 있다.

Claims (15)

  1. 차동구조로 된 고주파 회로의 입력단 및 출력단에 각각 정합회로로 제 1내지 제 2변압기가 형성된 고주파 회로에 있어서,
    상기 고주파 회로의 외곽에 형성되고 접지된 공통 정전기 방전버스로 이루어지며,
    상기 공통 정전기 방전버스에 상기 고주파 회로의 접지가 연결되고, 상기 제 1변압기의 1차측 접지와 상기 제 2변압기의 2차측 접지가 각각 연결된 것
    을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
  2. 제 1항에 있어서, 상기 공통 정전기 방전버스와 전원전압 패드 사이에 매개되어 연결된 제 1정전기 방전소자와, 상기 공통 정전기 방전버스와 바이어스 패드 사이에 매개되어 연결된 제 2정전기 방전소자를 더 포함하여 이루어진 것을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
  3. 제 2항에 있어서, 상기 제 1내지 제 2정전기 방전소자는 양방향성 소자인 것을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
  4. 제 2항에 있어서, 상기 제 1내지 제 2정전기 방전소자는 단방향성 소자인 것을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
  5. 제 2항에 있어서, 상기 제 1내지 제 2정전기 방전소자는 MOSFET로 형성한 것을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
  6. 제 2항에 있어서, 상기 제 1내지 제 2정전기 방전소자는 SCR로 형성한 것을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
  7. 제 2항에 있어서, 상기 제 1내지 제 2정전기 방전소자는 다이오드로 형성한 것을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
  8. 차동구조로 된 고주파 회로의 입력단 및 출력단에 각각 정합회로로 제 1내지 제 2변압기가 형성된 고주파 회로에 있어서,
    상기 고주파 회로의 접지와 상기 제 1변압기의 1차측 접지와 상기 제 2변압기의 2차측 접지가 공통으로 접지되고, 전원전압 패드와 접지 사이에 매개되어 연결된 제 1정전기 방전소자와, 바이어스 패드와 상기 제 1정전기 방전소자 사이에 매개되어 연결된 제 2정전기 방전소자로 이루어진 것을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
  9. 차동구조로 된 고주파 회로의 입력단 및 출력단에 각각 정합회로로 제 1내지 제 2변압기가 형성된 고주파 회로에 있어서,
    상기 제 1변압기 외곽에 형성되고 접지된 제 1공통 정전기 방전버스와,
    상기 고주파 회로 외곽에 형성되고 접지된 제 2공통 정전기 방전버스와,
    상기 제 1공통 정전기 방전버스와 상기 제 2공통 정전기 방전버스를 연결하는 제 3정전기 방전소자로 이루어지며,
    상기 제 1공통 정전기 방전버스에 상기 제 1변압기의 1차측 접지가 연결되고, 상기 제 2공통 정전기 방전버스에 상기 고주파 회로의 접지와 상기 제 2변압기의 2차측 접지가 각각 연결된 것을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
  10. 제 9항에 있어서, 상기 제 2공통 정전기 방전버스와 전원전압 패드 사이에 매개되어 연결된 제 1정전기 방전소자와, 상기 제 2공통 정전기 방전버스와 바이어스 패드 사이에 매개되어 연결된 제 2정전기 방전소자를 더 포함하여 이루어진 것을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
  11. 제 10항에 있어서, 상기 제 1내지 제 3정전기 방전소자는 양방향성 소자인 것을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
  12. 제 10항에 있어서, 상기 제 1내지 제 3정전기 방전소자는 단방향성 소자인 것을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
  13. 제 10항에 있어서, 상기 제 1내지 제 3정전기 방전소자는 MOSFET로 형성한 것을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
  14. 제 10항에 있어서, 상기 제 1내지 제 3정전기 방전소자는 SCR로 형성한 것을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
  15. 제 10항에 있어서, 상기 제 1내지 제 3정전기 방전소자는 다이오드로 형성한 것을 특징으로 하는 차동구조로 된 고주파 회로의 정전기 방지회로.
KR1020060053004A 2006-06-13 2006-06-13 차동구조로 된 고주파 회로의 정전기 방지회로 KR100793148B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060053004A KR100793148B1 (ko) 2006-06-13 2006-06-13 차동구조로 된 고주파 회로의 정전기 방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060053004A KR100793148B1 (ko) 2006-06-13 2006-06-13 차동구조로 된 고주파 회로의 정전기 방지회로

Publications (2)

Publication Number Publication Date
KR20070118820A KR20070118820A (ko) 2007-12-18
KR100793148B1 true KR100793148B1 (ko) 2008-01-10

Family

ID=39137351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060053004A KR100793148B1 (ko) 2006-06-13 2006-06-13 차동구조로 된 고주파 회로의 정전기 방지회로

Country Status (1)

Country Link
KR (1) KR100793148B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104166413A (zh) * 2014-08-28 2014-11-26 杭州鸿程科技有限公司 干式变压器温度控制器及其控制方法
KR20220159449A (ko) 2020-04-01 2022-12-02 아우토리브 디벨롭먼트 아베 승차인 보호 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144493A (ja) 1996-11-08 1998-05-29 Kasuga Electric Works Ltd 除電器の接地方法
KR19980036986A (ko) * 1996-11-20 1998-08-05 문정환 정전기 보호회로
JP2002050698A (ja) 2000-08-02 2002-02-15 Nec Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144493A (ja) 1996-11-08 1998-05-29 Kasuga Electric Works Ltd 除電器の接地方法
KR19980036986A (ko) * 1996-11-20 1998-08-05 문정환 정전기 보호회로
JP2002050698A (ja) 2000-08-02 2002-02-15 Nec Corp 半導体装置

Also Published As

Publication number Publication date
KR20070118820A (ko) 2007-12-18

Similar Documents

Publication Publication Date Title
US6593794B2 (en) System for providing electrostatic discharge protection for high-speed integrated circuits
US7224949B2 (en) ESD protection circuit for radio frequency input/output terminals in an integrated circuit
US8183593B2 (en) Semiconductor die with integrated electro-static discharge device
JP3773506B2 (ja) 半導体集積回路装置
US20090195946A1 (en) Electrostatic Discharge Protection Using an Intrinsic Inductive Shunt
US8094422B2 (en) Integrated circuit
US6624999B1 (en) Electrostatic discharge protection using inductors
CN100470800C (zh) 用于电设备的esd保护装置
US11876366B2 (en) Overvoltage protection
US10256224B2 (en) Multiple-unit semiconductor device
JP2002083931A (ja) 半導体集積回路装置
KR20110042115A (ko) 멀티-다이 패키지에서 과전압 보호를 위한 시스템 및 방법
US20020075614A1 (en) Electrostatic discharge protection circuit
KR100793148B1 (ko) 차동구조로 된 고주파 회로의 정전기 방지회로
US20190287960A1 (en) Semiconductor ESD Protection Device and Method
CN114747109B (zh) 一种esd保护电路
JP4031423B2 (ja) 半導体集積回路
US20040080881A1 (en) Integrated circuit with electrostatic discharge protection
US11689170B2 (en) Transient noise reduction filtering system
CN109509748A (zh) 静电放电保护结构
US20060023387A1 (en) ESD device for high speed data communication system with improved bandwidth
JPH10173133A (ja) 半導体装置
JP2009088396A (ja) 配線基板
JPH0595055A (ja) 半導体集積回路
EP1701385A1 (en) Semiconductor device comprising electrostatic breakdown protection element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111230

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee