CN109509748A - 静电放电保护结构 - Google Patents

静电放电保护结构 Download PDF

Info

Publication number
CN109509748A
CN109509748A CN201811017190.2A CN201811017190A CN109509748A CN 109509748 A CN109509748 A CN 109509748A CN 201811017190 A CN201811017190 A CN 201811017190A CN 109509748 A CN109509748 A CN 109509748A
Authority
CN
China
Prior art keywords
esd
esd protection
protection structure
radio frequency
passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811017190.2A
Other languages
English (en)
Inventor
多尔芬·阿贝索卢比责
雅努什·托马兹·克利姆扎克
德特勒夫·克劳因
拉杜·米尔恰·塞卡雷亚努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN109509748A publication Critical patent/CN109509748A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

一种静电放电ESD保护结构(200)形成于集成电路装置(600)的半导体衬底内。所述集成电路装置(600)包括：射频域(632)；数字域(610)。所述ESD保护结构(200)另外包括位于所述射频域(632)与所述数字域(610)之间的中间域，所述中间域包括显示随着操作频率增大而增大的阻抗特性的至少一个射频RF无源或有源装置。

Description

静电放电保护结构
技术领域
本发明的领域涉及用于射频(radio frequency，RF)应用中的静电放电(electro-static discharge，ESD)保护。本发明适用于但不限于用于RF应用中的基于RF ESD电感器的跨域接地ESD保护。
背景技术
集成电路(integrated circuit，IC)装置容易发生静电放电(ESD)事件，由此，IC的外部触点受到大量电荷(正电荷或负电荷)的影响。因此，ESD是两个带电物体之间因接触、电短路或介质击穿所引起的突然的电力流动。静电积累可由静电感应引起。需要保护IC装置内的功能电路免受IC装置的外部触点处的此类大量电荷产生的电流的影响，此电流会引起功能电路内的错误行为，并且甚至由于ESD事件可产生的电流的量级而永久损坏功能电路。
为了保护IC装置的功能电路免受ESD事件影响，已知为IC装置的易受干扰的外部触点提供ESD保护结构。ESD防护可以是装置自身的部分并且包括用于装置输入和输出引脚的专门的设计技术。外部保护组件还可结合电路布局使用。常规ESD保护结构通常包括耦合在待保护的外部触点(如IC装置的输入/输出(I/O)触点)与电源触点(例如接地或Vss)之间的晶闸管结构(即PNPN半导体结构)，ESD电流将被分流到电源触点。一种防止ESD的有效方式是使用不太导电但将缓慢地带走静电荷的材料。这些材料被称作静电耗散型，并具有处于105至1012欧姆米范围内的电阻率值。自动化制造中将接触ESD敏感电子的导电区域的材料应由耗散材料制成，并且耗散材料必须接地。然而，对于高于比方说1GHz的频率的射频(RF)应用而言，ESD很成问题，并且因此对于经常以此类高频率操作的车辆通信和电路而言普遍存在。
目前，车辆间(vehicle-to-vehicle，V2V)和车辆与基础设施间(vehicle-to-infrastructure，V2I)通信集成电路(IC)对于干扰和静电放电(ESD)稳定性都具有非常严格的要求。尤其是具有专用短程通信(dedicated short-range communications，DSRC)、即为汽车行业设计的无线通信标准的IC。通常，跨域接地之间的现有反并联二极管耦合表现出的隔离性能不足。
已知现有ESD保护策略通常在RF隔离和/或ESD稳定性方面受到影响，当在射频前端(radio frequency front end，RFE)与数字域电路之间实施时尤其如此。
现参看图1，示出了已知的噪声用以在两个电路或组件块之间提供ESD保护的衬底噪声隔离/传输布置100。此处，两个电路或组件块被称作侵扰块105和受扰块115。侵扰块105是将切换/较小信号噪声引至装置的模块或组件。受扰块115是性能会因传入的切换/较小信号噪声而降低的模块或组件。已知的衬底噪声隔离/传输布置100包括两个电路或组件块和ESD网络140，ESD网络140具备电源电压(Vdd)120和参考电源(Vss)，例如接地130。衬底的隔离区域110限制可能横穿侵扰块105与受扰块115之间的噪声。已知ESD网络140通常包括反并联二极管ESD网络以耗散静电电荷，但确实也会在侵扰块105与受扰块115之间提供一些低电平耦合。噪声还通过ESD(保护)网络140的反并联二极管的结电容传输。
有效地，侵扰块105(例如Vss_A)的接地网络和受扰块115(例如Vss_RF)的接地网络电耦合，使得侵扰块105和受扰块115通过两个并联路径通信，即经过衬底的第一路径150和经过ESD网络140的第二路径155，所述ESD网络140通常由反向二极管(back-to-backdiodes)构成。
还示出了图1的等效电路160。此处，由侵扰块105产生的噪声作为电压V1166给出。第一路径150上的由衬底提供的阻抗表示为Z11164。第二路径155上的由ESD网络提供的阻抗表示为Z12162。由受扰块115(例如Vss_RF)布线和接合所呈现的阻抗表示为Z22170。因此，V2表示在受扰块115处从第一路径150和第二路径155的组合所接收的噪声。
第一种已知的ESD保护网络140可使用浅沟槽隔离(shallow trench isolation，STI)限制二极管保护策略。实质上，这些反并联二极管由于其结电容而示出非线性的电容。当所述反并联二极管达到可接受的ESD性能时，RF隔离不佳，对于高于1GHz的频谱来说尤其如此。第二种已知的ESD保护网络140可使用门限二极管保护策略。实质上，这些反并联二极管在每个宽度上呈现出高输入电容。尽管ESD稳定性是足够的，但由于高电容损坏RF信号，这些门限二极管所实现的噪声隔离并不能满足要求。第三种已知的ESD保护网络140可以使用下接合(down bond)保护策略。实质上，在此情况下，由于在IC封装级“合并”了接地域，因此在管芯级，接地域之间没有实施ESD保护。因此尤其在组装期间，IC易受ESD应力的影响。此外，尽管预期的隔离性能良好，但由于接地域之间不存在直接的电容耦合，因此在这种情况下，由于下接合上的电压过冲，充电装置模型(Charge Device Model，CDM)的稳定性很差。这是由于CDM放电期间的跨域钳位电压高于LxdI/dt快速CDM瞬态所致的栅氧化层击穿电压。此外，片上ESD保护网络也用于在装配线上实现ESD抗扰性。
CDM测试用于限定当装置自身具有静电电荷并且因金属触点而放电时装置可承受的ESD。这种放电类型是电子装置中最常见的ESD类型，并且在电子装置的制造中引起大部分ESD损坏。CDM放电主要取决于放电的寄生参数，并且强烈取决于组件封装的大小和类型。
存在多种改进第一路径150上的噪声传输的设计，例如使得衬底阻抗远远大于由ESD网络140所经历的以及将受扰块布线并线接合到Vss130的阻抗(在选定频率下)。然而，在ESD网络140中的反向二极管的经典案例中，没有真正的选择方案能使ESD网络140的阻抗最小化。此外，在反向ESD二极管的经典案例中，随着频率增大，第一路径155上的噪声传输因ESD网络140所经历的(以及将受扰块布线并线接合到Vss 130的)阻抗增大而变得更糟。这归因于来自线接合135的感应组件，所述感应组件可在ESD网络140的阻抗减小(由于反向二极管的结电容)时产生过冲。应注意，第二路径155的最关键行为是在高频下(因为在低频下，衬底阻抗大，并且ESD网络140所经历的阻抗相对较小)。
实质上，尤其是在高频下，当前ESD保护技术方案是欠佳。
发明内容
根据本发明的第一方面，提供一种静电放电ESD保护结构，形成于集成电路装置的半导体衬底内；所述集成电路装置包括：
射频域；
数字域；以及
所述ESD保护结构特征在于：
中间域，位于所述射频域与所述数字域之间，所述中间域包括显示随着操作频率增大而增大的阻抗特性的至少一个射频RF无源或有源装置。
在一个或多个实施例中，所述至少一个RF无源或有源装置包括至少一个ESD电感器。
在一个或多个实施例中，所述至少一个RF无源或有源装置位于输入环或输出环内，所述输入环或输出环位于所述射频域与所述数字域之间。
在一个或多个实施例中，所述输入环或输出环包括被配置成提供不同接地域之间的耦合的多个反并联二极管，所述接地域与所述射频域、所述数字域中的至少一个相关联。
在一个或多个实施例中，所述中间域还包括耦合到所述至少一个RF无源或有源装置的至少两对反向ESD二极管，由此在较高频率下减小结电容。
在一个或多个实施例中，所述至少一个ESD电感器包括金属屏蔽件，所述金属屏蔽件位于所述ESD电感器下面，并且被配置成减小所述至少一个ESD电感器的电容效应。
在一个或多个实施例中，所述至少一个RF无源或有源装置在管芯上集成，并且被配置成隔离ESD保护网络中的域与组件之间的噪声。
在一个或多个实施例中，所述射频域和所述至少一个RF无源或有源装置被配置成在1到2.5GHz之间操作。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
本发明另外的细节、方面和实施例将仅以例子的方式参考附图进行描述。在附图中，类似的参考标号用于标识类似或功能相似的元件。为简单和清晰起见，示出图中的元件，且所述元件不一定按比例绘制。
图1示出已知的用以在两个电路或组件块之间提供ESD保护的衬底噪声隔离/传输布置。
图2示出根据本发明的例子的RF ESD电感器的示意性电路图。
图3示出根据本发明的例子的示出金属屏蔽件和测试焊盘的一组四个示例RF ESD电感器结构。
图4示出根据本发明的例子的图2的RF ESD电感器的100ns-TLP表征的曲线图。
图5示出根据本发明的例子的图2的RF ESD电感器的vf-TLP表征的曲线图。
图6示出根据本发明的示例实施例的使用第一互干扰缓解操作模式的第一操作的示例流程图的置于IC的数字核心和RFE部分附近的输入输出环的示例代表图。
具体实施方式
因为所示出的本发明的实施例可以在很大程度上使用本领域的技术人员已知的电子组件和电路来实施，所以，为了理解和了解本发明的基础概念，并且为了避免混淆或无法专心于本发明的教示，将不会在比下文所示出的认为必要的任何更大程度上解释细节。
本发明的发明人已经认识和了解到，例如通过影响高频下ESD网络的阻抗，影响图1的第二路径155上在高频率下的噪声传输会是有利的将是有利的。然而，在ESD网络中的反向二极管的经典案例中，没有什么可以影响图1中的Z12162。此外，本发明的发明人已经认识和了解到，在ESD网络中的反向二极管的经典案例中，第一路径155上的噪声传输随着频率增大而变得更糟，因为Z22170增大(归因于来自线接合的感应组件)，而Z12162减小(归因于电容)。
本发明的例子有利地使ESD网络的低频行为与经典的反向ESD二极管实施例案例相同，并且改为集中于提供高频下图1的ESD网络140所提供的阻抗的解决方案(图1的阻抗150(即Z11)取决于不同标准并根据不同标准确定大小，所述不同标准不涉及本发明的目的)。本发明的例子提出通过影响高频下的(图1的)Z12162，从而影响高频下的第二路径(例如图1的第二路径140)上的噪声传输的ESD保护电路设计。基本上，Z12162大小设定成使得在所关注的频带内(并且具体地说是在高频下)，始终保持路径140上的噪声传输比路径150上的噪声传输小得多。在一些例子中，由反向ESD二极管电容表示的Z12162阻抗的第一部分通过使用两个串联的经典反向ESD二极管进行优化(例如以便达到电容的一半)，而对于Z12162阻抗的第二部分，引入串联的RF无源或有源装置，如RF ESD电感器，以提供随着频率增大而增大的阻抗(其将随着频率增大而增大图1中的Z12162)。以此方式，本发明的例子通过减小第一路径中的噪声传输来保持良好的ESD行为(并且因而确保图1中V2168的值足够小)。
因此，本发明的示例实施例可应用于与高频噪声耦合相关的任何应用，如集成RF和数字电路的任何应用。
在本发明的例子中，静电放电(ESD)保护结构形成于集成电路装置的半导体衬底内。集成电路装置包括：射频域；数字域；以及输入/输出环。至少一个射频RF、ESD电感器集成于各自专用的RF桥接单元内，并且位于输入/输出环内的射频域与数字域之间。
首先参看图2，示意性电路图200示出电路的顶层视图，示出根据本发明的例子的各种电源/接地域。在示例示意性电路图200中，示出经典的反向ESD二极管保护电路。在本发明的例子中，反向ESD二极管布置包括至少一个RF无源或有源装置，所述至少一个RF无源或有源装置呈现随着操作频率而增大的阻抗特性，其中至少一个RF无源或有源装置在模拟域中的VSSA1 254(或VSSA2256)与数字域中的接地(gnd)258之间提供保护。在此例子中，至少一个RF无源或有源装置被示为RF ESD电感器210、212。数字域是噪声携带域。
在示例示意性电路图200中，数字域(例如gnd 258)与模拟域(例如VSSA1 254或VSSA2256)连接，并且不直接与RF域(例如VSS_RF235)连接。相比于已知的布置，在接地258的有噪声数字域与对噪声敏感的RF域235之间引入VSSA1 254或VSSA2256的模拟域，所述模拟域对噪声影响不那么关键，并且不大有噪声传输问题。以此方式，避免接地258的有噪声数字域与对噪声敏感的RF域235之间的直接连接。在其它例子中，可以设想在分压器意义上，接地258的有噪声数字域与噪声敏感RF域235之间可以引入多于一个的中间域。
在操作中，ESD保护包括具有各自的RF ESD电感器210、212的两对反向ESD二极管220、222。在本发明的例子中，引入RF ESD电感器210、212以便增大gnd与VSSA1(相应地VSSA2)之间的路径在频率相关行为(即随着频率的增大)中的总阻抗，由此减小各自路径上的噪声传输。以此方式，可以在较高频率下得到较好的行为。
在一些例子中，保护网络另外包括位于第一接地域VSSA1 254与第二接地域VSS_RF 235之间的反向ESD二极管252以提供ESD保护。反向ESD二极管252相当于作为小信号模型的电容器(来自反向ESD二极管252的结电容)。电容器阻抗随着频率的增大而减小。因此，在高频下，该电容器可以有效地变成短路，即使是相对于在所述频率下的线接合阻抗也如此，因为第二接地域VSS_RF 235将通过线接合进行片外接地。
在一些例子中，至少一个RF无源或有源装置，例如RF ESD电感器210、212，位于在空间上尽可能接近于数字域的合理实用的位置，以便尽可能快地阻止噪声的传输，并且由此避免通过中间VSSA1 254和/或VSSA2 256接地网络和衬底的传播。
因此，在本发明的例子中，ESD保护电路中包括RF ESD电感器210、212以改进ESD保护，特别是在较高频率下，例如高于1GHz，并且甚至对于高于5GHz的频率更是如此。此外，引入一个或多个RF ESD电感器210、212会提高各别电路/组件和域之间的隔离。示意性电路图200包括RF集成电路的其它功能电路元件260，如将受到ESD保护的驱动器、接收器、电平转换器等。如所示，这些其它功能电路元件260耦合到不同接地域，并且由此示出本发明的例子所针对的用以使跨域ESD应力最小化的跨域配置。
在本发明的一些例子中，RF ESD电感器(210、212)可形成以下形式：数字8形状、圆形、矩形、环形，取决于主导设计考虑因素，并且以便提供良好的电感性能。可以根据特定的频率下所期望的自感值来选定各别设计以及电路/封装布局，以便使其ESD稳定。
在本发明的一些例子中，RF ESD电感器210、212集成于两个专用RF桥接单元214、216内，并且分别位于ESD I/O环中的RFE或数字域接口的左端侧和右端侧，并分隔各别不同的域。尽管本发明的此例子示出两个专用RF桥接单元214、216，但可以设想当在高频应用中实施时，在没有ESD二极管的情况下，本文所描述的概念也可以同样很好地应用于单个电感器(例如第一RF ESD电感器210或第二RF ESD电感器212)。
在一些例子中，为了避免与可能产生特定的谐振频率的反并联二极管260的电容的潜在谐振，分别位于第一VSSA1电位254、第二VSSA2电位256以及RF ESD电感器210、212之间的反并联二极管252各自可在较低频率下已有良好的隔离的情况下移除。在一些例子中，可能期望该谐振“调出”受扰电路的频率操作“带外”，这可能影响对电路的合适的电感器值和RF性能的微调范围的选择。
在一些例子中，反并联二极管(如反并联二极管215、220、222)被配置成在ESD应力条件下，通过为ESD放电电流提供较低电阻路径而耦合邻近接地域。根据耗散高ESD能量来设定这些反并联二极管的大小。这些反并联二极管通常被置于集成电路的焊盘环内。在一些例子中，这些反并联二极管可以是任选的，并且可在满足整体隔离要求的情况下被移除。如所示，电源轨还在数字域与RFE IO域之间分离。通过耦合在桥接单元214、216内部的RF电感器210、212来确保ESD保护网络连续性。RF桥接单元214、216是焊盘环框架，其中RF ESD电感器物理地位于布局中。RF桥接单元214、216是置于IC设计的I/O和焊盘环内的专用填充单元，以便桥接并确保I/O环的数字域与RF部分之间的ESD轨连续性。
在本发明的例子中，使用至少一个RF无源或有源装置，例如RF ESD电感器210、212，会提供电路的较低动态电阻，并且因此提供改进的ESD保护。动态电阻是在ESD条件下的ESD保护的有效阻抗，并在给出的ESD应力水平下确定ESD保护两端的钳位电压。动态电阻越低，钳位电压将越低，且由此其ESD性能在ESD保护的有效性方面将更好。
在本发明的例子中，使用至少一个RF无源或有源装置，例如RF ESD电感器210、212，还会提供较高的故障电流。故障电流指示ESD保护在ESD条件下可耗散的最大ESD电流，使得ESD保护在较高故障电流下更稳定。
现参看图3，示出根据本发明的例子的示出金属屏蔽件和测试焊盘310的一组四个示例RF ESD结构300。一组四个RF ESD电感器320、330、340、350已经被设计用于如图2所示的ESD保护概念的硅验证。这些示例电感器仅提供可自定义适合于针对期望频率产生期望的ESD网络阻抗以获得最好的结果的选择。本领域的技术人员应了解，不同的电感器值将会影响阻抗并且将会提供不同的网络响应。示例多匝RF ESD电感器320、330、340、350分别具有约2.7nH、5.4nH、9.3nH和14.7nH的自感值，并设计在顶部金属层中。在设计阶段，可调节位于电感器桥接件的多个通孔和金属宽度以满足特定应用的ESD电迁移要求。在这些RFESD电感器320、330、340、350例子中，RF ESD电感器320、330、340、350中没有中心抽头，因为使用中心抽头会有ESD CDM缺点。因此，为了进一步减小电容，尤其是RF ESD电感器的衬底电容，例如在电感器下面实施任选的金属1(M1)屏蔽件360以用于热耗散目的。在本发明的例子中，RF ESD电感器320、330、340、350中的每一个被设计为ESD稳定的，并因此对照与桥接件的通孔数量、金属布线的有效宽度、有效电阻相关的特定ESD电迁移规则进行检查。
现参看图4，示出根据本发明的例子的关于图2的RF ESD电感器的100ns-TLP表征420的传输线脉冲(Transmission Line Pulse，TLP)电压410相对于TLP电流405的曲线图400。ESD TLP电流表征结果(上升时间～10ns，且脉冲宽度～100纳秒)示出，RF ESD电感器呈现其2～3.5A的ESD稳定性，在能量方面相当于约7kV人体模型(Human Body Model，HBM)。应注意，在一些例子中，所选择的RF ESD电感器的实际自感值应在初始设计阶段期间调整，以获得低于实施ESD解决方案的工艺技术的栅氧化层击穿电压的钳位电压。
现参看图5，这是根据本发明的例子的图2的RF ESD电感器的极快(very fast，vf)TLP表征520的传输线脉冲(TLP)电压510相对于TLP电流505的曲线图500。上升时间～100皮秒且脉冲宽度～2.5纳秒的vf-TLP响应被用来模拟CDM时域。脉冲宽度和上升时间参考CDMESD标准。RF ESD电感器的vf-TLP表征结果示出其2～18A的稳定性。此最大电流高于典型CDM峰值电流。引人注意的是，作为模拟CDM应力的ESD表征工具的极快传输线脉冲(vf-TLP)结果示出此设计符合半导体装置的Wunsch-Bell失效功率理论。
图6示出根据本发明的示例实施例的置于集成电路(IC)装置600的数字核心620和射频前端(RFE)部分630周围的输入-输出(I/O)环625的示例代表图。静电放电ESD保护结构形成于IC装置600的半导体衬底内。在本发明的例子中，IO环625是置于IC 600的数字核心620和RFE部分630周围的环，特别是具有一个或多个集成ESD保护电感器210-212和IO功能，此例子中包括数字I/O域610和RFE I/O域632。
数字核心620和RFE部分630在此处表示在任何ESD应力期间要保护的核心电路。区域615指示数字核心620与IO环625之间包括基本ESD保护网络的分隔。
尽管本发明的例子参考V2V或V2I等高频应用中的ESD保护来描述，但可以设想本文所描述的概念可以同样应用于具有数字和RF构建块的任何跨接地域ESD保护IC，包括但不限于WiFiTM、IoT、LeBTTM、长期演进(long term evolution，LTETM)、收发器和广播接收器，无论是窄带还是宽带。还设想本文所描述的概念可以同样应用于RF BiCMOS IC设计，如用于全谱收发器(full spectrum transceiver，FST)的信号调节器(Signal Conditioner)IC、用于远程无匙进入(Remote Keyless Entry，RKE)、可变增益放大器、中等功率放大器、低噪声放大器、卫星下变频器的低噪声块、用于无线局域网络(wireless local areanetwork，WLAN)的集成低噪声放大器(low noise amplifier，LNA)/开关等。
此外，因为所示出的本发明的实施例可以在很大程度上使用本领域的技术人员已知的制造工艺和程序来实施，所以，为了理解和了解本发明的基础概念，并且为了避免混淆或无法专心于本发明的教示，仅在认为必要的程度上解释了此类工艺和程序的细节。
应理解，本文所使用的术语“或”将被排它性地或包括性地解释，取决于在上下文方面哪个更广。在前述说明书中，已参考本发明的实施例的具体例子描述了本发明。然而，显而易见的是，可以在不脱离如所附权利要求书中所阐明的本发明的范围的情况下，在本文中作出各种修改和变化，并且权利要求书不限于上文所描述的具体例子。例如，本文所描述的半导体衬底可以是任何半导体材料或材料的组合，如砷化镓、锗化硅、绝缘体上硅(silicon-on-insulator，SOI)、硅、单晶硅、类似材料以及上述材料的组合。
此外，说明书和权利要求书中的术语“正面”、“背面”、“顶部”、“底部”、“在……上方”、“在……下方”和类似者(如果存在的话)用于描述性目的，并且未必用于描述永久性相对位置。应理解，如此使用的术语在适当情况下可互换，使得本文所描述的本发明的实施例例如能够在与本文所示出的或以其它方式描述的那些定向不同的其它定向进行操作。
此外，本领域的技术人员应认识到，上文所描述的操作之间的界限仅仅是说明性的。多个操作可组合成单个操作，单个操作可分布于另外的操作中，并且操作可以在时间上至少部分重叠地执行。此外，替代性实施例可包括特定操作的多个例子，并且操作的次序可以在各种其它实施例中变更。然而，其它修改、变化和替代方案也是可能的。因此，说明书和附图应被视为具有说明性意义而非限制性意义。
在权利要求书中，置于圆括号之间的任何附图标记不应被解释为限制权利要求。词“包括”和“包含”不排除权利要求项中列出的那些其它元件或步骤的存在。此外，如本文所用，术语“一”被定义为一个或多于一个。另外，权利要求书中对如“至少一个”和“一个或多个”的介绍性短语的使用不应被解释为暗示由不定冠词“一”引入的另一权利要求要素将包括此类所引入的权利要求要素的任何特定权利要求限制为仅包括一个此类要素的发明，即使在同一权利要求包括介绍性短语“一个或多个”或“至少一个”和“一”等不定冠词时也是如此。上述同样适用于定冠词的使用。除非另外说明，否则例如“第一”和“第二”等术语用于任意区别此类术语描述的要素。因此，这些术语未必意图指示此类要素的时间上的优先级或其它优先级。在彼此不同的权利要求中叙述某些措施的这一事实，并不表示不能使用这些措施的组合来获得优势。

Claims (8)

1.一种静电放电ESD保护结构(200)，其特征在于，形成于集成电路装置(600)的半导体衬底内；所述集成电路装置(600)包括：
射频域(632)；
数字域(610)；以及
所述ESD保护结构(200)特征在于：
中间域，位于所述射频域(632)与所述数字域(610)之间，所述中间域包括显示随着操作频率增大而增大的阻抗特性的至少一个射频RF无源或有源装置。
2.根据权利要求1所述的ESD保护结构(200)，其特征在于，所述至少一个RF无源或有源装置包括至少一个ESD电感器(210、212)。
3.根据权利要求1或权利要求2所述的ESD保护结构(200)，其特征在于，所述至少一个RF无源或有源装置位于输入环或输出环(625)内，所述输入环或输出环(625)位于所述射频域(632)与所述数字域(610)之间。
4.根据权利要求3所述的ESD保护结构(200)，其特征在于，所述输入环或输出环(625)包括被配置成提供不同接地域之间的耦合的多个反并联二极管(215、220、222、252、254)，所述接地域与所述射频域(632)、所述数字域(610)中的至少一个相关联。
5.根据在前的任一项权利要求所述的ESD保护结构(200)，其特征在于，所述中间域还包括耦合到所述至少一个RF无源或有源装置的至少两对反向ESD二极管，由此在较高频率下减小结电容。
6.根据在前的权利要求2至5中任一项所述的ESD保护结构(200)，其特征在于，所述至少一个ESD电感器(210、212)包括金属屏蔽件(360)，所述金属屏蔽件(360)位于所述ESD电感器(210、212)下面，并且被配置成减小所述至少一个ESD电感器(210、212)的电容效应。
7.根据在前的任一项权利要求所述的ESD保护结构(200)，其特征在于，所述至少一个RF无源或有源装置在管芯上集成，并且被配置成隔离ESD保护网络中的域与组件之间的噪声。
8.根据在前的任一项权利要求所述的ESD保护结构(200)，其特征在于，所述射频域(632)和所述至少一个RF无源或有源装置被配置成在1到2.5GHz之间操作。
CN201811017190.2A 2017-09-14 2018-08-31 静电放电保护结构 Pending CN109509748A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/705,017 2017-09-14
US15/705,017 US10937782B2 (en) 2017-09-14 2017-09-14 Electrostatic discharge protection structure

Publications (1)

Publication Number Publication Date
CN109509748A true CN109509748A (zh) 2019-03-22

Family

ID=63207618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811017190.2A Pending CN109509748A (zh) 2017-09-14 2018-08-31 静电放电保护结构

Country Status (3)

Country Link
US (1) US10937782B2 (zh)
EP (1) EP3457435B1 (zh)
CN (1) CN109509748A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508719B2 (en) * 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050041347A1 (en) * 2003-08-21 2005-02-24 Shahla Khorram Radio frequency integrated circuit having sectional ESD protection
US20080218920A1 (en) * 2007-03-08 2008-09-11 Sarnoff Corporation Method and aparatus for improved electrostatic discharge protection
EP2110852A2 (en) * 2008-04-17 2009-10-21 Broadcom Corporation Method and system for mitigating risk of electrostatic discharge for a system on chip (SoC)
CN102201665A (zh) * 2010-03-25 2011-09-28 台湾积体电路制造股份有限公司 静电放电保护装置
US20130120885A1 (en) * 2011-11-15 2013-05-16 Mansour Keramat LOW NOISE ESD PROTECTION FOR SOCs WITH ANALOG OR RADIO FREQUENCY DEVICES
US20160225758A1 (en) * 2015-02-04 2016-08-04 Nxp B.V. Semiconductor device comprising an esd protection circuit
CN106158849A (zh) * 2015-05-15 2016-11-23 美国亚德诺半导体公司 用于射频通信系统的静电放电保护电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958255A (en) 1988-12-28 1990-09-18 Hewlett-Packard Company Electrostatic discharge and electromagnetic interference protection circuit
US6597227B1 (en) 2000-01-21 2003-07-22 Atheros Communications, Inc. System for providing electrostatic discharge protection for high-speed integrated circuits
US7518842B2 (en) 2003-11-05 2009-04-14 Integrated Device Technology, Inc. Circuits and methods that attenuate coupled noise
US7649214B2 (en) * 2005-10-17 2010-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection system for multiple-domain integrated circuits
US8717723B2 (en) * 2012-01-10 2014-05-06 Xilinx, Inc. Driver circuit and method of generating an output signal

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050041347A1 (en) * 2003-08-21 2005-02-24 Shahla Khorram Radio frequency integrated circuit having sectional ESD protection
US20080218920A1 (en) * 2007-03-08 2008-09-11 Sarnoff Corporation Method and aparatus for improved electrostatic discharge protection
EP2110852A2 (en) * 2008-04-17 2009-10-21 Broadcom Corporation Method and system for mitigating risk of electrostatic discharge for a system on chip (SoC)
CN102201665A (zh) * 2010-03-25 2011-09-28 台湾积体电路制造股份有限公司 静电放电保护装置
US20130120885A1 (en) * 2011-11-15 2013-05-16 Mansour Keramat LOW NOISE ESD PROTECTION FOR SOCs WITH ANALOG OR RADIO FREQUENCY DEVICES
US20160225758A1 (en) * 2015-02-04 2016-08-04 Nxp B.V. Semiconductor device comprising an esd protection circuit
CN106158849A (zh) * 2015-05-15 2016-11-23 美国亚德诺半导体公司 用于射频通信系统的静电放电保护电路

Also Published As

Publication number Publication date
EP3457435A1 (en) 2019-03-20
US20190081037A1 (en) 2019-03-14
US10937782B2 (en) 2021-03-02
EP3457435B1 (en) 2024-03-13

Similar Documents

Publication Publication Date Title
US20090195946A1 (en) Electrostatic Discharge Protection Using an Intrinsic Inductive Shunt
Blalack et al. On-chip RF isolation techniques
US6847511B2 (en) Circuit protecting against electrostatic discharge
US9917079B2 (en) Electrostatic discharge protection circuit and method for radio frequency circuit
US6433985B1 (en) ESD network with capacitor blocking element
US7751164B1 (en) Electrostatic discharge protection circuit
KR20140113431A (ko) 커플러를 갖는 반도체 칩 구성
US8054597B2 (en) Electrostatic discharge structures and methods of manufacture
Hyvonen et al. Comprehensive ESD protection for RF inputs
KR20110042115A (ko) 멀티-다이 패키지에서 과전압 보호를 위한 시스템 및 방법
CN109509748A (zh) 静电放电保护结构
CN108376679B (zh) 大功率rf晶体管的嵌入式谐波端子
CN112542453A (zh) 射频芯片及其esd保护电路设计方法
US10833064B2 (en) ESD protection circuit and integrated circuit for broadband circuit
CN100508192C (zh) 输出/入元件与控制具数个输出/入元件的集成电路的方法
KR100793148B1 (ko) 차동구조로 된 고주파 회로의 정전기 방지회로
US20060023387A1 (en) ESD device for high speed data communication system with improved bandwidth
US11689170B2 (en) Transient noise reduction filtering system
CN205508819U (zh) 用于消除集成电路天线效应的电路及射频功率放大器
CN104517958B (zh) 静电保护电路
Rosenbaum et al. On-chip ESD protection for RF I/Os: devices, circuits and models
CN102646969B (zh) 通过射频扼流器的esd块隔离
CN213635989U (zh) 射频芯片
Di Millimeter-Wave Radio Frequency Switch Design for 5th Generation Wireless Networks and Advanced Electrostatic Discharge Design
Joshi et al. High-Q electrostatic discharge (ESD) protection devices for use at radio frequency (RF) and broad-band I/O pins

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination