JPH10163423A - 静電気保護回路 - Google Patents

静電気保護回路

Info

Publication number
JPH10163423A
JPH10163423A JP9253186A JP25318697A JPH10163423A JP H10163423 A JPH10163423 A JP H10163423A JP 9253186 A JP9253186 A JP 9253186A JP 25318697 A JP25318697 A JP 25318697A JP H10163423 A JPH10163423 A JP H10163423A
Authority
JP
Japan
Prior art keywords
static electricity
diode
circuit
protection circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9253186A
Other languages
English (en)
Other versions
JP3566512B2 (ja
Inventor
Shon Kim Dai
ダイ・ション・キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH10163423A publication Critical patent/JPH10163423A/ja
Application granted granted Critical
Publication of JP3566512B2 publication Critical patent/JP3566512B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は静電気放電に関するもので、大きな
ダイオードを用いずとも過多な静電気の流入から素子を
保護することができる静電気保護回路を提供する。 【解決手段】 本発明の静電気保護回路は、正負の電源
端子と回路の入出力端子との間に複数の静電気保護回路
を接続した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の静電
気保護回路に関するもので、特に静電気の流入による素
子の破壊を防止するようにした静電気保護回路に関す
る。
【０００２】
【従来の技術】半導体装置には静電気によって素子が破
壊されるのを防止するために、素子の入、出力端子の内
部または外部に静電気保護回路を備えている。その例を
図面に基づいて説明する。図１ａは、素子の内部の静電
気保護回路を示した図面で、図１ｂは、素子の外部の静
電気保護回路を示したものである。従来の素子内部の静
電気保護回路は、入出力端子と正負の電源電圧にそれぞ
れ逆方向にダイオードを接続したものである。すなわ
ち、図示のように正（＋）極性の電源電圧（Ｖｄｄ）端
子に第１ダイオード１のアノード端子を接続し、そのカ
ソード端子を内部回路の素子の入出力端子（またはパッ
ド）に接続する。さらに、第１ダイオード１のカソード
端子が連結された内部回路の入、出力端子に第２ダイオ
ード２のアノード端子を接続し、そのカソード端子を負
（−）極性の電源電圧（Ｖｓｓ）端子へと接続する。第
１ダイオード１は、正極性を有する静電気から内部回路
を保護するためのもので、第２ダイオード２は、負極性
を有する静電気から内部回路を保護するためのものであ
る。第１、第２ダイオード１、２は、Ｐ導電型とＮ導電
型と接合されたＰＮ接合ダイオードである。このような
ダイオードの代わりにトランジスタを使用することがで
きる。
【０００３】図２ａは、トランジスタを使用して、素子
内部の静電気保護回路を構成したもので、図２ｂは素子
外部の静電気保護回路を構成したものである。図２ａ乃
至図２ｂの図示のように、ダイオードの代わりにＰＭＯ
ＳトランジスタとＮＭＯＳトランジスタとをそれぞれダ
イオード接続としたＤＰＴとＤＮＴとを使用したもので
ある。第１ダイオード１の代わりにＤＰＴを、第２ダイ
オード２の代わりにＤＮＴを使用している。
【０００４】上記した従来の静電気保護回路の動作を以
下の通り説明する。まず、素子内部及び外部の静電気保
護回路は、静電気保護回路を素子の入、出力端子中のい
ずれかに接続したもので、動作的にはいずれも異なるこ
とがないので、以下では素子内部の静電気保護回路のみ
を説明する。図１ａの図示のように、パッドを通じて静
電気が印加されると、正極性の静電気の場合、ノード
“Ａ”点の電位は上昇する。その印加された静電気によ
って“Ａ”点の電位が、正極性の電源電圧（Ｖｄｄ）よ
り、第１ダイオード１のターン−オン電圧（Ｖｏｎ）ま
で上昇すると、第１ダイオード１は導通される。従っ
て、“Ａ”点の電位が、Ｖｄｄ＋Ｖｏｎとなると、第１
ダイオード１を通じて電源回路へバイパスされるので、
内部回路にはＶｄｄ＋Ｖｏｎ以上の電圧が伝わることは
ない。
【０００５】逆に、パッドを通じて印加された静電気が
負極性を有する場合は、“Ａ”点の電位は下降する。そ
の印加された静電気によって、“Ａ”点の電位が負極性
の電源電圧（Ｖｓｓ）より、第２ダイオード２のターン
−オン電圧（Ｖｏｎ）まで下降すると、第２ダイオード
２はターン−オンする。従って、“Ａ”点の電位が、Ｖ
ｓｓ−Ｖｏｎ以上となると、第２ダイオード２を通じて
バイパスされるので、内部回路にはＶｓｓ−Ｖｏｎ以下
の電圧は伝わらない。これは、図２のように、ダイオー
ドの代わりにトランジスタを使用した場合でも同様であ
る。
【０００６】
【発明が解決しようとする課題】しかし、上記従来の静
電気保護回路は、瞬間的に過度な静電気が印加される
と、ダイオードの内部抵抗が破壊されることがあり、一
旦ダイオード及びトランジスタが破壊されると、その以
降静電気から内部回路を保護することができないという
問題があった。そのため、ダイオードまたはトランジス
タのサイズを大きくしなければならないが、それは現
在、素子の集積度及び小型化趨勢に鑑みて好ましくな
い。
【０００７】本発明は、前記のような問題点を解決する
ために案出したもので、小型のダイオード及びトランジ
スタを使用して静電気保護回路を構成させようとするも
のである。
【０００８】
【課題を解決するための手段】前記の目的を達成するた
めの本発明の静電気保護回路は、正負の電源端子と半導
体素子の入、出力端子との間に、１個以上のダイオード
から構成され、入、出力端子を通じて印加された静電気
をバイパスさせる１次静電破壊防止回路と、その１次静
電破壊防止回路と並列に連結され、１個以上のダイオー
ドから構成される２次静電破壊防止回路とを有する。
【０００９】
【発明の実施の形態】以下、本発明実施形態の静電気保
護回路を、添付図面を参照して説明する。図３ａは、本
発明による素子内部の静電気保護回路を示したもので、
図３ｂは素子外部の静電気保護回路を示したものであ
る。図３ａと図３ｂとは、静電気保護回路を素子の内部
に構成するか外部に構成するかだけの差異であるので、
ここでは内部に構成する場合のみを説明する。
【００１０】本実施形態は、図３ａの図示のように、素
子の入、出力端子と素子内部回路との間に静電気保護回
路を構成したもので、正極性の電源電圧（Ｖｄｄ）端子
と内部回路の素子の入、出力端子（またはパッド）に第
１ダイオード３１を、第１ダイオード３１のカソード端
子が連結された内部回路の入、出力端子と負極正の電源
電圧（Ｖｓｓ）端子とに第２ダイオード３２を従来同様
に接続する。これらは１次静電気保護回路を構成してい
る。本実施形態は、さらに第１ダイオード３１に並列
に、すなわち、素子の入、出力端子と正極性の電源電圧
（Ｖｄｄ）端子との間に２つの直列に接続された第３、
第４ダイオード３３、３４を接続し、かつ第２ダイオー
ド３２と並列に、すなわち素子の入、出力端子と負極性
の電源との間に２つの直列に連結された第５、第６ダイ
オード３５、３６を接続している。これらの第３、４ダ
イオード、及び第５、６ダイオードは２次静電気保護回
路を構成している。さらに、２次静電気保護回路に並列
に３次、４次・・・ｎ次静電気保護回路を接続しても良
い。
【００１１】第３、第４ダイオード３３、３４は、入、
出力端子とＶｄｄ端子との間に逆バイアスに連結され、
第５、第６ダイオード３５、３６もまた、入、出力端子
とＶｓｓ端子との間に逆バイアスに連結される。本実施
形態ではそれぞれ２つのダイオードを直列に接続してい
るが１つのダイオードでも良い。また、第１ダイオード
３１と並列連結された第３、第４ダイオード３３、３４
に並列にさらに他のダイオードを並列に接続することが
できる。そのダイオードは複数でも１つでもかまわな
い。負側でも同様である。上記イオードの代わりにトラ
ンジスタを使用することができるのは従来同様である。
図４ａは、トランジスタを使用して、素子内部の静電気
保護回路を構成したもので、図４ｂは、素子外部の静電
気保護回路を構成したものである。図４ａまたは図４ｂ
のように、ダイオードの代わりにＤＰＴとＤＮＴとを使
用したものである。正極性を有する静電気から内部回路
を保護するために使用されるダイオード等の代わりにＤ
ＰＴを、負極性を有する静電気から内部回路を保護する
ために使用されるダイオード等の代わりにＤＮＴを使用
する。
【００１２】上記のように構成された、本実施形態のの
静電気保護回路の動作を以下の通りに説明する。パッド
を通じて正極性を有する静電気が印加されると、ノード
“Ａ”点の電位は上昇する。その“Ａ”点の電位が、正
極性の電源電圧（Ｖｄｄ）より、第１ダイオード３１の
ターン−オン電圧（Ｖｏｎ）まで上昇すると、第１ダイ
オード３１は導通する。従って、“Ａ”点の電圧がＶｄ
ｄ＋Ｖｏｎになると、第１ダイオード３１を通じて静電
気がバイパスされる。同様に、負極性の静電気がパッド
を通じて印加されると、ノード“Ａ”点の電位は下降す
る。それによって、“Ａ”点の電位が負極性の電源電圧
（Ｖｓｓ）より、第２ダイオード３２のターン−オン電
圧（Ｖｏｎ）だけ下降すると、第２ダイオード３２は導
通する。“Ａ”点の電位が、Ｖｓｓ−Ｖｏｎとなると、
静電気は前記第２ダイオード３２を通じてバイパスす
る。このように、静電気から内部回路を保護っすること
ができる。
【００１３】しかし、印加される正極性の静電気が過度
となると、第１ダイオード３１を通じて流れる電流が増
加して、“Ａ”点の電位がＶｄｄ＋Ｖｏｎより上昇する
ようになる。このとき、第３、第４ダイオード３３、３
４には、少量の漏洩電流が流れるようになるが、この漏
洩電流は“Ａ”点の電位が上昇することによって比例し
て増加する。従って、第１ダイオード３１と第３、第４
ダイオード３３、３４との電流分配によって、過度な静
電気の流入による第１ダイオード３１の破壊を防止する
ことができる。同様に、負極性の静電気が過度に印加さ
れる場合も、前記正極性の場合と同様に、第２ダイオー
ド３２と、第５、第６ダイオード３５、３６とによる電
流分配を通じて、第２ダイオード３２の静電破壊を防止
する。
【００１４】過度な正極性を有する、または負極性を有
する静電気によって、第１ダイオード３１または第２ダ
イオード３２が万一破壊されたとしても、第３、第４ダ
イオード３３、３４または、第５、第６ダイオード３
５、３６が第１、第２ダイオード３１、３２の役割の代
わりを果たすので内部回路が完全に破壊されることはな
い。
【００１５】
【発明の効果】上述したように、本発明の静電気保護回
路は、静電破壊防止回路を構成するダイオードまたはト
ランジスタを多段に構成して、過度な静電気が流入され
る時、これを分配することによって、静電破壊防止回路
事態のの破損を防止することができ、その上、万一静電
破壊防止回路の最初のダイオードが破損されても、これ
に並列に接続されている次段でそれを補償するので、内
部回路に静電気が流入されることを遮断することができ
る。
【図面の簡単な説明】
【図１】従来静電気保護回路の構成図。
【図２】従来の他の例による構成図。
【図３】本発明実施形態の構成図
【図４】本発明の他の実施形態の構成図
【符号の説明】
３１： 第１ダイオード ３２： 第２ダイオード ３３、３４： 第３、第４ダイオード ３５、３６： 第５、第６ダイオー

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の静電気保護回路において、 正負の電源端子と前記半導体素子の入、出力端子との間
    で、１個以上のダイオードから構成されて、入、出力端
    子を通じて印加された静電気をバイパスさせる１次静電
    破壊防止回路と、 前記１次静電破壊防止回路と並列に連結され、１個以上
    のダイオードから構成される２次静電破壊防止回路と有
    することを特徴とする、静電気保護回路。
  2. 【請求項２】 前記２次静電破壊防止回路の次段に、さ
    らに２次静電破壊防止回路に並列に３次、４次…ｎ次の
    静電破壊防止回路を接続したことを特徴とする請求項１
    記載の静電気保護回路。
  3. 【請求項３】 前記１次、２次静電破壊防止回路を素子
    の外部に構成することを含むことを特徴とする請求項１
    記載の静電気保護回路。
  4. 【請求項４】 前記ダイオードを正負の極性の電源と、
    素子の入、出力端子との間に逆バイアスになるように構
    成することを特徴とする請求項１記載の静電気保護回
    路。
  5. 【請求項５】 前記それぞれの静電破壊防止回路を構成
    している１個以上のダイオードは、直列に連結されるこ
    とを特徴とする請求項１記載の静電気保護回路。
JP25318697A 1996-11-20 1997-09-18 静電気保護回路 Expired - Fee Related JP3566512B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960055668A KR100223888B1 (ko) 1996-11-20 1996-11-20 정전기 보호회로
KR55668/1996 1996-11-20

Publications (2)

Publication Number Publication Date
JPH10163423A true JPH10163423A (ja) 1998-06-19
JP3566512B2 JP3566512B2 (ja) 2004-09-15

Family

ID=19482654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25318697A Expired - Fee Related JP3566512B2 (ja) 1996-11-20 1997-09-18 静電気保護回路

Country Status (4)

Country Link
US (1) US5859758A (ja)
JP (1) JP3566512B2 (ja)
KR (1) KR100223888B1 (ja)
TW (1) TW412065U (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003072076A (ja) * 2001-08-31 2003-03-12 Canon Inc 記録ヘッド及びその記録ヘッドを用いた記録装置
US7420790B2 (en) 1999-04-28 2008-09-02 Renesas Technology Corporation Integrated circuit with protection against electrostatic damage
US10700512B2 (en) 2017-02-28 2020-06-30 Murata Manufacturing Co., Ltd. Transmitting and receiving circuit
CN112383039A (zh) * 2020-11-13 2021-02-19 珠海格力电器股份有限公司 一种芯片静电防护电路

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249162B1 (ko) * 1996-12-31 2000-03-15 김영환 정전기(eds)보호회로
KR100423846B1 (ko) * 1997-04-25 2004-05-17 삼성전자주식회사 반도체 장치의 정전기 보호 회로
WO2000028594A1 (en) * 1998-11-09 2000-05-18 Koninklijke Philips Electronics N.V. Over-voltage protection for integrated analog and digital circuits
TW431042B (en) * 1999-05-18 2001-04-21 Sunplus Technology Co Ltd Electrostatic discharge protection apparatus of polydiode
US6400204B1 (en) * 2000-07-26 2002-06-04 Agere Systems Guardian Corp. Input stage ESD protection for an integrated circuit
KR20020085101A (ko) * 2001-05-04 2002-11-16 삼성전자 주식회사 다이오드를 이용한 정전기적 방전으로부터의 보호 회로
US6747501B2 (en) * 2001-07-13 2004-06-08 Industrial Technology Research Institute Dual-triggered electrostatic discharge protection circuit
KR100434063B1 (ko) * 2001-09-11 2004-06-04 엘지전자 주식회사 정전 방전 방지회로
KR20020024065A (ko) * 2002-01-23 2002-03-29 나용균 2극 다이오드의 단 방향 특성 〈p n 접합 성질〉을 이용한전기 전자 기기의 d c 전원 공급 방법.
US6894881B1 (en) * 2002-02-19 2005-05-17 National Semiconductor Corp ESD protection methods and devices using additional terminal in the diode structures
US6933610B2 (en) * 2002-02-20 2005-08-23 Silicon Pipe, Inc. Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby
DE10255130B4 (de) * 2002-11-26 2007-03-22 Infineon Technologies Ag Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen mit parallelem Strompfad
US20050225916A1 (en) * 2004-04-02 2005-10-13 Siemens Medical Solutions Usa, Inc. Ultrasound membrane transducer collapse protection system and method
CN100414801C (zh) * 2004-12-10 2008-08-27 上海宏力半导体制造有限公司 静电放电保护装置
KR100793148B1 (ko) * 2006-06-13 2008-01-10 한국과학기술원 차동구조로 된 고주파 회로의 정전기 방지회로
US7990664B1 (en) * 2006-12-14 2011-08-02 Altera Corporation Electrostatic discharge protection in a field programmable gate array
KR100878439B1 (ko) * 2007-08-30 2009-01-13 주식회사 실리콘웍스 출력 드라이버단의 ｅｓｄ 보호 장치
KR101145791B1 (ko) * 2009-07-31 2012-05-16 에스케이하이닉스 주식회사 정전기 보호회로
US8228651B2 (en) 2009-07-31 2012-07-24 Hynix Semiconductor Inc. ESD protection circuit
CN102623530A (zh) * 2011-01-26 2012-08-01 常熟市福莱德连接器科技有限公司 防静电光伏连接器
US20130341071A1 (en) * 2012-06-26 2013-12-26 Carestream Health, Inc. Transparent conductive film
US9438033B2 (en) * 2013-11-19 2016-09-06 Analog Devices, Inc. Apparatus and method for protecting RF and microwave integrated circuits
US10128215B1 (en) 2016-02-16 2018-11-13 Darryl G. Walker Package including a plurality of stacked semiconductor devices having area efficient ESD protection
US20180130794A1 (en) * 2016-11-04 2018-05-10 Johnson Electric S.A. Electronic circuit, integrated circuit and motor assembly
US20230138324A1 (en) * 2021-11-01 2023-05-04 Mediatek Inc. Package-level esd protection

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7614118A (nl) * 1976-12-20 1978-06-22 Philips Nv Schakeling voor het beschermen van telefoon- lijnen.
US4571656A (en) * 1984-01-13 1986-02-18 Dynatech Computer Power, Inc. Electrical circuit for protection against surge overvoltage of transients
US5412527A (en) * 1993-06-02 1995-05-02 Micrel, Incorporated Electrostatic discharge protection circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420790B2 (en) 1999-04-28 2008-09-02 Renesas Technology Corporation Integrated circuit with protection against electrostatic damage
JP2003072076A (ja) * 2001-08-31 2003-03-12 Canon Inc 記録ヘッド及びその記録ヘッドを用いた記録装置
US10700512B2 (en) 2017-02-28 2020-06-30 Murata Manufacturing Co., Ltd. Transmitting and receiving circuit
CN112383039A (zh) * 2020-11-13 2021-02-19 珠海格力电器股份有限公司 一种芯片静电防护电路

Also Published As

Publication number Publication date
KR100223888B1 (ko) 1999-10-15
KR19980036986A (ko) 1998-08-05
US5859758A (en) 1999-01-12
TW412065U (en) 2000-11-11
JP3566512B2 (ja) 2004-09-15

Similar Documents

Publication Publication Date Title
JP3566512B2 (ja) 静電気保護回路
US7622775B2 (en) System for ESD protection with extra headroom in relatively low supply voltage integrated circuits
JP2006100532A (ja) 静電保護回路
JP2959528B2 (ja) 保護回路
US11411395B2 (en) Electrostatic discharge protection circuit and operation method
JP2003517215A (ja) 改良型ｅｓｄダイオード構造
JPH0336926A (ja) 電子回路の過電圧保護装置
US6833590B2 (en) Semiconductor device
JPH1140686A (ja) 半導体集積回路装置
JP3499578B2 (ja) 半導体集積回路
US6583475B2 (en) Semiconductor device
JPH0494161A (ja) 集積回路用入出力保護装置
JP2809020B2 (ja) 入出力保護回路
US6414830B1 (en) ESD protection circuit for integrated circuit with operating voltages exceeding power supply voltages
US6433407B2 (en) Semiconductor integrated circuit
JP2008227369A (ja) 静電破壊保護回路
KR0164525B1 (ko) 저전압 소자를 이용한 고전압 집적 회로의 정전기 보호 회로
JP2659214B2 (ja) マスタスライス型半導体集積回路
JPS63301558A (ja) 半導体集積回路装置
JP2919751B2 (ja) 半導体集積回路装置
JPH05291502A (ja) 半導体保護装置
GB2273831A (en) Overvoltage protection circuit; electrostatic discharge protection
KR19980058420A (ko) 반도체 소자의 정전기 방지 회로
KR19980024771A (ko) 반도체 집적 회로
JPH11135641A (ja) 半導体集積回路の入力保護回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

RG99 Written request for provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R313G99

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

RG99 Written request for provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R313G99

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees