JP2021522691A - 静電気放電に対する保護回路 - Google Patents

Abstract

特定用途向け集積回路の接続ピンのための静電気放電に対する保護回路が説明され、この保護回路は、第１の接続ピンおよび第２の接続ピンを有し、かつ第１の接続ピンおよび第２の接続ピンはＹ構成で相互に接続されている。さらに、このような保護回路を備えた特定用途向け集積回路が提案される。

Description

本発明は、特定用途向け集積回路の接続ピンのための静電気放電に対する保護回路に関し、この保護回路は、第１の接続ピンおよび第２の接続ピンを有する。
本発明はさらに、この保護回路を備えた特定用途向け集積回路に関する。

半導体コンポーネントの静電気放電に対する保護（ＥＳＤ保護（英語：ＥＳＤ＝ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ）とも言う）は、一般的に、ダイナミクスおよび性能をＥＳＤ要求に適合させた、この技術に特化した部品を利用する。ＥＳＤ保護の種類はここでは重要でない。インターフェイスの接続ピン（インターフェイスピンとも言う）は、例えばコントローラエリアネットワーク（ＣＡＮ）インターフェイスの場合のように、通常は各接続ピンに対して別々のＥＳＤ保護構造を使用する。このＥＳＤ保護構造は、通常はそれぞれ正および負のストレスに対する２つの保護構造から成り、この２つの保護構造が直列接続されている。保護構造が並列に配置されているかまたはもっと複雑である回路コンセプトもあり、ただしこれらの場合には、さらに大きな使用面積により、適用にはかなり不都合である。

このような保護構造は、「Ｃａｓｅ Ｓｔｕｄｙ ｏｆ ＤＰＩ Ｒｏｂｕｓｔｎｅｓｓ ｏｆ ａ ＭＯＳ−ＳＣＲ Ｓｔｒｕｃｔｕｒｅ ｆｏｒ Ａｕｔｏｍｏｔｉｖｅ Ａｐｐｌｉｃａｔｉｏｎｓ（自動車用アプリケーションのためのＭＯＳ−ＳＣＲ構造のＤＰＩロバスト性の事例研究）」、Ｙａｎｇ Ｘｉｕら、Ｐｒｏｃ．ＥＯＳ／ＥＳＤ Ｓｙｍｐ．、２０１６、およびＢｏｓｃｈ−Ｈａｌｂｌｅｉｔｅｒｃｈｉｐ（半導体チップ） ＣＹ３２７から知られている。

例えばＣＡＮまたは低電圧差動信号（ＬＶＤＳ）のような、接続ピン、とりわけシステム接続ピンへの複雑な要求は、機能が実質的に妨害されない非常に特殊なＥＳＤ保護構造を必要とする。加えて従来のＥＳＤ保護回路は、必要面積が比較的大きく、これは単位原価を上昇させ得る。さらに、妨害パルス、とりわけマルチパルス負荷に対するロバスト性は、しばしば比較的大きな費用によってのみ実現可能であり得る。ときには、保護回路がＥＳＤ影響にだけでなく、そのうえさらに通常の機能パルスに反応することが問題である。

本発明によれば、特定用途向け集積回路の接続ピンのための静電気放電に対する保護回路が提供され、この保護回路は、第１の接続ピンおよび第２の接続ピンを有し、この第１の接続ピンおよび第２の接続ピンはＹ構成で相互に接続されている。
［本発明の利点］
本発明による保護回路は、電子保護構造が第１の接続ピンおよび第２の接続ピンにより共同で利用され得るという利点を有する。このようにして面積削減が可能である。こうして、とりわけＣＡＮアプリケーションまたはＬＶＤＳアプリケーションの場合に、対称的な信号も達成され得る。

本発明の有利な変形形態は、従属請求項に提示されており、かつ明細書中で説明されている。
保護回路は第１および第２の接続ピンを有する。つまり保護回路は複数の、詳しくは少なくとも２つの接続ピンを有する。ただし多くの実施形態では、保護回路が３つ以上の接続ピンを有し、そのうちの２つ以上がＹ構成で相互に接続されている。保護回路の２つ以上の接続ピンが、保護回路の１つの共通の中間ノードと電気的に結合されることが好ましい。

多くの実施形態は、保護回路が、第１の接続ピンおよび第２の接続ピンのために、正ストレスに対する共通の電子保護構造を有することを企図する。３つ以上の接続ピンを備えた実施形態では、保護回路が、２つ以上の接続ピン、好ましくはすべての接続ピンのために、正ストレスに対する共通の電子保護構造を有し得る。この構成は、電気部品が節減され得るので面積の利点を意味する。

特別な一実施形態では、保護回路が、第１の接続ピンおよび第２の接続ピンの逆極性に対する複数の電子保護構造を有することが企図される。こうして、第１の接続ピンおよび第２の接続ピンがそれぞれ専用の、逆極性に対する電子保護構造により保護され得ることが好ましい。加えてこれは、異なる逆極性要求をもつ異なるピンが、非常に個別的に、かつ機能および面積を最適化されて操作され得るという利点を有する。３つ以上の接続ピンを備えた実施形態では、保護回路が、各接続ピンのためにそれぞれ１つの専用の、逆極性に対する電子保護構造を有し得る。

本発明の好ましい一実施形態によれば、逆極性に対する電子保護構造および正ストレスに対する電子保護構造がＹ構成で相互に接続されていることが企図される。電子保護構造間のこの接続により、とりわけ正の動作電圧の領域で、第１の接続ピンおよび第２の接続ピンの対称化がもたらされる。この場合、漏れ電流挙動、容量、およびバイアス電圧が第１の接続ピンと第２の接続ピンで同じである。例えばＣＡＮアプリケーションでは第１の接続ピンおよび第２の接続ピンの差動信号が情報として利用されるので、この構成は別々の保護構造より優れている。別々の場合には、時間領域内に両方の信号のズレが発生する可能性があり、したがって差動信号が一義的には認識され得ない。

多くの実施形態では、保護回路が、逆極性に対する電子保護構造として、第１のＮ型シリコン制御整流子および第２のＮ型シリコン制御整流子を有し、この場合、第１のＮ型シリコン制御整流子は第１の接続ピンの前に接続されており、かつ第２のＮ型シリコン制御整流子は第２の接続ピンの前に接続されている。このようなシリコン制御整流子は、略してＮＳＣＲとも呼ばれ、以下ではＮＳＣＲと呼ぶ（英語：ＮＭＯＳ−ｔｒｉｇｇｅｒｉｎｇ ｓｉｌｉｃｏｎ ｃｏｎｔｒｏｌｌｅｄ ｒｅｃｔｉｆｉｅｒ）。第１のＮＳＣＲおよび第２のＮＳＣＲは、それぞれカソード、ゲート端子（制御端子とも言う）、およびアノードを有する。ＮＳＣＲは広く普及しており、好都合に入手可能であり、かつ実証済みである。こうして信頼性の高い保護回路が達成され得る。このアプローチは、ＳＣＲ保護構造だけに適用されるのではなく、任意のそのほかの保護構造、例えばバイポーラトランジスタ、ダイオード、アクティブクランプ、またはそのほかの素子へも拡張され得る。

多くの実施形態では、保護回路が、正ストレスに対する共通の電子保護構造として、Ｐ型シリコン制御整流子を有し、このＰ型シリコン制御整流子は、第１の接続ピンの前にも第２の接続ピンの前にも接続されている。このようなシリコン制御整流子は、略してＰＳＣＲとも呼ばれ、以下ではＰＳＣＲと呼ぶ（英語：ＰＭＯＳ−ｔｒｉｇｇｅｒｉｎｇ ｓｉｌｉｃｏｎ ｃｏｎｔｒｏｌｌｅｄ ｒｅｃｔｉｆｉｅｒ）。ＰＳＣＲは、カソード、ゲート端子（制御端子とも言う）、およびアノードを有する。ＰＳＣＲは広く普及しており、好都合に入手可能であり、かつ実証済みである。こうして信頼性の高い保護回路が達成され得る。このアプローチは、ＳＣＲ保護構造だけに適用されるのではなく、任意のそのほかの保護構造、例えばバイポーラトランジスタ、ダイオード、アクティブクランプ、またはそのほかの素子へも拡張され得る。３つ以上の接続ピンを備えた保護回路内では、このＰ型シリコン制御整流子がすべての接続ピンの前に接続されることが好ましい。

Ｐ型シリコン制御整流子が、第１のＮ型シリコン制御整流子および第２のＮ型シリコン制御整流子の前に接続されることが好ましい。こうして、効果的な保護回路を電気部品の数を減らして達成することができ、この保護回路では、第１の接続ピンおよび第２の接続ピンがＹ構成で相互に接続されている。３つ以上の接続ピンを備えた保護回路では、Ｐ型シリコン制御整流子が、すべての接続ピンのそれぞれのＮ型シリコン制御整流子の前に接続されることが好ましい。

保護回路の幾つかの実施形態はリークモジュールを有する。リークモジュールは、回路内の高抵抗ノードの即座の放電のために配置され得る。こうして、あり得る後続パルスの前に、集積回路内の完全な等電位化をもたらし得ることが有利である。保護構造間の中間ノードが放電することが好ましい。マルチパルスに対する放電のためのリークモジュールが設けられている場合、利用回路の使用部品への電圧要求の軽減が可能にされる。これも面積削減の可能性を意味する。

多くの実施形態では、リークモジュールが、Ｐ型シリコン制御整流子に並列接続されている。したがってリークモジュールが、リークモジュールの第１の端子でＰＳＣＲのカソードと、およびリークモジュールの第２の端子でＰＳＣＲのアノードと電気的に結合されることが好ましい。好ましいリークモジュールは抵抗を有する。特に好ましいリークモジュールは、動作中の可変抵抗を備えた回路を内包する。並列接続は、簡単かつ信頼性の高いリークを実現することを可能にする。

実施形態では、保護回路がスイッチオフモジュールを有する。多くの実施形態では、保護回路は、速いパルス勾配を介してＥＳＤ保護を動的にスイッチオンするために適応されている。その場合、動作中にＥＳＤ保護が完全にスイッチオフされる場合か、またはＥＳＤ保護が「通常の」機能パルスには反応しないように、したがって接続ピンまたは特定用途向け集積回路（ＡＳＩＣとも言う）の通常の機能を妨害しないように改変される場合が有利である。つまり、通常の動作中も、ＥＳＤパルスと似た急傾斜、とりわけ０．１〜１０Ｖ／ｎｓの間の急傾斜を示す勾配をもつパルスが生じる可能性が極めて大きい。多くの実施形態は、スイッチオフモジュールが、可変のスイッチオフのために適応されていることを企図する。可変のスイッチオフはＥＳＤ保護を弱めるが、しかし動作中も静電気放電が可能なので、ＥＳＤ保護を完全にはスイッチオフしない。したがって特定用途向け集積回路の動作中も、保護回路は弱められた形態でアクティブのままである。スイッチオフモジュールは、ＥＳＤのための動的な保護構造（ＳＣＲ）の使用を、極めて高速の信号を処理する回路の場合にも可能にする。

多くの実施形態では、スイッチオフモジュールは、保護回路の１つまたは複数の負保護素子、好ましくは負保護素子であるＮ型シリコン整流器のために用いられるように配置される。ここでは、すべての負保護素子に対して共通のスイッチオフモジュールが設けられ得る。その代わりに、各々の負保護素子がそれぞれ１つの専用のスイッチオフモジュールによってスイッチオフされ得る。この場合、各々の負保護素子に対して１つの専用のスイッチオフモジュールが設けられる。幾つかの実施形態は、それぞれ１つのスイッチオフモジュールが、１つの相応の負保護素子、とりわけＮ型シリコン整流器のゲート端子と電気的に結合されていることを企図する。

スイッチオフモジュールが、Ｐ型シリコン制御整流子のゲート端子と電気的に結合されることが好ましい。スイッチオフモジュールが、スイッチオフモジュールの結合端子を介してＰ型シリコン制御整流子のゲート端子と電気的に結合され、かつスイッチオフモジュールが、スイッチオフモジュールのさらなる結合端子を介してＰ型シリコン制御整流子のアノードと電気的に結合されることが好ましい。好ましい１つのスイッチオフモジュールは、動作中にＰＳＣＲをグラウンドまたは「ｇｒｏｕｎｄｅｄ」するＭＯＳスイッチである。したがって、スイッチオフモジュールがさらなる結合端子を介してグラウンド端子とも電気的に結合されることが好ましい。そのほかの実施形態では、ＭＯＳスイッチの代わりにそのほかのタイプのスイッチが設けられる。スイッチは、ゲート端子を介して確実にＰＳＣＲをスイッチオフし得る。多くの実施形態は、各接続ピンの各々の負保護素子のためのスイッチオフモジュールおよびそれに加えてＰ型シリコン制御整流子のための１つのスイッチオフモジュールを有する。

幾つかの実施形態では、Ｐ型シリコン制御整流子（ＰＳＣＲ）の前にグラウンド端子が接続されている。ＰＳＣＲのアノードがグラウンド端子と電気的に結合されることが好ましい。

本発明によればさらに、第１の接続ピンおよび第２の接続ピンがＹ構成で相互に接続されている上述の保護回路を備えた特定用途向け集積回路が提供される。
保護回路の上述の利点および可能な形態は、特定用途向け集積回路（ＡＳＩＣ）にも関係する。

特定用途向け集積回路が、ＣＡＮインターフェイスまたはＬＶＤＳインターフェイスを有することが好ましい。第１の接続ピンは、実施形態ではＣＡＮＨ接続ピンである。第２の接続ピンは、実施形態ではＣＡＮＬ接続ピンである。別の実施形態では、第１の接続ピンおよび第２の接続ピンが、別の低電圧差動信号（ＬＶＤＳ）インターフェイスである。第１の接続ピンおよび第２の接続ピンは、実施形態では、原則的にあらゆる種類のＡＳＩＣシステム接続ピンまたはインターフェイス接続ピン、とりわけ差動ＡＳＩＣインターフェイスの接続ピンであり得る。ＨＶ−ＡＳＩＣ接続ピンのための一般的な適用も可能である。

本発明の１つの例示的実施形態を添付の図面および以下の説明に基づいてより詳しく解説する。

特定用途向け集積回路に内包されている本発明による保護回路の１つの例示的実施形態を示す図である。

図１では、特定用途向け集積回路に内包されている本発明による保護回路１を示している。
この例示的な保護回路１は、第１の接続ピン２および第２の接続ピン３を有している。したがって保護回路１は、特定用途向け集積回路の接続ピン２、３のための静電気放電に対する保護回路１である。この保護回路１は、例示的にＣＡＮアプリケーション用であり、つまり基本例である。しかし本発明は、ＣＡＮアプリケーションでの適用には制限されていない。示した例示的実施形態では第１の接続ピン２はＣＡＮＨ接続ピンである。示した例示的実施形態では第２の接続ピン３はＣＡＮＬ接続ピンである。しかし、とりわけＣＡＮアプリケーションとは違う、２つより多い接続ピン２、３を有するそのほかのアプリケーション用の実施形態（簡略化のため示していない）が存在する。

以下に説明するように、第１の接続ピン２および第２の接続ピン３は、示した例示的実施形態ではＹ構成で相互に接続されている。
保護回路１は、第１の接続ピン２および第２の接続ピン３のために、正ストレスに対する共通の電子保護構造を有している。より正確に言えば、保護回路１は、正ストレスに対する共通の電子保護構造として、第１の接続ピン２の前にも第２の接続ピン３の前にも接続されているＰ型シリコン制御整流子、ＰＳＣＲ４を有している。

保護回路１は、第１の接続ピン２および第２の接続ピン３の逆極性に対する複数の電子保護構造をさらに有している。より正確に言えば、保護回路１は、逆極性に対する電子保護構造として、第１のＮ型シリコン制御整流子、第１のＮＳＣＲ５、および第２のＮ型シリコン制御整流子、第２のＮＳＣＲ６を有している。第１のＮＳＣＲ５は第１の接続ピン２の前に接続されており、かつ第２のＮＳＣＲ６は第２の接続ピン３の前に接続されている。第１の接続ピン２は、直接的に、つまりさらなる部品の介在なしで、第１のＮＳＣＲ５のアノード７と電気的に結合されている。第２の接続ピン３は、直接的に第２のＮＳＣＲ６のアノード８と電気的に結合されている。

第１のＮＳＣＲ５のカソード９は、直接的に第２のＮＳＣＲ６のカソード１０と電気的に結合されている。ＰＳＣＲ４のカソード１１は、直接的に第１のＮＳＣＲ５のカソード９とも、直接的に第２のＮＳＣＲ６のカソード１０とも電気的に結合されている。つまりＰＳＣＲ４は、第１のＮＳＣＲ５および第２のＮＳＣＲ６の前に接続されている。言い換えれば、第１のＮＳＣＲ５は第１の接続ピン２とＰＳＣＲ４の間に接続されており、かつ第２のＮＳＣＲ６は第２の接続ピン３とＰＳＣＲ４の間に接続されている。このようにして、逆極性に対する両方の電子保護構造および正ストレスに対する共通の電子保護構造が、Ｙ構成で相互に接続されている。第１の接続ピン２および第２の接続ピン３は、Ｙ構成の２つの終端を形成しており、その一方でＹ構成の第３の終端はＰＳＣＲ４によって形成されている。

Ｙ構成の利点は、ＣＡＮアプリケーションの場合、またはそのほかの例示的実施形態、そのほかのＬＶＤＳインターフェイスにおいて、第１の接続ピン２および第２の接続ピン３のための対称的な信号が達成可能なことである。示した例示的実施形態では、正保護が１個しか使用されないので、面積削減も達成可能である。

保護回路１は、リークモジュール１２、この場合には抵抗をさらに有している。リークモジュール１２は、リークモジュールの第１の端子で、第１の導体１３を介して直接的に第１のＮＳＣＲ５のカソード９、第２のＮＳＣＲ６のカソード１０、およびＰＳＣＲ４のカソード１１と、中間ノード１４内で電気的に結合されている。リークモジュール１２は、リークモジュール１２の第２の端子で、第２の導体１６を介して直接的にＰＳＣＲ４のアノード１５と結合されている。つまり、リークモジュール１２はＰＳＣＲ４に並列接続されている。リークモジュール１２は加えて、第２の導体１６を介して直接的にグラウンド端子１７（ＧＮＤまたは接地とも呼ばれる）と電気的に結合されている。これは、グラウンド端子１７がＰＳＣＲ４の前にも接続されていることを意味し、より正確に言えば、ＰＳＣＲ４のアノード１５が直接的にグラウンド端子１７と電気的に結合されている。

保護回路１は、スイッチオフモジュール１８をさらに有している。スイッチオフモジュール１８は、動作中にＰＳＣＲ４を「ｇｒｏｕｎｄｅｄ」する、つまりアノード１５とグラウンド端子１７の間の電気結合をアクティブにするＭＯＳスイッチである。スイッチオフモジュール１８は、第１の結合部１９を介して直接的にＰＳＣＲ４のゲート端子２０と電気的に結合されている。スイッチオフモジュール１８は、第２の結合部２１を介して直接的にＰＳＣＲ４のアノード１５と電気的に結合されている。スイッチオフモジュール１８は加えて、第２の結合部２１を介して直接的にグラウンド端子１７ともリークモジュール１２の第２の側１６とも電気的に結合されている。

スイッチオフモジュール１８およびリークモジュール１２は、ＣＡＮＨ接続ピンおよびＣＡＮＬ接続ピンだけでなく、すべてのそのほかのシステム接続ピンにも適用可能である。その際、Ｙ構成のコンセプトは、使用されるＥＳＤ保護構造の種類には依存しない。

図１で示した例示的実施形態では、確かに保護回路１の２つの部品間の直接的な結合がしばしば述べられている。しかしながら、示していない実施形態ではこのような直接的な結合の代わりに、２つの相互に電気的に結合している部品間に、保護回路１内のさらなる部品が、保護回路１の機能方式を変化させることなく設けられ得る。

示していない実施形態では、保護回路１が３つ以上の接続ピン２、３を有している。つまり保護回路１は、原則的に第１の接続ピン２および第２の接続ピン３に制限されていない。この場合、図１でもそうであるように、各接続ピン２、３の前に１つの専用の負保護素子、好ましくはＮＳＣＲ５、６が接続されることが好ましい。各ＮＳＣＲ５、６、各接続ピン２、３の前に、図１でもそうであるように、共通のＰＳＣＲ４が接続されることが好ましい。接続ピン２、３の数に依存せず、図１でも示しているように、各接続ピン２、３の各ＮＳＣＲ５、６が、ＮＳＣＲ５、６のそれぞれのカソード９、１０により中間ノード１４と直接的に結合されることが好ましい。示していない実施形態ではこれに加えて、１つまたは複数の負保護素子のゲート端子とさらなるスイッチオフモジュール１８が電気的に結合されている。各接続ピン２、３の各々の負保護素子に対して１つのさらなるスイッチオフモジュール１８が設けられることが好ましい。

システム全体の利点として、明らかに減少した面積による統合的解決（これは費用節減をもたらす）およびあらゆる種類の妨害パルスに対するロバスト性（これはさらなるアプリケーション可能性を許容する）が達成可能である。

Claims (14)

1. 特定用途向け集積回路の接続ピン（２、３）のための静電気放電に対する保護回路（１）であって、前記保護回路（１）が、
   − 第１の接続ピン（２）および
   − 第２の接続ピン（３）を有する保護回路（１）において、
   前記第１の接続ピン（２）および前記第２の接続ピン（３）がＹ構成で相互に接続されている保護回路（１）。
2. 前記保護回路（１）が、前記第１の接続ピン（２）および前記第２の接続ピン（３）のために、正ストレスに対する共通の電子保護構造を有している、請求項１に記載の保護回路（１）。
3. 前記保護回路（１）が、前記第１の接続ピン（２）および前記第２の接続ピン（３）の逆極性に対する複数の電子保護構造を有している、請求項１または２に記載の保護回路（１）。
4. 逆極性に対する前記電子保護構造および正ストレスに対する前記電子保護構造がＹ構成で相互に接続されている、請求項２および３に記載の保護回路（１）。
5. 前記保護回路（１）が、逆極性に対する電子保護構造として、第１のＮ型シリコン制御整流子（５）および第２のＮ型シリコン制御整流子（６）を有しており、この場合、前記第１のＮ型シリコン制御整流子（５）が前記第１の接続ピン（２）の前に接続されており、かつ前記第２のＮ型シリコン制御整流子（６）が前記第２の接続ピン（３）の前に接続されている、請求項３または４に記載の保護回路（１）。
6. 前記保護回路（１）が、正ストレスに対する共通の電子保護構造として、Ｐ型シリコン制御整流子（４）を有しており、前記Ｐ型シリコン制御整流子（４）が、前記第１の接続ピン（２）の前にも前記第２の接続ピン（３）の前にも接続されている、請求項２から５のいずれか一項に記載の保護回路（１）。
7. 前記Ｐ型シリコン制御整流子（４）が、前記第１のＮ型シリコン制御整流子（５）および前記第２のＮ型シリコン制御整流子（６）の前に接続されている、請求項５および６に記載の保護回路（１）。
8. 前記保護回路（１）がリークモジュール（１２）を有している、請求項６または７に記載の保護回路（１）。
9. 前記リークモジュール（１２）が、前記Ｐ型シリコン制御整流子（４）に並列接続されている、請求項８に記載の保護回路（１）。
10. 前記保護回路（１）がスイッチオフモジュール（１８）を有している、請求項６から９のいずれか一項に記載の保護回路（１）。
11. 前記スイッチオフモジュール（１８）が、前記Ｐ型シリコン制御整流子（４）のゲート端子（２０）と電気的に結合されている、請求項１０に記載の保護回路（１）。
12. グラウンド端子（１７）が、前記Ｐ型シリコン制御整流子（４）の前に接続されている、請求項６から１１のいずれか一項に記載の保護回路（１）。
13. 請求項１に記載の保護回路（１）を備えた特定用途向け集積回路。
14. 前記特定用途向け集積回路が、ＣＡＮインターフェイスまたはＬＶＤＳインターフェイスを有している、請求項１３に記載の特定用途向け集積回路。

Images