KR19980022832A - 성형 금형 - Google Patents

성형 금형 Download PDF

Info

Publication number
KR19980022832A
KR19980022832A KR1019960042117A KR19960042117A KR19980022832A KR 19980022832 A KR19980022832 A KR 19980022832A KR 1019960042117 A KR1019960042117 A KR 1019960042117A KR 19960042117 A KR19960042117 A KR 19960042117A KR 19980022832 A KR19980022832 A KR 19980022832A
Authority
KR
South Korea
Prior art keywords
cavity
mold
view
molding
molding resin
Prior art date
Application number
KR1019960042117A
Other languages
English (en)
Other versions
KR100210710B1 (ko
Inventor
조장호
백중현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960042117A priority Critical patent/KR100210710B1/ko
Priority to JP09193669A priority patent/JP3124248B2/ja
Priority to US08/934,849 priority patent/US5897883A/en
Publication of KR19980022832A publication Critical patent/KR19980022832A/ko
Application granted granted Critical
Publication of KR100210710B1 publication Critical patent/KR100210710B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명은 성형 금형에 관한 것으로, 전기적 연결 공정이 완료된 리드 프레임의 각 전기적 연결 부분들이 수용성형되는 각 캐비티들의 양면으로부터 그 캐비티 내로 유입되는 성형 수지의 유동 방향을 따라 돌출형성된 돌출부를 갖는 하부 금형을 포함하는 것을 특징으로 하는 성형 금형을 제공함으로써, 성형 수지의 상대적인 유속 편차를 감소시켜 종래 기술의 내부 기공 및 불완전 충전으로 인한 칩과 내부 리드들간의 박리 및 본딩 와이어의 전기적 단락을 극복할 수 있는 것을 특징으로 한다.

Description

성형 금형
본 발명은 성형 금형에 관한 것으로, 더욱 상세하게는 반도체 성형 장치의 하부 금형의 캐비티에 있어서, 성형 수지가 유입되는 방향과 동일한 방향으로 게이트의 양단에 돌출부가 형성된 성형 금형에 관한 것이다.
리드 온 칩 패키지의 제조 공정에서는 리드 프레임의 내부 리드들의 하부 면과 칩의 상부 면이 폴리이미드 계열의 양면 접착성 테이프에 의하여 접착되고, 그 칩의 상부 면에 배치된 내부 리드들과 칩의 본딩 패드들이 각기 본딩 와이어와 같은 수단에 의하여 전기적 연결된다. 그런 다음, 에폭시 계열의 성형 수지에 의하여 상기 칩, 내부 리드들 및 본딩 와이어들이 봉지되는 성형 공정이 진행되는 데, 이때 사용되는 장치가 반도체 성형 장치이다.
본 명세서의 전반에 걸쳐서 언급되는 반도체 성형 장치는 리드 온 칩 패키지(lead on chip package)를 제조하는 데 사용되는 반도체 성형 장치이며, 도 8 및 도 18 치수의 단위는 ㎜로써 생략되어 있다.
도 1은 종래 기술에 의한 반도체 성형 장치를 나타내는 사시도이다.
도 2는 도 1의 『A』부분을 확대하여 나타내는 사시도이다.
도 3은 도 2의 3―3선을 따라 자른 단면도이다.
도 1 내지 도 3을 참조하면, 반도체 성형 장치(100)는 크게 압착 수단(40)과 그 하부에 설치된 하부 및 상부 금형(60;50)으로 한 쌍을 이루는 성형 금형(70)을 포함하는 구조를 갖는다.
우선, 상기 압착 수단(40)에 대하여 설명하면, 압착 수단(40)은 도면에 나타나 있지 않으나 상하 운동이 가능한 이송하는 수단과 기계적 체결된 지지판(20); 내부에 기계 오일(35)이 충전(充塡)되어 있고, 상부 및 하부에 한 쌍을 이루는 유압 공급/배출관(12;14)을 갖으며 상기 지지판(20)의 상부 면과 일체로 형성된 실린더(10); 그 실린더(10)의 내부에 존재하는 상부 부분과 그 실린더(10)의 외부로 노출된 하부 부분을 갖는 압착 봉(30)을 포함하는 구조이다.
상기 하부 금형(60)에 대하여 설명하면, 하부 금형(60)은 그 하면이 도면에 나타나 있지 않으나 반도체 성형 장치(100)의 최하부에 설치된 베이스 부분(base part)의 상부 면에 탑재지지되어 있으며, 성형 수지를 일정한 크기로 형성한 타블릿(tablet)이 안착되는 안착면(62); 그 안착면(62)으로부터 각기 일체로 형성되어 사방으로 형성된 런너들(64); 그 런너들(64)의 말단과 일체로 형성된 복수 개의 게이트들(66); 및 그 각 게이트들(66)과 일체로 형성되어 있으며, 전기적 연결 공정이 완료된 리드 프레임의 전기적 연결 부분이 성형되어 패키지 몸체가 형성되는 공간인 복수 개의 캐비티들(68)을 포함하는 구조이다. 여기서, 상기 런너(64), 게이트(66) 및 캐비티(68)는 모두 용융된 성형 수지가 충전되는 부분들로써, 요(凹)부이다.
그리고, 상기 상부 금형(50)에 대하여 설명하면, 상부 금형(50)은 도면에는 나타나 있지 않으나 상하 운동이 가능한 이송하는 수단과 상부 면 또는 다른 부분이 기계적 연결되어 있으며, 중심 부분에 타블릿이 내장되는 포트(port;52)를 포함하고, 상기 하부 금형(60)의 게이트(66)를 제외한 모든 부분이 하부 금형(60)과 대칭적 구조를 갖는다.
상기 반도체 성형 장치(100)의 작동 관계에 대한 설명은 후술되는 도 4의 설명을 참조하기로 한다.
도 4는 도 1의 반도체 성형 장치 내에 리드 프레임이 탑재된 상태를 나타내는 사시도이다.
도 5는 성형 공정이 완료된 상태를 나타내는 사시도.
도 6은 도 5의 『B』부분을 확대하여 나타내는 사시도이다.
도 7은 도 6의 7―7선을 따라 자른 단면도이다.
도 4 내지 도 7을 참조하면, 성형 공정 및 반도체 성형 장치(100)의 작동 관계는 다음과 같은 단계들에 의한다.
① 복수 개의 리드 프레임들(200)은 칩(110), 내부 리드들(142) 및 본딩 와이어(160)를 포함하는 전기적 연결 부분들이 각기 하부 금형(60)의 캐비티들(58;68)에 각기 대응되어 정렬수용된다. 상기 리드 프레임(200)의 구조를 간단히 설명하면, 리드 프레임(200)은 칩(110)의 상부 면까지 연장된 각기 이격된 내부 리드들(142)이 그 칩(110)의 상부 면과 폴리이미드 계열의 양면 접착성 테이프(150)에 의해서 접착되어 있으며, 그 칩(110)의 상부 면에 배치된 내부 리드들(142)이 각기 대응된 상기 칩(110)과 본딩 와이어(160)와 같은 수단에 의해 각기 전기적 연결되어 있으며, 상기 내부 리드들(142)과 각기 일체로 형성된 외부 리드들(144)은 추후 진행되는 성형 공정에 있어서, 패키지 몸체(90)에 대하여 돌출되어 인쇄회로기판과 같은 전자 장치에 실장되는 부분이다.
그런 다음, 상부 금형(50)은 그(50)의 하부 면이 상기 하부 금형(60)의 상부 면과 기계적 접촉될 때까지 상기 상부 금형(50)과 기계적 연결된 이송하는 수단에 의하여 하강된다. 이후, 상기 상부 금형(50)의 포트(52) 내에 타블릿이 공급된다.
② 압착 수단(40)은 압착 봉(30)의 하부 부분이 상기 타블릿의 상부 면과 기계적 접촉 또는 일정한 높이까지 하강된다. 이 때, 상기 압착 수단(40)의 하강은 그와 기계적 연결된 이송하는 수단에 의한 것이다.
③ 압착 수단(40)은 유압 공급관(12)에 의해 실린더(10)의 내부에 기계 오일(35)이 충전되고, 그 압력에 의하여 압착 봉(30)의 상부 부분이 가압되어 하강된다. 여기서, 압착 봉(30)의 하강에 의하여 어느 정도 용융된 타블릿이 가압됨으로써, 성형 수지(80)가 포트(52), 런너(64), 게이트(66) 및 캐비티(58;68)에 충전된다. 이 때, 상기 타블릿의 용융(熔融)은 상부 및 하부 금형(50;60) 자체가 약 170∼180℃ 정도로 예열되어 준비되어 있거나 별도의 타블릿 예열 장치에 의한 것이다. 결과적으로, 상기 ①에서 설명된 리드 프레임(200)은 칩(110), 내부 리드들(142) 및 본딩 와이어(160)를 포함하는 전기적 연결 부분들이 상부 및 하부 금형(50;60)의 각 캐비티들(58;68)에 충전된 성형 수지에 의해 각기 성형된다.
④ 이후, 성형 공정은 도면에는 나타나 있지 않으나 상기 압착 수단(40)과 상부 금형(50)은 전술된 방법과 동일하게 상승되고, 런너(64) 및 게이트(66)간에 충전된 성형 수지(80)가 절단되고, 성형 공정이 완료된 리드 프레임을 제거함으로써, 완료된다.
도 8은 종래 기술의 반도체 성형 장치에 의한 성형 수지의 유속 및 에어 트랩을 해석하기 위한 실제 캐비티의 치수를 나타내는 도면이다.
도 9는 종래 기술의 반도체 성형 장치에 의한 성형 수지의 유속을 모의 실험 기법에 의해 해석한 도면이다.
도 10은 도 9의 해석에 의해 하부 금형에 발생되는 에어 트랩의 분포를 나타내는 도면이다.
도 8 내지 도 10을 참조하면, 모의 실험 대상이 된 캐비티의 크기는 1.0㎜X13.0㎜이며, 캐비티 내에 칩을 포함하는 구성 요소들은 생략되어 있다. 성형 수지는 공통 런너 R1을 통로로 일부는 상부 게이트 G1을 통과하여 상부 캐비티 C1에 충전되고, 다른 일부는 하부 게이트 G11을 통과하여 하부 캐비티 C11에 충전된다.
여기서, 캐비티 C1, C11의 전단 유속을 살펴보면, 리드 프레임에 접착된 칩을 중심으로하여 하부 금형의 두께가 상부 금형 두께보다 크기 때문에, 결과적으로 유속 저항이 적게 발생되는 하부 금형 내의 전단 유속 β1,β11이 상부 금형의 전단 유속 α1,α11보다 빠르게 나타나고 있음을 알 수 있다. 또한, 전단 유속 α1,α11및 β1,β11의 차이는 동일한 시간에 측정된 결과 치(置)이기 때문에 더 늦게 충전되는 하부 캐비티 C11의 전단 유속 α11,β11이 상부 캐비티 C1의 전단 유속 α1,β1보다 더 늦음은 당연한 사실이다.
도 10에 나타나 있는 에어 트랩은 도 9의 전단 유속 α1,α11에 있어서, 가장 심각한 유속 편차를 나타내고 있던 부분에 집중적으로 발생되고 있으며, 또한, 캐비티 C1,C11의 우측 에어 벤트(air vent)부위에서부터 더 이격된 곳에 발생되고 있음을 알 수 있다.
여기서, 에어 트랩은 성형 수지의 유동이 고르지 않은 상태에서 발생되며, 또한 성형 수지가 완전히 충전되지 않은 부분으로 내부 기공 및 불완전 충전을 의미한다. 즉, 이러한 내부 기공 및 불완전 충전은 고온 고압 및 수증기 분위기에서 진행되는 패키지의 신뢰성 검사에 의하여 수증기가 집중됨으로써, 도 10에서 나타나 있는 바와 같이 칩, 내부 리드들 및 본딩 와이어 근처에 발생하는 경우에 있어서는 칩과 내부 리드들간의 박리 및 본딩 와이어의 전기적 단락이 유발하여 패키지 전체의 신뢰성을 저하시킨다.
따라서, 본 발명의 목적은 리드 온 칩 패키지 내부에 발생되던 내부 기공을 패키지의 신뢰성에 문제를 야기하지 않는 부분으로 발생을 유도(誘導)함으로써, 패키지의 신뢰성을 개선할 수 있는 성형 금형을 제공하는 데 있다.
도 1은 종래 기술에 의한 반도체 성형 장치를 일부 절개하여 나타내는 사시도.
도 2는 도 1의 『A』부분을 확대하여 나타내는 사시도.
도 3은 도 2의 3―3선을 따라 자른 단면도.
도 4는 도 1의 반도체 성형 장치 내에 리드 프레임이 탑재된 상태를 나타내는 사시도.
도 5는 성형 공정이 완료된 상태를 나타내는 사시도.
도 6은 도 5의 『B』부분을 확대하여 나타내는 사시도.
도 7은 도 6의 7―7선을 따라 자른 단면도.
도 8은 종래 기술의 반도체 성형 장치에 의한 성형 수지의 유속 및 에어 트랩(air traps)을 해석하기 위한 실제 캐비티의 치수를 나타내는 도면.
도 9는 종래 기술의 반도체 성형 장치에 의한 성형 수지의 유속을 모의 실험 기법에 의해 해석한 도면.
도 10은 도 9의 해석에 의해 하부 금형에 발생되는 에어 트랩의 분포를 나타내는 도면.
도 11은 본 발명에 의한 반도체 성형 장치를 일부 절개하여 나타내는 사시도.
도 12는 도 11의 『C』부분을 확대하여 나타내는 사시도.
도 13은 도 12의 13―13선을 따라 자른 단면도.
도 14는 도 11의 반도체 성형 장치 내에 리드 프레임이 탑재된 상태를 나타내는 사시도.
도 15는 성형 공정이 완료된 상태를 나타내는 사시도.2
도 16은 도 15의 『D』부분을 확대하여 나타내는 사시도.
도 17은 도 16의 17―17선을 따라 자른 단면도.
도 18은 본 발명의 반도체 성형 장치에 의한 성형 수지의 유속 및 에어 트랩을 해석하기 위한 실제 캐비티의 치수를 나타내는 도면.
도 19는 본 발명의 반도체 성형 장치에 의한 성형 수지의 유속을 모의 실험 기법에 의해 해석한 도면.
도 20은 도 19의 해석에 의해 하부 금형에 발생되는 에어 트랩의 분포를 나타내는 도면.
※도면의 주요 부분에 대한 설명※
250 : 상부 금형252 : 포트(port)
260 : 하부 금형261 : 돌출부
262 : 안착면264 : 런너(runner)
266 : 게이트(gate)290 : 패키지 몸체
310 : 칩312 : 본딩 패드
342 : 내부 리드344 : 외부 리드
360 : 본딩 와이어
상기 목적은 달성하기 위하여, 본 발명은 전기적 연결 공정이 완료된 리드 프레임의 각 전기적 연결 부분들이 수용성형되는 각 캐비티들의 양면으로부터 그 캐비티 내로 유입되는 성형 수지의 유동 방향을 따라 돌출형성된 돌출부를 갖는 하부 금형을 포함하는 것을 특징으로 하는 성형 금형을 제공한다.
이하 참조 도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.
도 11은 본 발명에 의한 반도체 성형 장치를 일부 절개하여 나타내는 사시도이다.
도 12는 도 11의 『C』부분을 확대하여 나타내는 사시도이다.
도 13은 도 12의 13―13선을 따라 자른 단면도이다.
도 14는 도 11의 반도체 성형 장치 내에 리드 프레임이 탑재된 상태를 나타내는 사시도이다.
도 15는 성형 공정이 완료된 상태를 나타내는 사시도이다.
도 16는 도 15의 『D』부분을 확대하여 나타내는 사시도이다.
도 17은 도 16의 17―17선을 따라 자른 단면도이다.
도 11 내지 도 17을 참조하면, 본 발명의 반도체 성형 장치(300)는 하부 금형(260)의 캐비티(268) 형상이 게이트(266)를 통해서 공급되는 성형 수지(280)의 유동(流動) 방향과 동일한 방향으로 좌우 양단에 그(268)의 바닥 면보다 높으며 하부 금형(260)의 상부 면보다는 낮게 돌출된 돌출부(261)가 형성된 것외에는 종래 기술에 의한 반도체 성형 금형(100)과 동일한 구조를 갖기 때문에 상세한 설명은 생략하기로 한다. 여기서, 상기 양단에 형성된 돌출부(261)는 각기 마주 보며 한 쌍을 이루며, 각기 대칭적 구조이다.
더욱이, 상기 반도체 성형 장치(300)의 동작 관계 또한, 전술된 바와 같이 동일하기 때문에 상세한 설명은 생략하기로 한다.
도 18은 본 발명의 반도체 성형 장치에 의한 성형 수지의 유속 및 에어 트랩을 해석하기 위한 실제 캐비티의 치수를 나타내는 도면이다.
도 19는 본 발명의 반도체 성형 장치에 의한 성형 수지의 유속을 모의 실험 기법에 의해 해석한 도면이다.
도 20은 도 19의 해석에 의해 하부 금형에 발생되는 에어 트랩의 분포를 나타내는 도면이다.
도 18 내지 도 20을 참조하면, 모의 실험 대상이 된 본 발명의 캐비티 크기는 1.0㎜X13.0㎜이며, 좌우 양단에 각기 0.6㎜X0.34㎜ 크기를 갖는 부분이 제거되어 전술된 바와 같이 캐비티의 바닥 면보다 높은 돌출부가 형성된 것으로, 캐비티 내에 칩을 포함하는 구성 요소들은 생략되어 있다. 성형 수지는 공통 런너 R2를 통로로 일부는 상부 게이트 G2를 통과하여 상부 캐비티 C2에 충전되고, 다른 일부는 하부 게이트 G21을 통과하여 하부 캐비티 C21에 충전된다.
여기서, 캐비티 C2, C21의 전단 유속을 살펴보면, 리드 프레임에 접착된 칩을 중심으로하여 하부 금형의 두께가 상부 금형 두께보다 크기 때문에, 결과적으로 유속 저항이 적게 발생되는 하부 금형 내의 전단 유속 β1,β11이 상부 금형의 전단 유속 α1,α11보다 빠르게 나타나고 있음을 알 수 있다. 또한, 전단 유속 α2,α21및 β2,β21의 차이는 동일한 시간에 측정된 결과 치이기 때문에 더 늦게 충전되는 하부 캐비티 C21의 전단 유속 α21,β21이 상부 캐비티 C2의 전단 유속 α2,β2보다 더 늦음은 당연한 사실이다.
더욱이, 본 발명에 의한 반도체 성형 장치에 있어서, 상부 및 하부 금형의 전단 유속 α2, α21;β2,β21은 도 9에 나타나 있는 상부 및 하부 금형의 전단 유속 α1,α11;β1,β11의 유속 편차에 비하여 월등히 적어졌음을 알 수 있다.
도 10과 도 20을 비교하여 설명하면 다음과 같다.
⑴ 캐비티 내에 발생된 에어 트랩의 개수
종래 기술: C1 10개, C11 11개
본 발명: C2 7개, C21 10개
⑵ 캐비티 내에 발생된 에어 트랩의 분포
종래 기술: C1, C11모두 좌측 말단으로부터 멀리 이격된 부분에 각기 2개씩의 에어 트랩 분포, 그 이외는 좌측 말단에 인접된 부분에 분포
본 발명: C2, C21모두 좌측 말단에 인접된 부분에 분포
본 발명은 하부 금형의 캐비티의 좌우 양단에 돌출부를 형성함으로써, 전단 유속이 빠른 좌우 양단의 유속을 줄이고, 그로 인해 상대적으로 전단 유속이 늦은 중심 부분과의 유속 편차를 줄인 것이다. 이는 성형 수지의 전단 유속은 단면적의 크기에 비례하기 때문이다.
본 발명은 캐비티의 좌우 양단에 캐비티의 바닥 면보다 높은 돌출부가 각형의 형상으로 형성된 것에 한(限)하여 설명되었지만, 이에 한정되지 않고 본 발명이 속하는 분야의 통상적인 지식을 갖은 자라면 캐비티의 형상, 돌출부의 크기 및 칩 온 리드 패키지(chip on lead package)에 있어서도 용이하게 변형실시할 수 있음은 자명하다.
더욱이, 본 발명은 패키지의 소량 다품종 생산 또는 시제품을 만드는 경우에 있어서, 상기 캐비티의 돌출부를 블록화하여 각기 다양한 단차 형상을 갖도록 함으로써, 블록만의 교체에 의하여 다양한 상황에 대한 최적 대응을 할 수 있음도 자명하다.
본 발명에 의한 반도체 성형 금형은 성형 수지의 상대적인 유속 편차를 줄임으로써, 종래 기술의 내부 기공 및 불완전 충전으로 인한 칩과 내부 리드들간의 박리 및 본딩 와이어의 전기적 단락을 극복할 수 있는 효과가 있다. 이와 같은 효과는 캐비티의 개수가 전술된 성형 금형보타 월등히 많은 경우에 더욱 큰 효과를 나타내는 데, 이는 캐비티의 개수가 많으면 많을수록, 더욱 큰 압력으로 가압되기 때문에 유속 편차가 심각해 지기 때문이다. 또한, 본 발명은 단차의 용적만큼 성형 수지의 양이 감소되기 때문에 패키지의 제조 원가를 절감할 수 있는 부가적인 효과도 있다.

Claims (5)

  1. 전기적 연결 공정이 완료된 리드 프레임의 각 전기적 연결 부분들이 수용성형되는 각 캐비티들의 양면으로부터 그 캐비티 내로 유입되는 성형 수지의 유동 방향을 따라 돌출형성된 돌출부를 갖는 하부 금형을 포함하는 것을 특징으로 하는 성형 금형.
  2. 제 1항에 있어서, 상기 돌출부가 상기 캐비티의 양면에 각형으로 돌출된 것을 특징으로 하는 성형 금형.
  3. 제 2항에 있어서, 상기 돌출부가 상기 캐비티의 양면에 적어도 1단 이상 다단으로 돌출된 것을 특징으로 하는 성형 금형.
  4. 제 1항에 있어서, 상기 돌출부가 상기 캐비티의 바닥 면보다는 높게 돌출되어 있으며, 상기 하부 금형의 상부 면보다는 낮게 돌출된 것을 특징으로 하는 성형 금형.
  5. 제 1항에 있어서, 상기 돌출부가 각기 마주 보며 한 쌍을 이루며, 각기 대칭적인 구조를 갖는 것을 특징으로 하는 성형 금형.
KR1019960042117A 1996-09-24 1996-09-24 성형 금형 KR100210710B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960042117A KR100210710B1 (ko) 1996-09-24 1996-09-24 성형 금형
JP09193669A JP3124248B2 (ja) 1996-09-24 1997-07-18 半導体チップパッケージの成形装置
US08/934,849 US5897883A (en) 1996-09-24 1997-09-22 Mold having projections for inhibiting the formation of air pockets

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960042117A KR100210710B1 (ko) 1996-09-24 1996-09-24 성형 금형

Publications (2)

Publication Number Publication Date
KR19980022832A true KR19980022832A (ko) 1998-07-06
KR100210710B1 KR100210710B1 (ko) 1999-07-15

Family

ID=19475157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960042117A KR100210710B1 (ko) 1996-09-24 1996-09-24 성형 금형

Country Status (3)

Country Link
US (1) US5897883A (ko)
JP (1) JP3124248B2 (ko)
KR (1) KR100210710B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714884B1 (ko) * 2005-06-02 2007-05-07 주식회사 티에스피 반도체 장치 제조용 금형

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
US6537470B1 (en) * 2000-09-01 2003-03-25 Honeywell International Inc. Rapid densification of porous bodies (preforms) with high viscosity resins or pitches using a resin transfer molding process
US7351611B2 (en) * 2004-02-20 2008-04-01 Carsem (M) Sdn Bhd Method of making the mould for encapsulating a leadframe package
JP2009285893A (ja) * 2008-05-27 2009-12-10 Suzuki Motor Corp 射出成形方法及び射出成形型

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5981125A (ja) * 1983-08-24 1984-05-10 Hitachi Ltd レジンモ−ルド型
JPS5981126A (ja) * 1983-08-24 1984-05-10 Hitachi Ltd レジンモ−ルド製品の製造方法
JPH02130843A (ja) * 1988-11-10 1990-05-18 Seiko Epson Corp 半導体装置の製造方法
US5214846A (en) * 1991-04-24 1993-06-01 Sony Corporation Packaging of semiconductor chips
US5686038A (en) * 1995-06-06 1997-11-11 The Boeing Company Resin transfer molding of composite materials that emit volatiles during processing
KR0151828B1 (ko) * 1995-07-25 1998-12-01 김광호 패키지 성형장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714884B1 (ko) * 2005-06-02 2007-05-07 주식회사 티에스피 반도체 장치 제조용 금형

Also Published As

Publication number Publication date
JPH10107054A (ja) 1998-04-24
US5897883A (en) 1999-04-27
JP3124248B2 (ja) 2001-01-15
KR100210710B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US4641418A (en) Molding process for semiconductor devices and lead frame structure therefor
US4556896A (en) Lead frame structure
US4504435A (en) Method for semiconductor device packaging
CN102522375A (zh) 半导体装置、半导体装置的制造方法及引线框
US6469369B1 (en) Leadframe having a mold inflow groove and method for making
JPS62122136A (ja) レジンモールド半導体の製造方法および装置
KR100210710B1 (ko) 성형 금형
CN109545769A (zh) 硅芯片封装引线框架及其封装方法
EP1060507B1 (en) Mould part, mould and method for encapsulating electronic components mounted on a carrier
US5932160A (en) Process and mold for encapsulating semiconductor chips having radial runners
JP2834257B2 (ja) 半導体装置の製造方法およびモールド装置
JPS6063122A (ja) 半導体素子の樹脂封入成形方法及びその金型装置
JP2644551B2 (ja) 半導体装置製造方法及びその実施装置
JP2973901B2 (ja) 半導体樹脂封止用金型
JPS62150834A (ja) 半導体装置樹脂成形方法および樹脂成形装置
JPH04196330A (ja) 半導体樹脂封止装置
CN216288420U (zh) 芯片保持器件
JP3609821B1 (ja) 半導体装置封止用金型およびそれを用いた半導体装置封止方法
JPH071496A (ja) 成形方法および装置
JPS5961933A (ja) トランスフア成形機
JP2776466B2 (ja) 半導体装置の製造方法
JPH06126771A (ja) 樹脂成形用金型
KR940007377B1 (ko) 반도체 패키지 몰딩방법
JPH01216815A (ja) 被封止部品のトランスファ樹脂封止成形方法とこれに用いられる樹脂封止成形用金型装置及びフィルムキャリア
JP3112227B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080401

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee