JP3124248B2 - 半導体チップパッケージの成形装置 - Google Patents
半導体チップパッケージの成形装置Info
- Publication number
- JP3124248B2 JP3124248B2 JP09193669A JP19366997A JP3124248B2 JP 3124248 B2 JP3124248 B2 JP 3124248B2 JP 09193669 A JP09193669 A JP 09193669A JP 19366997 A JP19366997 A JP 19366997A JP 3124248 B2 JP3124248 B2 JP 3124248B2
- Authority
- JP
- Japan
- Prior art keywords
- molding
- cavity
- lower mold
- molding resin
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
- B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
- B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
- B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、成形装置に関し、
より詳細には、半導体チップパッケージを封止するため
の成形装置であって、下部金型のキャビティに突出部が
形成された成形装置に関する。
より詳細には、半導体チップパッケージを封止するため
の成形装置であって、下部金型のキャビティに突出部が
形成された成形装置に関する。
【０００２】
【従来の技術】リードオンチップ（ＬＯＣ）パッケージ
の製造工程では、リードフレームの内部リードの下面
が、ポリイミド系の両面接着性テープによりチップの上
面に取り付けられる。また、チップの上面に設けられた
ボンディングパッドは、ボンディングワイヤのような電
気的連結手段により内部リードに電気的に連結する。そ
の後、エポキシモルディングコンパウンドのような成形
樹脂を用いて封止工程を行うことにより、パッケージ胴
体を形成し、チップ、内部リード及び電気的連結部を外
部環境から保護する。
の製造工程では、リードフレームの内部リードの下面
が、ポリイミド系の両面接着性テープによりチップの上
面に取り付けられる。また、チップの上面に設けられた
ボンディングパッドは、ボンディングワイヤのような電
気的連結手段により内部リードに電気的に連結する。そ
の後、エポキシモルディングコンパウンドのような成形
樹脂を用いて封止工程を行うことにより、パッケージ胴
体を形成し、チップ、内部リード及び電気的連結部を外
部環境から保護する。
【０００３】半導体パッケージ組立体を封止するための
成形装置として、トランスファ成形装置を使用して、成
形樹脂を用いた封止を実行する。本願全般で使用する用
語「金型」は、トランスファ金型を意味する。特に、本
発明では、ＬＯＣパッケージを封止するために使用する
金型について説明するが、これに限定されるものではな
い。
成形装置として、トランスファ成形装置を使用して、成
形樹脂を用いた封止を実行する。本願全般で使用する用
語「金型」は、トランスファ金型を意味する。特に、本
発明では、ＬＯＣパッケージを封止するために使用する
金型について説明するが、これに限定されるものではな
い。
【０００４】図１１は、従来の半導体チップパッケージ
の成形装置を示す一部切欠斜視図であり、図１２は、図
１１のＡ部分の拡大斜視図であり、図１３は、図１２の
１３−１３線に沿って切断した断面図である。
の成形装置を示す一部切欠斜視図であり、図１２は、図
１１のＡ部分の拡大斜視図であり、図１３は、図１２の
１３−１３線に沿って切断した断面図である。
【０００５】図１１から図１３を参照すると、成形装置
１００は、圧着手段４０と、上下部金型５０、６０を有
する成形金型７０とを含む。
１００は、圧着手段４０と、上下部金型５０、６０を有
する成形金型７０とを含む。
【０００６】圧着手段４０は、上下移動が可能な移送手
段（図示せず）に機械的に締結された支持板２０と、内
部にオイル３５が充填される油圧供給管１２と油圧排出
管１４とを有し支持板２０と一体に形成されたシリンダ
１０と、上部分はシリンダ１０の内部に存在し下部分は
シリンダ１０の外部に露出する圧着ロッド３０とを含
む。
段（図示せず）に機械的に締結された支持板２０と、内
部にオイル３５が充填される油圧供給管１２と油圧排出
管１４とを有し支持板２０と一体に形成されたシリンダ
１０と、上部分はシリンダ１０の内部に存在し下部分は
シリンダ１０の外部に露出する圧着ロッド３０とを含
む。
【０００７】下部金型６０は、成形装置１００の最下部
に設置されたベース部（図示せず）上に搭載され支持さ
れている。下部金型６０は、樹脂タブレットを収容する
ための凹部６２と、この凹部６２と連通する複数のラン
ナ６４と、ランナ６４の末端に一体に形成された複数の
ゲート６６と、ゲート６６と連通する複数のキャビティ
６８とを含む。キャビティ６８内で、電気的連結工程が
完了したパッケージ組立体が成形されてパッケージ胴体
が形成される。ランナ６４及びゲート６６は、溶融され
た成形樹脂が通過する通路であり、キャビティー６８に
は、溶融された成形樹脂が充填される。
に設置されたベース部（図示せず）上に搭載され支持さ
れている。下部金型６０は、樹脂タブレットを収容する
ための凹部６２と、この凹部６２と連通する複数のラン
ナ６４と、ランナ６４の末端に一体に形成された複数の
ゲート６６と、ゲート６６と連通する複数のキャビティ
６８とを含む。キャビティ６８内で、電気的連結工程が
完了したパッケージ組立体が成形されてパッケージ胴体
が形成される。ランナ６４及びゲート６６は、溶融され
た成形樹脂が通過する通路であり、キャビティー６８に
は、溶融された成形樹脂が充填される。
【０００８】上部金型５０は、その上面又は他の部分に
おいて上下動が可能な移送手段（図示せず）と機械的に
連結し、上部金型５０は、タブレットが導入されるポー
ト５２を有する。上部金型５０は、ゲート６６を除いて
下部金型６０と対称的な構造を有する。
おいて上下動が可能な移送手段（図示せず）と機械的に
連結し、上部金型５０は、タブレットが導入されるポー
ト５２を有する。上部金型５０は、ゲート６６を除いて
下部金型６０と対称的な構造を有する。
【０００９】成形装置１００の作動は、図１４を参照と
して説明する。図１４は、図１１の成形装置内にリード
フレームを搭載した状態を示す斜視図であり、図１５
は、パッケージの成形工程が完了した状態を示す斜視図
であり、図１６は、図１５のＢ部分の拡大斜視図であ
り、図１７は、図１６の１７−１７線に沿って切断した
断面図である。
して説明する。図１４は、図１１の成形装置内にリード
フレームを搭載した状態を示す斜視図であり、図１５
は、パッケージの成形工程が完了した状態を示す斜視図
であり、図１６は、図１５のＢ部分の拡大斜視図であ
り、図１７は、図１６の１７−１７線に沿って切断した
断面図である。
【００１０】成形工程及び成形装置１００の作動につい
て、図１４から図１７を参照として説明する。
て、図１４から図１７を参照として説明する。
【００１１】（１）リードフレームストリップ２００
は、各々下部金型６０のキャビティ６８に対応するよう
に整列される。リードフレームストリップ２００は、複
数のリードフレームユニットを含み、各リードフレーム
は、チップ１１０、内部リード１４２及びボンディング
ワイヤ１６０のような電気的連結手段を有する。チップ
１１０の上面まで延長された内部リード１４２が、ポリ
イミド系の両面接着性テープ１５０によりチップ１１０
の上面と接着する。チップ１１０は、ボンディングワイ
ヤ１６０のような電気的連結手段により内部リード１４
２と電気的に連結する。
は、各々下部金型６０のキャビティ６８に対応するよう
に整列される。リードフレームストリップ２００は、複
数のリードフレームユニットを含み、各リードフレーム
は、チップ１１０、内部リード１４２及びボンディング
ワイヤ１６０のような電気的連結手段を有する。チップ
１１０の上面まで延長された内部リード１４２が、ポリ
イミド系の両面接着性テープ１５０によりチップ１１０
の上面と接着する。チップ１１０は、ボンディングワイ
ヤ１６０のような電気的連結手段により内部リード１４
２と電気的に連結する。
【００１２】内部リード１４２と一体に形成された外部
リード１４４は、成形工程の完了後、パッケージ胴体９
０から突出し、印刷回路基板のような電子装置に実装さ
れ電気的に連結する。
リード１４４は、成形工程の完了後、パッケージ胴体９
０から突出し、印刷回路基板のような電子装置に実装さ
れ電気的に連結する。
【００１３】次いで、上部金型５０を、上部金型５０と
機械的に連結した移送手段により、上部金型５０の下面
が下部金型６０の上面と接触するまで下降させる。その
後、上部金型５０のポート５２内にタブレットが供給さ
れる。
機械的に連結した移送手段により、上部金型５０の下面
が下部金型６０の上面と接触するまで下降させる。その
後、上部金型５０のポート５２内にタブレットが供給さ
れる。
【００１４】（２）圧着手段４０は、圧着ロッド３０の
下部部分がタブレットの上面と機械的に接触するまで、
又はタブレットから一定距離に至るまで下降する。この
際、圧着手段４０の下降は、それに機械的に連結した移
送手段により行われる。
下部部分がタブレットの上面と機械的に接触するまで、
又はタブレットから一定距離に至るまで下降する。この
際、圧着手段４０の下降は、それに機械的に連結した移
送手段により行われる。
【００１５】（３）油圧供給管１２を介してシリンダ１
０の内部にオイル３５が充填され、その圧力により圧着
ロッド３０の上部部分を押圧し下降する。圧着ロッド３
０の下降により溶融状態のタブレットを押圧して、成形
樹脂８０がポート５２、ランナ６４、ゲート６６及びキ
ャビティ５８、６８に充填される。この際、タブレット
は、約１７０〜１８０℃程度に予熱した上部及び下部金
型５０、６０の作用により、又は別途のタブレット予熱
装置により溶融する。リードフレームユニットにおい
て、チップ１１０、内部リード１４２及び電気的連結部
は、キャビティ５８、６８に充填された成形樹脂により
封止される。
０の内部にオイル３５が充填され、その圧力により圧着
ロッド３０の上部部分を押圧し下降する。圧着ロッド３
０の下降により溶融状態のタブレットを押圧して、成形
樹脂８０がポート５２、ランナ６４、ゲート６６及びキ
ャビティ５８、６８に充填される。この際、タブレット
は、約１７０〜１８０℃程度に予熱した上部及び下部金
型５０、６０の作用により、又は別途のタブレット予熱
装置により溶融する。リードフレームユニットにおい
て、チップ１１０、内部リード１４２及び電気的連結部
は、キャビティ５８、６８に充填された成形樹脂により
封止される。
【００１６】（４）成形工程が完了した後、圧着手段４
０及び上部金型５０は、移送手段により上昇するが、成
形金型に注入された成形樹脂８０は、注入されたままの
状態で静止する。その後、成形金型からリードフレーム
ストリップ２００が除かれる。
０及び上部金型５０は、移送手段により上昇するが、成
形金型に注入された成形樹脂８０は、注入されたままの
状態で静止する。その後、成形金型からリードフレーム
ストリップ２００が除かれる。
【００１７】図１８は、従来の成形装置による成形樹脂
の流速及び成形金型内のエアトラップの分布を解釈する
のに使用するキャビティの寸法を示す図であり、図１９
は、従来の成形装置による成形樹脂の流速を求めるため
の模擬実験の結果を示す図であり、図２０は、図１９の
結果により得られる下部金型内のエアトラップの分布を
示す図である。
の流速及び成形金型内のエアトラップの分布を解釈する
のに使用するキャビティの寸法を示す図であり、図１９
は、従来の成形装置による成形樹脂の流速を求めるため
の模擬実験の結果を示す図であり、図２０は、図１９の
結果により得られる下部金型内のエアトラップの分布を
示す図である。
【００１８】図１８から図２０を参照すると、模擬実験
に使用されたキャビティのサイズは、１．０ｍｍ×１
３．０ｍｍである。キャビティ内のすべての構成要素
を、図面を簡略に示すため省略する。図１９では、共通
ランナーＲ1から各キャビティーＣ1，Ｃ11に流入する成
形樹脂の先端の位置を時間経過を追って曲線で示してい
る。α1、α11は上部金型内で、β1、β11は下部金型内
で同一時間に測定された成形樹脂の位置における流速を
それぞれ示す。図２０に見られる黒い記号は、巻き込ま
れた空気によるエアトラップを示し、白抜きの記号は、
もともと金型内に含まれる空気によるエアトラップを示
す。
に使用されたキャビティのサイズは、１．０ｍｍ×１
３．０ｍｍである。キャビティ内のすべての構成要素
を、図面を簡略に示すため省略する。図１９では、共通
ランナーＲ1から各キャビティーＣ1，Ｃ11に流入する成
形樹脂の先端の位置を時間経過を追って曲線で示してい
る。α1、α11は上部金型内で、β1、β11は下部金型内
で同一時間に測定された成形樹脂の位置における流速を
それぞれ示す。図２０に見られる黒い記号は、巻き込ま
れた空気によるエアトラップを示し、白抜きの記号は、
もともと金型内に含まれる空気によるエアトラップを示
す。
【００１９】成形樹脂は、共通ランナＲ1を通路として
一部は上流ゲートＧ1を通過して上流キャビティＣ1に充
填され、他の一部は、下流ゲートＧ11を通過して下流キ
ャビティＣ11に充填される。
一部は上流ゲートＧ1を通過して上流キャビティＣ1に充
填され、他の一部は、下流ゲートＧ11を通過して下流キ
ャビティＣ11に充填される。
【００２０】キャビティＣ1、Ｃ11内での成形樹脂の剪
断流速をみると、リードフレームをアップセット（UP-S
ET）するため、下部金型内の空間の断面積は上部金型内
の空間と比べて大きい。断面積が大きくなるために下部
金型内の流速抵抗が小さくなり、下部金型内の剪断流速
β1、β11は、上部金型内の剪断流速α1、α11より速く
なる。また、遅く充填される下流キャビティーＣ11の剪
断流速α11、β11が上流キャビティＣ1の剪断流速α1、
β1より遅いことは当然なことである。
断流速をみると、リードフレームをアップセット（UP-S
ET）するため、下部金型内の空間の断面積は上部金型内
の空間と比べて大きい。断面積が大きくなるために下部
金型内の流速抵抗が小さくなり、下部金型内の剪断流速
β1、β11は、上部金型内の剪断流速α1、α11より速く
なる。また、遅く充填される下流キャビティーＣ11の剪
断流速α11、β11が上流キャビティＣ1の剪断流速α1、
β1より遅いことは当然なことである。
【００２１】図２０に示したように、エアトラップは、
図１９に示した剪断流速α1、α11において、最も深刻
な流速偏差が現れた部分に集中的に発生する。キャビテ
ィＣ1、Ｃ11では、ゲートＧ1，Ｇ11から離れた位置にエ
アトラップが観察された。
図１９に示した剪断流速α1、α11において、最も深刻
な流速偏差が現れた部分に集中的に発生する。キャビテ
ィＣ1、Ｃ11では、ゲートＧ1，Ｇ11から離れた位置にエ
アトラップが観察された。
【００２２】エアトラップは、成形樹脂の流動が均一で
ない状態で発生し、成形樹脂が完全に充填されない部位
及び内部気孔が存在する部位に発生する。
ない状態で発生し、成形樹脂が完全に充填されない部位
及び内部気孔が存在する部位に発生する。
【００２３】すなわち、高温、高圧及び水蒸気雰囲気下
で行なう信頼性テスト時に水蒸気がこれらの内部気孔及
び不完全充填部位に集中することにより、チップと内部
リード間の剥離及びボンディングワイヤの電気的短絡を
引き起こし、パッケージの信頼性を低下させる。
で行なう信頼性テスト時に水蒸気がこれらの内部気孔及
び不完全充填部位に集中することにより、チップと内部
リード間の剥離及びボンディングワイヤの電気的短絡を
引き起こし、パッケージの信頼性を低下させる。
【００２４】
【発明が解決しようとする課題】従って、本発明の目的
は、チップ、内部リード及びボンディングワイヤ接続部
の周囲に発生するエアトラップに関連する問題を回避す
ることにある。
は、チップ、内部リード及びボンディングワイヤ接続部
の周囲に発生するエアトラップに関連する問題を回避す
ることにある。
【００２５】本発明の他の目的は、成形工程時に発生す
るエアトラップを、チップ、内部リード及びワイヤボン
ディング接続部が存在しない領域に誘導することによ
り、半導体チップパッケージの信頼性を向上させる成形
装置を提供することにある。
るエアトラップを、チップ、内部リード及びワイヤボン
ディング接続部が存在しない領域に誘導することによ
り、半導体チップパッケージの信頼性を向上させる成形
装置を提供することにある。
【００２６】
【課題を解決するための手段】前記目的を達成するため
本発明に係る成形装置は、成形樹脂の流れ方向の両端部
に沿って下部キャビティに連続的に突出した突出部を有
する下部金型を含むことを特徴とする。
本発明に係る成形装置は、成形樹脂の流れ方向の両端部
に沿って下部キャビティに連続的に突出した突出部を有
する下部金型を含むことを特徴とする。
【００２７】
【発明の実施の形態】図１は、本発明による半導体チッ
プパッケージの成形装置を示す一部切欠斜視図であり、
図２は、図１のＣ部分の拡大斜視図であり、図３は、図
２の３−３線に沿って切断した断面図であり、図４は、
図１の成形装置内にリードフレームが搭載された状態を
示す斜視図であり、図５は、パッケージの成形工程が完
了した状態を示す斜視図であり、図６は、図５のＤ部分
の拡大斜視図であり、図７は、図６の７−７線に沿って
切断した断面図である。
プパッケージの成形装置を示す一部切欠斜視図であり、
図２は、図１のＣ部分の拡大斜視図であり、図３は、図
２の３−３線に沿って切断した断面図であり、図４は、
図１の成形装置内にリードフレームが搭載された状態を
示す斜視図であり、図５は、パッケージの成形工程が完
了した状態を示す斜視図であり、図６は、図５のＤ部分
の拡大斜視図であり、図７は、図６の７−７線に沿って
切断した断面図である。
【００２８】図１から図７を参照すると、本発明の成形
装置３００では、下部金型に、成形樹脂の流れ方向に沿
ってキャビティ２６８内の対向する２辺の下端部に連続
的に突出した突出部２６１が形成されている。成形樹脂
２８０は、ゲート２６６からキャビティ２６８に導入さ
れる。突出部２６１の高さは、下部金型２６０のキャビ
ティ２６８の高さより低い。ここで、突出部２６１は、
一対をなし、対称構造を有する。
装置３００では、下部金型に、成形樹脂の流れ方向に沿
ってキャビティ２６８内の対向する２辺の下端部に連続
的に突出した突出部２６１が形成されている。成形樹脂
２８０は、ゲート２６６からキャビティ２６８に導入さ
れる。突出部２６１の高さは、下部金型２６０のキャビ
ティ２６８の高さより低い。ここで、突出部２６１は、
一対をなし、対称構造を有する。
【００２９】成形装置３００の構造は、下部金型に突出
部が形成されたことを除いて図１１に示した従来の成形
装置１００と同様であるので、詳細は省略する。成形装
置３００の作動は、上述した従来例と同様であるので、
詳細は省略する。
部が形成されたことを除いて図１１に示した従来の成形
装置１００と同様であるので、詳細は省略する。成形装
置３００の作動は、上述した従来例と同様であるので、
詳細は省略する。
【００３０】図８は、本発明の成形装置による成形樹脂
の流速及び成形金型内のエアトラップの分布を解釈する
に使用されるキャビティの寸法を示す図であり、図９
は、本発明の成形装置による成形樹脂の流速を求めるた
めの模擬実験の結果を示す図である。α2、α21は上部
金型内で、β2、β21は下部金型内で同一時間に測定さ
れた成形樹脂の位置における流速をそれぞれ示す。図１
０は、図９の結果により得られる下部金型内のエアトラ
ップの分布を示す図である。白抜きの記号は、もともと
金型内に含まれる空気によるエアトラップを示す。
の流速及び成形金型内のエアトラップの分布を解釈する
に使用されるキャビティの寸法を示す図であり、図９
は、本発明の成形装置による成形樹脂の流速を求めるた
めの模擬実験の結果を示す図である。α2、α21は上部
金型内で、β2、β21は下部金型内で同一時間に測定さ
れた成形樹脂の位置における流速をそれぞれ示す。図１
０は、図９の結果により得られる下部金型内のエアトラ
ップの分布を示す図である。白抜きの記号は、もともと
金型内に含まれる空気によるエアトラップを示す。
【００３１】図８から図１０を参照すると、模擬実験に
使用された本発明のキャビティのサイズは、１．０ｍｍ
×１３．０ｍｍであり、キャビティ内の両突出部のサイ
ズは、０．６ｍｍ×０．３４ｍｍである。キャビティ内
のすべての構成要素は、図面を簡略に示すため、省略す
る。成形樹脂は、共通ランナＲ2を通路として一部は上
流ゲートＧ2を通過して上流キャビティＣ2に充填され、
他の一部は、下流ゲートＧ21を通過して下流キャビティ
Ｃ21に充填される。
使用された本発明のキャビティのサイズは、１．０ｍｍ
×１３．０ｍｍであり、キャビティ内の両突出部のサイ
ズは、０．６ｍｍ×０．３４ｍｍである。キャビティ内
のすべての構成要素は、図面を簡略に示すため、省略す
る。成形樹脂は、共通ランナＲ2を通路として一部は上
流ゲートＧ2を通過して上流キャビティＣ2に充填され、
他の一部は、下流ゲートＧ21を通過して下流キャビティ
Ｃ21に充填される。
【００３２】キャビティＣ2、Ｃ21内での成形樹脂の剪
断流速をみると、リードフレームをアップセット（UP-S
ET）することにより、下部金型内の空間の断面積は上部
金型内の空間と比べて大きくなる。断面積が大きくなる
ことにより下部金型内の流速抵抗は小さくなり、下部金
型内の剪断流速β2、β21は、上部金型内の剪断流速
α2、α21より速くなる。また、遅く充填される下流キ
ャビティーＣ21の剪断流速α21、β21が上流キャビティ
Ｃ2の剪断流速α2、β2より遅いことは当然なことであ
る。
断流速をみると、リードフレームをアップセット（UP-S
ET）することにより、下部金型内の空間の断面積は上部
金型内の空間と比べて大きくなる。断面積が大きくなる
ことにより下部金型内の流速抵抗は小さくなり、下部金
型内の剪断流速β2、β21は、上部金型内の剪断流速
α2、α21より速くなる。また、遅く充填される下流キ
ャビティーＣ21の剪断流速α21、β21が上流キャビティ
Ｃ2の剪断流速α2、β2より遅いことは当然なことであ
る。
【００３３】しかし、本発明では下部金型内に突起を設
けたため、下部金型内の空間は従来のものと比べて狭
い。そのため、下部金型内の剪断流速β2、β21は、従
来発明による下部金型内の剪断流速β1とβ11と比べて
遅く、また、上部金型内の剪断流速α2、α21との差が
少ない。
けたため、下部金型内の空間は従来のものと比べて狭
い。そのため、下部金型内の剪断流速β2、β21は、従
来発明による下部金型内の剪断流速β1とβ11と比べて
遅く、また、上部金型内の剪断流速α2、α21との差が
少ない。
【００３４】図１０に示したように、エアトラップは、
図９に示した剪断流速α2、α21において、流速偏差が
最も大きい部位に集中的に発生する。多数のエアトラッ
プが、Ｃ2，Ｃ21において、ゲートＧ2、Ｇ21に対向する
エアベント周囲に現れた。
図９に示した剪断流速α2、α21において、流速偏差が
最も大きい部位に集中的に発生する。多数のエアトラッ
プが、Ｃ2，Ｃ21において、ゲートＧ2、Ｇ21に対向する
エアベント周囲に現れた。
【００３５】さらに、本発明による成形装置において、
図９に示す上部及び下部金型の剪断流速α2とα21及び
β2とβ21の流速偏差は、図１９に示したα1とα11間及
びβ1とβ11間の流速偏差より非常に少ない。
図９に示す上部及び下部金型の剪断流速α2とα21及び
β2とβ21の流速偏差は、図１９に示したα1とα11間及
びβ1とβ11間の流速偏差より非常に少ない。
【００３６】図１０の結果を、図２０の結果と比較して
みると、次のようである。キャビティ内に発生したエア
トラップの分布を比較した。従来技術：キャビティ
Ｃ1、Ｃ11においては、各々リードフレームが位置する
部位に２つのエアトラップが存在し、ゲートと対向する
エアベント周囲に多数のエアトラップが存在する。
みると、次のようである。キャビティ内に発生したエア
トラップの分布を比較した。従来技術：キャビティ
Ｃ1、Ｃ11においては、各々リードフレームが位置する
部位に２つのエアトラップが存在し、ゲートと対向する
エアベント周囲に多数のエアトラップが存在する。
【００３７】本発明：キャビティＣ2、Ｃ21において
は、すべてのエアトラップがゲートと対向するエアベン
ト周囲に存在する。
は、すべてのエアトラップがゲートと対向するエアベン
ト周囲に存在する。
【００３８】図１９の剪断流速曲線から明らかなよう
に、キャビティの端部における剪断流速は、中心部より
早い。また、剪断流速は、断面積のサイズに比例する。
に、キャビティの端部における剪断流速は、中心部より
早い。また、剪断流速は、断面積のサイズに比例する。
【００３９】本発明によると、下部金型のキャビティの
両端部に突出部を形成することにより、端部と中心部間
における剪断流速の差異を低減させることができる。
両端部に突出部を形成することにより、端部と中心部間
における剪断流速の差異を低減させることができる。
【００４０】本発明の突出部による剪断流速の減少効果
は、成形金型のキャビティ数が多い時に特に有効であ
る。これは、多数のキャビティに多量の成形樹脂を導入
するためには、多くの圧力が必要となり、これによりキ
ャビティの中心部と端部間における流速偏差が大きくな
るからである。
は、成形金型のキャビティ数が多い時に特に有効であ
る。これは、多数のキャビティに多量の成形樹脂を導入
するためには、多くの圧力が必要となり、これによりキ
ャビティの中心部と端部間における流速偏差が大きくな
るからである。
【００４１】本発明では、成形樹脂の流れ方向にキャビ
ティーの対向する両端部に形成される突出部が矩形状を
有するが、これに限定されるものではなく、種々の形態
で変形することができる。突出部は少なくとも１つの段
を有する。また、キャビティの形状及びサイズは、チッ
プオンリードパッケージの形によって変形させることも
できる。
ティーの対向する両端部に形成される突出部が矩形状を
有するが、これに限定されるものではなく、種々の形態
で変形することができる。突出部は少なくとも１つの段
を有する。また、キャビティの形状及びサイズは、チッ
プオンリードパッケージの形によって変形させることも
できる。
【００４２】また、本発明では、突出部を下部金型と一
体に形成しているが、分離したブロック体として形成す
ることもできる。
体に形成しているが、分離したブロック体として形成す
ることもできる。
【００４３】
【発明の効果】以上説明したように、本発明による成形
装置は、成形樹脂の流速偏差を低減することにより、従
来の内部気孔及び不完全充填部位によるチップと内部リ
ード間の剥離及びボンディングワイヤの電気的短絡を防
止することができる。
装置は、成形樹脂の流速偏差を低減することにより、従
来の内部気孔及び不完全充填部位によるチップと内部リ
ード間の剥離及びボンディングワイヤの電気的短絡を防
止することができる。
【００４４】また、本発明では、突出部の容積分だけ成
形樹脂の量が減少するので、パッケージの製造費用を節
減することができる。
形樹脂の量が減少するので、パッケージの製造費用を節
減することができる。
【図１】本発明による半導体チップパッケージの成形装
置を示す一部切欠斜視図である。
置を示す一部切欠斜視図である。
【図２】図１のＣ部分の拡大斜視図である。
【図３】図２の３−３線に沿って切断した断面図であ
る。
る。
【図４】図１の成形装置内にリードフレームが搭載され
た状態を示す斜視図である。
た状態を示す斜視図である。
【図５】パッケージの成形工程が完了された状態を示す
斜視図である。
斜視図である。
【図６】図５のＤ部分の拡大斜視図である。
【図７】図６の７−７線に沿って切断した断面図であ
る。
る。
【図８】本発明の成形装置による成形樹脂の流速及び成
形金型内のエアトラップの分布を解釈するに使用される
キャビティの寸法を示す図である。
形金型内のエアトラップの分布を解釈するに使用される
キャビティの寸法を示す図である。
【図９】本発明の成形装置による成形樹脂の流速を求め
るための模擬実験の結果を示す図である。
るための模擬実験の結果を示す図である。
【図１０】図９の結果により得られる下部金型内のエア
トラップの分布を示す図である。
トラップの分布を示す図である。
【図１１】従来の半導体チップパッケージの成形装置を
示す一部切欠斜視図である。
示す一部切欠斜視図である。
【図１２】図１１のＡ部分の拡大斜視図である。
【図１３】図１２の１３−１３線に沿って切断した断面
図である。
図である。
【図１４】図１１の成形装置内にリードフレームが搭載
された状態を示す斜視図である。
された状態を示す斜視図である。
【図１５】パッケージの成形工程が完了された状態を示
す斜視図である。
す斜視図である。
【図１６】図１５のＢ部分の拡大斜視図である。
【図１７】図１６の１７−１７線に沿って切断した断面
図である。
図である。
【図１８】従来の成形装置による成形樹脂の流速及び成
形金型内のエアトラップの分布を解釈するに使用される
キャビティの寸法を示す図である。
形金型内のエアトラップの分布を解釈するに使用される
キャビティの寸法を示す図である。
【図１９】従来の成形装置による成形樹脂の流速を求め
るための模擬実験の結果を示す図である。
るための模擬実験の結果を示す図である。
【図２０】図１９の結果により得られる下部金型内のエ
アトラップの分布を示す図である。
アトラップの分布を示す図である。
２５０ 上部金型 ２５２ ポート ２６０ 下部金型 ２６１ 突出部 ２６２ 凹部 ２６４ ランナ ２６６ ゲート ２６８ キャビティ ２９０ パッケージ胴体 ３００ 成形装置
Claims (3)
- 【請求項１】 成形樹脂によりパッケージを封止するた
め、半導体チップが内部に収容されるキャビティを形成
する上部金型及び下部金型から構成され、 前記下部金型には、前記キャビティへ成形樹脂が流入さ
れるように、ゲートが形成された 成形金型を含み、 前記下部金型には、前記ゲートを通じて流入される成形
樹脂の流れ方向にキャビティの両端部に沿って突出部が
連続的に形成されることを特徴とする成形装置。 - 【請求項２】 前記突出部が、下部金型の高さより低い
所定の高さを有することを特徴とする請求項１記載の成
形装置。 - 【請求項３】 前記突出部が一対の対称構造を有するこ
とを特徴とする請求項１記載の成形装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960042117A KR100210710B1 (ko) | 1996-09-24 | 1996-09-24 | 성형 금형 |
| KR1996-42117 | 1996-09-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107054A JPH10107054A (ja) | 1998-04-24 |
| JP3124248B2 true JP3124248B2 (ja) | 2001-01-15 |
Family
ID=19475157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09193669A Expired - Fee Related JP3124248B2 (ja) | 1996-09-24 | 1997-07-18 | 半導体チップパッケージの成形装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5897883A (ja) |
| JP (1) | JP3124248B2 (ja) |
| KR (1) | KR100210710B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6856006B2 (en) * | 2002-03-28 | 2005-02-15 | Siliconix Taiwan Ltd | Encapsulation method and leadframe for leadless semiconductor packages |
| US6537470B1 (en) * | 2000-09-01 | 2003-03-25 | Honeywell International Inc. | Rapid densification of porous bodies (preforms) with high viscosity resins or pitches using a resin transfer molding process |
| US7351611B2 (en) * | 2004-02-20 | 2008-04-01 | Carsem (M) Sdn Bhd | Method of making the mould for encapsulating a leadframe package |
| KR100714884B1 (ko) * | 2005-06-02 | 2007-05-07 | 주식회사 티에스피 | 반도체 장치 제조용 금형 |
| JP2009285893A (ja) * | 2008-05-27 | 2009-12-10 | Suzuki Motor Corp | 射出成形方法及び射出成形型 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5981125A (ja) * | 1983-08-24 | 1984-05-10 | Hitachi Ltd | レジンモ−ルド型 |
| JPS5981126A (ja) * | 1983-08-24 | 1984-05-10 | Hitachi Ltd | レジンモ−ルド製品の製造方法 |
| JPH02130843A (ja) * | 1988-11-10 | 1990-05-18 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5214846A (en) * | 1991-04-24 | 1993-06-01 | Sony Corporation | Packaging of semiconductor chips |
| US5686038A (en) * | 1995-06-06 | 1997-11-11 | The Boeing Company | Resin transfer molding of composite materials that emit volatiles during processing |
| KR0151828B1 (ko) * | 1995-07-25 | 1998-12-01 | 김광호 | 패키지 성형장치 |
-
1996
- 1996-09-24 KR KR1019960042117A patent/KR100210710B1/ko not_active IP Right Cessation
-
1997
- 1997-07-18 JP JP09193669A patent/JP3124248B2/ja not_active Expired - Fee Related
- 1997-09-22 US US08/934,849 patent/US5897883A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10107054A (ja) | 1998-04-24 |
| KR100210710B1 (ko) | 1999-07-15 |
| KR19980022832A (ko) | 1998-07-06 |
| US5897883A (en) | 1999-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5018003A (en) | Lead frame and semiconductor device | |
| KR100703830B1 (ko) | 수지밀봉형 반도체장치의 제조방법 | |
| KR930004246B1 (ko) | 수지밀봉형 반도체장치 | |
| CN101174616B (zh) | 电路装置 | |
| US8105883B2 (en) | Molding die with tilted runner, method of manufacturing semiconductor device using the same, and semiconductor device made by the method | |
| CN101266962B (zh) | 半导体器件及其制造方法 | |
| JP3194917B2 (ja) | 樹脂封止方法 | |
| KR200309906Y1 (ko) | 반도체 패키지 제조용 리드프레임 | |
| KR100222349B1 (ko) | 반도체 칩 패키징 | |
| JP3124248B2 (ja) | 半導体チップパッケージの成形装置 | |
| JPH0680706B2 (ja) | キャリアテープ及びこれを用いた半導体装置の製造方法 | |
| JP2555428B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPH0615683A (ja) | トランスファ成形装置およびその被成形体 | |
| JP2973901B2 (ja) | 半導体樹脂封止用金型 | |
| JP2505569B2 (ja) | 半導体装置およびその製造方法 | |
| KR100253388B1 (ko) | 반도체 패키지의 제조방법 | |
| JP3609821B1 (ja) | 半導体装置封止用金型およびそれを用いた半導体装置封止方法 | |
| JPS6029227B2 (ja) | リ−ドフレ−ム | |
| JPH05293846A (ja) | 成形装置 | |
| JPH07221244A (ja) | リードフレーム | |
| JPH04355939A (ja) | フィルムキャリアとこれを用いるモールド方法 | |
| JPH04162655A (ja) | リードフレームおよび半導体装置 | |
| KR19990012316A (ko) | 반도체 패키지의 몰딩 금형 장치 | |
| JP2503053B2 (ja) | Ｉｃモジュ―ルの製造方法 | |
| JPH09283549A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071027 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |