JP2505569B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2505569B2 JP2505569B2 JP1048594A JP4859489A JP2505569B2 JP 2505569 B2 JP2505569 B2 JP 2505569B2 JP 1048594 A JP1048594 A JP 1048594A JP 4859489 A JP4859489 A JP 4859489A JP 2505569 B2 JP2505569 B2 JP 2505569B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- mold
- semiconductor element
- gate
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体素子が樹脂封止されてなる半導体装
置およびその製造方法に関するものである。
置およびその製造方法に関するものである。
第７図はリードフレーム上に搭載された半導体素子を
樹脂封止する際の金型とリードフレームとの関係を示す
平面図である。この第７図において、リードフレーム
（８）のほぼ中央部に位置するダイパッド（３）上に長
方形状の半導体素子（１）が搭載されている。ダイパッ
ド（３）は、互いに平行に配設されるリードフレーム
（８）の外枠（２）にそれぞれ吊りリード（７）により
連接され支持されている。（４）は半導体素子（１）に
対向配設されるリードであり、この場合、半導体素子
（１）の長辺側の両側に複数配設されており、それぞれ
半導体素子（１）に対向するインナーリード（4a）とそ
の反対側に延伸するアウターリード（4b）とからなる。
（５）は各リード（４）のほぼ中央部で、その直角方向
に連接されてリード（４）を支持するタイバー、（６）
は半導体素子（１）の表面上に形成された電極パッド
（図示せず）と各リード（４）のインナーリード（4a）
とを電気的に接続させる、例えば金よりなるワイヤであ
る。
樹脂封止する際の金型とリードフレームとの関係を示す
平面図である。この第７図において、リードフレーム
（８）のほぼ中央部に位置するダイパッド（３）上に長
方形状の半導体素子（１）が搭載されている。ダイパッ
ド（３）は、互いに平行に配設されるリードフレーム
（８）の外枠（２）にそれぞれ吊りリード（７）により
連接され支持されている。（４）は半導体素子（１）に
対向配設されるリードであり、この場合、半導体素子
（１）の長辺側の両側に複数配設されており、それぞれ
半導体素子（１）に対向するインナーリード（4a）とそ
の反対側に延伸するアウターリード（4b）とからなる。
（５）は各リード（４）のほぼ中央部で、その直角方向
に連接されてリード（４）を支持するタイバー、（６）
は半導体素子（１）の表面上に形成された電極パッド
（図示せず）と各リード（４）のインナーリード（4a）
とを電気的に接続させる、例えば金よりなるワイヤであ
る。
このようなリードフレーム（８）に搭載された半導体
素子（１）を樹脂封止するための金型（10）は第８図に
示すように上金型（10a）及び下金型（10b）からなって
いる。これら上金型（10a）及び下金型（10b）には、そ
れぞれ半導体素子（１）を収容するための矩形状のキャ
ビティハーフ（11a）及び（11b）が形成されると共に、
キャビティハーフ（11a）及び（11b）に導通される溝形
状のゲートハーフ（12a）及び（12b）が形成されてい
る。これらゲートハーフ（12a）及び（12b）のキャビテ
ィハーフ（11a）及び（11b）への入り口となるゲート口
（13a）及び（13b）はそれぞれ例えば断面矩形状を有し
ている。
素子（１）を樹脂封止するための金型（10）は第８図に
示すように上金型（10a）及び下金型（10b）からなって
いる。これら上金型（10a）及び下金型（10b）には、そ
れぞれ半導体素子（１）を収容するための矩形状のキャ
ビティハーフ（11a）及び（11b）が形成されると共に、
キャビティハーフ（11a）及び（11b）に導通される溝形
状のゲートハーフ（12a）及び（12b）が形成されてい
る。これらゲートハーフ（12a）及び（12b）のキャビテ
ィハーフ（11a）及び（11b）への入り口となるゲート口
（13a）及び（13b）はそれぞれ例えば断面矩形状を有し
ている。
次に、樹脂封止の方法を説明する。まず、半導体素子
（１）がリードフレーム（８）のダイパッド（３）上に
載置された後、このリードフレーム（８）は開状態とな
っている金型（10）の上金型（10a）と下金型（10b）と
の間に搬入され、第７図に示すように所定位置に位置決
めされる。その後、上金型（10a）及び下金型（10b）が
それぞれ下降及び上昇してきて、第８図のようにリード
フレーム（８）を挟み込む。このとき、上金型（10a）
及び下金型（10b）は、リードフレーム（８）の各外枠
（２）、リード（４）、吊りリード（７）の一部に当接
した状態となる。また、金型（10）内には互いに対向す
るキャビティハーフ（11a）及び（11b）によりキャビテ
ィ（11）が形成され、このキャビティ（11）内に半導体
素子（１）及びダイパッド（３）が内在することとな
る。さらに、一対のゲートハーフ（12a）及び（12b）に
より管形状のゲート（12）が形成され、一対のゲート口
（13a）及び（13b）よりなるゲート口（13）を介してキ
ャビティ（11）に導通する。
（１）がリードフレーム（８）のダイパッド（３）上に
載置された後、このリードフレーム（８）は開状態とな
っている金型（10）の上金型（10a）と下金型（10b）と
の間に搬入され、第７図に示すように所定位置に位置決
めされる。その後、上金型（10a）及び下金型（10b）が
それぞれ下降及び上昇してきて、第８図のようにリード
フレーム（８）を挟み込む。このとき、上金型（10a）
及び下金型（10b）は、リードフレーム（８）の各外枠
（２）、リード（４）、吊りリード（７）の一部に当接
した状態となる。また、金型（10）内には互いに対向す
るキャビティハーフ（11a）及び（11b）によりキャビテ
ィ（11）が形成され、このキャビティ（11）内に半導体
素子（１）及びダイパッド（３）が内在することとな
る。さらに、一対のゲートハーフ（12a）及び（12b）に
より管形状のゲート（12）が形成され、一対のゲート口
（13a）及び（13b）よりなるゲート口（13）を介してキ
ャビティ（11）に導通する。
次いで、金型（10）に形成されたゲート（12）からキ
ャビティ（11）内に向けて熱硬化性の樹脂（14）が溶融
状態で所定圧で注入される。この樹脂（14）は、ゲート
（12）内の一部を上下に分離するように配置されている
リードフレーム（８）の外枠（２）によって、その上側
と下側とから、ゲート口（13）に向けて進行する。キャ
ビティ（11）内の空間の多くの領域は、半導体素子
（１）が載置されるダイパッド（３）によって上下に分
離された空間となっているが、ゲート口（13）近傍で
は、外枠（２）がないために外枠（２）の上下をそれぞ
れ進行してきた樹脂（14）はここで再び合流する。そし
て、第９図に示す矢印のように樹脂（14）が注入され、
キャビティ（11）は完全に樹脂（14）で充満される。
ャビティ（11）内に向けて熱硬化性の樹脂（14）が溶融
状態で所定圧で注入される。この樹脂（14）は、ゲート
（12）内の一部を上下に分離するように配置されている
リードフレーム（８）の外枠（２）によって、その上側
と下側とから、ゲート口（13）に向けて進行する。キャ
ビティ（11）内の空間の多くの領域は、半導体素子
（１）が載置されるダイパッド（３）によって上下に分
離された空間となっているが、ゲート口（13）近傍で
は、外枠（２）がないために外枠（２）の上下をそれぞ
れ進行してきた樹脂（14）はここで再び合流する。そし
て、第９図に示す矢印のように樹脂（14）が注入され、
キャビティ（11）は完全に樹脂（14）で充満される。
この状態で、キャビティ（11）内の熱硬化性樹脂（1
4）は所定温度に加熱され、硬化される。その後、上金
型（10a）及び下金型（10b）がそれぞれ上昇及び下降
し、リードフレーム（８）が金型（10）内より搬出され
る。さらに、次工程でタイバー（５）の切断及びリード
（４）の曲げ等の処理が施され、半導体装置が完成す
る。
4）は所定温度に加熱され、硬化される。その後、上金
型（10a）及び下金型（10b）がそれぞれ上昇及び下降
し、リードフレーム（８）が金型（10）内より搬出され
る。さらに、次工程でタイバー（５）の切断及びリード
（４）の曲げ等の処理が施され、半導体装置が完成す
る。
しかしながら、上述したように、キャビティ（11）内
に注入される樹脂（14）はゲート（12）内では外枠
（２）によって上下に分離された状態となっているが、
ゲート口（13）の近傍では合流してしまう。従って、ゲ
ート口（13）の上部と下部とを通過する樹脂（14）が、
それぞれキャビティ（11）内の半導体素子（１）及びダ
イパッド（３）の上部と下部とに均等に注入されるよう
に制御することは困難であった。このため、リードフレ
ーム（８）の吊りリード（７）の支持強度が小さかった
り、樹脂（14）の粘度が大きい場合には、第９図に示す
ように樹脂（14）の注入圧によるダイパッド（３）の変
形や、半導体素子（１）の位置ずれが生ずることがあっ
た。この場合、樹脂封止が完了した段階では、半導体素
子（１）の電極部とインナーリード（4a）とを接続する
ワイヤ（６）が断線してしまったり、あるいは半導体素
子（１）の上部側と下部側とで封止厚に大きな差を生じ
て耐湿性の劣化を招いてしまい、半導体装置の信頼性が
低下するという問題点があった。
に注入される樹脂（14）はゲート（12）内では外枠
（２）によって上下に分離された状態となっているが、
ゲート口（13）の近傍では合流してしまう。従って、ゲ
ート口（13）の上部と下部とを通過する樹脂（14）が、
それぞれキャビティ（11）内の半導体素子（１）及びダ
イパッド（３）の上部と下部とに均等に注入されるよう
に制御することは困難であった。このため、リードフレ
ーム（８）の吊りリード（７）の支持強度が小さかった
り、樹脂（14）の粘度が大きい場合には、第９図に示す
ように樹脂（14）の注入圧によるダイパッド（３）の変
形や、半導体素子（１）の位置ずれが生ずることがあっ
た。この場合、樹脂封止が完了した段階では、半導体素
子（１）の電極部とインナーリード（4a）とを接続する
ワイヤ（６）が断線してしまったり、あるいは半導体素
子（１）の上部側と下部側とで封止厚に大きな差を生じ
て耐湿性の劣化を招いてしまい、半導体装置の信頼性が
低下するという問題点があった。
この発明は上記のような問題点を解決するためになさ
れたもので、信頼性の高い半導体装置およびその製造方
法を得ることを目的とする。
れたもので、信頼性の高い半導体装置およびその製造方
法を得ることを目的とする。
〔課題を解決するための手段〕 この発明に係る半導体装置は、電極部を有する半導体
素子と、この半導体素子の電極部に電気的に接続される
リードと、金型内に注入された樹脂からなると共に半導
体素子及びリードの一部を封止するパッケージ本体と、
このパッケージ本体内に埋設されると共に樹脂封止が行
われる際に金型のゲートを上下に分離して金型内の半導
体素子の上面側及び下面側にそれぞれ樹脂を案内導入さ
せるための樹脂案内部とを備えたものである。
素子と、この半導体素子の電極部に電気的に接続される
リードと、金型内に注入された樹脂からなると共に半導
体素子及びリードの一部を封止するパッケージ本体と、
このパッケージ本体内に埋設されると共に樹脂封止が行
われる際に金型のゲートを上下に分離して金型内の半導
体素子の上面側及び下面側にそれぞれ樹脂を案内導入さ
せるための樹脂案内部とを備えたものである。
また、この発明に係る半導体装置の製造方法は、樹脂
封止時に半導体素子の上面側及び下面側にそれぞれ樹脂
を案内導入させるための樹脂案内部が連接されると共に
リードを備えた基体の上に、電極部を有する前記半導体
素子を搭載し、基体のリードと半導体素子の電極部とを
電気的に接続し、基体上に搭載された半導体素子を、半
導体素子が金型のキャビティハーフに対応し且つ基体の
樹脂案内部が金型のゲートハーフに対応するように、一
対の金型の間に位置合わせし、基体の樹脂案内部が金型
のゲートハーフ間にはさまれてこれらゲートハーフによ
り形成されるゲートを上部及び下部に分離すると共に樹
脂案内部の先端部が金型のキャビティハーフにより形成
されるキャビティ内に突き出るように、金型を閉じて基
体を金型のパーティング面の間にはさみ、ゲートの上部
及び下部を通して金型内に樹脂を注入する方法である。
封止時に半導体素子の上面側及び下面側にそれぞれ樹脂
を案内導入させるための樹脂案内部が連接されると共に
リードを備えた基体の上に、電極部を有する前記半導体
素子を搭載し、基体のリードと半導体素子の電極部とを
電気的に接続し、基体上に搭載された半導体素子を、半
導体素子が金型のキャビティハーフに対応し且つ基体の
樹脂案内部が金型のゲートハーフに対応するように、一
対の金型の間に位置合わせし、基体の樹脂案内部が金型
のゲートハーフ間にはさまれてこれらゲートハーフによ
り形成されるゲートを上部及び下部に分離すると共に樹
脂案内部の先端部が金型のキャビティハーフにより形成
されるキャビティ内に突き出るように、金型を閉じて基
体を金型のパーティング面の間にはさみ、ゲートの上部
及び下部を通して金型内に樹脂を注入する方法である。
この発明においては、樹脂封止時に、基体に設けられ
た樹脂案内部が金型のゲートからキャビティ内にわたっ
て挿設され、これによりゲート及びキャビティの入り口
付近の空間が上下に分離される。このため、樹脂は上下
に二分された状態でキャビティ内に入り、そのまま半導
体素子の上面側及び下面側に導入される。
た樹脂案内部が金型のゲートからキャビティ内にわたっ
て挿設され、これによりゲート及びキャビティの入り口
付近の空間が上下に分離される。このため、樹脂は上下
に二分された状態でキャビティ内に入り、そのまま半導
体素子の上面側及び下面側に導入される。
以下、この発明の実施例を添付図面に基づいて説明す
る。
る。
第１図〜第３図によりこの発明の第１の実施例を説明
する。第１図はこの発明の第１の実施例に係る半導体装
置の樹脂封止の際の金型とリードフレームとの関係を示
す平面図である。リードフレーム（８）のほぼ中央部に
位置するダイパッド（３）上に長方形状の半導体素子
（１）が搭載されている。ダイパッド（３）は、互いに
平行に配設されるリードフレーム（８）の外枠（２）に
それぞれ吊りリード（７）により連接され支持されてい
る。半導体素子（１）の長辺側の両側には複数のリード
（４）が配設されており、それぞれ半導体素子（１）に
対向するインナーリード（4a）とその反対側に延伸する
アウターリード（4b）とからなる。各リード（４）はそ
のほぼ中央部でタイバー（５）により互いに連接され支
持されている。半導体素子（１）の表面上に形成された
電極パッド（図示せず）と各リード（４）のインナーリ
ード（4a）とは例えば金よりなるワイヤ（６）によって
電気的に接続されている。また、このリードフレーム
（８）の外枠（２）の一部はダイパッド（３）に向かっ
て突出しており、この突出部が樹脂案内部（15）を形成
している。
する。第１図はこの発明の第１の実施例に係る半導体装
置の樹脂封止の際の金型とリードフレームとの関係を示
す平面図である。リードフレーム（８）のほぼ中央部に
位置するダイパッド（３）上に長方形状の半導体素子
（１）が搭載されている。ダイパッド（３）は、互いに
平行に配設されるリードフレーム（８）の外枠（２）に
それぞれ吊りリード（７）により連接され支持されてい
る。半導体素子（１）の長辺側の両側には複数のリード
（４）が配設されており、それぞれ半導体素子（１）に
対向するインナーリード（4a）とその反対側に延伸する
アウターリード（4b）とからなる。各リード（４）はそ
のほぼ中央部でタイバー（５）により互いに連接され支
持されている。半導体素子（１）の表面上に形成された
電極パッド（図示せず）と各リード（４）のインナーリ
ード（4a）とは例えば金よりなるワイヤ（６）によって
電気的に接続されている。また、このリードフレーム
（８）の外枠（２）の一部はダイパッド（３）に向かっ
て突出しており、この突出部が樹脂案内部（15）を形成
している。
このようなリードフレーム（８）に搭載された半導体
素子（１）を樹脂封止するための金型（10）は第７図〜
第９図に示した従来のものと同様の上金型（10a）及び
下金型（10b）からなっている。すなわち、上金型（10
a）及び下金型（10b）には、それぞれ半導体素子（１）
を収容するための矩形状のキャビティハーフ（11a）及
び（11b）が形成されると共に、キャビティハーフ（11
a）及び（11b）に導通される溝形状のゲートハーフ（12
a）及び（12b）が形成されている。これらゲートハーフ
（12a）及び（12b）のキャビティハーフ（11a）及び（1
1b）への入り口となるゲート口（13a）及び（13b）はそ
れぞれ例えば断面矩形状を有している。
素子（１）を樹脂封止するための金型（10）は第７図〜
第９図に示した従来のものと同様の上金型（10a）及び
下金型（10b）からなっている。すなわち、上金型（10
a）及び下金型（10b）には、それぞれ半導体素子（１）
を収容するための矩形状のキャビティハーフ（11a）及
び（11b）が形成されると共に、キャビティハーフ（11
a）及び（11b）に導通される溝形状のゲートハーフ（12
a）及び（12b）が形成されている。これらゲートハーフ
（12a）及び（12b）のキャビティハーフ（11a）及び（1
1b）への入り口となるゲート口（13a）及び（13b）はそ
れぞれ例えば断面矩形状を有している。
次に、樹脂封止の方法を説明する。まず、半導体素子
（１）がリードフレーム（８）のダイパッド（３）上に
載置された後、このリードフレーム（８）は開状態とな
っている金型（10）の上金型（10a）と下金型（10b）と
の間に搬入され、第１図に示すように所定位置に位置決
めされる。このとき、リードフレーム（８）の樹脂案内
部（15）は、下金型（10b）のゲートハーフ（12b）及び
ゲート口（13b）の上に位置してこれらを覆うと共に樹
脂案内部（15）の先端部は下金型（10b）のキャビティ
ハーフ（11b）の上にまで延出する。
（１）がリードフレーム（８）のダイパッド（３）上に
載置された後、このリードフレーム（８）は開状態とな
っている金型（10）の上金型（10a）と下金型（10b）と
の間に搬入され、第１図に示すように所定位置に位置決
めされる。このとき、リードフレーム（８）の樹脂案内
部（15）は、下金型（10b）のゲートハーフ（12b）及び
ゲート口（13b）の上に位置してこれらを覆うと共に樹
脂案内部（15）の先端部は下金型（10b）のキャビティ
ハーフ（11b）の上にまで延出する。
その後、上金型（10a）及び下金型（10b）がそれぞれ
下降及び上昇してきて、第２図のようにリードフレーム
（８）を挟み込む。このとき、上金型（10a）及び下金
型（10b）は、リードフレーム（８）の各外枠（２）、
リード（４）、吊りリード（７）の一部に当接した状態
となる。また、金型（10）内には互いに対向するキャビ
ティハーフ（11a）及び（11b）によりキャビティ（11）
が形成され、このキャビティ（11）内に半導体素子
（１）及びダイパッド（３）が内在することとなる。さ
らに、一対のゲートハーフ（12a）及び（12b）により管
形状のゲート（12）が形成され、一対のゲート口（13
a）及び（13b）よりなるゲート口（13）を介してキャビ
ティ（11）に導通する。さらに、キャビティ（11）の一
部にリードフレーム（８）の樹脂案内部（15）の先端部
が挿入され、この樹脂案内部（15）がゲート口（13）を
介してゲート（12）の一部にわたって配設される状態と
なる。これにより、ゲート口（13）の近傍の空間が上下
に分離される状態となる。
下降及び上昇してきて、第２図のようにリードフレーム
（８）を挟み込む。このとき、上金型（10a）及び下金
型（10b）は、リードフレーム（８）の各外枠（２）、
リード（４）、吊りリード（７）の一部に当接した状態
となる。また、金型（10）内には互いに対向するキャビ
ティハーフ（11a）及び（11b）によりキャビティ（11）
が形成され、このキャビティ（11）内に半導体素子
（１）及びダイパッド（３）が内在することとなる。さ
らに、一対のゲートハーフ（12a）及び（12b）により管
形状のゲート（12）が形成され、一対のゲート口（13
a）及び（13b）よりなるゲート口（13）を介してキャビ
ティ（11）に導通する。さらに、キャビティ（11）の一
部にリードフレーム（８）の樹脂案内部（15）の先端部
が挿入され、この樹脂案内部（15）がゲート口（13）を
介してゲート（12）の一部にわたって配設される状態と
なる。これにより、ゲート口（13）の近傍の空間が上下
に分離される状態となる。
次いで、金型（10）に形成されたゲート（12）からキ
ャビティ（11）内に向けて熱硬化性の樹脂（14）が溶融
状態で所定圧で注入される。この樹脂（14）は、ゲート
（12）の途中からリードフレーム（８）の外枠（２）及
び樹脂案内部（15）によって上下に分離されつつゲート
口（13）に向けて進行する。ゲート口（13）からキャビ
ティ（11）内に注入された樹脂（14）はさらに樹脂案内
部（15）によって上下に分離しつつ進行し、第３図に示
す矢印方向の流れのように、上金型（10a）のゲートハ
ーフ（12a）及びゲート口（13a）を通過した樹脂（14）
はキャビティ（11）内の半導体素子（１）の上部に導入
され、一方下金型（10b）のゲートハーフ（12b）及びゲ
ート口（13b）を通過した樹脂（14）はキャビティ（1
1）内の半導体素子（１）の下部へと導入される。この
ように樹脂案内部（15）はキャビティ（11）内への樹脂
（14）の流れを制御するよう働き、樹脂（14）は半導体
素子（１）の上部及び下部にほぼ均等に配分されて注入
される。
ャビティ（11）内に向けて熱硬化性の樹脂（14）が溶融
状態で所定圧で注入される。この樹脂（14）は、ゲート
（12）の途中からリードフレーム（８）の外枠（２）及
び樹脂案内部（15）によって上下に分離されつつゲート
口（13）に向けて進行する。ゲート口（13）からキャビ
ティ（11）内に注入された樹脂（14）はさらに樹脂案内
部（15）によって上下に分離しつつ進行し、第３図に示
す矢印方向の流れのように、上金型（10a）のゲートハ
ーフ（12a）及びゲート口（13a）を通過した樹脂（14）
はキャビティ（11）内の半導体素子（１）の上部に導入
され、一方下金型（10b）のゲートハーフ（12b）及びゲ
ート口（13b）を通過した樹脂（14）はキャビティ（1
1）内の半導体素子（１）の下部へと導入される。この
ように樹脂案内部（15）はキャビティ（11）内への樹脂
（14）の流れを制御するよう働き、樹脂（14）は半導体
素子（１）の上部及び下部にほぼ均等に配分されて注入
される。
そして、キャビティ（11）内が完全に樹脂（14）で充
満されると、キャビティ（11）内の熱硬化性樹脂（14）
は所定温度に加熱されて硬化される。その後、上金型
（10a）及び下金型（10b）がそれぞれ上昇及び下降し、
リードフレーム（８）が金型（10）内より搬出される。
さらに、次工程でタイバー（５）の切断、樹脂案内部
（15）の切断及びリード（４）の曲げ等の処理が施さ
れ、半導体装置が完成する。
満されると、キャビティ（11）内の熱硬化性樹脂（14）
は所定温度に加熱されて硬化される。その後、上金型
（10a）及び下金型（10b）がそれぞれ上昇及び下降し、
リードフレーム（８）が金型（10）内より搬出される。
さらに、次工程でタイバー（５）の切断、樹脂案内部
（15）の切断及びリード（４）の曲げ等の処理が施さ
れ、半導体装置が完成する。
このようにして形成された半導体装置は、樹脂（14）
が半導体素子（１）の上側と下側とに均等に注入される
ため、この樹脂封止時に半導体素子（１）の位置ずれや
リードフレーム（８）の変形が生ずることがない。その
ため、半導体素子（１）の上側と下側とで封止用樹脂
（14）の厚みに差を生じたり、ワイヤ（６）が断線した
りすることが抑制され、好適な封止が行われることにな
る。従って、信頼性の高い半導体装置が得られる効果が
ある。
が半導体素子（１）の上側と下側とに均等に注入される
ため、この樹脂封止時に半導体素子（１）の位置ずれや
リードフレーム（８）の変形が生ずることがない。その
ため、半導体素子（１）の上側と下側とで封止用樹脂
（14）の厚みに差を生じたり、ワイヤ（６）が断線した
りすることが抑制され、好適な封止が行われることにな
る。従って、信頼性の高い半導体装置が得られる効果が
ある。
尚、金型（10）のゲート（12）及びゲート口（13）を
上下に分離させるためにリードフレーム（８）の樹脂案
内部（15）はゲート（12）の平面寸法より大きな寸法に
形成されるが、その形状は第１図に示した矩形に限るも
のではない。
上下に分離させるためにリードフレーム（８）の樹脂案
内部（15）はゲート（12）の平面寸法より大きな寸法に
形成されるが、その形状は第１図に示した矩形に限るも
のではない。
さらに、第４図に示すように、下金型（10b）のゲー
トハーフ（12b）の上に位置するリードフレーム（８）
の外枠（２）の幅をダイパッド（３）側に広くして下金
型（10b）のキャビティハーフ（11b）の上にまで延出さ
せ、この外枠（２）の部分を樹脂案内部（15a）とする
こともできる。このようにすれば、金型（10）のキャビ
ティ（11）のより大きな部分が樹脂案内部（15a）によ
って上下に分離されることとなるので、樹脂封止時にお
ける樹脂（14）の流れの制御がさらに正確に行なわれ
る。
トハーフ（12b）の上に位置するリードフレーム（８）
の外枠（２）の幅をダイパッド（３）側に広くして下金
型（10b）のキャビティハーフ（11b）の上にまで延出さ
せ、この外枠（２）の部分を樹脂案内部（15a）とする
こともできる。このようにすれば、金型（10）のキャビ
ティ（11）のより大きな部分が樹脂案内部（15a）によ
って上下に分離されることとなるので、樹脂封止時にお
ける樹脂（14）の流れの制御がさらに正確に行なわれ
る。
第５図はこの発明の他の実施例による樹脂封止の状態
を示す断面図である。この半導体装置では、半導体素子
（１）の電極がバンプ電極で形成されており、その電極
が例えばポリイミド等よりなり可撓性を有する絶縁フィ
ルム（17）上に形成されるリード（４）のインナーリー
ド部（4a）に直接、電気的に接続されるようになされて
いる。フィルム（17）の中央部に半導体素子（１）を収
容するための矩形状の開口部（18）が設けられ、この開
口部（18）の外周部に複数のアウターリードホール（1
9）が設けられている。各リード（４）は開口部（18）
とアウターリードホール（19）との間のサポート部（2
0）により支持されている。また、サポート部（20）は
互いに隣接するアウターリードホール（19）の間に位置
するブリッジング部（21）によりこのフィルム（17）に
支持されている。
を示す断面図である。この半導体装置では、半導体素子
（１）の電極がバンプ電極で形成されており、その電極
が例えばポリイミド等よりなり可撓性を有する絶縁フィ
ルム（17）上に形成されるリード（４）のインナーリー
ド部（4a）に直接、電気的に接続されるようになされて
いる。フィルム（17）の中央部に半導体素子（１）を収
容するための矩形状の開口部（18）が設けられ、この開
口部（18）の外周部に複数のアウターリードホール（1
9）が設けられている。各リード（４）は開口部（18）
とアウターリードホール（19）との間のサポート部（2
0）により支持されている。また、サポート部（20）は
互いに隣接するアウターリードホール（19）の間に位置
するブリッジング部（21）によりこのフィルム（17）に
支持されている。
このようなフィルム（17）が載置される下金型（10
b）のゲートハーフ（12b）はフィルム（17）のブリッジ
ング部（21）のうちの一つの下に位置するように形成さ
れている。そして、このゲートハーフ（12b）の上に位
置するブリッジング部（21）はゲートハーフ（12b）を
覆うように他のブリッジング部（21）より幅広く形成さ
れ、この幅広いブリッジング部（21）とこれに接続され
るサポート部（20）とによりこの実施例の樹脂案内部
（15b）を構成している。
b）のゲートハーフ（12b）はフィルム（17）のブリッジ
ング部（21）のうちの一つの下に位置するように形成さ
れている。そして、このゲートハーフ（12b）の上に位
置するブリッジング部（21）はゲートハーフ（12b）を
覆うように他のブリッジング部（21）より幅広く形成さ
れ、この幅広いブリッジング部（21）とこれに接続され
るサポート部（20）とによりこの実施例の樹脂案内部
（15b）を構成している。
樹脂封止時には、第６図に示すように、半導体素子
（１）が装着されたフィルム（17）が金型（10）の上金
型（10a）と下金型（10b）との間に設置され、上金型
（10a）のゲートハーフ（12a）及び下金型（10b）のゲ
ートハーフ（12b）により形成されるゲート（12）から
キャビティ（11）内に樹脂（14）が注入される。
（１）が装着されたフィルム（17）が金型（10）の上金
型（10a）と下金型（10b）との間に設置され、上金型
（10a）のゲートハーフ（12a）及び下金型（10b）のゲ
ートハーフ（12b）により形成されるゲート（12）から
キャビティ（11）内に樹脂（14）が注入される。
この場合、樹脂（14）は樹脂案内部（15b）により金
型（10）のゲート（12）内を上下に分離されつつキャビ
ティ（11）内に導入される。従って、半導体素子（１）
の上側と下側とに均等に樹脂（14）が注入され、信頼性
の高い半導体装置が得られることになる。
型（10）のゲート（12）内を上下に分離されつつキャビ
ティ（11）内に導入される。従って、半導体素子（１）
の上側と下側とに均等に樹脂（14）が注入され、信頼性
の高い半導体装置が得られることになる。
以上のようにこの発明によれば、樹脂が金型のゲート
に注入されると、樹脂案内部で上下に分離され、キャビ
ティ内で半導体素子の上側と下側とに均等に注入される
ことになる。従って、半導体素子及びリードフレームや
フィルムが不均等な力を受けることがない。
に注入されると、樹脂案内部で上下に分離され、キャビ
ティ内で半導体素子の上側と下側とに均等に注入される
ことになる。従って、半導体素子及びリードフレームや
フィルムが不均等な力を受けることがない。
なお、上記の各実施例においては、上金型（10a）の
ゲート口（13a）及び下金型（10b）のゲート口（13b）
が互いに断面矩形状を呈して対向し、これらが樹脂案内
部（15）、（15a）あるいは（15b）により上下に分離さ
れるような構成の金型（10）を用いたが、これに限定さ
れるものではなく、キャビティ（11）の上部及び下部に
均等に樹脂（14）が導入されれば、金型（10）における
ゲート口（13）の断面、平面形状及び寸法等は適宜設定
することができる。
ゲート口（13a）及び下金型（10b）のゲート口（13b）
が互いに断面矩形状を呈して対向し、これらが樹脂案内
部（15）、（15a）あるいは（15b）により上下に分離さ
れるような構成の金型（10）を用いたが、これに限定さ
れるものではなく、キャビティ（11）の上部及び下部に
均等に樹脂（14）が導入されれば、金型（10）における
ゲート口（13）の断面、平面形状及び寸法等は適宜設定
することができる。
以上説明したようにこの発明に係る半導体装置は、電
極部を有する半導体素子と、この半導体素子の電極部に
電気的に接続されるリードと、金型内に注入された樹脂
からなると共に半導体素子及びリードの一部を封止する
パッケージ本体と、このパッケージ本体内に埋設される
と共に樹脂封止が行われる際に金型内の半導体素子の上
面側及び下面側にそれぞれ樹脂を案内導入させるための
樹脂案内部とを備えているので、金型内における樹脂封
止時に樹脂が半導体素子の上面側と下面側とに均等に注
入され、半導体装置としての信頼性の向上が図られてい
る。
極部を有する半導体素子と、この半導体素子の電極部に
電気的に接続されるリードと、金型内に注入された樹脂
からなると共に半導体素子及びリードの一部を封止する
パッケージ本体と、このパッケージ本体内に埋設される
と共に樹脂封止が行われる際に金型内の半導体素子の上
面側及び下面側にそれぞれ樹脂を案内導入させるための
樹脂案内部とを備えているので、金型内における樹脂封
止時に樹脂が半導体素子の上面側と下面側とに均等に注
入され、半導体装置としての信頼性の向上が図られてい
る。
また、この発明に係る半導体装置の製造方法は、樹脂
封止時に半導体素子の上面側及び下面側にそれぞれ樹脂
を案内導入させるための樹脂案内部が連接されると共に
リードを備えた基体の上に、電極部を有する前記半導体
素子を搭載し、基体のリードと半導体素子の電極部とを
電気的に接続し、基体上に搭載された半導体素子を、半
導体素子が金型のキャビティハーフに対応し且つ基体の
樹脂案内部が金型のゲートハーフに対応するように、一
対の金型の間に位置合わせし、基体の樹脂案内部が金型
のゲートハーフ間にはさまれてこれらゲートハーフによ
り形成されるゲートを上部及び下部に分離すると共に樹
脂案内部の先端部が金型のキャビティハーフにより形成
されるキャビティ内に突き出るように、金型を閉じて基
体を金型のパーティング面の間にはさみ、ゲートの上部
及び下部を通して金型内に樹脂を注入する方法であるの
で、樹脂封止時に金型内に注入された樹脂によって半導
体素子が悪影響を受けることが防止され、信頼性の高い
半導体装置を製造することが可能となる。
封止時に半導体素子の上面側及び下面側にそれぞれ樹脂
を案内導入させるための樹脂案内部が連接されると共に
リードを備えた基体の上に、電極部を有する前記半導体
素子を搭載し、基体のリードと半導体素子の電極部とを
電気的に接続し、基体上に搭載された半導体素子を、半
導体素子が金型のキャビティハーフに対応し且つ基体の
樹脂案内部が金型のゲートハーフに対応するように、一
対の金型の間に位置合わせし、基体の樹脂案内部が金型
のゲートハーフ間にはさまれてこれらゲートハーフによ
り形成されるゲートを上部及び下部に分離すると共に樹
脂案内部の先端部が金型のキャビティハーフにより形成
されるキャビティ内に突き出るように、金型を閉じて基
体を金型のパーティング面の間にはさみ、ゲートの上部
及び下部を通して金型内に樹脂を注入する方法であるの
で、樹脂封止時に金型内に注入された樹脂によって半導
体素子が悪影響を受けることが防止され、信頼性の高い
半導体装置を製造することが可能となる。
【図面の簡単な説明】 第１図はこの発明の第１の実施例に係る半導体装置の樹
脂封止の際の金型とリードフレームとの関係を示す平面
図、 第２図及び第３図はそれぞれ樹脂封止工程時における第
１図のＩ−Ｉ線断面図、 第４図はこの発明の第２の実施例に係る半導体装置の樹
脂封止の際の金型とリードフレームとの関係を示す平面
図、 第５図はこの発明の第３の実施例に係る半導体装置の樹
脂封止の際の金型とフィルムとの関係を示す平面図、 第６図は樹脂封止工程時における第５図のII−II線断面
図、 第７図は従来の半導体装置における樹脂封止時の金型と
リードフレームとの関係を示す平面図、 第８図及び第９図はそれぞれ樹脂封止工程時における第
７図のIII−III線断面図である。 図において、（１）は半導体素子、（２）は外枠、
（３）はダイパッド、（４）はリード、（６）はワイ
ヤ、（８）はリードフレーム、（10）は金型、（11）は
キャビティ、（12）はゲート、（14）は樹脂、（15）、
（15a）及び（15b）は樹脂案内部、（17）はフィルムで
ある。 なお、各図中同一符号は同一または相当部分を示す。
脂封止の際の金型とリードフレームとの関係を示す平面
図、 第２図及び第３図はそれぞれ樹脂封止工程時における第
１図のＩ−Ｉ線断面図、 第４図はこの発明の第２の実施例に係る半導体装置の樹
脂封止の際の金型とリードフレームとの関係を示す平面
図、 第５図はこの発明の第３の実施例に係る半導体装置の樹
脂封止の際の金型とフィルムとの関係を示す平面図、 第６図は樹脂封止工程時における第５図のII−II線断面
図、 第７図は従来の半導体装置における樹脂封止時の金型と
リードフレームとの関係を示す平面図、 第８図及び第９図はそれぞれ樹脂封止工程時における第
７図のIII−III線断面図である。 図において、（１）は半導体素子、（２）は外枠、
（３）はダイパッド、（４）はリード、（６）はワイ
ヤ、（８）はリードフレーム、（10）は金型、（11）は
キャビティ、（12）はゲート、（14）は樹脂、（15）、
（15a）及び（15b）は樹脂案内部、（17）はフィルムで
ある。 なお、各図中同一符号は同一または相当部分を示す。
Claims (2)
- 【請求項１】電極部を有する半導体素子と、 前記半導体素子の電極部に電気的に接続されるリード
と、 金型内に注入された樹脂からなると共に前記半導体素子
及び前記リードの一部を封止するパッケージ本体と、 前記パッケージ本体内に埋設されると共に樹脂封止が行
われる際に前記金型のゲートを上下に分離して前記金型
内の前記半導体素子の上面側及び下面側にそれぞれ前記
樹脂を案内導入させるための樹脂案内部と を備えたことを特徴とする半導体装置。 - 【請求項２】互いに対向するパーティング面にそれぞれ
キャビティハーフとこのキャビティハーフに接続された
ゲートハーフとが形成された一対の金型を用いて半導体
装置を製造する方法であって、 樹脂封止時に半導体素子の上面側及び下面側にそれぞれ
樹脂を案内導入させるための樹脂案内部が連接されると
共にリードを備えた基体の上に、電極部を有する前記半
導体素子を搭載し、 前記基体のリードと前記半導体素子の電極部とを電気的
に接続し、 前記基体上に搭載された前記半導体素子を、前記半導体
素子が前記金型のキャビティハーフに対応し且つ前記基
体の樹脂案内部が前記金型のゲートハーフに対応するよ
うに、前記一対の金型の間に位置合わせし、 前記基体の前記樹脂案内部が前記金型のゲートハーフ間
にはさまれてこれらゲートハーフにより形成されるゲー
トを上部及び下部に分離すると共に前記樹脂案内部の先
端部が前記金型のキャビティハーフにより形成されるキ
ャビティ内に突き出るように、前記金型を閉じて前記基
体を前記金型のパーティング面の間にはさみ、 前記ゲートの上部及び下部を通して前記金型内に樹脂を
注入する ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1048594A JP2505569B2 (ja) | 1988-10-20 | 1989-03-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26547388 | 1988-10-20 | ||
| JP63-265473 | 1988-10-20 | ||
| JP1048594A JP2505569B2 (ja) | 1988-10-20 | 1989-03-02 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02191365A JPH02191365A (ja) | 1990-07-27 |
| JP2505569B2 true JP2505569B2 (ja) | 1996-06-12 |
Family
ID=26388894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1048594A Expired - Fee Related JP2505569B2 (ja) | 1988-10-20 | 1989-03-02 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2505569B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547978A (ja) * | 1991-07-25 | 1993-02-26 | Sony Corp | 半導体装置 |
| US5296743A (en) * | 1993-05-07 | 1994-03-22 | National Semiconductor Corporation | Plastic encapsulated integrated circuit package and method of manufacturing the same |
| US5982625A (en) * | 1998-03-19 | 1999-11-09 | Advanced Semiconductor Engineering, Inc. | Semiconductor packaging device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643854A (en) * | 1979-09-18 | 1981-04-22 | Nec Corp | Control system of received carrier detecting circuit |
-
1989
- 1989-03-02 JP JP1048594A patent/JP2505569B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02191365A (ja) | 1990-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5096853A (en) | Method for manufacturing a resin encapsulated semiconductor device | |
| KR200309906Y1 (ko) | 반도체 패키지 제조용 리드프레임 | |
| JP3361689B2 (ja) | 封入成形電子部品およびその製造方法 | |
| JPH01155635A (ja) | キヤリアテープ | |
| US5049055A (en) | Mold assembly | |
| JPH11274196A (ja) | 半導体装置の製造方法およびモールドシステム並びに半導体装置 | |
| KR100222349B1 (ko) | 반도체 칩 패키징 | |
| JP2505569B2 (ja) | 半導体装置およびその製造方法 | |
| JP3411448B2 (ja) | 半導体素子の樹脂封止金型及び半導体装置の製造方法 | |
| JPH06232195A (ja) | 半導体装置の製造方法およびリードフレーム | |
| JP3124248B2 (ja) | 半導体チップパッケージの成形装置 | |
| US5525547A (en) | Method of fabricating a molded semiconductor device having blocking banks between leads | |
| JP2973901B2 (ja) | 半導体樹脂封止用金型 | |
| JPS6063122A (ja) | 半導体素子の樹脂封入成形方法及びその金型装置 | |
| WO1986002200A1 (en) | Lead frame having improved arrangement of supporting leads and semiconductor device employing the same | |
| JP2555931B2 (ja) | 半導体装置の製造方法 | |
| JP2609894B2 (ja) | 被封止部品のトランスファ樹脂封止成形方法とこれに用いられる樹脂封止成形用金型装置及びフィルムキャリア | |
| JP3182302B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0691118B2 (ja) | 半導体装置およびその製造方法 | |
| JP2855787B2 (ja) | 樹脂封止型半導体装置製造用金型並びにそれを用いた樹脂封止型半導体装置の製造方法 | |
| KR100531423B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이에 적용되는 몰드다이, 그리고 이를 이용한 패키지 제조장치. | |
| JPH0621145A (ja) | 半導体装置 | |
| JP2522304B2 (ja) | 半導体素子収納パッケ−ジの製造方法 | |
| JPH05326587A (ja) | 樹脂封止型半導体装置の樹脂封止方法及びその装置 | |
| JP2895988B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |