JPS62122136A - レジンモールド半導体の製造方法および装置 - Google Patents

レジンモールド半導体の製造方法および装置

Info

Publication number
JPS62122136A
JPS62122136A JP60248715A JP24871585A JPS62122136A JP S62122136 A JPS62122136 A JP S62122136A JP 60248715 A JP60248715 A JP 60248715A JP 24871585 A JP24871585 A JP 24871585A JP S62122136 A JPS62122136 A JP S62122136A
Authority
JP
Japan
Prior art keywords
resin
mold
cavity
runner
cavities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60248715A
Other languages
English (en)
Other versions
JPH0560656B2 (ja
Inventor
Junichi Saeki
準一 佐伯
Aizo Kaneda
金田　愛三
Masakazu Ozawa
小沢　正和
Takashi Nakagawa
隆 中川
Kunihiko Nishi
邦彦 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60248715A priority Critical patent/JPS62122136A/ja
Priority to US07/924,773 priority patent/US4900501A/en
Priority to KR1019860009162A priority patent/KR940000740B1/ko
Publication of JPS62122136A publication Critical patent/JPS62122136A/ja
Publication of JPH0560656B2 publication Critical patent/JPH0560656B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/27—Sprue channels ; Runner channels or runner nozzles
    • B29C45/2701—Details not specific to hot or cold runner channels
    • B29C45/2708—Gates
    • B29C2045/2712—Serial gates for moulding articles in successively filled serial mould cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の利用分野］ 本発明は、レジンモールド半導体製造装置に係り、特に
レジン使用効率を向上するのに好適なモールド金型を備
えたレジンモールド半導体製造装置に関するものである
。
［発明の背景］ 半導体のモールド工程における合理化をはかる手段とし
て、近年、マルチスポット成形方式が広まっている。こ
れは、１つのモールド金型内に複数個のポット、プラン
ジャを設け、各ポットから短いランナを通してモールド
樹脂を各キャビティ内に移送するもので、従来の１ポッ
ト方式にくらべ、モールド樹脂使用効率の向上、モール
ド成形サイクルの短縮をはかりやすいという特徴を持っ
ている。一方、高信頼性が要求されるメモリパッケージ
などの半導体では、モールド樹脂として高純度フィシを
多量に配合した値段の極めて高いレジンを採用せざるを
えず、さらにレジン使用効率を大幅に向上させる開発が
必要となっている。
マルチポットモールドの従来の装置は、例えば特公昭５
７−３５５７６号公報記載のように、１つのモールド金
型内に、複数個のポットと、各ポットに互いに独立した
ランナとを設けて、モールド樹脂を押圧供給するように
なっていた。しかし。
キャビティは各ランナに分岐して並列に配置されている
ものであり、金型流路レイアウトの制約上から、モール
ド樹脂に係るレジンの使用効率、すなわちキャビティ部
レジン量とポット、ランナ部を含むトータルレジン量の
比を向上するには限界があった。
もう１つの従来の方法は、実開昭５６−１５４０７４号
公報記載のように、モールド金型におけるランナに平行
して片側にリードフレームを複数枚おくようにした、す
なわち、ランナの直角方向にも複数個のキャビティを配
置するようになっていた。
しかし、モールド金型内のポットは１つであり、ここか
ら長いランナを通して、ランナと並行、かつ直角方向に
配置された多数のキャビティ内にレジンを充填するため
、ランナ内のレジン流量が非常に大きくなり、流動抵抗
による圧力損失が増大するという問題があった。
したがって、レジン使用効率向上のために、ランナ断面
を細くするとさらに流動抵抗は大きくなり、設定時間内
にレジンの移送を完了できず、ボイドなどの内部欠陥が
発生しやすくなる。このため、ランナ断面はかなり広い
形状を取らざるを得す、レジン使用効率の向上には限界
があった。
［発明の目的］ 本発明は、前述の従来技術の実状に鑑みてなされたもの
で、レジンの流動抵抗の増加に起因する成形不良の発生
を防止し、レジンの使用効率を飛躍的に向上しうるレジ
ンモールド半導体製造装置の提供を、その目的としてい
る。
［発明の概要］ 本発明に係るレジンモールド半導体製造装置の構成は、
モールド金型内に、モールド樹脂を押圧供給するための
複数個のポットを備え、これら各ポットに、互いに独立
したランナを設け、これら各ランナの先に、直列に複数
個のキャビティを設け、これらの各キャビティ内にモー
ルドすべき電気部品を配置して、前記複数個の各ポット
から前記複数個の各キャビティにモールド樹脂を押圧供
給するようにしたものである。
なお、本発明を開発した考え方を付記すると。
次のとおりである。
本発明は、モールド金型内に、複数個のポットと、各ポ
ットに、互いに独立したランナとを設け、これら各ラン
ナの先に複数個のキャビティを直列的に配置して成形す
るものである。モールド金型内に、複数個のポットと、
各ポットに、互いに独立したランナとを設けた場合、１
ポット方式に比ベランナ長さは非常に短くなり、ランナ
内のレジン流量も少なくてすむので、レジンの流動中の
圧力損失が小さくなる。
各ランナの先に１個づつのキャビティをつけた状態では
、同じキャベテイ取り数の１ポット方式に比べ、圧力損
失が１／１０程度にしかならないことを確認済みである
。
したがって、モールド金型内に複数個のポットを備え各
ポットに、互いに独立したランナを設けた場合、各ラン
ナの先に複数個のキャビティを配置して成形しても、圧
力損失は１ポット方式よりもまだ小さくでき、圧力損失
の増大にもとづく成形欠陥の発生のない状態で、レジン
使用効率の大幅な向上が達成できる。
［発明の実施例コ 以下、本発明の各実施例を第１図ないし第５図を参照し
て説明する。
まず、第１図は、本発明の一実施例に係るモールド金型
の下型の平面図、第２図は、第１図のモールド金型の上
下型を閉じた状態でのＡ−Ａ断面図で、（ａ）はレジン
供給前、（ｂ）はレジン供給中、（ｃ）はレジン充填後
を示す。
第１図において、１は、モールド金型の下型、２は、モ
ールド樹脂に係るレジンを押圧供給するための複数個の
ボット（第１図の範囲では３個）３は、これら各ボット
２に、互いに独立に設けたランナである。
ランナ３の先端には第１ゲート４が設けられており、こ
の第１ゲート４に接続して第１キヤビテイ５が配置され
ている。第１キヤビテイ５の後、すなわちレジン供給時
の下流側には、第２ゲート６が設けられており、この第
２ゲート６に接続して第２キヤビテイ７が配置されてい
る。さらに、第２キヤビテイ７の下流側には、第３ゲー
ト８を介して第３キヤビテイ９が接続している。すなわ
ち、直列に３個のキャビティが配置されている。
第２図（ａ）は、リードフレーム１０を上型１１と下型
１との間に挿設した状態における第１図のＡ−Ａ断面を
示している。
なお、第２図（ａ）〜（ｃ）各図中、第１図と同一符号
のものは同等部分を示している。
リードフレーム１０には、第１キヤビテイ５゜第２キヤ
ビテイ７、第３キヤビテイ９の各キャビティ内に相当す
る位置で、チップ１２が搭載され、金線１３によりチッ
プ１２とリードフレーム１０間が接続されて、モールド
すべき電気部品を構成している。
第２図（ｂ）は、ボット２内に投入したレジン１４をプ
ランジャ１５で押圧した金型流路内に移送している状態
を示したものである。
レジン１４は、ランナ３．第１ゲート４．第１キャビテ
ィ５．第２ゲート６を通過し、第２キヤビテイ７に供給
されている。
第２図（ｃ）は、第３図キャビティ９までレジン１４が
充填を完了し、プランジャ１５が押圧作用を停止した状
態を示している。
この状態で所定時間経過すると、レジン１４は硬化し、
プランジャ１５が上昇するとともに上型１１、下型１が
開き、成形品１６がモールド金型から取り出される。そ
の後、ランナ３．第１ゲート４．第２ゲート６、第３ゲ
ート８など製品にとって余剰部が除去されるとともに、
リードフレーム１０の切断、折り曲げ工程などを経て、
レジンモールド半導体製品が完成する。
次に、本発明の他の実施例を第３図ないし第５図を参照
して説明する。
第３図は、本発明の他の実施例に係るモールド金型の下
型の平面図、第４図は、第３図のモールド金型に用いる
リードフレームの平面図、第５図は、それらを用いてレ
ジンを充填したのちの下型の平面図である。図中、第１
図と同一符号のものは同等部分を示す。
本実施例は、第３図に示すように、１つのモールド金型
内に複数個のボット２をそなえ、これら各ボット２に、
互いに独立したランナ３が設けられている。
ランナ３の先端には第１ゲート４が設けられ、この第１
ゲート４に接続して第１キヤビテイ５が配置されている
。
そして、第３図の例では、先の第１図の例ような第２ゲ
ート、第３ゲートの加工はされておらず。
独立して第２キヤビテイ７、第３キヤビテイ９が配置さ
れている。
一方、第４図に示すように、第３図のモールド金型に用
いるリードフレーム１０には、第２．第３ゲートに相当
する位置に、下流側の第２キヤビテイ７、第３キヤビテ
イ９にレジンを供給するためのスリット１７が形設され
ている。
第５図は、第４図に示したリードフレーム１０を第３図
に示した下型１と図示しない上型との間に挿設して、レ
ジンの押圧供給を終わった状態の下型１の平面図セある
。
レジン１４は、ボット２からランナ３．第１ゲート４を
通って第１キヤビテイ５を充填し、スリット１７を通っ
て第２キヤビテイ７、さらにスリット１７を通って第３
キヤビテイ９内に供給され。
以上光の実施例と同様にして成形品１６が得られ、所定
の工程を経てレジンモールド半導体製品が完成する。
本実施例によれば、レジンの流動抵抗の増加に起因する
成形不良発成の問題を起こさずに、レジンの使用効率を
飛羅的に向上でき、レジンモールド半導体製品の必要品
質を確保した上での成形の合理化効果がきわめて大きい
。
なお、前述の各実施例では、１本のランナで３個のキャ
ビティを直列に配置し、３個の成形品を取り出す例を説
明したが、本発明はこれに限定されるものではなく、成
形品の取り数については、成形品の大きさ、レジンの流
れやすさなどから適切に設定すればよいことは言うまで
もない。
［発明の効果］ 以上述べたように、本発明によれば、レジンの流動抵抗
の増加に起因する成形不良の発生を防止し、レジンの使
用効率を飛躇的に向上しうるレジンモールド半導体製造
装置を提供することができる。
【図面の簡単な説明】
第１図は、本発明の一実施例に係るモールド金型の下型
の平面図、第２図は、第１図のモールド金型の上下型を
閉じた状態でのＡ−Ａ断面図で、（ａ）はレジン供給前
、（ｂ）はレジン供給中、（ｃ）はレジン充填後を示す
図、第３図は１本発明の他の実施例に係るモールド金型
の下型の平面図、第４図は、第３図のモールド金型に用
いるリードフレームの正面図、第５図は、それらを用い
てレジンを充填したのちの下型の平面図である。 １・・・下型、２・・・ポット、３・・・ランナ、４・
・・第１ゲート、５・・・第１キヤビテイ、６・・・第
２ゲート、７・・・第２キヤビテイ、８・・・第３ゲー
ト、９・・・第３キヤビテイ、１０・・・リードフレー
ム、１１・・・上型。 １２・・・チップ、１３・・・金線、１４・・・レジン
、１５（ほか１名）− 第　１　ロ 第ｚ口 案３図 第４図

Claims (1)

  1. 【特許請求の範囲】 １、モールド金型内に、モールド樹脂を押圧供給するた
    めの複数個のポットを備え、これら各ポットに、互いに
    独立したランナを設け、これら各ランナの先に、直列に
    複数個のキャビティをもうけ、これらの各キャビティ内
    にモールドすべき電気部品を配置して、前記複数個の各
    ポットから前記複数個の各キャビティにモールド樹脂を
    押圧供給するように構成したことを特徴とするレジンモ
    ールド半導体製造装置。 ２、特許請求の範囲第１項記載のものにおいて、各ラン
    ナの先に直列に設けた複数個のキャビティは、各ランナ
    にゲートを設けて第１のキャビティを設け、この第１の
    キャビティの下流側にさらにゲートを介して複数個のキ
    ャビティを順次配置したものであるレジンモールド半導
    体製造装置。 ３、特許請求の範囲第１項記載のものにおいて、各ラン
    ナの先に直列に設けた複数個のキャビティは、モールド
    金型の上型、下型間に挿設されたリードフレームに、下
    流側のキャビテイへモールド樹脂を供給するためのスリ
    ットを形設したものであるレジンモールド半導体製造装
    置。
JP60248715A 1985-11-08 1985-11-08 レジンモールド半導体の製造方法および装置 Granted JPS62122136A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60248715A JPS62122136A (ja) 1985-11-08 1985-11-08 レジンモールド半導体の製造方法および装置
US07/924,773 US4900501A (en) 1985-11-08 1986-10-30 Method and apparatus for encapsulating semi-conductors
KR1019860009162A KR940000740B1 (ko) 1985-11-08 1986-10-31 레진몰드 반도체의 제조방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60248715A JPS62122136A (ja) 1985-11-08 1985-11-08 レジンモールド半導体の製造方法および装置

Publications (2)

Publication Number Publication Date
JPS62122136A true JPS62122136A (ja) 1987-06-03
JPH0560656B2 JPH0560656B2 (ja) 1993-09-02

Family

ID=17182261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60248715A Granted JPS62122136A (ja) 1985-11-08 1985-11-08 レジンモールド半導体の製造方法および装置

Country Status (3)

Country Link
US (1) US4900501A (ja)
JP (1) JPS62122136A (ja)
KR (1) KR940000740B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946633A (en) * 1987-04-27 1990-08-07 Hitachi, Ltd. Method of producing semiconductor devices
JPH02203544A (ja) * 1989-02-01 1990-08-13 Hitachi Ltd 成形装置
US4983110A (en) * 1988-03-14 1991-01-08 Hitachi, Ltd. Resin encapsulating apparatus for semiconductor devices
JPH03110848U (ja) * 1990-02-28 1991-11-13
KR100400496B1 (ko) * 2001-12-13 2003-10-08 서화일 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5044912A (en) * 1989-12-11 1991-09-03 Motorola, Inc. Mold assembly having positioning means
JPH03205117A (ja) * 1990-01-05 1991-09-06 Toshiba Corp マルチプランジャー成形金型
JP2548625B2 (ja) * 1990-08-27 1996-10-30 シャープ株式会社 半導体装置の製造方法
IT1246743B (it) * 1990-12-28 1994-11-26 Sgs Thomson Microelectronics Stampo per la fabbricazione di contenitori in plastica, per circuiti integrati,con dissipatore termico incorporato.
US5326243A (en) * 1992-06-25 1994-07-05 Fierkens Richard H J Compression-cavity mold for plastic encapsulation of thin-package integrated circuit device
US5254501A (en) * 1992-09-11 1993-10-19 Cypress Semiconductor Corporation Same-side gated process for encapsulating semiconductor devices
US5460502A (en) * 1993-09-15 1995-10-24 Majercak; Michael L. Plunger apparatus used in a resin molding device for encapsulating electronic components
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
USH1654H (en) * 1995-01-10 1997-06-03 Rounds; Nicholas A. Transfer molding process for encapsulating semiconductor devices
US6531083B1 (en) * 1995-05-02 2003-03-11 Texas Instruments Incorporated Sproutless pre-packaged molding for component encapsulation
US5766987A (en) * 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US5888443A (en) * 1996-05-02 1999-03-30 Texas Instruments Incorporated Method for manufacturing prepackaged molding compound for component encapsulation
US6173490B1 (en) * 1997-08-20 2001-01-16 National Semiconductor Corporation Method for forming a panel of packaged integrated circuits
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6338813B1 (en) 1999-10-15 2002-01-15 Advanced Semiconductor Engineering, Inc. Molding method for BGA semiconductor chip package
KR100423131B1 (ko) * 1999-11-01 2004-03-18 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 부재
US6257857B1 (en) 2000-01-31 2001-07-10 Advanced Semiconductor Engineering, Inc. Molding apparatus for flexible substrate based package
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
US7602054B2 (en) * 2005-10-05 2009-10-13 Semiconductor Components Industries, L.L.C. Method of forming a molded array package device having an exposed tab and structure
GB2481974A (en) * 2010-07-12 2012-01-18 Biocomposites Ltd Bone cement pellet mould
CN103050863A (zh) * 2012-12-29 2013-04-17 番禺得意精密电子工业有限公司 电连接结构制造方法
CN107225369A (zh) * 2017-06-19 2017-10-03 乐清市臣功汽车配件有限公司 一种开关用嵌件的成型工艺

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3716764A (en) * 1963-12-16 1973-02-13 Texas Instruments Inc Process for encapsulating electronic components in plastic
US3440027A (en) * 1966-06-22 1969-04-22 Frances Hugle Automated packaging of semiconductors
US3484533A (en) * 1966-09-29 1969-12-16 Texas Instruments Inc Method for fabricating semiconductor package and resulting article of manufacture
JPS4637098Y1 (ja) * 1969-12-06 1971-12-21
US3672046A (en) * 1970-01-14 1972-06-27 Technitrol Inc The method of making an electrical component
US3628483A (en) * 1970-03-20 1971-12-21 Amp Inc Method of making power frame for integrated circuit
US3698074A (en) * 1970-06-29 1972-10-17 Motorola Inc Contact bonding and packaging of integrated circuits
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
US4368168A (en) * 1978-07-17 1983-01-11 Dusan Slepcevic Method for encapsulating electrical components
JPS5612741A (en) * 1979-07-10 1981-02-07 Nec Corp Plastic-sealed integrated circuit device
DE2941770C2 (de) * 1979-10-16 1982-11-04 C.A. Weidmüller KG, 4930 Detmold Verfahren und Vorrichtung zur Herstellung von Kontakten mit Crimpanschluß
EP0070320A4 (en) * 1981-01-26 1985-03-06 Dai Ichi Seiko Co Ltd MOLDING AND SEALING APPARATUS.
JPH0237856B2 (ja) * 1982-05-20 1990-08-28 Nippon Denki Hoomu Erekutoronikusu Kk Jushimoorudohoho
US4513942A (en) * 1983-05-25 1985-04-30 Bourns, Inc. Plate molding apparatus with interlocking cavity plates
DE3336173C2 (de) * 1983-10-05 1985-08-29 Maschinenfabrik Lauffer GmbH & Co KG, 7240 Horb Presse mit mehreren Spritzkolben zur gleichzeitigen Herstellung mehrerer Kunststoffpreßteile

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946633A (en) * 1987-04-27 1990-08-07 Hitachi, Ltd. Method of producing semiconductor devices
US4983110A (en) * 1988-03-14 1991-01-08 Hitachi, Ltd. Resin encapsulating apparatus for semiconductor devices
JPH02203544A (ja) * 1989-02-01 1990-08-13 Hitachi Ltd 成形装置
JPH03110848U (ja) * 1990-02-28 1991-11-13
KR100400496B1 (ko) * 2001-12-13 2003-10-08 서화일 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드

Also Published As

Publication number Publication date
US4900501A (en) 1990-02-13
KR870005456A (ko) 1987-06-09
JPH0560656B2 (ja) 1993-09-02
KR940000740B1 (ko) 1994-01-28

Similar Documents

Publication Publication Date Title
JPS62122136A (ja) レジンモールド半導体の製造方法および装置
US5293065A (en) Lead frame having an outlet with a larger cross sectional area than the inlet
JPH0575565B2 (ja)
JPH029142A (ja) 半導体装置の製造方法
JP3727446B2 (ja) 半導体装置の樹脂封止成形金型
JPH1022309A (ja) 半導体素子の樹脂封止金型
JP2644551B2 (ja) 半導体装置製造方法及びその実施装置
JP2834257B2 (ja) 半導体装置の製造方法およびモールド装置
JPS6063122A (ja) 半導体素子の樹脂封入成形方法及びその金型装置
JP2978855B2 (ja) リードフレーム及びこのリードフレームを用いる半導体装置及びこの半導体装置の製造装置
JPS6258656B2 (ja)
JP2776466B2 (ja) 半導体装置の製造方法
JP2587539B2 (ja) 半導体装置の樹脂封止用金型
JPH04196330A (ja) 半導体樹脂封止装置
JPS635226Y2 (ja)
JPH0752188A (ja) モールド金型と半導体装置の製造方法
JP3602422B2 (ja) 樹脂封止装置
JPS6311723Y2 (ja)
JPH09181105A (ja) 半導体樹脂封止用金型
JPH04290237A (ja) プラスチックｉｃパッケージの成形方法
JP2000156385A (ja) 電子部品の樹脂封止成形方法
JPH02246349A (ja) 半導体装置の製造方法
JPH05211185A (ja) 半導体装置の製造方法
JPS63293021A (ja) 半導体の樹脂封止用金型
JPH05315386A (ja) 半導体装置の製造方法およびモールド金型

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term