JPH04290237A - プラスチックicパッケージの成形方法 - Google Patents

プラスチックicパッケージの成形方法

Info

Publication number
JPH04290237A
JPH04290237A JP33781791A JP33781791A JPH04290237A JP H04290237 A JPH04290237 A JP H04290237A JP 33781791 A JP33781791 A JP 33781791A JP 33781791 A JP33781791 A JP 33781791A JP H04290237 A JPH04290237 A JP H04290237A
Authority
JP
Japan
Prior art keywords
mold
runner
plastic
molding
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33781791A
Other languages
English (en)
Inventor
Mark R Schneider
マーク アール シュナイダー
Gerald K Fehr
ジェラルド ケイ フェアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH04290237A publication Critical patent/JPH04290237A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置のパッケ
ージングに関し、特にDIP(デュアルインラインパッ
ケージ;dual in−line package)
、PQFP(プラスチッククォードフラットパック;p
lastic quad flat pack)および
PLCC(プラスチックリーデットチップキャリヤ;p
lastic leaded chip carrie
r )などのタイプの半導体装置パッケージに関するも
のである。
【0002】
【従来の技術】現在のプラスチックパッケージング技術
は、半導体ダイの周囲にプラスチック“ボディ”を成形
することを含む。成形に先立ち、半導体ダイは、複数の
リードを有するリードフレームに取付けられる。この複
数のリードは、最終的には、半導体装置をプリント回路
板上の導電部の如き外部回路に接続するために、パッケ
ージから突出する。従来から、DIP、PQFP、およ
びPLCCを含む種々のタイプのプラスチックパッケー
ジが知られている。
【0003】図1および図2に、従来の典型的なプラス
チックパッケージされた半導体装置100を示す。半導
体ダイ(半導体チップ)102は、例えば多数のボンド
ワイヤ104によって、対応する数のリード106の内
側端部に接続される。半導体ダイをリードの内側端部に
接続する技術としては、そのほかの技術も知られている
。プラスチックボディ108は、種々の成形技術のうち
のいずれかによって、半導体ダイ102およびリード1
06の内側端部を囲むように成形される。リード106
における、ボディ108の外部へ露出する外側部分は、
(鎖線Cで示す位置で)下方へ折曲げられ、さらに(鎖
線Dで示す位置において)外方へ折曲げられて、一般に
“ガルウィング”(かもめの翼)と称される形状になさ
れる。各リード106は、その幅(w)が千分の6イン
チ(約0.2mm)のオーダーとされ、その隣り合うリ
ード106間の間隔(s)は、典型的には、千分の15
インチ(約0.5mm)のオーダーとされている。
【0004】図2には、多数のリード106を有するリ
ードフォーム(リードフレーム)120を示す。このリ
ードフレーム120は、千分の数インチ(すなわち0.
004〜0.006インチ)のオーダーの厚みを有する
導電箔から作られる。リード106の材料としては、典
型的には銅もしくは“42合金”が用いられる。図示さ
れるように、リード106の外側端部は、リードフレー
ム120の外側角環状部分122に続いている。最終的
には、この外側角環状部分122から、完成した(パッ
ケージングされた)装置が鎖線Aに示す位置で切取られ
る。図2における特別の注釈として、鎖線Bで示す位置
(ボディ108の外縁に最近接するかまたはその外縁位
置)において、隣り合うリード106間が“ダムバー”
124によってブリッジされていることがある。このダ
ムバー124は、リード106を形成する導電材料によ
って作られており、したがってその厚みもリード106
と同じである。ダムバー124は、各リードの内側端部
の整列状態を維持するに役立つが、このほか典型的には
箔によって作られるダイ取付けパッド(図示せず)が適
用されてこれも同じ役割を果たす。より重要なことは、
ダムバー124は、以下に議論するように、成形プロセ
スでは微妙な問題がある。(リード106は金型の上下
の型(貝殻状の半型)の間に挟まれて、その間に空隙を
作ることになるが、ダムバー124は上下の型の間から
リード106の間の部分において樹脂がボディ108の
外側へ飛び出ること(フラッシングすること)を防止す
る。半導体ダイがプラスチックボディにパッケージされ
た後には、ダムバー124は切取られ、リード106の
外側部分の間に残る樹脂の飛び出した部分は、“デジャ
ンキング”工程で除去される。)
【0005】図3には、ロング、シュナイダーおよびパ
ティルの発明に係る1989年12月19日付出願の米
国特許出願No.454,752の「半導体装置アセン
ブリ用のヒートシンク」に開示されている、テープに搭
載した半導体装置アセンブリ10を示す。この半導体装
置アセンブリ10は、上部分割プラスチックフィルム層
14(これは14A,14B,14C,14Dの各セグ
メントからなる)と、下部プラスチックフィルム層16
と、これら2つのプラスチックフィルム層14,16の
間に挟まれた金属製の複数のリード18と、2つのプラ
スチックフィルム層14,16の間に支持された金属製
(好ましくは銅製)のダイ取付けパッド20と、ダイ取
付けパッド20に搭載された半導体装置(半導体ダイ;
半導体チップ)22と、半導体ダイ22をリード18に
接続するボンドリード(ボンドワイヤ)24とを含んで
いる。テープキャリヤ方式(テープ自動ボンディング方
式;TAB方式)では、ボンドワイヤ24を用いる代り
に、半導体ダイ22からリード18への導電路を形成す
るために導電バンプを用いても良い。
【0006】上部プラスチックフィルム層14は連続面
を形成しておらず、内側環状部分14Aと、その内側環
状部分の外側に配置された1またはそれ以上の中間環状
部分14B,14Cと、中間環状部分の外側に配置され
た外側環状部分14Dとからなるように区分されている
。その上部プラスチックフィルム層14は、カプトン(
KAPTON)のようなプラスチックのテープで作られ
、リード18に対する薄い絶縁支持構造を形成している
。内側環状部分14Aの内縁部は、ダイ取付けパッド2
0の外縁部を支持し、またその内側環状部分14Aの外
縁部はリード18の最も内側の端部を支持しており、し
たがってこの内側環状部分14Aは、要はダイ取付けパ
ッド20とリード18との間にブリッジを形成している
。基材に対する硬化剤の配合割合が10:1である、ダ
ウコーニングQ1−4939のようなシリコンゲル28
の層状体が、ボンドワイヤ24を包んでいる。プラスチ
ック成形用組成物(後述する)によって作られたボディ
30は、半導体ダイ22を囲むように成形されており、
リード18の外側部分がボディ30の外側に残されてい
る。シリコンゲル28は、半導体ダイ22に成形用組成
物が接することを妨げるとともに、ボディ成形時におけ
るボンドワイヤ24に対する応力緩和および水分遮蔽の
役割を果たす。シリコンゲル28とボンドワイヤ24と
の間の表面張力によって、半導体装置アセンブリの組立
時にシリコンゲルがボンドワイヤの周囲に保持される。 下部プラスチックフィルム層16は、ダイ取付けパッド
20の下面を覆うとともに、中間環状部分14Cによっ
て画定される領域の全体にわたって、リード18および
ダイ取付けパッド20の位置する側に対し反対側の位置
で展開されている。この下部プラスチックフイルム層1
6は、カプトン(KAPTON)のようなプラスッチク
テープ材によって作られている。
【0007】半導体装置アセンブリの製造時においてそ
の半導体装置アセンブリの取扱いのため、“代用”リー
ドフレーム(エッジリング)12が設けられており、こ
の代用リードフレーム12は、電気メッキを容易にする
ため各リード18の外側端部を短絡している。半導体ダ
イを囲むようにボディ30を成形した後、半導体装置ア
センブリは代用リードフレーム12および外側環状部分
14Dから切離される。これらの代用リードフレーム1
2および外側環状部分14Dは、半導体装置アセンブリ
10の最終製品のいかなる部分をも構成しない。
【0008】図4、図5、および図6には、従来技術に
よるトランスファー成形装置の要部を示す。トランスフ
ァー成形は、高温の液体成形用組成物がリザーバーもし
くはポットから金型のキャビティ(後述する)に加圧注
入されるような加圧成形の自動化された一つの方式であ
る。
【0009】成形用組成物は、典型的には、改良された
Bステージ組成物のような樹脂である。一般的な用途に
は、例えば木粉充填フェノール樹脂が優れた成形性と低
コストであることから、汎用されている。粉体や粒も、
自動予備成形によって容易にペレット状に成形し得る。 フェノール樹脂の主な欠点は、着色性に劣ることである
。着色性が主要な設計ファクターとなる場合には、メラ
ミン樹脂、ポリエステル樹脂、あるいはユリア樹脂が選
ばれることが多く、これらの樹脂はその色および濃淡の
選択の幅が広い。電子的なパッケージングの場合には、
エポキシ樹脂が好適である。
【0010】金型200は、2つの半割型、すなわち上
型202と下型204を有しており、これらの上型20
2および下型204にはそれぞれ凹部206および20
8(上側凹部206、下側凹部208)が形成されてい
る。これらの凹部206,208は、金型が閉じられた
状態で互いに対向して、最終的に成形されるボディ(す
なわち図1の符号108)の寸法、形状および表面を画
定するためのキャビティ210を形成する。図6に示す
ように、上型202および下型204は、リードフレー
ム(すなわち図2の符号122、または図3の代用フレ
ーム12)の部分を挟み、これによって半導体ダイ(図
2の符号102)がキャビティ210内に収容される。
【0011】金型の下型204には、典型的には、ポッ
ト215からの溶融した成形用組成物(液体成形用組成
物)を受けるための第1のランナー212が形成されて
いる。さらに金型の下型204には、第1のランナー2
12からキャビティ210へ延びる1または2以上の第
2のランナー214が形成されている。第2のランナー
214とキャビティ210との境界部分には、ゲート2
16が形成されている。このゲート216は、液体成形
用組成物が注入されるべきキャビティ210へ通じる小
さな開口部であり、ワイヤスイープを最小限にするため
、通常は半導体ダイおよび各ボンドワイヤの面よりも下
側において下型204にのみ(溝として)形成される。 典型的なゲート216の寸法は、(キャビティに続く部
分において)幅が60〜100ミル、(第2のランナー
からキャビティへの)深さが20〜30ミルである。最
終的な製品におけるプラスチックの不完全な充填および
空孔の発生を防止するため、各ゲート216に対し対称
な側にエアーベント(図示せず)が形成される。
【0012】複数の金型を備えた(したがって複数のキ
ャビティを有する)成形機の場合、各キャビティに成形
用組成物が均一に分配されるようにランナーシステムの
レイアウトにバランスがとられる。この目的は、金型へ
の加圧注入口に最も近い位置でもまた第1のランナーに
沿う他の位置でも、各製品が同一特性となるように、成
形用組成物が各キャビティに均一な密度で充填されるよ
うにするためである。
【0013】
【発明が解決しようとする課題】前述のような従来技術
では、下型への溶融した成形用組成物(プラスチック)
の流れ(注入加圧力)が、ダイ取付けパッド(すなわち
図3の符号20)に歪をもたらすことが本発明者等によ
って見出された。ダイ取付けパッドが大きい場合、その
パッドは成形工程中に液体成形用組成物の加圧力によっ
て上方へ押し上げられ、ワイヤボンドを破壊させたり、
半導体ダイの位置を変えてしまう。その結果、廃棄すべ
き不合格品を発生して生産性を阻害することが多い。さ
らに、リードの数が増えれば増えるほど(したがってリ
ード間のピッチがより微細になればなるほど)、各リー
ドがそれに伴なって弱くなるから、前述の問題は一層顕
著となる。
【0014】これらの問題は、特に半導体装置(半導体
ダイ)が“テープ自動ボンディング(TAB;フィルム
キャリヤ)方式と称される方式でテープに搭載される場
合に明確となる。TAB方式における支持構造(すなわ
ち図3の符号14,16,18で表わされる部分)は、
対応するリードフレーム構造(すなわち図2の符号12
2の部分)よりも弱いから、成形プロセスでの取扱いに
充分な注意が必要とされる。この問題を解決する方策と
して、テープ支持補助のために金型中に金属製の薄いイ
ンサート(図示せず)を配置する方法やテープの予め定
められた部分だけをクランプするように金型形状を変え
る(図示せず)方法が提案されている。これらのうち、
前者の方法では、成形サイクルに時間的な遅れが導入さ
れてしまう問題がある。後者の方法では、正確なテープ
の位置決めとオペレータの監視が必要とされる問題があ
る。その他の手段として、テープパック( TapeP
ac;ナショナルセミコンダクターの商標)のような、
より強い特殊なテープを用いる方法がある。しかしなが
らテープパックのテープは、リードの数が少なく、その
ため使用が制限される。
【0015】トランスファー成形における問題について
の詳細な議論は、ファンノストランド  レインホール
ド(Van Nostrand Reinhold )
著、1988年発行の“マイクロエレクトロニクス  
パッケージング  ハンドブック”(Microele
ctronics Packaging Hand B
ook)の578〜591頁を参照されたい。
【0016】この発明の目的は、ダイ取付けパッドが上
方へ押し上げられるような力を受けることを防止し、こ
れによって半導体ダイの位置ずれやボンドワイヤの歪お
よび/または破壊が生じないようにした、ICパッケー
ジの成形方法を提供することにある。
【0017】さらにこの発明の目的は、不合格品を減少
させて生産性を向上させたICパッケージの成形方法を
提供することにある。
【0018】さらにこの発明の目的は、金属インサート
や、変形金型クランプ構造や、そのほか特殊なテープを
用いたりすることなく、テープ搭載半導体装置(TAB
)について、パッケージボディを成形する技術を提供す
ることにある。
【0019】さらにこの発明は、ダイ取付けパッドおよ
び/または半導体ダイに不均衡な力が加わることがない
ようにプラスチックICパッケージの成形を行なう金型
を提供するにある。
【0020】さらにこの発明の目的は、上述のような方
法で作られたプラスチックICパッケージを提供するこ
とにある。
【0021】
【課題を解決するための手段】前述のような目的を達成
するため、この発明のプラスチックICパッケージの成
形方法では、次のような構成を適用している。
【0022】すなわち請求項1の発明のプラスチックパ
ッケージの成形方法は、上側凹部を有する上型と下側凹
部を有する下型とからなる金型であって、かつその上側
凹部と下側凹部が、複数のリードを有するサブストレー
トの上に搭載された半導体ダイを囲んでボディを成形す
るためのキャビティを形成するようにした金型を用意し
ておき;かつ前記金型の下型には、リザーバからの液体
成形用組成物を受けるための下側ランナーを形成してお
き;さらに前記金型の下型に、サブストレートの下側に
おいて前記下側ランナーから前記キャビティへ液体成形
用組成物を導くための下側ゲートを形成しておき;また
前記金型の上型には、前記リザーバからの液体成形用組
成物を受けるための上側ランナーを形成しておき;さら
に前記金型の上型に、前記サブストレートの上側におい
て前記下側ランナーから前記キャビティへ液体成形用組
成物を導くための上側ゲートを形成しておき;前記サブ
ストレート上に搭載された半導体ダイを前記キャビティ
内に位置させ、かつ前記リードが上型および下型におけ
るランナーに隣接する外縁部分によって支持されるよう
に、前記金型を成形機にセットし;前記上側ランナーお
よび下側ランナーに液体成形用組成物を供給すること;
からなることを特徴とするものである。
【0023】また請求項6の発明のプラスチックパッケ
ージの成形方法は、上側凹部を有する上型と下側凹部を
有する下型とからなる金型であって、かつその上側凹部
と下側凹部が、複数のリードを有するサブストレートの
上に搭載された半導体ダイを囲んでボディを成形するた
めのキャビティを形成するようにした金型を用意してお
き;かつ前記上型および下型のいずれか一方には、リザ
ーバからの液体成形用組成物を受けるためのランナーを
形成しておき;さらに前記下型には、前記サブストレー
トの下側において前記ランナーからキャビティへ液体成
形用組成物を導くための下側ゲートを形成しておき;ま
た前記上型には、前記サブストレートの上側において前
記ランナーからキャビティへ液体成形用組成物を導くた
めの上側ゲートを形成しておき;前記サブストレート上
に搭載された半導体ダイを前記キャビティ内に位置させ
、かつ前記リードが上型および下型におけるランナーに
隣接する外縁部分によって支持されるように、前記金型
を成形機にセットし;前記液体成形用組成物を前記ラン
ナーに供給すること;からなることを特徴とするもので
ある。
【0024】さらに請求項11、請求項12の発明では
、それぞれ請求項1、請求項6の成形方法によって成形
されたプラスチックICパッケージを提供する。
【0025】また請求項13の発明のプラスチックIC
パッケージの成形方法は、複数の金型を用いて同時に複
数のプラスチックICパッケージを成形する方法につい
てのものであり、サブストレートに搭載された半導体装
置を収容するキャビティをそれぞれ有する複数の金型か
らなる複合金型を用意しておき;前記複合金型には第1
のランナーを形成しておき;前記各金型に、キャビティ
に連通する少なくとも1つのゲートをそれぞれ形成して
おき;さらに前記各金型に、前記少なくとも1つのゲー
トに連通しかつ第1のランナーに連通する第2のランナ
ーをそれぞれ形成しておき;前記第1のランナーに液体
成形用組成物を注入し、それによりキャビティに液体成
形用組成物を注入すること;を有してなり、液体成形用
組成物の注入による各サブストレートの上側における加
圧力と下側における加圧力とがバランスされるようにし
たものである。
【0026】
【作用】この発明において、プラスチックでパッケージ
される半導体装置は、リードフレームあるいはテープキ
ャリヤのようなサブストレートに搭載された半導体ダイ
を有する。サブストレートは複数のリードを有しており
、半導体ダイはボンドワイヤーなどによってリードに接
続される。半導体ダイはダイ取付けパッドの上に取付け
られる。
【0027】プラスチックボディは半導体ダイと複数の
リードの内側部分を囲むように成形される。リードの外
側部分は、完成された半導体装置を他の回路に接続する
ために、ボディの外側へ延出する。
【0028】半導体ダイは、サブストレートに搭載され
かつ接続された状態で、上型の凹部および下型の凹部に
よって形成されるキャビティ内に位置させて、成形機(
プレス機)内で成形される。上型および下型の少なくと
も一方にはリザーバー(またはポット)から液体成形用
組成物を受けるランナーが形成され、また上型と下型の
両者には、それぞれランナーからキャビティへ液体成形
用組成物を導く少くとも一つのゲートが形成されている
【0029】複数の金型を有する複合金型の場合には、
第1のランナーが液体成形用組成物を受け、第2のラン
ナーが第1のランナーから各型のゲートに導く。
【0030】この発明の成形方法では、上型および下型
の両者にゲートが形成されているため、成形用組成物が
上型の凹部および下型の凹部に同時に注入されて、半導
体支持サブストレートの上側および下側に対して活用す
る成形用組成物の加圧力がバランスされる。
【0031】これによって、完成したパッケージ半導体
装置の信頼性が増す。
【0032】
【実施例】図1および図2には、従来技術によるプラス
チックパッケージされた半導体装置100が示されるが
、これについては既に説明した。このようなパッケージ
を形成する技術、すなわちリードフレームに半導体ダイ
を搭載し、半導体ダイおよびリードの内側部分を囲むよ
うにプラスチックボディを成形し、リードフレームを切
離し、そして各リードの間の余分なプラスチックの突出
部分を“デジャンキング”(除去)する技術は良く知ら
れている。
【0033】図3には、テープに搭載された半導体装置
についてのパッケージング技術が示されているが、これ
も既に説明した。
【0034】図4、図5、図6には、半導体金型で半導
体装置を囲むようにボディを成形するためのトランスフ
ァー成形工程について示しているが、これも既に説明し
た。
【0035】以下に述べるように、この発明の成形方法
では、上型および下型の両者に、これらの2つの型によ
って形成されるキャビティ内に液体成形用組成物を注入
するためのゲートがそれぞれ形成される。このようにす
ることによって、液体成形用組成物のキャビティ内への
注入によって引起される力は、半導体装置のダイを搭載
しているサブストレートの面の上側および下側に均等に
加えられる。
【0036】図7には、半導体ダイ22を囲むボディを
成形するための金型300を示す。半導体ダイ22は、
テープキャリヤ(すなわち図3のプラスチックフィルム
層14,16)に搭載され、かつ、図3に示しているよ
うに、ボディ39から延出するべきリード18にボンド
ワイヤ24によって接続されている。
【0037】図7において、金型300は上型302と
下型304とを有している。上型302には凹部(上側
凹部)306が形成され、下型304には凹部(下側凹
部)308が形成されている。これらの凹部306,3
08は、互いに対向して、製品の成形ボディ(図3の符
号30)の寸法、形状および表面を画定するようなキャ
ビティ310を形成している。
【0038】サブストレートに搭載された半導体ダイ2
2は、上型302と下型304との間のパーティングラ
イン(型割り線)に沿ってキャビティ310内に配置さ
れる。上型302に第1のランナー312が形成されて
おり、これはポット(図4の符号215で示す)からの
加圧された液体成形用組成物を受ける。第2のランナー
314が、液体成形用組成物を、第1のランナー312
からゲート316を介し、サブストレート18の上側に
おいてキャビティ310の上側凹部306に導く。
【0039】同様に下型304に第1のランナー322
が形成されており、これはポット(図4の符号215で
示す)からの加圧された液体成形用組成物を受ける。第
2のランナー324が、液体成形用組成物を、第1のラ
ンナー322からゲート326を介し、サブストレート
18の下側においてキャビティ310の下側凹部308
に導く。
【0040】実際上は、液体成形用組成物は、半導体ダ
イを搭載したサブストレートの上側および下側において
、上下のランナーおよび上下のゲートを介してキャビテ
ィ内へ同時に注入される。上型および下型には、それぞ
れ1またはそれ以上のゲートを形成することができ、ま
た最終製品における充填不良や空孔の発生を防止するた
め、各ゲートに対向する位置にエアーベント(図示せず
)が形成される。好ましくは、図示しているように、第
1のランナー312および322は、上型および下型の
同じ側に相対するように並んで形成されるが、場合によ
っては互いに相対させず、例えば上型、下型の反対側に
形成しても良い。
【0041】図8には、この発明の金型の他の例を示す
。図7について説明したと同様に、半導体ダイ22は、
テープキャリヤ(すなわち図3におけるプラスチックフ
ィルム層14および16)に搭載され、ボディから延出
するべきリード18にボンドワイヤ24によって接続さ
れ、上型および下型の対向する凹部によって形成される
キャビティ内に収容される。このキャビティには半導体
装置を囲むようにボディを形成するための液体成形用組
成物が注入される。
【0042】図8において、金型400は上型402と
下型404からなる。上型402には凹部(上側凹部)
406が形成され、下型404には凹部(下側凹部)4
08が形成される。これらの凹部406,408は、互
いに対向してキャビティ410を形成する。このキャビ
ティ410は製品の成形ボディ(すなわち図3における
符号30)の寸法、形状および表面を画定する。
【0043】サブストレートに搭載された半導体ダイ2
2は、上型402および下型404の境界面で定義され
るパーティングライン(型割り線)に沿って、キャビテ
ィ410内に配置される。
【0044】下型404には、第1のランナー412が
形成され、これはポット(図4において符号215で示
す)からの加圧された液体成形用組成物を受ける。下型
404の第2のランナー414は、リード18を含むサ
ブストレートの下側において第1のランナー412から
ゲート416を介してキャビティ410へ液体成形用組
成物を導く。上型402の第2のランナー418は、下
型404の第2のランナー414に面しており、リード
18を含むサブストレートの上側において液体成形用組
成物をゲート420を介してキャビティ410へ導く。
【0045】実際上は、液体成形用組成物は、第1のラ
ンナー412、第2のランナー414,418、および
ゲート416,420を介し、半導体ダイを搭載したサ
ブストレート(符号18で表わされる)の面の上側およ
び下側においてキャビティ410内に注入される。図で
は各型について1つのゲートしか示していないが、1ま
たはそれ以上のゲートを上型および下型の両者にそれぞ
れ形成しても良く、またキャビティへの充填不良や製品
における空孔の発生を防止するために、各ゲートの反対
側にエアーベント(図示せず)が設けられる。
【0046】
【発明の効果】この発明のプラスチックICパッケージ
の成形方法によれば、サブストレートに支持された半導
体ダイおよびリードの内側端部を囲むプラスチックボデ
ィを成形するにあたって、金型の上型および下型の両者
にキャビティ内へ液体成形用組成物を導入するゲートが
設けられているため、サブストレートの上側(上型の凹
部)および下側(下型の凹部)へ同時に液体成形用組成
物が注入され、そのためサブストレートの上側および下
側に均等に液体成形用組成物の注入による加圧力が加わ
るから、サブストレートやダイ取付けパッドなとに不均
等な力が作用することが防止され、そのため半導体ダイ
の位置ずれが生じたり、ワイヤボンドに歪が生じたりあ
るいは破壊されたりすることを有効に防止できる。その
ため、製品の信頼性が増すとともに、不合格品の発生も
少なくなり、生産性も向上する。
【図面の簡単な説明】
【図1】従来技術によりプラスチックパッケージされた
半導体装置の完成品の一例を示す斜視図である。
【図2】図1に示される半導体装置のリードフレーム部
分について、その製造過程の中間段階で示すための部分
省略平面図である。
【図3】従来技術によりプラスチックパッケージされた
テープ搭載方式(テープキャリヤ方式)の半導体装置の
一例の要部を、その製造過程の中間段階で示す縦断面図
である。
【図4】従来技術によるトランスファー成形機における
金型の樹脂注入路を示す模式図である。
【図5】図4に示される従来のトランスファー成形機の
金型の下型を示す図で、図4におけるX−X線の位置で
示す断面図である。
【図6】図4に示される従来のトランスファー成形機の
金型を示す図で、金型のキャビティ内に半導体装置が収
容された状態を、図4におけるY−Y線の位置で示す断
面図である。
【図7】この発明に従ってICパッケージを成形するた
めの金型の一例を示す縦断面図である。
【図8】この発明に従ってICパッケージを成形するた
めの金型の他の例を示す縦断面図である。
【符号の説明】
18    リード 22    半導体ダイ 30    ボディ 300  金型 302  上型 304  下型 306  凹部(上側凹部) 308  凹部(下側凹部) 310  キャビティ 312  第1のランナー 314  第2のランナー 316  ゲート 322  第1のランナー 324  ゲート 400  金型 402  上型 404  下型 406  凹部(上側凹部) 408  凹部(下側凹部) 410  キャビティ 412  第1のランナー 414  第2のランナー 416  ゲート 418  第2のランナー 420  ゲート

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】  上側凹部を有する上型と下側凹部を有
    する下型とからなる金型であって、かつその上側凹部と
    下側凹部が、複数のリードを有するサブストレートの上
    に搭載された半導体ダイを囲んでボディを成形するため
    のキャビティを形成するようにした金型を用意しておき
    ;かつ前記金型の下型には、リザーバからの液体成形用
    組成物を受けるための下側ランナーを形成しておき;さ
    らに前記金型の下型に、サブストレートの下側において
    前記下側ランナーから前記キャビティへ液体成形用組成
    物を導くための下側ゲートを形成しておき;また前記金
    型の上型には、前記リザーバからの液体成形用組成物を
    受けるための上側ランナーを形成しておき;さらに前記
    金型の上型に、前記サブストレートの上側において前記
    下側ランナーから前記キャビティへ液体成形用組成物を
    導くための上側ゲートを形成しておき;前記サブストレ
    ート上に搭載された半導体ダイを前記キャビティ内に位
    置させ、かつ前記リードが上型および下型におけるラン
    ナーに隣接する外縁部分によって支持されるように、前
    記金型を成形機にセットし;前記上側ランナーおよび下
    側ランナーに液体成形用組成物を供給すること;からな
    ることを特徴とするプラスチックICパッケージの成形
    方法。
  2. 【請求項2】  前記成形用組成物がBステージ樹脂か
    らなる請求項1に記載のプラスチックICパッケージの
    成形方法。
  3. 【請求項3】  前記成形用組成物がエポキシ樹脂から
    なる請求項1に記載のプラスチックICパッケージの成
    形方法。
  4. 【請求項4】  前記半導体ダイが、テープからなるサ
    ブストレートに搭載されている請求項1に記載のプラス
    チックICパッケージの成形方法。
  5. 【請求項5】  前記半導体ダイが、リードフレームか
    らなるサブストレートに搭載されている請求項1に記載
    のプラスチックICパッケージの成形方法。
  6. 【請求項6】  上側凹部を有する上型と下側凹部を有
    する下型とからなる金型であって、かつその上側凹部と
    下側凹部が、複数のリードを有するサブストレートの上
    に搭載された半導体ダイを囲んでボディを成形するため
    のキャビティを形成するようにした金型を用意しておき
    ;かつ前記上型および下型のいずれか一方には、リザー
    バからの液体成形用組成物を受けるためのランナーを形
    成しておき;さらに前記下型には、前記サブストレート
    の下側において前記ランナーからキャビティへ液体成形
    用組成物を導くための下側ゲートを形成しておき;また
    前記上型には、前記サブストレートの上側において前記
    ランナーからキャビティへ液体成形用組成物を導くため
    の上側ゲートを形成しておき;前記サブストレート上に
    搭載された半導体ダイを前記キャビティ内に位置させ、
    かつ前記リードが上型および下型におけるランナーに隣
    接する外縁部分によって支持されるように、前記金型を
    成形機にセットし;前記液体成形用組成物を前記ランナ
    ーに供給すること;からなることを特徴とするプラスチ
    ックICパッケージの成形方法。
  7. 【請求項7】  前記成形用組成物がBステージ樹脂で
    ある請求項6に記載のプラスチックICパッケージの成
    形方法。
  8. 【請求項8】  前記成形用組成物がエポキシ樹脂であ
    る請求項6に記載のプラスチックICパッケージの成形
    方法。
  9. 【請求項9】  前記半導体ダイが、テープからなるサ
    ブストレートに搭載されている請求項6に記載のプラス
    チックICパッケージの成形方法。
  10. 【請求項10】  前記半導体ダイが、リードフレーム
    からなるサブストレートに搭載されている請求項6に記
    載のプラスチックICパッケージの成形方法。
  11. 【請求項11】  請求項1に記載の方法によって成形
    されたプラスチックICパッケージ。
  12. 【請求項12】  請求項6に記載の方法によって成形
    されたプラスチックICパッケージ。
  13. 【請求項13】  サブストレートに搭載された半導体
    装置を収容するキャビティをそれぞれ有する複数の金型
    からなる複合金型を用意しておき;前記複合金型には第
    1のランナーを形成しておき;前記各金型に、キャビテ
    ィに連通する少なくとも1つのゲートをそれぞれ形成し
    ておき;さらに前記各金型に、前記少なくとも1つのゲ
    ートに連通しかつ第1のランナーに連通する第2のラン
    ナーをそれぞれ形成しておき;前記第1のランナーに液
    体成形用組成物を注入し、それによりキャビティに液体
    成形用組成物を注入すること;を有してなり、液体成形
    用組成物の注入による各サブストレートの上側における
    加圧力と下側における加圧力とがバランスされるように
    した、プラスチックICパッケージの成形方法。
JP33781791A 1990-11-27 1991-11-27 プラスチックicパッケージの成形方法 Withdrawn JPH04290237A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US61910790A 1990-11-27 1990-11-27
US07/619107 1990-11-27

Publications (1)

Publication Number Publication Date
JPH04290237A true JPH04290237A (ja) 1992-10-14

Family

ID=24480484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33781791A Withdrawn JPH04290237A (ja) 1990-11-27 1991-11-27 プラスチックicパッケージの成形方法

Country Status (2)

Country Link
EP (1) EP0489349A1 (ja)
JP (1) JPH04290237A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585600A (en) * 1993-09-02 1996-12-17 International Business Machines Corporation Encapsulated semiconductor chip module and method of forming the same
US6656769B2 (en) 2000-05-08 2003-12-02 Micron Technology, Inc. Method and apparatus for distributing mold material in a mold for packaging microelectronic devices
US11444012B2 (en) 2020-03-26 2022-09-13 Texas Instruments Incorporated Packaged electronic device with split die pad in robust package substrate

Also Published As

Publication number Publication date
EP0489349A1 (en) 1992-06-10

Similar Documents

Publication Publication Date Title
US5197183A (en) Modified lead frame for reducing wire wash in transfer molding of IC packages
US8497158B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US6001672A (en) Method for transfer molding encapsulation of a semiconductor die with attached heat sink
US5789280A (en) Leadframe having secured outer leads, semiconductor device using the leadframe and method of making them
JPH07321139A (ja) 半導体装置およびその製造方法
US6063650A (en) Reduced stress LOC assembly
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
US5837567A (en) Lead frame and semiconductor device
US5981873A (en) Printed circuit board for ball grid array semiconductor package
JPH08148644A (ja) 樹脂封止型半導体装置
JPH04290237A (ja) プラスチックicパッケージの成形方法
JP3139981B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
KR20210064052A (ko) 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임
US5759875A (en) Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use
US20040063272A1 (en) Semiconductor devices and methods of making the devices
KR100304680B1 (ko) 반도체장치및그제조방법
JP3212527B2 (ja) 光照射窓を有するbga型中空半導体パッケージ
JPH05293846A (ja) 成形装置
JPH08156009A (ja) 樹脂モールド装置
KR0129218Y1 (ko) 볼 그리드 어레이 반도체 패키지 성형용 트랜스터 금형구조
JP4035240B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
JPH05211187A (ja) Icパッケージ用のモールド金型
JPS61285730A (ja) 半導体装置の製造方法及びこれに用いる樹脂封止部材
JP2005081695A (ja) 樹脂成形用金型
KR19980039729A (ko) Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990204