KR0129218Y1 - 볼 그리드 어레이 반도체 패키지 성형용 트랜스터 금형구조 - Google Patents

볼 그리드 어레이 반도체 패키지 성형용 트랜스터 금형구조 Download PDF

Info

Publication number
KR0129218Y1
KR0129218Y1 KR2019940011847U KR19940011847U KR0129218Y1 KR 0129218 Y1 KR0129218 Y1 KR 0129218Y1 KR 2019940011847 U KR2019940011847 U KR 2019940011847U KR 19940011847 U KR19940011847 U KR 19940011847U KR 0129218 Y1 KR0129218 Y1 KR 0129218Y1
Authority
KR
South Korea
Prior art keywords
mold
semiconductor package
frame
grid array
ball grid
Prior art date
Application number
KR2019940011847U
Other languages
English (en)
Other versions
KR950034383U (ko
Inventor
윤태슬
김종환
Original Assignee
황인길
아남산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업주식회사 filed Critical 황인길
Priority to KR2019940011847U priority Critical patent/KR0129218Y1/ko
Publication of KR950034383U publication Critical patent/KR950034383U/ko
Application granted granted Critical
Publication of KR0129218Y1 publication Critical patent/KR0129218Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67126Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 고안은 볼 그리드 어레이 반도체 패키지 성형용 트랜스터 금형구조에 관한 것으로서, 트랜스터금형(1)의 상금형(2)에 설치되는 상부체이스(9)에 캐비티(10)를 형성하여 하금형(3)의 분리면 상부에 안치된 프레임(13) 자재 상부로 패키지(15)가 성형되도록 하므로서 프레임의 반도체칩 및 와이어몰딩 상태를 시각적으로 손상의 확인이 가능하여 완제품인 반도체의 불량을 방지하고 금형 내에서의 취출이 용이하도록 한 것이다.

Description

볼 그리드 어레이 반도체 패키지 성형용 트랜스터 금형구조
제1도는 본 고안에 의한 금형의 구조를 나타낸 단면도.
제2도는 본 고안에 의해 패키지 몰드되는 상태를 나타낸 요부 확대도.
제3도는 본 고안에 의해 몰드된 반도체 패키지의 구성을 나타낸 단면도.
제4도는 종래의 패키지 금형 요부 확대도.
* 도면의 주요부분에 대한 부호의 설명
1 : 트랜스퍼(Transfer)금형 2,3 : 상,하금형
9,11 : 상,하부체이스 13 : 프레임
15 : 봉지재
본 고안은 볼 그리드 어레이 반도체 패키지(Ball grid array semiconductor Package) 성형용 트랜스터(Transfer) 금형구조에 관한 것으로서, 특히 트랜스퍼 금형의 상금형에 설치되는 체이스[Chase:런너(Runner)와 캐비티(Cavity)를 가진 몸체에 캐비티를 형성하고, 하금형의 분리면 상부에 안치된 프레임(볼 그리드 어레이 반도체 패키지를 구성하는 자재로써, 반도체칩이 실장되고, 회로패턴이 형성되어 반도체칩의 패드와 와이어로 본딩되는 기판)의 상부로 반도체 패키지가 성형되도록 한 것이다.
일반적으로 반도체 패캐지를 구성하는 프레임 자재는, 반도체칩이 안치되고, 이에 와이어본딩을 완료한 후, 내부회로를 보호하기 위하여 에폭시 몰드 콤파운드(Epoxy Mold Compound:봉지재)를 사용하여 트랜스퍼 금형에서 반도체 패키지를 성형시켜 고집적화, 다기능화, 고품질화되는 반도체 패키지를 보호하도록 하고, 이러한 반도체 패키지 성형은 볼 그리드 어레이(BGA:Ball Grid Array ; 프레임 자재의 일측면 만을 몰딩하고, 그 반대면에 솔더빌(입출력단자)을 융착하도록 된 패키지)형으로 성형하여 사용하게 되는데, 종래의 트랜스퍼 금형은 제 4 도에 도시된 바와 같이 중앙에 센터블록(B)과, 이 센터블록(B)에 형성된 런너(R)와 연결 설치되는 체이스(C)를 상,하금형(M1)(M2)에 서로 대향 설치하고, 하금형(M2)에 설치된 체이스(C)에는 패키지(P)몰드 형상의 캐비티(C2)를 형성하므로서, 상,하금형(M1)(M2)의 분리면인 하금형(M2) 상부에 와이어 본딩된 부위가 하부측으로 위치하도록 프레임(L) 자재를 안치한 상태에서 캐비티(C2)내로 몰입되는 에폭시 몰드 콤파운드(봉지재)에 의해 반도체 패키지를 성형하도록 하였다.
그러나, 이러한 종래의 패키지(P) 몰드 성형은 와이어본딩 부위가 금형의 하부측에 위치하므로 인하여 작업자의 시각으로 반도체칩에 와이어본딩의 손상여부의 파악이 불가능함에 따라 불량자재를 패키지(P) 몰딩시킴으로서 완성된 반도체 제품에 불량을 유발시키는 문제점이 있었다.
따라서, 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로서, 트랜스퍼금형의 상금형에 설치되는 체이스에 캐비티를 형성하여 하금형의 분리면 상부에 안치되는 프레임 자재 상부로 패키지가 성형되게 하므로서 패키지 성형전의 반도체칩과 와이어본딩 상태의 손상여부를 확인하게 됨에 따라 완제품 반도체의 불량을 방지하고 또한 패키지된 제품이 금형에서 용이하게 취출이 가능하도록 한 것을 목적으로 한다.
이하, 첨부된 도면에 의하여 본 고안을 상세히 설명하면 다음과 같다.
트랜스퍼금형(1)의 상,하부 체이스(9)(11)에 형성된 캐비티내에서 볼 그리드 어레이 반도체 패키지(12)를 구성하는 프레임(13) 자재에 봉지재(15)를 성형하는 트랜스퍼 금형구조에 있어서, 상기한 프레임(13) 자재의 상부로 봉지재(15)가 성형되도록 상기한 트랜스퍼금형(1)의 상금형(2) 중앙에 설치된 상부센터블록(4)에 런너(5)를 형성하고, 이 런너(5)에 연통되는 런너(9')와 캐비티(10)가 구비된 상부체이스(9)를 좌,우 양측에 설치하며, 하금형(3)의 중앙에 설치된 하부센터블록(6)에는 포토(7)와, 이 포트(7)에 램(8)을 설치하고, 센터블록(6)의 좌,우 양측에 하부체이스(11)를 설치하여서 된 것이다.
도면 중 미설명 부호 16은 트랜스퍼금형(1)의 분리면에 설치되어 봉지재(15)가 성형되는 프레임(13) 자재를 트랜스퍼금형(1)의 분리면에 삽입 및 취출하도록 하는 랙(Rack)을 도시한다. 이와같이 구성된 본 고안은 상,하금형(2)(3)의 분리면에 위치하여 하금형(3)의 하부체이스(11)에 안치되는 프레임(13) 자재를 반도체칩(14)과 와이어본딩된 부위가 상부로 위치되게 하여 상,하금형(2)(3)을 접합(클램핑)시키면, 도시된 도면 제 2 도와 같이 되는데, 이때 몰드(7)내에 에폭시 몰드재를 가열시킨 상태에서 램(8)을 상부로 이송시키면 에폭시 몰드재는 포트(7)에서 상부센터블록(4)의 런너(5)와 상부체이스(9)의 런너(9')를 통과하여 캐비티(10)내로 몰입되면서 반도체칩(14) 및 와이어본딩부인 프레임(13) 자재의 상부에 몰드(성형)되어 제 3 도와 같은 반도체 패키지(13)를 갖게 된다.
이와 같이 몰드되는 프레임(13) 자재는 하금형(3)의 하부체이스(11) 상부면에 반도체칩(14) 및 와이어본딩부가 상부로 위치하도록 안치됨에 따라 작업자가 시각적으로 반도체칩(14) 및 와이어본딩 상태의 손상여부를 확인하면서 성형함으로서 반도체패키지(12)의 불량을 방지하였다.
또한, 반도체 패키지의 몰드후, 상,하금형(2)(3)의 분리시 상금형(2)의 상부체이스(9) 캐비티(10)에 몰드된 반도체패키지(12)가 자중에 의하여 용이하게 상금형(2)에서 취출되므로서 종래와 같이 하금형(3)의 하부체이스(11) 캐비티(10)로 패키지(15) 몰드시 캐비티(10)내에 잔존하는 몰드재의 부스러기 등을 제거시켜 반도체 패키지의 성형불량을 방지함은 물론, 금형내에서 반도체 패키지(12)를 손쉽게 꺼낼 수 있게 한 것이다.
이상에서와 같이 본 고안은 패키지 성형하는 프레임을 하금형에 안치시키고 패키지 성형을 상금형에서 이루어지도록 하므로서 불량을 방지하고, 금형내에서 취출이 용이하도록 한 효과가 있다.

Claims (1)

  1. 트랜스퍼금형(1)의 상,하부 체이스(9)(11)에 형성된 캐비티내에서 볼 그리드 어레이 반도체 패키지(12)를 구성하는 프레임(13) 자재에 봉지재(15)를 성형하는 트랜스퍼 금형구조에 있어서, 상기한 프레임(13) 자재의 상부로 봉지재(15)가 성형되도록 상기한 트랜스퍼금형(1)의 상금형(2) 중앙에 설치된 상부센터블록(4)에 런너(5)를 형성하고, 이 런너(5)에 연통되는 런너(9')와 캐비티(10)가 구비된 상부체이스(9)를 좌,우 양측에 설치하며, 하금형(3)의 중앙에 설치된 하부센터블록(6)에는 포트(7)에 램(8)을 설치하고, 센터블록(6)의 좌,우 양측에 하부체이스(11)를 설치하여서 된 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 성형용 트랜스터 금형구조.
KR2019940011847U 1994-05-26 1994-05-26 볼 그리드 어레이 반도체 패키지 성형용 트랜스터 금형구조 KR0129218Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940011847U KR0129218Y1 (ko) 1994-05-26 1994-05-26 볼 그리드 어레이 반도체 패키지 성형용 트랜스터 금형구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940011847U KR0129218Y1 (ko) 1994-05-26 1994-05-26 볼 그리드 어레이 반도체 패키지 성형용 트랜스터 금형구조

Publications (2)

Publication Number Publication Date
KR950034383U KR950034383U (ko) 1995-12-18
KR0129218Y1 true KR0129218Y1 (ko) 1999-02-01

Family

ID=19384083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940011847U KR0129218Y1 (ko) 1994-05-26 1994-05-26 볼 그리드 어레이 반도체 패키지 성형용 트랜스터 금형구조

Country Status (1)

Country Link
KR (1) KR0129218Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710132B1 (ko) * 2001-03-08 2007-04-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조를 위한 몰드다이

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710132B1 (ko) * 2001-03-08 2007-04-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조를 위한 몰드다이

Also Published As

Publication number Publication date
KR950034383U (ko) 1995-12-18

Similar Documents

Publication Publication Date Title
US6576496B1 (en) Method and apparatus for encapsulating a multi-chip substrate array
US6239487B1 (en) Lead frame with heat spreader and semiconductor package therewith
KR0179920B1 (ko) 칩 사이즈 패키지의 제조방법
US20050012227A1 (en) Semiconductor assembly encapsulation mold and method for forming same
US20040016994A1 (en) Semiconductor package and fabricating method thereof
US6469369B1 (en) Leadframe having a mold inflow groove and method for making
US8652384B2 (en) Method for molding semiconductor device
JPH10284525A (ja) 半導体装置の製造方法
US7265453B2 (en) Semiconductor component having dummy segments with trapped corner air
KR0129218Y1 (ko) 볼 그리드 어레이 반도체 패키지 성형용 트랜스터 금형구조
JPH1034699A (ja) Sonパッケージの樹脂封止方法及び樹脂封止装置
KR0151828B1 (ko) 패키지 성형장치
JP5377807B2 (ja) 型、封入装置及び封入法
KR100521977B1 (ko) 반도체 패키지 제조용 몰드블럭
US20090166820A1 (en) Tsop leadframe strip of multiply encapsulated packages
JPH04290237A (ja) プラスチックicパッケージの成形方法
KR0124790B1 (ko) 표면실장형 집적회로 패키지
KR100531423B1 (ko) 반도체 패키지 제조용 리드프레임 및 이에 적용되는 몰드다이, 그리고 이를 이용한 패키지 제조장치.
KR200292790Y1 (ko) 반도체 패키지용 리드프레임의 탑재판 구조
KR200143010Y1 (ko) 반도체패키지용 몰드금형의 에어벤트 구조
KR200224097Y1 (ko) 몰딩용 다이
KR100251865B1 (ko) 반도체 패키지 제조용 몰드금형
KR0132219Y1 (ko) 리드프레임
KR970010675B1 (ko) 반도체 제조용 리드프레임 구조
JPH0422159A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee