KR940007377B1 - 반도체 패키지 몰딩방법 - Google Patents
반도체 패키지 몰딩방법 Download PDFInfo
- Publication number
- KR940007377B1 KR940007377B1 KR1019910023362A KR910023362A KR940007377B1 KR 940007377 B1 KR940007377 B1 KR 940007377B1 KR 1019910023362 A KR1019910023362 A KR 1019910023362A KR 910023362 A KR910023362 A KR 910023362A KR 940007377 B1 KR940007377 B1 KR 940007377B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- molding
- cavity
- runner
- molding compound
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
내용 없음.
Description
제 1 도는 반도체 패키지의 단면도.
제 2 도는 종래 반도체 패키지 몰딩장비의 평면도.
제 3 도는 제 2 도의 요부를 확대한 도면.
제 4 도는 종래 반도체 패키지 몰딩방법을 나타낸 도면.
제 5 도는 이 발명에 따른 반도체 패키지 몰딩방법을 나타낸 도면이다.
이 발명은 반도체 패키지 몰딩방법에 관한 것으로, 특히 반도체 패키지 몰딩공정시 몰딩 컴파운드의 유입 경로인 게이트를 상하로 설치하여 반도체 패키지의 신뢰성을 향상시킬 수 있는 반도체 패키지 몰딩방법에 관한 것이다.
최근 반도체장치의 고집적화, 메모리 용량의 증가, 소비전력 및 신호처리속도의 증가 및 고밀도 실장의 요구등의 추세에 따라 반도체 패키지의 중요성이 커지고 있다. 반도체장치의 고집적화 및 메모리 용량의 증가로 입출력 단자의 수가 증가되어 반도체 패키지의 리이드수가 많아짐에 따라 리이드의 설계가 어려워지고 반도체칩을 실장하는 다이패드와 리이드 끝단의 거리를 충분히 확보하여야 하므로 와이어본딩 길이가 길어지게 된다. 또한, 반도체장치의 소형화로 인해 반도체 패키지의 형태도 변화되어 실장밀도를 높이기 위한 얇은 패키지(Thin Small Out-Line Package, Tsop)의 개발이 가속화되기도 한다. 특히, 반도체 패키지 몸체의 재료는 내열성, 내습성, 높은 기계적 강도, 몰딩공정시 금형을 마모시키지 않는 적당한 경도, 양호한 열전도도 그리고, 반도체칩과의 적은 열팽창 계수차등의 특성이 요구된더. 현재, 반도체 패키지의 몸체는 경제성 및 양산성이 뛰어나고 내흡수성등이 우수한 에폭시몰딩 컴파운드(Epoxy Moulding Compound ; 이하, 몰딩 컴파운드라 칭함)에 의한 트렌스퍼 몰딩방법이 널리 사용되고 있다.
제 1 도는 반도체 패키지의 단면도이다. 집적회로가 형성되어 있는 반도체칩(11)이 다이패드(12)상에 실장 되어 있으며, 상기 다이패드(12)를 지지대(13)가 물리적으로 지지하고 있다. 상기 다이패드(12)의 주위에 일정간격으로 리이드(14)들이 형성되어 있다. 상기 리이드(14)들은 반도체칩(11)과 연결되는 내부리이드(15)와, 외부회로와 연결되는 외부리이드(16)로 이루어진다. 상기 반도체칩(11)상의 본딩패드(17)들과 내부 리이드(15)들이 와이어(18)들로 연결되어 있으며, 몰딩 컴파운드로 형성된 반도체 패키지 몸체(19)가 상기 반도체칩(11), 와이어(18) 및 내부리이드(15)를 외부로부터 보호하고 전기적으로 절연시킨다.
제 2 도는 종래 반도체 패키지 몰딩장비의 평면도이다. 몰드프레스의 상하 플레이트(도시되지 않음)에 각각 상부 및 하부몰드다이(21)가 고정되어 있다. 상기 몰드다이(21)의 중앙에 몰드 컴파운드를 넣고 램(Ram)으로 압력을 가할 수 있도록 램포트(Ram Pot ; 22)가 형성되어 있고, 각각의 반도체 패키지 모양의 다수개의 몰드 캐비티(Mould Cavity) 홈(23 ; 이하, 캐피터라 칭함)을 구비하는 다수개의 런너(Runner ; 24)가 상기 램포트(22)와 대칭으로 연결되어 있다. 상기 각각의 캐비티(23)와 런너(24)는 게이트(Gate ; 25)들로 연결된다.
제 3 도는 제 2 도의 요부를 확대한 도면이다. 상기 몰딩다이(21)에 반도체칩(11)을 실장하고 와이어본딩된 리이드프레임(20)이 장착되어 있고, 런너(24)의 좌, 우측에 대칭되는 형태로 캐피티(23)가 형성되어 있으며, 상기 캐피티(23)는 내부리이드(15) 및 반도체칩(11)을 감싸도록 되어 있고, 상기 런너(24)의 캐피티(23)는 게이트(25)로 연결되어 있다.
상기 제 2 도 및 제 3 도에 나타낸 반도체 패키지 몰딩장비의 작용을 살펴보면, 상기 몰드다이(21)의 램포트(22)에 몰드 컴파운드를 넣고 램으로 압력을 가해 몰드 컴파운드가 런너(24) 및 게이트(25)를 통해 각각의 캐비티(23)로 흘러들어가 반도체칩(11), 와이어(18) 및 내부리이드(15)를 감싸는 반도체 패키지 몸체(19)로 형성된다.
제 4 도는 종래 반도체 패키지 몰딩방법을 나타낸 도면이다. 램포트(22)에서 런너(24)를 통해 캐비티(23)로 주입되는 몰드 컴파운드는 게이트(25)를 통해 화살표로 나타낸 바와같이 아래에서 위로, 캐비티(23)일측의 가장자리에서 주입된다. 상기 게이트(25)를 캐비티(23)의 상부에 형성하여 위에서 아래로 주입될 수도 있다.
상술한 종래의 반도체 패키지 몰딩장치에 의한 몰딩공정은 게이트를 통해 캐비티에 몰딩 컴파운드가 채워질때 와이어의 길이방향에 대해 수직으로 압력이 가해지므로 미세 금속선으로된 와이어가 휘어져 각 접속점에 단락이 발생하거나 인접와이어간의 접속 즉, 스위핑(Sweeping)이 발생하며, 또한 게이트가 상측 또는 하측에만 형성되어 있는 몰딩 컴파운드 주입시 몰딩 컴파운드의 압력이 균일하지 않아 다이패드의 기울어짐(Tilt), 불완전 몰딩 및 내부보이드(Inner Void)등의 불량이 발생하여 반도체 패키지의 신뢰성을 떨어뜨리는 문제점이 있었다. 또한, 상기와 같은 문제점들은 반도체 패키지의 두께가 작아지고, 그 크기가 작아질수록 더욱 커져 반도체 패키지의 소형화를 방해하는 문제점이 있다.
따라서, 이 발명의 목적은 반도체 패키지 몰딩장치에 있어서 몰딩 컴파운드가 캐비티로 들어가는 통로인 게이트를 상, 하측에 설치함으로써 몰딩컴파운드의 압력을 분산시키고, 캐비티를 골고루 채워 와이어의 스위핑, 다이패드의 기울어짐, 불완전 몰딩 그리고 내부보이드 생성등의 불량발생을 방지하여 반도체 패키지의 신뢰성을 향상시킬 수 있는 반도체 패키지 몰딩방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 이 발명은, 몰딩 컴파운드가 몰드다이의 램포트에서 런너를 통해 캐비티내로 흘로들어가게 하여 몰딩하는 반도체 패키지 몰딩방법에 있어서, 상기 런너를 캐비티와 연결하는 게이트가 상측 및 하측캐비티에 형성되어 몰드 컴파운드가 캐비티의 상하 양쪽으로 주입되게 함을 특징으로 한다.
이하, 첩부한 도면을 참조하여 이 발명을 상세히 설명한다.
제 5 도는 이 발명에 따른 반도체 패키지 몰딩방법을 나타낸 도면이다. 몰딩 컴파운드를 몰드다이의 램포트(도시되지 않음)에서 런너(30)를 통해 캐비티(31), (32)내로 주입하기 위한 통로, 즉 게이트(33), (34)가 상측 및 하측캐비티(31), (32)에 형성된다. 따라서, 반도체칩(35)을 실장하고 와이어본딩된 리이드프레임(36)을 상기 몰드다이의 상, 하측 캐비티(31), (32)사이에 장착하고, 몰드다이의 램포트에 몰딩 컴파운드를 넣은 다음, 램(도시되지 않음)으로 압력을 가하여 눌러주면, 상기 몰딩 컴파운드가 런너(30)를 통해 각 캐비티(31), (32)내로 흘러들어 가게되고, 런너(30)에서 캐비티(31), (32)로 몰딩 컴파운드가 주입되는 상측 및 하측게이트(33), (34)의 위치가 각각 상측 하측캐비티(31), (32)에 형성되어 있기 때문에 화살표 방향으로 몰딩 컴파운드가 유입되어 캐비티(31)(32)내를 채우고 된다. 상기 상측 및 하측캐비티(31), (32)에 형성된 상측 및 하측게이트(33), (34)에서 주입된 몰딩 컴파운드는 상하로 동일한 입력으로 주입되므로 다이패드(37) 및 와이어(38)가 받는 입력이 작으며, 캐비티(31), (32)의 구석구석을 균일하게 몰딩 컴파운드로 채울 수 있다.
따라서, 이 발명은 몰딩 컴파운드가 몰드다이의 램포트에서 런너를 통해 각각의 캐비티로 주입되는 통로인 게이트가 상측 및 하측캐비티에 형성되어 몰딩공정시 몰딩 컴파운드가 동일한 압력으로 캐비티의 구석구석을 균일하게 채운다. 그러므로 이 발명은 반도체 패키지의 몰딩 공정시 다이패드의 기울어짐과 와이어의 오폰과 스위칭과 반도체 패키지 몸체의 불완전 몰딩과 내부보이드 생성을 방지하여 반도체 패키지의 신뢰성을 향상시킬 수 있는 이점이 있고, 반도체 패키지의 두께 및 크기의 축소에 따른 반도체 패키지의 신뢰성 저하를 방지할 수 있는 이점이 있다.
Claims (1)
- 몰딩 컴파운드가 몰드다이의 램포트에서 런너를 통해 캐비티내로 흘러들어가게 하여 몰딩하는 반도체 패키지 몰딩방법에 있어서, 상기 런너를 캐비티와 연결하는 게이트가 상측 및 하측캐비티에 형성되어 몰드 컴파운드가 캐비티의 상하 양쪽으로 주입되게 하는 반도체 패키지 몰딩방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023362A KR940007377B1 (ko) | 1991-12-18 | 1991-12-18 | 반도체 패키지 몰딩방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023362A KR940007377B1 (ko) | 1991-12-18 | 1991-12-18 | 반도체 패키지 몰딩방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930014907A KR930014907A (ko) | 1993-07-23 |
| KR940007377B1 true KR940007377B1 (ko) | 1994-08-16 |
Family
ID=19325129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910023362A KR940007377B1 (ko) | 1991-12-18 | 1991-12-18 | 반도체 패키지 몰딩방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940007377B1 (ko) |
-
1991
- 1991-12-18 KR KR1019910023362A patent/KR940007377B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR930014907A (ko) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100703830B1 (ko) | 수지밀봉형 반도체장치의 제조방법 | |
| US5493151A (en) | Semiconductor device, lead frame and method for manufacturing semiconductor devices | |
| US6319753B1 (en) | Semiconductor device having lead terminals bent in J-shape | |
| US5200366A (en) | Semiconductor device, its fabrication method and molding apparatus used therefor | |
| US5834835A (en) | Semiconductor device having an improved structure for storing a semiconductor chip | |
| US7271037B2 (en) | Leadframe alteration to direct compound flow into package | |
| KR200309906Y1 (ko) | 반도체 패키지 제조용 리드프레임 | |
| CN100376022C (zh) | 在印刷电路板上封装半导体器件的方法及所用印刷电路板 | |
| US5252783A (en) | Semiconductor package | |
| KR19980055817A (ko) | 버텀리드 반도체 패키지 및 그 제조 방법 | |
| US6969918B1 (en) | System for fabricating semiconductor components using mold cavities having runners configured to minimize venting | |
| KR940007377B1 (ko) | 반도체 패키지 몰딩방법 | |
| CN1114948C (zh) | 芯片上引线及标准常规引线的组合结构的半导体芯片封装 | |
| KR100263644B1 (ko) | 반도체 패키지 몰딩장치 | |
| KR100216062B1 (ko) | 리드 프레임에 금속판이 부착된 리드 온 칩형 반도체 칩 패키지 | |
| KR100239703B1 (ko) | 3차원 반도체 패키지 및 그 제조방법 | |
| KR960005040B1 (ko) | 반도체 패키지 몰딩 장치 | |
| KR100478679B1 (ko) | 고밀도실장용반도체패키지및이를성형하는반도체패키지제조금형 | |
| KR100221918B1 (ko) | 칩 스케일 패키지 | |
| KR0151899B1 (ko) | 범퍼가 형성된 볼 그리드 어레이용 성형금형 및 그를 이용한 패키지 | |
| KR0124790B1 (ko) | 표면실장형 집적회로 패키지 | |
| KR20000006438U (ko) | 반도체 볼 그리드 어레이 패키지의 몰딩장치 | |
| KR100658894B1 (ko) | 리드프레임의 몰딩 방법 | |
| JPH08213418A (ja) | 半導体装置の製造方法およびその製造方法に用いるモールド金型 | |
| KR20000040585A (ko) | 워피지 방지용 성형 금형 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |