KR102519448B1 - 표면 처리 방법 및 이를 위한 조성물 - Google Patents

표면 처리 방법 및 이를 위한 조성물 Download PDF

Info

Publication number
KR102519448B1
KR102519448B1 KR1020197030566A KR20197030566A KR102519448B1 KR 102519448 B1 KR102519448 B1 KR 102519448B1 KR 1020197030566 A KR1020197030566 A KR 1020197030566A KR 20197030566 A KR20197030566 A KR 20197030566A KR 102519448 B1 KR102519448 B1 KR 102519448B1
Authority
KR
South Korea
Prior art keywords
surface treatment
treatment composition
trimethylsilyl
group
aprotic solvent
Prior art date
Application number
KR1020197030566A
Other languages
English (en)
Other versions
KR20190124795A (ko
Inventor
윌리엄 에이. 보이착
기영 박
아츠시 미즈타니
Original Assignee
후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨. filed Critical 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨.
Publication of KR20190124795A publication Critical patent/KR20190124795A/ko
Application granted granted Critical
Publication of KR102519448B1 publication Critical patent/KR102519448B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04—Cleaning involving contact with liquid
    • B08B3/08—Cleaning involving contact with liquid the liquid having chemical or dissolving effect
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/008—Temporary coatings
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/20—Diluents or solvents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/40—Additives
    • C09D7/60—Additives non-macromolecular
    • C09D7/63—Additives non-macromolecular organic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • C11D2111/22—

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Detergent Compositions (AREA)
  • Lubricants (AREA)
  • Cleaning And De-Greasing Of Metallic Materials By Chemical Methods (AREA)
  • Materials Applied To Surfaces To Minimize Adherence Of Mist Or Water (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 개시내용은 표면 처리 층이 표면상에 형성되는 표면을 처리하여, 반도체 제조 공정에서 표면이 전형적인 세정 단계를 거칠 때 패턴 붕괴를 최소화하거나 또는 방지하기 위한 방법 및 이를 위한 조성물을 제공한다.

Description

표면 처리 방법 및 이를 위한 조성물
관련 출원에 대한 상호 참조
본 출원은 2018년 1월 16일에 출원된 미국 가출원 일련 번호 제62/617,688호와 2017년 3월 24일에 출원된 미국 가출원 일련 번호 제62/476,182호에 대한 우선권을 주장하며, 이들 모두는 본원에 그 전체가 참조로 포함되어 있다.
기술 분야
본 개시내용은 일반적으로 표면의 액체 처리(liquid treatment)에 관한 것이며, 보다 상세하게는 소수성 층(hydrophobic layer)의 형성이 요구되는 표면의 액체 처리에 관한 것이다.
20 nm 이하의 임계 치수(critical dimension)에서, 습식 세정(wet clean) 및 건조 동안 FinFET 및 유전체 스택(dielectric stack)의 패턴 붕괴는 반도체 제조 공정에서 주요 문제가 되었다. 종래의 패턴 붕괴 이론은 붕괴 현상을 초래하는 주요 원인제공 인자(contributor)로서 헹굼(rinse) 및 건조 동안의 높은 모세관력(capillary forces)이 관련되어 있음을 보여준다. 그러나 다른 화학적 및 기판 특성, 즉 액체 표면 장력과 점도, 기판 기계 강도, 패턴 밀도와 종횡비(aspect ratio) 및 기판 표면에 대한 세정제 화학 손상(cleaner chemistry damage) 또한 중요한 역할을 할 수 있다.
소수성 층(예를 들어, 소수성 단일 층)을 갖는 반도체 기판(예를 들어, 실리콘 또는 구리 웨이퍼)의 표면을 제공하는 낮은 표면 장력 조절 유체(surface tension modifying fluid)는 세정 또는 건조 공정 동안 패턴 붕괴를 유발하는 모세관력을 최소화할 수 있는 것으로 밝혀졌다. 이론에 얽매이지 않고, 접촉각, 즉 기판 표면과 접촉시에 액체(예를 들어, 물)가 생성하는 각도가 90도 또는 이와 가까울 때 라플라스 압력(Laplace pressure)이 최소화되는 것으로 여겨진다. 이는 낮은 표면 장력 유체의 존재와 결합하여 패턴 붕괴를 일으키는 힘을 크게 줄일 수 있다.
일반적으로, 이 개시내용은 소수성 층이 표면상에 형성되는 반도체 기판(예를 들어, 패턴화된 웨이퍼)의 패턴화된 표면을 처리하여, 반도체 제조 공정에서 표면이 전형적인 세정 및 건조 단계를 거칠 때 패턴 붕괴를 최소화하거나 또는 방지하기 위한 방법 및 조성물을 제공한다. 본원에 개시된 방법은 처리된 표면이 적어도 약 50도의 물(water) 접촉각을 갖도록 표면상에 소수성 층을 형성하는 조성물을 사용한다.
일부 구현예에서, 이 개시내용은 표면 처리 방법을 특징으로 한다. 이러한 방법은 예를 들어, 기판(예를 들어, 반도체 기판)의 표면을 적어도 하나의 비양성자성 용매(aprotic solvent)와 적어도 하나의 표면 처리제를 포함하는(예를 들어, 이들로 이루어지거나 또는 이들로 필수적으로 이루어지는) 표면 처리 조성물과 접촉시킴으로써 수행될 수 있으며, 여기에서 표면 처리제는 Si-함유 화합물을 포함하고, 표면 처리 조성물은 표면이 적어도 약 50도의 물 접촉각을 갖도록 표면상에 표면 처리 층(예를 들어, 소수성 단일 층)을 형성한다.
일부 구현예에서, 이 개시내용은 기판의 표면상에 배치된(disposed) 패턴을 갖는 반도체 기판을 처리하는 방법을 특징으로 한다. 방법은 표면을 표면 처리 조성물과 접촉시키는 단계를 포함할 수 있고, 여기에서 표면 처리 조성물은 적어도 하나의 비양성자성 용매 및 적어도 하나의 표면 처리제를 포함하고(예를 들어, 이들로 이루어지거나 또는 이들로 필수적으로 이루어지고), 적어도 하나의 표면 처리제는 Si-함유 화합물을 포함하며, 표면 처리 조성물은 표면이 적어도 약 50도의 물 접촉각을 갖도록 표면상에 표면 처리 층을 형성한다. 패턴은 최대 약 20 nm의 치수를 갖는 피처(feature)를 포함한다.
일부 구현예에서, 이 개시내용은 웨이퍼의 표면상에 배치된 패턴을 갖는 웨이퍼를 세정하는 방법을 특징으로 한다. 이러한 방법은 예를 들어, a) 표면을 수성 세정제(aqueous cleaner)와 접촉시키는 단계; b) 선택적으로, 표면을 제1 헹굼 용액(rinsing solution)과 접촉시키는 단계; c) 표면을 표면 처리 조성물과 접촉시키는 단계, 여기에서 표면 처리 조성물은 적어도 하나의 비양성자성 용매와 적어도 하나의 표면 처리제를 포함하고(예를 들어, 이들로 이루어지거나 또는 이들로 필수적으로 이루어지고), 적어도 하나의 표면 처리제는 Si-함유 화합물을 포함하며, 표면 처리 조성물은 표면이 적어도 약 50도의 물 접촉각을 갖도록 표면상에 표면 처리 층을 형성함; d) 표면을 제2 헹굼 용액과 접촉시키는 단계; e) 표면을 건조시키는 단계; 및 f) 표면 처리 층을 제거하는 단계에 의해 수행될 수 있다. 일부 구현예에서, 패턴은 최대 약 20 nm의 치수를 갖는 피처를 포함한다.
일부 구현예에서, 이 개시내용은 적어도 하나의 비양성자성 용매와 적어도 하나의 표면 처리제를 포함하는(예를 들어, 이들로 이루어지거나 또는 이들로 필수적으로 이루어지는) 표면 처리 조성물을 특징으로 하고, 여기에서 표면 처리제는 트리메틸실릴기, 아미노실릴기 또는 디실라잔기를 함유하는 Si-함유 화합물이고, 표면 처리 조성물은 표면이 적어도 약 50도의 물 접촉각을 갖도록 표면상에 표면 처리 층을 형성한다. 일부 구현예에서, Si-함유 화합물이 디실라잔기를 포함하는 경우, 디실라잔기는 Si-H 결합을 포함하지 않는다.
일부 구현예에서, 이 개시내용은 (a) 락톤, 케톤, 방향족 탄화수소, 실록산, 글리콜 디알킬 에테르, 글리콜 알킬 에테르 아세테이트, 에스테르, 요소, 락탐, 디메틸 설폭시드 및 N-메틸 피롤리돈으로 이루어지는 군으로부터 선택되는 적어도 하나의 비양성자성 용매 약 90 중량% 내지 약 99.5 중량%, 및 (b) 표면 처리제가 트리메틸실릴기, 아미노실릴기 또는 디실라잔기를 함유하는 Si-함유 화합물인 적어도 하나의 표면 처리제 약 0.5 중량% 내지 약 10 중량%를 포함하는(예를 들어, 이들로 이루어지거나 또는 이들로 필수적으로 이루어지는) 표면 처리 조성물을 특징으로 한다. 일부 구현예에서, Si-함유 화합물이 디실라잔기를 포함하는 경우, 디실라잔기는 Si-H 결합을 포함하지 않는다.
일부 구현예에서, 이 개시내용은 프로필렌 카보네이트, 헥사메틸디실라잔, 및 선택적으로, 적어도 하나의 공용매(co-solvent)로 이루어지는 표면 처리 조성물을 특징으로 한다.
일부 구현예에서, 이 개시내용은 표면 처리 방법에 관한 것이다. 이러한 방법은 예를 들어, 기판(예를 들어, 반도체 기판)의 표면(예를 들어, 패턴을 갖는 표면)을 적어도 하나(예를 들어, 둘, 셋, 또는 네 개)의 비양성자성 용매와 적어도 하나(예를 들어, 2개, 3개 또는 4개)의 표면 처리제를 포함하는 표면 처리 조성물과 접촉시킴으로써 수행될 수 있다. 표면 처리제는 Si-함유 화합물일 수 있다. 일반적으로, 표면 처리 조성물은 표면이 적어도 약 50도의 물 접촉각을 갖도록 표면상에 표면 처리 층(예를 들어, 소수성 단일층)을 형성한다.
본원에 기술된 표면 처리 조성물에 의해 처리될 수 있는 반도체 기판은 전형적으로 규소(silicon), 규소 게르마늄(silicon germanium), 질화규소(silicon nitride), 구리(copper), GaAs와 같은 III-V 족 화합물 또는 이들의 임의의 조합으로 구성된다. 일부 구현예에서, 반도체 기판은 실리콘 웨이퍼(silicon wafer), 구리 웨이퍼, 이산화규소 웨이퍼, 질화규소 웨이퍼, 옥시질화규소 웨이퍼, 탄소 도핑된 산화규소 웨이퍼, SiGe 웨이퍼 또는 GaAs 웨이퍼일 수 있다. 반도체 기판은 인터커넥트 피처(interconnect feature)(예를 들어, 금속 라인과 유전체 재료)와 같은 노출된 집적 회로 구조를 추가로 포함할 수 있다. 인터커넥트 피처에 사용되는 금속 및 금속 합금은 알루미늄, 구리와 합금된 알루미늄, 구리, 티타늄, 탄탈럼, 코발트, 니켈, 규소, 폴리실리콘 질화티타늄, 질화탄탈럼, 주석, 텅스텐, SnAg, SnAg/Ni, CuNiSn, CuCoCu 및 CoSn을 포함하지만, 이에 한정되지 않는다. 반도체 기판은 또한 층간 절연체(interlayer dielectric), 산화규소, 질화규소, 질화티타늄, 탄화규소, 산화규소 탄화물(silicon oxide carbide), 산화규소 질화물(silicon oxide nitride), 산화티타늄 및 탄소 도핑된 규소 산화물의 층을 함유할 수 있다.
일부 구현예에서, 본원에 기술된 표면 처리 조성물에 의해 처리될 반도체 기판 표면은 SiO2, SiN, TiN, SiOC, SiON, Si, SiGe, Ge 또는 W를 함유하는 피처를 포함한다. 일부 구현예에서, 기판 반도체 표면은 SiO2 및/또는 SiN을 함유하는 피처를 포함한다.
일반적으로, 본원에 기술된 표면 처리 조성물에 의해 처리될 반도체 기판 표면은 선행의 반도체 제조 공정(예를 들어, 포토레지스트 층을 도포하는 단계, 포토레지스트 층을 화학 방사선(actinic radication)에 노출시키는 단계, 포토레지스트 층을 현상하는 단계, 포토레지스트 층 아래의 반도체 기판을 에칭하는 단계 및/또는 포토레지스트 층을 제거하는 단계를 포함하는 리소그래피 공정)에 의해 형성되는 패턴을 포함한다. 일부 구현예에서, 패턴은 최대 약 20 nm(예를 들어, 최대 약 15 nm, 최대 약 10 nm 또는 최대 약 5 nm) 및/또는 적어도 약 1 nm(예를 들어, 적어도 약 2 nm 또는 적어도 약 5 nm)의 적어도 하나(예를 들어, 둘 또는 세 개)의 치수(예를 들어, 길이, 폭 및/또는 깊이)를 갖는 피처를 포함할 수 있다.
일반적으로, 본원에 기술된 표면 처리 조성물은 적어도 하나(2개, 3개 또는 4개)의 비양성자성 용매와 적어도 하나(예를 들어, 2개, 3개 또는 4개)의 표면 처리제를 포함한다. 본원에 사용된 바와 같이, "비양성자성 용매(aprotic solvent)"라는 문구는 산소(예를 들어, 하이드록실기에서와 같음) 또는 질소(예를 들어, 아민기에서와 같음)에 결합되는 수소 원자가 결여된 용매를 말한다. 일부 구현예에서, 비양성자성 용매는 비교적 높은 쌍극자 모멘트(dipole moment)(예를 들어, 적어도 2.7)를 갖는 극성 비양성자성 용매일 수 있다. 일부 구현예에서, 비양성자성 용매는 카보네이트 용매(예를 들어, 프로필렌 카보네이트 또는 디메틸 카보네이트), 락톤(예를 들어, 감마-부티로락톤), 케톤(예를 들어, 사이클로헥사논), 방향족 탄화수소(예를 들어, 톨루엔, 자일렌 또는 메시틸렌), 실록산(예를 들어, 헥사메틸디실록산), 글리콜 디알킬 에테르(예를 들어, 디프로필렌 글리콜 디메틸 에테르 또는 프로필렌 글리콜 디메틸 에테르), 글리콜 알킬 에테르 아세테이트(예를 들어, 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA)), 에스테르(예를 들어, 에틸 락테이트), 요소(예를 들어, 1,3-디메틸-2-이미디졸리디논 또는 1,3-디메틸-3,4,5,6-테트라하이드로-2(1H)-피리미디논), 락탐, 디메틸 설폭시드 및 N-메틸 피롤리돈으로 이루어지는 군으로부터 선택된다.
일부 구현예에서, 비양성자성 용매는 카보네이트 용매(예컨대, 프로필렌 카보네이트)로 이루어지는 군으로부터 선택된다. 일부 구현예에서, 비양성자성 용매는 락톤(예컨대, 감마-부티로락톤)으로 이루어지는 군으로부터 선택된다.
일부 구현예에서, 적어도 하나의 비양성자성 용매는 본원에 기술된 표면 처리 조성물의 적어도 약 90 중량%(예를 들어, 적어도 약 91 중량%, 적어도 약 92 중량%, 적어도 약 93 중량%, 적어도 약 94 중량%, 적어도 약 95 중량%, 적어도 약 96 중량%, 적어도 약 97 중량% 또는 적어도 약 98 중량%) 내지 최대 약 99.9 중량%(예를 들어, 최대 약 99.5 중량%, 최대 약 99 중량%, 최대 약 98 중량% 또는 최대 약 97 중량%)이다.
일반적으로, 본 개시내용의 조성물과 방법에 사용하기 위해 고려되는 표면 처리제는 Si-함유 화합물이다. 일부 구현예에서, 표면 처리제는 디실라잔일 수 있다. 예를 들어, 표면 처리제는 헥사메틸디실라잔, 헵타메틸디실라잔, N-메틸 헥사메틸디실라잔, 1,3-디페닐테트라메틸디실라잔 또는 1,1,3,3-테트라페닐-1,3-디메틸디실라잔일 수 있다.
일부 구현예에서, 본 개시내용의 조성물과 방법에 사용하기 위해 고려되는 표면 처리제는 트리메틸실릴기를 포함하는 화합물로 이루어지는 군으로부터 선택된다. 예를 들어, 표면 처리제는 N-(트리메틸실릴)디메틸아민, N-(트리메틸실릴)디에틸아민, 4-트리메틸실릴옥시-3-펜텐-2-온, 비스(트리메틸실릴)설페이트, 메톡시트리메틸실란, N-알릴-N,N-비스(트리메틸실릴)아민, N-(트리메틸실릴)디에틸아민, N,N-비스(트리메틸실릴)요소 또는 트리스(트리메틸실릴)포스파이트일 수 있다.
일부 구현예에서, 본 개시내용의 조성물과 방법에 사용하기 위해 고려되는 표면 처리제는 아미노실란으로 이루어지는 군으로부터 선택된다. 예를 들어, 아미노실란은 비스(디메틸아미노)디메틸실란 또는 페네틸디메틸(디메틸아미노)실란일 수 있다.
일부 구현예에서, 적어도 하나의 표면 처리제는 본원에 기술된 표면 처리 조성물의 적어도 약 0.5 중량%(예를 들어, 적어도 약 1 중량%, 적어도 약 2 중량%, 적어도 약 3 중량%, 적어도 약 4 중량%, 적어도 약 5 중량%, 적어도 약 6 중량%, 적어도 약 7 중량% 또는 적어도 약 8 중량%) 내지 최대 약 10 중량%(예를 들어, 최대 약 9.5 중량%, 최대 약 9 중량%, 최대 약 8 중량% 또는 최대 약 7 중량%)이다.
이론에 얽매이지 않고, 본원에 기술된 표면 처리 조성물은 패턴화된 표면이 적어도 약 50도(예를 들어, 적어도 약 55도, 적어도 약 60도, 적어도 약 65도, 적어도 약 70도, 적어도 약 75도, 적어도 약 80도, 적어도 약 85도, 적어도 약 89도, 적어도 약 90도, 적어도 약 95도 또는 적어도 약 100도)의 물 접촉각을 갖도록 반도체 기판의 패턴화된 표면상에 표면 처리 층(예를 들어, 소수성 단일층과 같은 소수성 층)을 형성할 수 있는 것으로 여겨진다. 이론에 얽매이지 않고, 이러한 표면 처리 층은 반도체 제조 공정에서 전형적으로 사용되는 세정 또는 건조 단계 동안 반도체 기판 상의 패턴화된 피처의 붕괴를 방지하거나 또는 최소화할 수 있는 것으로 여겨진다. 일부 구현예에서, 본원에 기술된 표면 처리 조성물로 처리시, 패턴화된 웨이퍼 상의 피처(예를 들어, 필러(pillar))의 적어도 약 70%(예를 들어, 적어도 약 75%, 적어도 약 80%, 적어도 약 85%, 적어도 약 90%, 적어도 약 95%, 적어도 약 98% 또는 적어도 약 99%)는 세정 또는 건조 단계 후에 붕괴되지 않은 채로 남아있을 수 있다.
일부 구현예에서, 본원에 기술된 표면 처리 조성물은 적어도 하나의 촉매를 추가로 포함할 수 있다. 예시적인 촉매는 트리아졸(예를 들어, 벤조트리아졸), 무수물(예를 들어, 프탈산 무수물 또는 아세트산 무수물), 유기산(예를 들어, 메탄설폰산 또는 트리플루오로메탄설폰산과 같은 설폰산), 무기산(예를 들어, 황산)을 포함하지만, 이에 한정되지 않는다.
일부 구현예에서, 적어도 하나의 촉매는 본원에 기술된 표면 처리 조성물의 적어도 약 0.1 중량%(예를 들어, 적어도 약 0.2 중량%, 적어도 약 0.3 중량%, 적어도 약 0.4 중량%, 적어도 약 0.5 중량%, 적어도 약 0.6 중량%, 적어도 약 0.7 중량% 또는 적어도 약 0.8 중량%) 내지 최대 약 1 중량%(예를 들어, 최대 약 0.95 중량%, 최대 약 0.9 중량%, 최대 약 0.8 중량%, 최대 약 0.7 중량%, 최대 약 0.6 중량% 또는 최대 약 0.5 중량%)이다. 이론에 얽매이지 않고, 촉매는 반도체 기판의 패턴화된 표면상에 표면 처리제에 의해 표면 처리 층의 형성을 촉진(예를 들어, 표면 처리제와 패턴화된 표면 사이에서 반응을 촉진하는 것을 통해)할 수 있는 것으로 여겨진다.
일부 구현예에서, 본원에 기술된 표면 처리 조성물은 물을 추가로 포함할 수 있다. 일부 구현예에서, 물은 본원에 기술된 표면 처리 조성물의 최대 약 2 중량%(예를 들어, 최대 약 1.5 중량%, 최대 약 1 중량%, 최대 약 0.8 중량%, 최대 약 0.6 중량%, 최대 약 0.5 중량%, 최대 약 0.4 중량%, 최대 약 0.2 중량% 또는 최대 약 0.1 중량%)이다. 일부 구현예에서, 본원에 기술된 표면 처리 조성물은 실질적으로 물을 함유하지 않는다(용매 내 미량의 물 제외). 이러한 구현예에서, 본원에 기술된 표면 처리 조성물은 최대 약 1000 ppm(예를 들어, 최대 약 100 ppm, 최대 약 10 ppm 또는 최대 약 1 ppm)의 물을 포함할 수 있다.
일부 구현예에서, 본원에 기술된 표면 처리 조성물은 하나 이상의 첨가제 성분을 하나를 초과하는 경우에 임의의 조합으로 구체적으로 배제할 수 있다. 이러한 성분은 비방향족 탄화수소, 고리형 실라잔(예를 들어, 헤테로고리형 실라잔), 양성자성 용매(예를 들어, 알코올 또는 아미드), 락톤(예를 들어, 5- 또는 6-원 고리를 갖는 락톤), 특정 Si-함유 화합물(예를 들어, Si-H 기 또는 아미노실릴기를 갖는 화합물), 중합체, 산소 제거제(oxygen scavenger), 4차 수산화 암모늄을 포함하는 4차 암모늄 염, 아민, 염기(예컨대, 알칼리성 염기(예를 들어, NaOH, KOH, LiOH, Mg(OH)2, 및 Ca(OH)2)), 계면 활성제, 소포제, 플루오르화물(fluoride) 함유 화합물(예를 들어, HF, H2SiF6, H2PF6, HBF4, NH4F 및 플루오르화 테트라알킬암모늄), 산화제(예를 들어, 과산화물, 과산화수소, 질산 제2철, 요오드산 칼륨, 과망간산 칼륨, 질산, 아염소산 암모늄, 염소산 암모늄, 요오드산 암모늄, 과붕산 암모늄, 과염소산 암모늄, 과요오드산 암모늄, 과황산 암모늄, 아염소산 테트라메틸암모늄, 염소산 테트라메틸암모늄, 요오드산 테트라메틸암모늄, 과붕산 테트라메틸암모늄, 과염소산 테트라메틸암모늄, 과요오드산 테트라메틸암모늄, 과황산 테트라메틸암모늄, 요소 과산화수소 및 과아세트산), 연마제(abrasive), 규산염, 하이드록시 카복시산, 아미노기가 결여된 카복시산 및 폴리카복시산, 실란(예를 들어, 알콕시실란), 본원에 기술된 사이클로실록산 이외의 다른 고리형 화합물(예를 들어, 치환 또는 비치환된 나프탈렌, 또는 치환 또는 비치환된 바이페닐에테르와 같은, 적어도 두 개의 고리를 함유하는 고리형 화합물), 킬레이트제(chelating agent)(예를 들어, 아졸, 디아졸, 트리아졸 또는 테트라졸), 부식 억제형(예컨대, 아졸 또는 비-아졸 부식 억제형), 완충제, 구아니딘, 구아니딘 염, 피롤리돈, 폴리비닐 피롤리돈, 금속 할로겐화물 및 금속 함유 촉매로 이루어지는 군으로부터 선택된다.
일부 구현예에서, 본원에 기술된 표면 처리 방법은 표면을 표면 처리 조성물과 접촉시키기 전에 기판의 표면을 적어도 하나의 수성 세정 용액과 접촉시키는 단계를 추가로 포함할 수 있다. 이러한 구현예에서, 적어도 하나의 수성 세정 용액은 물, 알코올, 수성 수산화암모늄, 수성 염산, 수성 과산화수소, 유기 용매 또는 이들의 조합을 포함할 수 있다.
일부 구현예에서, 본원에 기술된 표면 처리 방법은 표면을 적어도 하나의 수성 세정 용액과 접촉시킨 후이지만 표면을 표면 처리 조성물과 접촉시키기 전에, 기판의 표면을 제1 헹굼 용액(예를 들어, 물, 이소프로판올과 같은 유기 용매 또는 이들의 조합)과 접촉시키는 단계를 추가로 포함할 수 있다. 일부 구현예에서, 본원에 기술된 표면 처리 방법은 표면을 표면 처리 조성물과 접촉시킨 후에 표면을 제2 헹굼 용액(예를 들어, 물, 이소프로판올과 같은 유기 용매 또는 이들의 조합)과 접촉시키는 단계를 추가로 포함할 수 있다. 일부 구현예에서, 본원에 기술된 표면 처리 방법은 (예를 들어, 표면을 제1 헹굼 용액, 표면 처리 조성물, 또는 제2 헹굼 용액과 접촉시킨 후에) 표면을 건조시키는 단계를 추가로 포함할 수 있다. 일부 구현예에서, 본원에 기술된 표면 처리 방법은 표면으로부터 표면 처리 층을 제거하는 단계를 추가로 포함할 수 있다.
일부 구현예에서, 이 개시내용은 기판의 표면상에 배치된 패턴을 갖는 반도체 기판(예를 들어, 웨이퍼)을 세정하는 방법을 제공한다. 이러한 방법은, 예를 들어
a) 선택적으로, 표면을 수성 세정제와 접촉시키는 단계;
b) 선택적으로, 표면을 제1 헹굼 용액과 접촉시키는 단계;
c) 표면을 표면 처리 조성물과 접촉시키는 단계, 여기에서 표면 처리 조성물은 적어도 하나의 비양성자성 용매와 적어도 하나의 표면 처리제를 포함하고, 여기에서 적어도 하나의 표면 처리제는 Si-함유 화합물을 포함하며, 표면 처리 조성물은 표면이 적어도 약 50도의 물 접촉각을 갖도록 표면상에 표면 처리 층을 형성함;
d) 선택적으로, 표면을 제2 헹굼 용액과 접촉시키는 단계;
e) 표면을 건조시키는 단계; 및
f) 선택적으로, 표면 처리 층을 제거하여 세정된, 패턴화된 표면을 형성하는 단계에 의해 수행될 수 있다.
이러한 구현예에서, 패턴은 최대 약 20 nm의 치수를 갖는 피처를 포함할 수 있다.
상기 기술된 방법의 단계 a)에서, 패턴화된 표면을 갖는 기판(예를 들어, 웨이퍼)은 하나 이상의 수성 세정 용액으로 처리된다. 패턴화된 표면이 둘 이상의 수성 세정 용액으로 처리될 때, 세정 용액은 순차적으로 적용될 수 있다. 수성 세정 용액은 물 단독이거나, 또는 물, 용질 및 선택적으로 유기 용매를 함유하는 용액일 수 있다. 일부 구현예에서, 수성 세정 용액은 물, 알코올(예를 들어, 이소프로판올과 같은 수용성 알코올), 수성 수산화 암모늄 용액, 수성 염산 용액, 수성 과산화수소 용액, 유기 용매(예를 들어, 수용성 유기 용매) 또는 이들의 조합을 포함할 수 있다.
단계 b)에서, 단계 a)로부터의 세정 용액은 선택적으로 제1 헹굼 용액을 사용하여 헹구어질 수 있다. 제1 헹굼 용액은 물, 유기 용매(예를 들어, 이소프로판올) 또는 유기 용매를 함유하는 수용액을 포함할 수 있다. 일부 구현예에서, 제1 헹굼 용액은 단계 a)에서 사용된 세정 용액과 적어도 부분적으로 혼화성(miscible)이다. 일부 구현예에서, 단계 b)는 단계 a)에서 사용된 세정 용액이 수분에 민감하지 않거나 또는 임의의 상당한 양의 물을 함유하지 않는 경우에 생략될 수 있다.
단계 c)에서, 기판 표면은 상기 기술된 본 개시내용의 표면 처리 조성물로 처리되어 표면 처리 층(예를 들어, 소수성 층)을 갖는 개질된(modified) 표면을 형성할 수 있다. 그 결과 형성된 개질된 표면은 소수성일 수 있고, 적어도 약 50도의 물 접촉각을 가질 수 있다. 일부 구현예에서, 이 단계는 약 10초 내지 약 300초 범위의 공정 시간 동안 약 20 - 35℃의 온도에서 수행될 수 있다.
단계 d)에서, 기판 표면은 표면 처리 조성물로 처리된 후, 표면은 선택적으로 제2 헹굼 용액으로 헹구어질 수 있다. 제2 헹굼 용액은 물, 유기 용매(예를 들어, 이소프로판올) 또는 유기 용매를 함유하는 수용액을 포함할 수 있다. 일부 구현예에서, 이 단계는 약 20 - 70℃의 온도에서 수행될 수 있다.
단계 e)에서, 기판 표면은 (예를 들어, 가압 기체를 사용하여) 건조될 수 있다. 이론에 얽매이지 않고, 기판 표면이 본원에 기술된 표면 처리 조성물로 처리된 후, 이 건조 단계 동안 표면상의 패턴의 붕괴가 최소화되는 것으로 여겨진다.
단계 f)에서, 건조 단계 후, 표면 처리 층(예를 들어, 소수성 층)은 선택적으로 제거될 수 있다. 일반적으로, 표면 처리 층은 개질된 표면의 화학적 특징에 따라 다수의 방법에 의해 제거될 수 있다. 표면 처리 층을 제거하기 위한 적절한 방법은 플라스마 스퍼터링(plasma sputtering); 플라스마 애싱(plasma ashing); 대기압 또는 대기압 이하의 압력에서의 열 처리; 산, 염기, 산화제 또는 응축된 유체(예를 들어, 초임계 CO2와 같은 초임계 유체)를 함유하는 용매를 이용한 처리; 증기 또는 액체 처리; UV 조사; 또는 이들의 조합을 포함한다.
상기 기술된 방법에 의해 제조되는 세정되고 패턴화된 표면을 갖는 반도체 기판은 기판상에 하나 이상의 회로를 형성하도록 추가 가공처리될 수 있거나, 또는 예를 들어, 조립(예를 들어, 다이싱(dicing)과 본딩(bonding)) 및 패키징(예를 들어, 칩 밀봉)에 의해 반도체 디바이스(예를 들어, 반도체 칩과 같은 집적 회로 디바이스)로 형성되도록 가공처리될 수 있다.
일부 구현예에서, 이 개시내용은 반도체 기판, 및 반도체 기판에 의해 지지되는 본원에 기술된 표면 처리 조성물을 포함하는 물품(예를 들어, 반도체 디바이스를 제조하는 동안 발견되는 중간 반도체 물품)을 특징으로 한다. 표면 처리 조성물은 상기 기술된 것과 같은 적어도 하나의 비양성자성 용매 및 적어도 하나의 Si-함유 화합물을 포함할 수 있다.
본 개시내용은 예시적인 목적을 위한 것이며, 본 개시내용의 범위를 제한하는 것으로는 해석되어서는 안되는 다음 실시예를 참조하여 보다 상세하게 예시된다.
실시예 1
실온에서 성분을 혼합함으로써 표면 처리 용액(즉, 제형(formulations) 1 - 101)을 제조하였다. 제형 1 - 101의 조성물은 아래 표 1에 요약되어 있다. 달리 지시하지 않는 한, 표 1에 열거된 모든 백분율은 중량 퍼센트이다.
Si 기판상에 SiO2 또는 SiN 박막을 함유하는 쿠폰(Coupons)을 1×1 인치 정사각형으로 절단하였다. 쿠폰을 100 mL의 교반된(50 RPM) 표면 처리 용액 안에 수직으로 담그고, 표 1에 나타낸 상응하는 온도에서 유지시켰다. 쿠폰을 표 1에 나타낸 상응하는 시간 동안 가공처리하였다. 그 다음에, 쿠폰을 50℃에서 이소프로판올로 헹구고, 가압 질소 기체를 사용하여 건조시켰다.
쿠폰을 AST VCA 3000 접촉각 도구(Contact Angle Tool) 위에 놓고, 접촉각을 측정하기 위해 다음 절차를 진행하였다:
1. SiO2 또는 SiN 쿠폰을 스테이지(stage) 위에 놓는다.
2. 시험편(specimen)이 바늘 바로 아래에 올 때까지 수직 노브(Vertical Knob)를 시계 방향으로 회전시켜 스테이지를 위로 올린다.
3. 탈이온수 드롭(drop)을 시험편 표면에 가볍게 접촉시켜 공급하고, 액적(droplet)이 바늘 끝에서 분리될 때까지 시험편을 낮춘다.
4. 스테이지 조정을 위해 횡 방향 노브(transverse knob)를 사용하여 시야(field-of-view) 전체에 걸쳐 드롭을 중앙에 놓는다.
5. 가이드 레일을 따라 스테이지를 움직여서 선명한 이미지를 얻기 위해 시야에서 드롭에 초점을 맞춘다.
6. "AutoFAST" 버튼을 클릭하여 이미지를 멈추고 계산한다. 두 개의 숫자가 표시될 것이며; 이들 두 개의 숫자는 좌우 접촉각이다.
7. 수동으로 계산하기 위하여, 마우스를 사용하여 액적 둘레에 5개의 표지(marker)를 배치한다.
8. 메인 메뉴에서 액적 아이콘을 선택하여 접촉각을 계산한다.
9. 이미지상에 곡선 맞춤(curve fit)과 접선(tangent line)이 만들어질 것이다. 화면의 왼쪽 코너에 두 개의 숫자가 표시될 것이며; 이들 두 개의 숫자는 좌우 접촉각이다.
10. 3개의 기판 위치에서 상기 절차를 반복하고, 그 결과 얻어진 접촉각의 평균을 구하고, 평균 결과를 표 1에 보고한다.
Figure 112019105847357-pct00001
Figure 112019105847357-pct00002
Figure 112019105847357-pct00003
Figure 112019105847357-pct00004
Figure 112019105847357-pct00005
Figure 112019105847357-pct00006
1 용매는 제형의 나머지를 구성한다.
2 "CA"는 접촉각(도)을 나타낸다.
3 "HMDS"는 헥사메틸디실라잔을 나타낸다.
4 "PGMEA"는 프로필렌 글리콜 메틸 에테르 아세테이트를 나타낸다.
5 "PGME"는 프로필렌 글리콜 메틸 에테르를 나타낸다.
6 "HMDSO"는 헥사메틸디실록산을 나타낸다.
7 "HMDSA"는 헥타메틸디실라잔을 나타낸다.
8 "TMSDMA"는 N-(트리메틸실릴)디메틸아민을 나타낸다.
9 "BDADMS"는 비스(디메틸아미노)디메틸실란을 나타낸다.
표 1에 나타난 바와 같이, 비양성자성 용매와 Si-함유 화합물을 함유하는 다수의 식(formula) 1 - 101은 SiO2 또는 SiN 표면상에서 90°에 가까운 접촉각을 나타내었다.
실시예 2
실온에서 성분을 혼합함으로써 표면 처리 용액(즉, 제형 102 - 115)을 제조하였다. 제형 102 - 115의 조성물은 아래 표 2에 요약되어 있다. 달리 지시하지 않는 한, 표 2에 열거된 모든 백분율은 중량 퍼센트이다.
패턴화된 웨이퍼를 제형 102 - 115로 처리하였다. 높은 종횡비의 Si 필러 패턴화된 웨이퍼를 0.5 인치 × 0.5 인치 쿠폰으로 다이싱하였다. 그 다음에, 쿠폰을 교반된 25℃ 표면 처리 용액 안으로 30 - 180초 동안 담그었다. 쿠폰을 표면 처리 용액에서 꺼내고, 교반된 50℃ 이소프로필 알코올이 들어있는 비이커에서 60초 동안 헹구었다. 그 다음에, 쿠폰을 이소프로필 알코올 헹굼액에서 꺼내고, 45 psi의 기체 압력으로 1인치의 작용 거리에서 쿠폰에 수직으로 배향된 N2 가스 디스펜스 건(dispense gun)으로 건조시켰다. 그 다음에, 50000×의 배율로 3곳의 무작위로 선택된 위치에서 주사 전자 현미경 검사법으로 쿠폰을 분석하고, 붕괴되지 않은 규소 필러(silicon pillar)의 수를 표에 요약하였다. 3곳의 위치에서 붕괴되지 않은 Si-필러의 평균은 관찰된 총 Si 필러의 백분율로서 표 2에 보고되어 있다.
Figure 112019105847357-pct00007
1 용매는 제형의 나머지를 구성한다.
표 2에 나타난 바와 같이, 제형 102 - 115로 처리시, 패턴화된 실리콘 웨이퍼 상의 실리콘 필러의 상당 부분은 세정 또는 건조 공정 후에 남아 있었다.
본 개시내용은 이의 특정 구현예를 참조하여 상세하게 설명되었지만, 수정 및 변형은 설명되고 청구되는 것의 사상 및 범위 내에 있는 것으로 이해된다.

Claims (67)

  1. 기판의 표면상에 배치된 패턴을 갖는 반도체 기판을 처리하는 방법으로서,
    상기 방법은 표면을 표면 처리 조성물과 접촉시키는 단계를 포함하며, 여기에서 표면 처리 조성물은 적어도 하나의 비양성자성 용매(aprotic solvent) 및 적어도 하나의 표면 처리제를 포함하고, 적어도 하나의 표면 처리제는 Si-함유 화합물을 포함하고, 표면 처리 조성물은 표면이 적어도 50도의 물 접촉각(water contact angle)을 갖도록 표면상에 표면 처리 층을 형성하고;
    여기에서 패턴은 최대 20 nm의 치수(dimension)를 갖는 피처(feature)를 포함하는 방법.
  2. 제1항에 있어서,
    표면은 SiO2, SiN, TiN, SiOC, SiON, Si, SiGe, Ge 또는 W를 포함하는 것인 방법.
  3. 제1항에 있어서,
    적어도 하나의 비양성자성 용매는 카보네이트 용매, 락톤, 케톤, 방향족 탄화수소, 실록산, 글리콜 디알킬 에테르, 글리콜 알킬 에테르 아세테이트, 에스테르, 요소, 락탐, 디메틸 설폭시드 및 N-메틸 피롤리돈으로 이루어지는 군으로부터 선택되는 것인 방법.
  4. 제1항에 있어서,
    적어도 하나의 비양성자성 용매는 카보네이트 용매를 포함하는 것인 방법.
  5. 제4항에 있어서,
    카보네이트 용매는 프로필렌 카보네이트인 것인 방법.
  6. 제1항에 있어서,
    적어도 하나의 비양성자성 용매는 락톤을 포함하는 것인 방법.
  7. 제6항에 있어서,
    락톤은 감마-부티로락톤인 것인 방법.
  8. 제1항에 있어서,
    적어도 하나의 비양성자성 용매는 표면 처리 조성물의 90 중량% 내지 99.9 중량%인 것인 방법.
  9. 제1항에 있어서,
    Si-함유 화합물은 디실라잔인 것인 방법.
  10. 제9항에 있어서,
    디실라잔은 헥사메틸디실라잔, 헵타메틸디실라잔, N-메틸 헥사메틸디실라잔, 1,3-디페닐테트라메틸디실라잔 또는 1,1,3,3-테트라페닐-1,3-디메틸디실라잔인 것인 방법.
  11. 제1항에 있어서,
    Si-함유 화합물은 트리메틸실릴기를 포함하는 것인 방법.
  12. 제11항에 있어서,
    Si-함유 화합물은 N-(트리메틸실릴)디메틸아민, N-(트리메틸실릴)디에틸아민, 4-트리메틸실릴옥시-3-펜텐-2-온, 비스-트리메틸실릴설페이트, 메톡시트리메틸실란, N-알릴-N,N-비스(트리메틸실릴)아민, N-(트리메틸실릴)디에틸아민, N,N-비스-트리메틸실릴 요소 또는 트리스-트리메틸실릴포스파이트인 것인 방법.
  13. 제1항에 있어서,
    Si-함유 화합물은 아미노실란인 것인 방법.
  14. 제13항에 있어서,
    아미노실란은 비스(디메틸아미노)디메틸실란 또는 페네틸디메틸(디메틸아미노)실란인 것인 방법.
  15. 제1항에 있어서,
    적어도 하나의 표면 처리제는 표면 처리 조성물의 0.5 중량% 내지 10 중량%인 것인 방법.
  16. 제1항에 있어서,
    표면 처리 조성물은 촉매를 추가로 포함하는 것인 방법.
  17. 제16항에 있어서,
    촉매는 벤조트리아졸, 프탈산 무수물, 아세트산 무수물, 메탄설폰산, 황산 또는 트리플루오로메탄설폰산인 것인 방법.
  18. 제16항에 있어서,
    촉매는 표면 처리 조성물의 0.1 중량% 내지 1 중량%인 것인 방법.
  19. 제1항에 있어서,
    표면 처리 조성물은 물을 추가로 포함하며, 물은 표면 처리 조성물의 최대 2 중량%인 것인 방법.
  20. 제1항에 있어서,
    표면 처리 조성물은 실질적으로 물을 함유하지 않는 것인 방법.
  21. 제1항에 있어서,
    표면 처리 조성물은 표면이 적어도 65도의 물 접촉각을 갖도록 표면상에 표면 처리 층을 형성하는 것인 방법.
  22. 제1항에 있어서,
    표면을 표면 처리 조성물과 접촉시키기 전에 표면을 적어도 하나의 수성 세정 용액과 접촉시키는 단계를 추가로 포함하는 방법.
  23. 제22항에 있어서,
    적어도 하나의 수성 세정 용액은 물, 알코올, 수성 수산화암모늄, 수성 염산, 수성 과산화수소, 유기 용매 또는 이들의 조합을 포함하는 것인 방법.
  24. 제22항에 있어서,
    표면을 적어도 하나의 수성 세정 용액과 접촉시킨 후 표면을 표면 처리 조성물과 접촉시키기 전에, 표면을 제1 헹굼 용액과 접촉시키는 단계를 추가로 포함하는 방법.
  25. 제1항에 있어서,
    표면을 표면 처리 조성물과 접촉시킨 후에 표면을 제2 헹굼 용액과 접촉시키는 단계를 추가로 포함하는 방법.
  26. 제1항에 있어서,
    표면을 건조시키는 단계를 추가로 포함하는 방법.
  27. 제1항에 있어서,
    표면 처리 층을 제거하는 단계를 추가로 포함하는 방법.
  28. 표면 처리 조성물로서,
    적어도 하나의 비양성자성 용매, 및
    적어도 하나의 표면 처리제
    를 포함하고,
    표면 처리제는 트리메틸실릴기, 아미노실릴기 또는 디실라잔기를 포함하는 Si-함유 화합물이고, 단 디실라잔기는 Si-H 결합을 포함하지 않으며,
    여기에서 표면 처리 조성물은 표면이 적어도 50도의 물 접촉각을 갖도록 표면상에 표면 처리 층을 형성할 수 있고, 표면은 최대 20 nm의 치수를 갖는 피처를 포함하는 패턴을 갖는 것인, 표면 처리 조성물.
  29. 제28항에 있어서,
    적어도 하나의 비양성자성 용매는 카보네이트 용매, 락톤, 케톤, 방향족 탄화수소, 실록산, 글리콜 디알킬 에테르, 글리콜 알킬 에테르 아세테이트, 에스테르, 요소, 락탐, 디메틸 설폭시드 및 N-메틸 피롤리돈으로 이루어지는 군으로부터 선택되는 것인 표면 처리 조성물.
  30. 제29항에 있어서,
    적어도 하나의 비양성자성 용매는 카보네이트 용매를 포함하는 것인 표면 처리 조성물.
  31. 제30항에 있어서,
    카보네이트 용매는 프로필렌 카보네이트인 것인 표면 처리 조성물.
  32. 제28항에 있어서,
    적어도 하나의 비양성자성 용매는 락톤을 포함하는 것인 표면 처리 조성물.
  33. 제32항에 있어서,
    락톤은 감마-부티로락톤인 것인 표면 처리 조성물.
  34. 제28항에 있어서,
    적어도 하나의 비양성자성 용매는 표면 처리 조성물의 90 중량% 내지 99.9 중량%인 것인 표면 처리 조성물.
  35. 제28항에 있어서,
    Si-함유 화합물은 디실라잔인 것인 표면 처리 조성물.
  36. 제35항에 있어서,
    디실라잔은 헥사메틸디실라잔, 헵타메틸디실라잔, N-메틸 헥사메틸디실라잔, 1,3-디페닐테트라메틸디실라잔 또는 1,1,3,3-테트라페닐-1,3-디메틸디실라잔인 것인 표면 처리 조성물.
  37. 제28항에 있어서,
    Si-함유 화합물은 트리메틸실릴기를 포함하는 것인 표면 처리 조성물.
  38. 제37항에 있어서,
    Si-함유 화합물은 N-(트리메틸실릴)디메틸아민, N-(트리메틸실릴)디에틸아민, 4-트리메틸실릴옥시-3-펜텐-2-온, 비스-트리메틸실릴설페이트, 메톡시트리메틸실란, N-알릴-N,N-비스(트리메틸실릴)아민, N-(트리메틸실릴)디에틸아민, N,N-비스-트리메틸실릴 요소 또는 트리스-트리메틸실릴포스파이트인 것인 표면 처리 조성물.
  39. 제28항에 있어서,
    Si-함유 화합물은 아미노실란인 것인 표면 처리 조성물.
  40. 제39항에 있어서,
    아미노실란은 비스-디메틸아미노디메틸실란 또는 페네틸디메틸(디메틸아미노)실란인 것인 표면 처리 조성물.
  41. 제28항에 있어서,
    적어도 하나의 표면 처리제는 표면 처리 조성물의 0.5 중량% 내지 10 중량%인 것인 표면 처리 조성물.
  42. 제28항에 있어서,
    촉매를 추가로 포함하는 표면 처리 조성물.
  43. 제42항에 있어서,
    촉매는 벤조트리아졸, 프탈산 무수물, 아세트산 무수물, 메탄설폰산, 황산 또는 트리플루오로메탄설폰산인 것인 표면 처리 조성물.
  44. 제42항에 있어서,
    촉매는 표면 처리 조성물의 0.1 중량% 내지 1 중량%인 것인 표면 처리 조성물.
  45. 제28항에 있어서,
    표면 처리 조성물은 물을 추가로 포함하며, 물은 표면 처리 조성물의 최대 2 중량%인 것인 표면 처리 조성물.
  46. 제28항에 있어서,
    표면 처리 조성물은 실질적으로 물을 함유하지 않는 것인 표면 처리 조성물.
  47. 제28항에 있어서,
    표면 처리 조성물은 표면이 적어도 65도의 물 접촉각을 갖도록 표면상에 표면 처리 층을 형성하는 것인 표면 처리 조성물.
  48. 표면 처리 조성물로서,
    락톤, 케톤, 방향족 탄화수소, 실록산, 글리콜 디알킬 에테르, 글리콜 알킬 에테르 아세테이트, 에스테르, 요소, 락탐, 디메틸 설폭시드 및 N-메틸 피롤리돈으로 이루어지는 군으로부터 선택되는 적어도 하나의 비양성자성 용매 90 중량% 내지 99.5 중량%, 및
    적어도 하나의 표면 처리제 0.5 중량% 내지 10 중량%
    를 포함하며, 표면 처리제는 트리메틸실릴기, 아미노실릴기 또는 디실라잔기를 포함하는 Si-함유 화합물이고, 단 디실라잔기는 Si-H 결합을 포함하지 않으며;
    여기에서 표면 처리 조성물은 표면이 적어도 50도의 물 접촉각을 갖도록 표면상에 표면 처리 층을 형성할 수 있고, 표면은 최대 20 nm의 치수를 갖는 피처를 포함하는 패턴을 갖는 것인, 표면 처리 조성물.
  49. 제48항에 있어서,
    촉매 또는 물을 추가로 포함하는 것인 표면 처리 조성물.
  50. 표면 처리 조성물로서,
    프로필렌 카보네이트,
    헥사메틸디실라잔, 및
    선택적으로, 적어도 하나의 공용매(co-solvent)
    로 이루어지고;
    여기에서 헥사메틸디실라잔은 조성물의 0.5 중량% 내지 10 중량%인 것인, 표면 처리 조성물.
  51. 제50항에 있어서,
    헥사메틸디실라잔은 조성물의 0.5 중량% 내지 9.5 중량%인 것인 표면 처리 조성물.
  52. 제50항에 있어서,
    적어도 하나의 공용매는 물, 실록산 또는 방향족 탄화수소를 포함하는 것인 표면 처리 조성물.
  53. 표면 처리 조성물로서,
    적어도 하나의 비양성자성 용매, 및
    적어도 하나의 표면 처리제
    로 이루어지고,
    표면 처리제는 트리메틸실릴기, 아미노실릴기 또는 디실라잔기를 포함하는 Si-함유 화합물이고, 단 디실라잔기는 Si-H 결합을 포함하지 않으며;
    여기에서 적어도 하나의 표면 처리제는 표면 처리 조성물의 0.5 중량% 내지 10 중량%인 것인, 표면 처리 조성물.
  54. 제53항에 있어서,
    적어도 하나의 비양성자성 용매는 카보네이트 용매, 락톤, 케톤, 방향족 탄화수소, 실록산, 글리콜 디알킬 에테르, 글리콜 알킬 에테르 아세테이트, 에스테르, 요소, 락탐, 디메틸 설폭시드 및 N-메틸 피롤리돈으로 이루어지는 군으로부터 선택되는 것인 표면 처리 조성물.
  55. 제54항에 있어서,
    적어도 하나의 비양성자성 용매는 카보네이트 용매를 포함하는 것인 표면 처리 조성물.
  56. 제55항에 있어서,
    카보네이트 용매는 프로필렌 카보네이트인 것인 표면 처리 조성물.
  57. 제53항에 있어서,
    적어도 하나의 비양성자성 용매는 락톤을 포함하는 것인 표면 처리 조성물.
  58. 제57항에 있어서,
    락톤은 감마-부티로락톤인 것인 표면 처리 조성물.
  59. 제53항에 있어서,
    적어도 하나의 비양성자성 용매는 표면 처리 조성물의 90 중량% 내지 99.9 중량%인 것인 표면 처리 조성물.
  60. 제53항에 있어서,
    Si-함유 화합물은 디실라잔인 것인 표면 처리 조성물.
  61. 제60항에 있어서,
    디실라잔은 헥사메틸디실라잔, 헵타메틸디실라잔, N-메틸 헥사메틸디실라잔, 1,3-디페닐테트라메틸디실라잔 또는 1,1,3,3-테트라페닐-1,3-디메틸디실라잔인 것인 표면 처리 조성물.
  62. 제53항에 있어서,
    Si-함유 화합물은 트리메틸실릴기를 포함하는 것인 표면 처리 조성물.
  63. 제62항에 있어서,
    Si-함유 화합물은 N-(트리메틸실릴)디메틸아민, N-(트리메틸실릴)디에틸아민, 4-트리메틸실릴옥시-3-펜텐-2-온, 비스-트리메틸실릴설페이트, 메톡시트리메틸실란, N-알릴-N,N-비스(트리메틸실릴)아민, N-(트리메틸실릴)디에틸아민, N,N-비스-트리메틸실릴 요소 또는 트리스-트리메틸실릴포스파이트인 것인 표면 처리 조성물.
  64. 제53항에 있어서,
    Si-함유 화합물은 아미노실란인 것인 표면 처리 조성물.
  65. 제64항에 있어서,
    아미노실란은 비스-디메틸아미노디메틸실란 또는 페네틸디메틸(디메틸아미노)실란인 것인 표면 처리 조성물.
  66. 제53항에 있어서,
    적어도 하나의 표면 처리제는 표면 처리 조성물의 0.5 중량% 내지 9.5 중량%인 것인 표면 처리 조성물.
  67. 제53항에 있어서,
    조성물은
    조성물의 90 중량% 내지 99.5 중량% 양의 적어도 하나의 비양성자성 용매, 여기에서 적어도 하나의 비양성자성 용매는 락톤, 케톤, 방향족 탄화수소, 실록산, 글리콜 디알킬 에테르, 글리콜 알킬 에테르 아세테이트, 에스테르, 요소, 락탐, 디메틸 설폭시드 및 N-메틸 피롤리돈으로 이루어지는 군으로부터 선택되고, 및
    조성물의 0.5 중량% 내지 10 중량% 양의 적어도 하나의 표면 처리제
    로 이루어지는 것인, 표면 처리 조성물.
KR1020197030566A 2017-03-24 2018-03-22 표면 처리 방법 및 이를 위한 조성물 KR102519448B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762476182P 2017-03-24 2017-03-24
US62/476,182 2017-03-24
US201862617688P 2018-01-16 2018-01-16
US62/617,688 2018-01-16
PCT/US2018/023697 WO2018175682A1 (en) 2017-03-24 2018-03-22 Surface treatment methods and compositions therefor

Publications (2)

Publication Number Publication Date
KR20190124795A KR20190124795A (ko) 2019-11-05
KR102519448B1 true KR102519448B1 (ko) 2023-04-07

Family

ID=63581154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197030566A KR102519448B1 (ko) 2017-03-24 2018-03-22 표면 처리 방법 및 이를 위한 조성물

Country Status (8)

Country Link
US (1) US10593538B2 (ko)
EP (1) EP3602606A4 (ko)
JP (2) JP7452782B2 (ko)
KR (1) KR102519448B1 (ko)
CN (1) CN110462525A (ko)
IL (1) IL269490B (ko)
SG (1) SG11201908617QA (ko)
WO (1) WO2018175682A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10941301B2 (en) * 2017-12-28 2021-03-09 Tokyo Ohka Kogyo Co., Ltd. Surface treatment method, surface treatment agent, and method for forming film region-selectively on substrate
IL275626B1 (en) 2018-01-05 2024-03-01 Fujifilm Electronic Mat Usa Inc Preparations and methods for surface treatment
KR102084164B1 (ko) * 2018-03-06 2020-05-27 에스케이씨 주식회사 반도체 공정용 조성물 및 반도체 공정
WO2019193967A1 (ja) * 2018-04-05 2019-10-10 セントラル硝子株式会社 ウェハの表面処理方法及び該方法に用いる組成物
US20200035494A1 (en) * 2018-07-30 2020-01-30 Fujifilm Electronic Materials U.S.A., Inc. Surface Treatment Compositions and Methods
US11817310B2 (en) * 2018-11-22 2023-11-14 Central Glass Company, Limited Bevel portion treatment agent composition and method of manufacturing wafer
WO2021034491A1 (en) * 2019-08-21 2021-02-25 Fujifilm Electronic Materials U.S.A., Inc. Surface treatment compositions and methods
CN114269892B (zh) * 2019-08-27 2024-02-23 株式会社力森诺科 组合物、及粘接性聚合物的清洗方法
US20230282473A1 (en) 2020-05-21 2023-09-07 Central Glass Company, Limited Surface treatment method for semiconductor substrates and surface treatment agent composition
WO2023192000A1 (en) * 2022-03-31 2023-10-05 Fujifilm Electronic Materials U.S.A., Inc. Surface treatment compositions and methods
US20240101929A1 (en) * 2022-09-14 2024-03-28 Fujifilm Electronic Materials U.S.A., Inc. Surface Treatment Compositions and Methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161833A (ja) * 2012-02-01 2013-08-19 Central Glass Co Ltd 撥水性保護膜形成用薬液、撥水性保護膜形成用薬液キット、及びウェハの洗浄方法
US20160289455A1 (en) * 2015-04-01 2016-10-06 Air Products And Chemicals, Inc. Composition for Treating Surface of Substrate, Method and Device

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6032338B2 (ja) 1977-03-16 1985-07-27 太陽誘電株式会社 導電性塗料焼付電極を有する磁器コンデンサ
JPS54107442A (en) 1978-02-09 1979-08-23 Nippon Boshoku Kogyo Kk External source type* electrical corrosion preventive anode system for bottom portion of outdoor steel container
AU2001278890A1 (en) * 2000-07-10 2002-01-21 Ekc Technology, Inc. Compositions for cleaning organic and plasma etched residues for semiconductor devices
TW200409669A (en) 2002-04-10 2004-06-16 Dow Corning Ireland Ltd Protective coating composition
US7345000B2 (en) 2003-10-10 2008-03-18 Tokyo Electron Limited Method and system for treating a dielectric film
US7041226B2 (en) * 2003-11-04 2006-05-09 Lexmark International, Inc. Methods for improving flow through fluidic channels
US20070218811A1 (en) 2004-09-27 2007-09-20 Hitachi Chemical Co., Ltd. Cmp polishing slurry and method of polishing substrate
KR101331747B1 (ko) 2005-01-27 2013-11-20 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 반도체 기판 처리 조성물
US7500397B2 (en) 2007-02-15 2009-03-10 Air Products And Chemicals, Inc. Activated chemical process for enhancing material properties of dielectric films
US7838425B2 (en) * 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
KR20160114736A (ko) 2008-10-21 2016-10-05 도오꾜오까고오교 가부시끼가이샤 표면 처리액 및 표면 처리 방법, 그리고 소수화 처리 방법 및 소수화된 기판
US9053924B2 (en) 2008-12-26 2015-06-09 Central Glass Company, Limited Cleaning agent for silicon wafer
SG173043A1 (en) 2009-01-21 2011-08-29 Central Glass Co Ltd Silicon wafer cleaning agent
JP5324361B2 (ja) 2009-08-28 2013-10-23 東京応化工業株式会社 表面処理剤及び表面処理方法
JP5663160B2 (ja) 2009-09-28 2015-02-04 東京応化工業株式会社 表面処理剤及び表面処理方法
JP5680932B2 (ja) 2009-11-13 2015-03-04 東京応化工業株式会社 表面処理剤及び表面処理方法
JP5708191B2 (ja) 2010-05-19 2015-04-30 セントラル硝子株式会社 保護膜形成用薬液
SG185632A1 (en) 2010-06-07 2012-12-28 Central Glass Co Ltd Liquid chemical for foaming protecting film
US9228120B2 (en) 2010-06-07 2016-01-05 Central Glass Company, Limited Liquid chemical for forming protecting film
JP5716527B2 (ja) 2010-06-28 2015-05-13 セントラル硝子株式会社 撥水性保護膜形成用薬液と該薬液を用いたウェハの洗浄方法
JP2012033880A (ja) 2010-06-30 2012-02-16 Central Glass Co Ltd 撥水性保護膜形成用薬液
JP2012015335A (ja) 2010-06-30 2012-01-19 Central Glass Co Ltd 保護膜形成用薬液、および、ウェハ表面の洗浄方法
US20130280123A1 (en) 2010-08-27 2013-10-24 Advanced Technology Materials, Inc. Method for preventing the collapse of high aspect ratio structures during drying
US8828144B2 (en) * 2010-12-28 2014-09-09 Central Grass Company, Limited Process for cleaning wafers
US20120164818A1 (en) 2010-12-28 2012-06-28 Central Glass Company, Limited Process for Cleaning Wafers
JP6213616B2 (ja) * 2011-10-28 2017-10-18 セントラル硝子株式会社 保護膜形成用薬液の調製方法
JP5953721B2 (ja) 2011-10-28 2016-07-20 セントラル硝子株式会社 保護膜形成用薬液の調製方法
JP5288147B2 (ja) 2011-11-29 2013-09-11 セントラル硝子株式会社 保護膜形成用薬液の調製方法
JP5969253B2 (ja) 2012-02-10 2016-08-17 東京応化工業株式会社 表面処理剤及び表面処理方法
JP2013168583A (ja) 2012-02-16 2013-08-29 Toagosei Co Ltd 表面処理剤および表面処理方法
CN103007911B (zh) * 2012-12-01 2014-04-30 福州大学 一种表面处理剂用复合催化剂的制备方法
JP6221279B2 (ja) 2013-03-18 2017-11-01 富士通株式会社 レジスト組成物の製造方法及びパターン形成方法
JP6191372B2 (ja) 2013-10-04 2017-09-06 セントラル硝子株式会社 ウェハの洗浄方法
CN103773236B (zh) * 2014-01-17 2016-02-03 浙江大学 一种在基材表面制备防水防油型陶瓷涂料的方法
TWI596663B (zh) 2014-05-12 2017-08-21 東京威力科創股份有限公司 柔性奈米結構之乾燥的改善方法及系統
US9703202B2 (en) * 2015-03-31 2017-07-11 Tokyo Ohka Kogyo Co., Ltd. Surface treatment process and surface treatment liquid
JP6592303B2 (ja) * 2015-08-14 2019-10-16 株式会社Ｓｃｒｅｅｎホールディングス 基板洗浄方法および基板洗浄装置
JP6681796B2 (ja) 2016-06-21 2020-04-15 東京応化工業株式会社 シリル化剤溶液、表面処理方法、及び半導体デバイスの製造方法
JP6310583B2 (ja) * 2017-02-10 2018-04-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
CN108250916A (zh) * 2017-12-29 2018-07-06 安徽鑫发铝业有限公司 一种汽车用铝型材表面处理工艺
IL275626B1 (en) 2018-01-05 2024-03-01 Fujifilm Electronic Mat Usa Inc Preparations and methods for surface treatment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161833A (ja) * 2012-02-01 2013-08-19 Central Glass Co Ltd 撥水性保護膜形成用薬液、撥水性保護膜形成用薬液キット、及びウェハの洗浄方法
US20160289455A1 (en) * 2015-04-01 2016-10-06 Air Products And Chemicals, Inc. Composition for Treating Surface of Substrate, Method and Device

Also Published As

Publication number Publication date
JP2023027033A (ja) 2023-03-01
JP2020512693A (ja) 2020-04-23
JP7452782B2 (ja) 2024-03-19
WO2018175682A1 (en) 2018-09-27
TW201842148A (zh) 2018-12-01
US20180277357A1 (en) 2018-09-27
SG11201908617QA (en) 2019-10-30
US10593538B2 (en) 2020-03-17
KR20190124795A (ko) 2019-11-05
CN110462525A (zh) 2019-11-15
EP3602606A1 (en) 2020-02-05
EP3602606A4 (en) 2020-02-05
IL269490A (en) 2019-11-28
IL269490B (en) 2022-06-01

Similar Documents

Publication Publication Date Title
KR102519448B1 (ko) 표면 처리 방법 및 이를 위한 조성물
JP6550123B2 (ja) エッチング組成物
KR102436721B1 (ko) 질화 규소를 포함하는 기판을 에칭하는 조성물 및 방법
CN111565859B (zh) 表面处理组合物及方法
JP7474765B2 (ja) エッチング組成物
US9653307B1 (en) Surface modification compositions, methods of modifying silicon-based materials, and methods of forming high aspect ratio structures
CN111225965B (zh) 蚀刻组合物
US20180100128A1 (en) Cleaning formulations for removing residues on semiconductor substrates
US11508569B2 (en) Surface treatment compositions and methods
WO2023192000A1 (en) Surface treatment compositions and methods
TWI835725B (zh) 表面處理方法及用於該方法的組成物
WO2024058956A1 (en) Surface treatment compositions and methods
WO2024039698A1 (en) Etching compositions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant