KR102345150B1 - 반도체 장치 및 연속 판독 방법 - Google Patents

반도체 장치 및 연속 판독 방법 Download PDF

Info

Publication number
KR102345150B1
KR102345150B1 KR1020200093731A KR20200093731A KR102345150B1 KR 102345150 B1 KR102345150 B1 KR 102345150B1 KR 1020200093731 A KR1020200093731 A KR 1020200093731A KR 20200093731 A KR20200093731 A KR 20200093731A KR 102345150 B1 KR102345150 B1 KR 102345150B1
Authority
KR
South Korea
Prior art keywords
page
data
cache memory
page data
read
Prior art date
Application number
KR1020200093731A
Other languages
English (en)
Other versions
KR20210014588A (ko
Inventor
마코토 세누
카추토시 수이토
츠토무 타니구치
쇼 오카베
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Publication of KR20210014588A publication Critical patent/KR20210014588A/ko
Application granted granted Critical
Publication of KR102345150B1 publication Critical patent/KR102345150B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

플래시 메모리의 연속 판독 방법이 제공되며: 페이지 버퍼/센싱 회로의 래치 L1의 캐시 메모리 C0에 보유된 데이터를 출력한 후, 다음 페이지의 캐시 메모리 C0의 데이터가 메모리 셀 어레이로부터 판독되는 단계, 및 캐시 메모리 C0의 판독 데이터는 래치 L1에 유지되는 단계를 포함한다. 래치 L1의 캐시 메모리 C1에 보유된 데이터를 출력한 후, 캐시 메모리 C1의 동일한 다음 페이지의 데이터가 메모리 셀 어레이로부터 판독되고, 캐시 메모리 C1의 판독 데이터는 래치 L1에 유지된다.

Description

반도체 장치 및 연속 판독 방법{SEMICONDUCTOR DEVICE AND CONTINUOUS READING METHOD}
본 발명은 반도체 장치에 관한 것으로, 특히 플래시 메모리 등의 연속 판독(continuous reading)에 관한 것이다.
본 출원은 2019년 7월 29일에 출원된 일본 출원 일련 번호 2019-138606의 우선권을 주장한다. 상기 언급된 특허 출원 전체가 본 명세서에 참고로 포함되고 본 명세서의 일부를 구성한다.
NAND형 플래시 메모리(flash memory)는 외부 명령에 응답하여 여러 페이지를 연속적으로 판독할 수 있는 연속 판독 기능(continuous reading function)(버스트 판독 기능(burst reading function))을 갖는다. 페이지 버퍼/센싱 회로는 예를 들어 2 개의 래치(latch)를 포함하고, 연속 판독 동작에서, 어레이(array)로부터 판독된 데이터가 하나의 래치에 유지되는 기간 동안, 다른 래치에 의해 유지되는 데이터가 출력될 수 있다(예를 들어, 특허 문헌 1, 2, 3 등).
특허 문헌 1: 일본 특허 공개 번호 5323170호
특허 문헌 2: 일본 특허 공개 번호 5667143호
특허 문헌 3: 미국 특허 출원 번호 US 2014/0104947A1.
본 개시에 의해 해결될 문제
도 1a 및 도 1b는 칩 레벨 에러 체크(chip-level error checking) 및 정정(correction)(ECC) 기능을 갖춘 NAND형 플래시 메모리의 개략적인 구성을 도시한다. 플래시 메모리는: NAND 스트링(string), 페이지 버퍼/센싱 회로(page buffer/sensing circuit)(20), 데이터 전송 회로(data transmission circuit)(30), 데이터 전송 회로(32), 및 에러 검출 및 정정 회로(error detection and correction circuit)(ECC라고 함), 및 입력 출력 회로(input output circuit)(50)를 포함하는 메모리 셀 어레이(memory cell array)(10)를 포함한다. 페이지 버퍼/센싱 회로(20)는 프로그램 될 판독 데이터 또는 입력 데이터를 보유하는 2 개의 래치 L1 및 L2(예를 들어, 1 개의 래치는 4KB를 가짐)를 포함하고, 래치 L1 및 래치 L2는 각각 캐시 메모리(cache memory)(C0) 및 캐시 메모리 C1(예를 들어, 하나의 캐시 메모리는 2KB를 가짐)를 포함한다. 캐시 메모리 C0 및 캐시 메모리 C1은 각각 독립적인 동작을 수행할 수 있다. 또한, ECC 회로(40)는 사용자 옵션을 통해 활성화 또는 비활성화 될 수 있다.
도 2는 이전의 연속 판독(continuous reading)의 타이밍도이다. 연속 판독은 다수의 페이지로부터 데이터를 연속적으로 판독하는 것이며, 이러한 동작은 명령을 통해 실행될 수 있다. 먼저, 페이지 P0(페이지 0)의 어레이 판독이 수행된다. 이 시점에서, 판독 시간 tRD1은 약 24μs이다. 판독 페이지 P0의 데이터는 래치 L1(래치 1)의 캐시 메모리 C0 및 캐시 메모리 C1(P0.C0, P0.C1)에 유지된다. 그리고, 래치 L1의 캐시 메모리 C0 및 캐시 메모리 C1의 데이터는 래치 L2의 캐시 메모리 C0 및 캐시 메모리 C1으로 전송된다(래치 2). 캐시 메모리 C0와 캐시 메모리 C1 중 하나가 데이터 출력을 수행하는 동안 다른 하나는 ECC 처리를 수행하고, 다른 하나가 데이터 출력을 수행하는 기간 동안, 이것은 ECC 처리를 수행한다. 또한, 데이터가 래치 L1에서 래치 L2로 전송된 후, 다음 페이지 P1(1 페이지)의 어레이 판독이 수행되고 판독 데이터는 래치 L1에 유지된다.
연속 판독에서, 행 어드레스가 자동으로 점진적으로 증가하고, 및 복수의 페이지의 연속 판독이 페이지 P1으로부터 시작된다. 연속 판독에서의 어레이 판독(array reading) 시간 tR은 약 18 μs이다. 어레이 판독은 내부 클록 신호(internal clock signal)와 동기화되어 수행되고, 입력 출력 회로(50)의 데이터 출력은 내부 클록 신호와 비동기인 외부 클록 신호(external clock signal) ExCLK와 동기하여 수행된다. 한 페이지의 데이터 출력 시간 tDOUT은 외부 클록 신호 ExCLK의 주파수에 의존한다. 예를 들어, 외부 클록 신호 ExCLK가 104 MHz 일 때, 데이터 출력 시간 tDOUT은 약 39.4 μs이다. 연속 판독에서, 어레이 판독 시간 tR은 한 페이지의 데이터 출력 시간 tDOUT보다 작아야 한다.
메모리 셀 어레이(memory cell array)(10)는 데이터를 저장하기 위한 메인 영역(main region)과 ECC 처리에 의해 생성된 에러 검출 코드 및 사용자 정보를 저장하기 위한 스페어 영역(spare region)을 포함한다. 도 1b는 메모리 셀 어레이(10)의 메인 영역 및 스페어 영역을 도시한다. 메인 영역은 캐시 메모리 C0에 대응하는 메인 파트 C0_M 및 캐시 메모리 C1에 대응하는 메인 파트 C1_M을 포함하고, 메인 파트 C0_M의 열 어드레스는 000h-3FFh이고, 메인 파트 C1_M의 열 어드레스는 400h-7FFh 이다. 스페어 영역은 캐시 메모리 C0에 대응하는 스페어 파트 C0_S 및 캐시 메모리 C1에 대응하는 스페어 파트 C1_S를 포함하고, 스페어 파트 C0_S의 열 어드레스는 800h-83Fh이며, 스페어 파트 C1_S의 열 어드레스는 840h87Fh 이다.
사용자가 사용하는 캐시 메모리 C0 및 캐시 메모리 C1는 C0 = 메인 파트 C0_M + 스페어 파트 C0_S, C1 = 메인 파트 C1_M + 스페어 파트 C1_S에 의해 정의된다. 이 사용자 정의는 내부 동작(internal operation)에서 플래시 메모리의 정의와 동일하다. 또한, 메모리 셀 어레이의 열 어드레스는 페이지 버퍼/센싱 회로(20)의 래치 L1 및 L2의 열 어드레스와 동일하며 일대일로 대응한다. 연속 판독 동작에서, 데이터는 열 어드레스 000h로부터 열 어드레스 87Fh의 순서로 순차적으로 출력된다.
높은 통합(high integration)으로 인해 한 페이지의 크기가 커지면, 페이지 버퍼/센싱 회로(20)의 전용 영역은 비례적으로 확대된다. 래치 L2가 제거될 수 있으면, 페이지 버퍼/센싱 회로(20)가 차지하는 면적이 크게 감소될 수 있다. 도 3은 단일 래치 L1를 사용하여(래치 L2 없이) 수행된 연속 판독의 타이밍도이다. 이 경우, 래치(L1)의 데이터를 비울 곳이 없기 때문에, 래치(L1)의 데이터가 비어 있지 않으면, 어레이 판독을 수행할 수 없다. 즉, 끊김 없는 판독(seamless reading)이 불가능하다.
따라서, 한 페이지의 데이터를 판독을 위해 캐시 메모리 C0와 캐시 메모리 C1의 두 개의 1/2 페이지로 나누는 연구가 수행되었다. 이 경우 동일한 페이지를 두 번 판독하므로 판독 동작으로 인해 간섭(interference)이 발생할 수 있다. 즉, 판독 동작에서, 모든 비트 라인이 사전충전/방전되기 때문에, 비트 라인 사이의 용량성 커플링(capacitive coupling)에 의해 야기되는 바람직하지 않은 전압은 비트 라인과 메모리 셀에 영향을 줄 수 있다.
도 4는 연속 판독 동작에서 캐시 메모리 C0 및 캐시 메모리 C1의 1/2 페이지의 판독(이중 어레이 판독(twice array reading))을 수행하는 타이밍도이다. 메모리 셀 어레이의 선택된 페이지의 캐시 메모리 C0가 판독될 때, 도 1b에 도시된 바와 같이, 메인 파트 C0_M 및 스페어 파트 C0_S가 판독되고, 데이터는 래치 L1로 전송되고, 캐시 메모리 C1가 판독될 때, 메인 파트 C1_M 및 스페어 파트 C1_S가 판독되고, 데이터는 래치 L1로 전송된다.
따라서, 다음 페이지 P1의 캐시 메모리 C0의 데이터 전송은 래치 L1의 페이지 P0의 캐시 메모리 C0의 출력 이후에 이루어져야 한다. 그 전에 페이지 P1의 캐시 메모리 C0의 데이터 전송이 수행되면, 페이지 P0의 캐시 메모리 C0는 덮어쓰기 된다.
캐시 메모리 C0의 데이터 출력은 캐시 메모리 C0의 스페어 파트 C0_S이 출력될 때 완료되며, 다시말해, 페이지 P1의 캐시 메모리 C0의 데이터 전송이 캐시 메모리 C1의 스페어 파트 C1_S의 데이터 출력에서 수행되지 않으면, 페이지 P1의 데이터는 끊김 없이 출력될 수 없다. 그러나, 캐시 메모리 C1의 스페어 파트 C1_S의 데이터 출력 시간 tDOUT_C1Sp은 약 1.2μs이고, 및 이러한 짧은 기간에서, 다음 페이지의 캐시 메모리 C0의 데이터 전송을 수행하기 위해, 엄격한 타이밍 조정이 필요하므로 달성하기가 어렵다.
본 발명은 페이지 버퍼/센싱 회로의 규모를 줄이면서 연속 판독을 수행할 수 있는 반도체 장치 및 연속 판독 방법에 관한 것이다.
본 개시는 다음 단계를 포함하는 플래시 메모리의 연속 판독 방법을 제공한다. 페이지 버퍼/센싱 회로의 래치의 제1 캐시 메모리에 유지된 제1 페이지 데이터를 출력한 후, 다음 페이지의 제1 페이지 데이터는 메모리 셀 어레이로부터 판독하는 단계, 판독된 제1 페이지 데이터는 래치에 유지하는 단계이다. 래치의 제2 캐시 메모리에 유지된 제2 페이지 데이터를 출력한 후, 다음 페이지의 제2 페이지 데이터는 메모리 셀 어레이로부터 판독하는 단계, 판독된 제2 페이지 데이터는 래치에 유지되는 단계이다.
본 개시는 다음을 포함하는 반도체 장치를 제공한다: 메모리 셀 어레이; 메모리 셀 어레이의 각각의 비트 라인에 연결된 페이지 버퍼/센싱 회로; 메모리 셀 어레이의 선택된 페이지를 판독하는 판독 컴포넌트; 및 판독 컴포넌트에 의해 판독된 데이터를 출력하는 출력 컴포넌트를 포함하고, 판독 컴포넌트가 복수의 페이지의 연속 판독을 수행할 때, 출력 컴포넌트가 페이지 버퍼/센싱 회로의 래치의 제1 캐시 메모리에 보유된 제1 페이지 데이터를 출력한 후, 다음 페이지의 상기 제1 페이지 데이터는 메모리 셀 어레이로부터 판독되고, 판독된 제1 페이지 데이터는 래치에 유지되고, 및 출력 컴포넌트가 래치의 제2 캐시 메모리에 유지된 제2 페이지 데이터를 출력한 후, 다음 페이지의 상기 제2 페이지 데이터는 메모리 셀 어레이로부터 판독되고, 판독된 제2 페이지 데이터는 래치에 유지된다.
본 개시에 따르면, 제1 페이지 데이터가 출력된 후, 다음 페이지의 제1 페이지 데이터가 메모리 셀 어레이로부터 판독되고, 판독된 제1 페이지 데이터가 래치에 유지되고; 제2 페이지 데이터가 출력된 후, 다음 페이지의 제2 페이지 데이터가 메모리 셀 어레이로부터 판독되고, 판독된 제2 페이지 데이터가 래치에 유지되고, 따라서 페이지 버퍼/센싱 회로의 회로 규모를 줄이면서 연속 판독이 수행될 수 있다.
도 1a 및 도 1b는 종래의 NAND형 플래시 메모리의 개략적인 구성을 나타내는 도면이다.
도 2는 래치 L1 및 래치 L2를 사용하여 수행된 이전의 연속 판독의 타이밍도이다.
도 3은 단일 래치 L1를 사용하여 수행된 이전의 연속 판독의 타이밍도이다.
도 4는 래치 L1를 사용하여 수행되는 다른 이전의 연속 판독의 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 플래시 메모리의 구성을 나타내는 도면이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 캐시 메모리 C0 및 캐시 메모리 C1의 정의를 설명하는 도면이다.
도 7은 본 개시 내용의 실시예에 따른 연속 판독 동작의 타이밍도이다.
도 8a 및 도 8b는 본 개시의 일 실시예에 따른 페이지 버퍼/센싱 회로의 레이아웃을 도시한다.
도 9는 실시예의 캐시 메모리 C0 및 캐시 메모리 C1가 판독될 때 행 방향으로의 페이지 버퍼/센싱 회로의 선택의 도면이다.
도 10a 및 도 10b는 실시예의 캐시 메모리 C0 및 캐시 메모리 C1가 판독될 때 열 방향으로 페이지 버퍼/센싱 회로의 선택의 도면이다.
도 11은 실시예의 캐시 메모리 C0 및 캐시 메모리 C1가 판독될 때 선택된 페이지 버퍼/센싱 회로의 테이블이다.
본 개시의 실시예는 도면을 참조하여 상세하게 설명될 것이다. 본 개시의 반도체 장치는, 예를 들어 NAND형 플래시 메모리(flash memory) 또는 마이크로 프로세서(microprocessor), 마이크로 컨트롤러(microcontroller), 로직, 주문형 집적 회로(application specific integrated circuit)(ASIC), 이미지 또는 사운드를 처리하도록 적용된 프로세서, 또는 이러한 플래시 메모리에 내장된 무선 신호 등 신호를 처리하도록 적용된 프로세서이다.
도 5는 본 발명의 일 실시예에 따른 플래시 메모리의 구성을 나타내는 도면이다. 본 실시예의 플래시 메모리(flash memory)(100)는: 매트릭스 형태로 배열된 복수의 메모리 셀을 갖는 메모리 셀 어레이(memory cell array)(110); 외부 클록 신호(external clock signal) ExCLK에 응답하여 데이터를 외부로 출력하거나 외부로부터 입력된 데이터를 출력하도록 구성된 입력 출력 회로(input output circuit)(120); 데이터의 에러 검출(error detection) 및 정정(correction)을 수행하도록 구성된 ECC 회로(130); 입력 출력 회로(120)를 통해 어드레스 데이터를 수신하는 어드레스 레지스터(address register)(140); 입력 출력 회로(120)를 통해 수신된 명령 또는 외부 단자에 인가되는 제어 신호에 기초하여 각 파트를 제어하는 제어부(controller)(150); 디코딩 결과에 기초하여, 어드레스 레지스터(address register)(140)로부터 행 어드레스 정보 Ax를 수신하고, 행 어드레스 정보 Ax를 디코딩하고, 블록 선택 및 워드 라인 선택 등을 수행하는 워드 라인 선택 회로(word line selection circuit)(160); 워드 라인 선택 회로(160)에 의해 선택된 페이지로부터 판독된 데이터를 유지하거나 선택된 페이지에 프로그래밍 될 데이터를 유지하는 페이지 버퍼/센싱 회로(page buffer/sensing circuit)(170); 어드레스 레지스터(140)로부터 열 어드레스 정보(column address information)(Ay)를 수신하고, 열 어드레스 정보(Ay)를 디코딩 하고, 디코딩 결과에 기초하여 페이지 버퍼/센싱 회로(170)에서 행 선택을 수행하는 행 선택 회로(row selection circuit)(180); 및 데이터의 판독, 프로그래밍, 소거 등에 필요한 각종 전압(프로그래밍 전압 Vpgm, 패스 전압 Vpass, 판독 패스 전압 Vread, 소거 전압 Vers 등)을 생성하는 내부 전압 생성 회로(internal voltage generating circuit)(190)을 포함한다.
메모리 셀 어레이(110)는 예를 들어 열 방향으로 배열된 m 개의 메모리 블록(memory block)(BLK(0), BLK(1), ..., BLK(m-1))을 갖는다. 하나의 메모리 블록에는 복수의 NAND 스트링(string)이 형성되고, 및 복수의 메모리 셀을 직렬로 연결하여 NAND 스트링이 형성된다. NAND 스트링은 2 차원 방식 또는 3 차원 방식으로 기판 표면 상에 형성될 수 있다. 또한, 메모리 셀은 하나의 비트(이진 데이터)를 저장하는 단일 레벨 셀(single level cell)(SLC) 타입 또는 다중 비트를 저장하는 멀티 레벨 셀(multi level cell)(MLC) 타입 일 수 있다. 하나의 NAND 스트링은 복수의 메모리 셀(예를 들어, 64 개의 메모리 셀), 비트 라인 측 선택 트랜지스터(bit line side selection transistor)(선택 게이트 라인(selection gate line)) 및 소스 라인 측 선택 트랜지스터(source line side selection transistor)(선택 게이트 라인(selection gate line))을 직렬로 연결함으로써 형성된다. 비트 라인 측 선택 트랜지스터의 드레인은 대응하는 비트 라인 GBL에 연결되고, 소스 라인 측 선택 트랜지스터의 소스는 공통 소스 라인(common source line)에 연결된다.
플래시 메모리(100)의 판독 동작에서, 비트 라인에 일정한 양의 전압이 인가되고, 선택된 워드 라인에 특정 전압(예를 들어, 0V)이 인가되고, 패스 전압(pass voltage) Vpass(예를 들어, 4.5V)이 선택되지 않은 워드 라인에 인가되고, 및 양의 전압(예를 들어, 4.5V)이 NAND 스트링의 비트 라인 측 선택 트랜지스터 및 소스 라인 측 선택 트랜지스터를 턴 온시키기 위해 선택 게이트 라인(selection gate line) 및 선택 게이트 라인(selection gate line)에 인가되고, 및 공통 소스 라인(common source line)에 0V가 인가된다.
프로그래밍(기록) 동작에서, 선택된 워드 라인에 고전압 프로그래밍 전압(high-voltage programming voltage) Vpgm(15V 내지 20V)이 인가되고, 및 중간 전위(intermediate potential)(예를 들어, 10 V)가 비트 라인 측 선택 트랜지스터를 켜고 소스 라인 측 선택 트랜지스터를 끄기 위해 선택되지 않은 워드 라인에 인가되고, 및 데이터 "0" 또는 "1"에 대응하는 전위가 비트 라인에 공급된다. 소거 동작(erasing operation)에서, 블록에서 선택한 워드 라인에 0V가 인가되고, 및 고전압(예를 들어, 20V)이 플로팅 게이트(floating gate)의 전자들을 기판으로 추출하여 블록 단위로 데이터를 소거하기 위해 P- 웰(well)에 인가된다.
페이지 버퍼/센싱 회로(170)는 도 1a 및 도 1b에 도시된 바와 같이, 2 개의 래치 L1 및 L2를 포함하는 것 이외의 단일 래치 L1을 포함한다. 더욱이, 플래시 메모리(100)의 내부 동작에서, 캐시 메모리 C0 및 캐시 메모리 C1는 1/2 페이지의 연속 열 어드레스에 의해 정의됨에 유의해야 한다. 도 6a는 메모리 셀 어레이 상의 메인 영역 및 스페어 영역의 구성을 도시하고, 및 도 6b는 내부 캐시 메모리(C0) 및 캐시 메모리 C1의 정의를 도시한다.
메인 영역은 캐시 메모리 C0에 대응하는 메인 파트 C0_M 및 캐시 메모리 C1에 대응하는 메인 파트 C1_M을 포함하고, 메인 파트 C0_M의 열 어드레스는 000h-3FFh이고, 메인 파트 C1_M의 열 어드레스는 400h-7FFh이다. 스페어 영역은 캐시 메모리 C0에 대응하는 스페어 파트 C0_S 및 캐시 메모리 C1에 대응하는 스페어 파트 C1_S를 포함하고, 스페어 파트 C0_S의 열 주소는 800h-83Fh이고, 및 스페어 파트 C1_S의 열 주소는 840h-87Fh이다.
플래시 메모리(100)의 내부 동작에서, 캐시 메모리 C0는 열 어드레스 000h-43Fh로 정의되고, 캐시 메모리 C1는 열 어드레스 440h-87Fh로 정의된다. 따라서, 캐시 메모리 C0는 메인 파트 C0_M 및 메인 파트 C1_M의 일부를 포함한다. 캐시 메모리 C1는 메인 파트 C1_M의 일부, 스페어 파트 C0_S 및 스페어 파트 C1_S를 포함한다. 반면에 사용자 정의 측면에서, 캐시 메모리 C0는 메인 파트 C0_M 및 스페어 파트 C0_S를 포함하고, 및 캐시 메모리 C1는 메인 파트 C1_M 및 스페어 파트 C1_S를 포함한다.
메모리 셀 어레이의 선택된 페이지로부터 판독된 데이터는 페이지 버퍼/센싱 회로(170)의 센싱 노드(sensing node)에 의해 센싱 되고, 센싱 된 데이터는 래치 L1로 전송되고 래치 L1에 의해 유지된다. 연속 판독 동작에서, 동일한 페이지의 판독이 2 회 수행되며, 여기서 캐시 메모리 C0의 데이터가 먼저 판독되고, 래치 L1의 열 어드레스 000h-43Fh로 전송된 후, 캐시 메모리 C1의 데이터가 판독되고, 래치 L1의 열 어드레스 440h-87Fh로 전송된다. 래치 L1의 캐시 메모리 C0 및 캐시 메모리 C1는 각각 독립적인 동작을 수행할 수 있다. 즉, 연속 판독 동작에서, 어레이로부터의 판독 및 데이터 출력은 1/2 페이지 단위로 독립적으로 수행된다. 어레이 판독은 내부 클록 신호에 기초하여 수행되고, 래치 L1와 입력 출력 회로(120) 사이의 데이터 전송과 입력 출력 회로(120)로부터 출력된 데이터는 외부 클록 신호 ExCLK에 기초하여 수행된다.
행 선택 회로(row selection circuit)(180)는 입력 열 어드레스 정보(input column address information)(Ay)에 따라 페이지에서 데이터의 시작 판독 위치를 선택하거나, 또는 열 주소를 사용하지 않고 페이지 시작부터 자동으로 데이터를 판독한다. 또한, 행 선택 회로(row selection circuit)(180)는 클록 신호(clock signal)에 응답하여 열 어드레스를 증가시키는 열 어드레스 카운터(column address counter)를 포함할 수 있다.
다음에, 본 실시 형태의 플래시 메모리(100)의 연속 판독 동작에 대하여 설명한다. 예를 들어, 연속 판독 동작은 직렬 주변 장치 인터페이스(SPI) 기능이 장착된 플래시 메모리에서 수행된다. 도 7은 실시예의 연속 판독 동작의 타이밍도이다. 도 7에 도시된 바와 같이, 페이지 P0의 캐시 메모리 C0의 데이터가 출력된 후, 페이지 P0의 캐시 메모리 C1의 데이터 출력에서, 다음 페이지 P1의 캐시 메모리 C0의 어레이 판독이 수행되고, 및 캐시 메모리 C0의 판독 데이터가 래치 L1로 전송된다. 래치 L1에 보유된 데이터의 출력이 열 어드레스 43F에 도달하면, 제어부(150)는 캐시 메모리 C0의 어레이 판독을 시작한다.
그리고, 페이지 P0의 캐시 메모리 C1의 데이터가 출력된 후, 페이지 P1의 캐시 메모리 C0의 데이터 출력에서, 페이지 1은 페이지 P1의 캐시 메모리 C1의 데이터를 래치 L1에 전송하도록 다시 선택된다. 래치 L1에 보유된 데이터의 출력이 열 어드레스 87F에 도달하면, 제어부(150)는 캐시 메모리 C1의 어레이 판독을 시작한다.
이러한 방식으로, 본 실시예에서, 래치 L1의 캐시 메모리 C1의 출력에서, 다음 페이지의 캐시 메모리 C0의 데이터는 래치 L1로 판독되고, 캐시 메모리 C0의 출력에서, 다음 페이지의 캐시 메모리 C1의 데이터는 래치 L1로 판독된다. 결과적으로, 고주파 외부 클록 신호(ExCLK)가 사용되더라도, 1/2 페이지의 캐시 메모리의 데이터 출력 시간 tDOUT이 1/2 페이지의 어레이 판독 시간 tR 보다 커서 다수 페이지의 끊김 없는 데이터 출력이 수행될 수 있도록 만족시키기 쉽다.
그 후, 도 8a는 실시예의 페이지 버퍼/센싱 회로(170)의 개략적인 레이아웃이다. 도 8b는 페이지 버퍼/센싱 회로 PB <0> 내지 <7>, 서브 비트 라인(sub-bit line) SBL <0> 내지 <7> 및 글로벌 비트 라인(global bit line) GBL <0> 내지 <15>의 연결 관계를 도시하는 테이블이다. 도 8a에 도시된 바와 같이, 페이지 버퍼/센싱 회로(170)는 행 방향(row direction)의 하나의 피치(pitch) 내에서 2 개의 열 Х 4 개의 세그먼트로 구성된다. 하나의 페이지 버퍼/센싱 회로는 센싱 회로 및 래치 회로로 구성된다. 페이지 버퍼/센싱 회로의 센싱 노드에 연결된 서브 비트 라인 SBL은 비트 라인 선택 회로(172)를 통해 짝수 번째 글로벌 비트 라인 GBL_e 및 홀수 번째 글로벌 비트 라인 GBL_o에 연결된다. 짝수 번째 글로벌 비트 라인 GBL_e 및 홀수 번째 글로벌 비트 라인 GBL_o은 메모리 셀 어레이(110)의 복수의 블록에서 열 방향으로 연장된다. 따라서, 1 피치 내에서, 8 개의 서브-비트 라인이 배치되고, 및 8 개의 서브 비트 라인(sub-bit line)에 연결된 8 개의 페이지 버퍼/센싱 회로(170)가 구성되며, 여기서 8 개의 서브 비트 라인은 비트 라인 선택 회로(bit line selection circuit)(172)를 통해 16 개의 짝수 번째 글로벌 비트 라인 GBL_e 및 홀수 번째 글로벌 비트 라인 GBL_o에 연결된다. 페이지 버퍼/센싱 회로를 2 개의 열 Х 4 세그먼트로 배열함으로써, 열 방향으로의 페이지 버퍼/센싱 회로(170)의 세그먼트의 수가 감소되어, 면적 효율이 개선된다. 또한, 본 실시예에서, 페이지 버퍼/센싱 회로(170)는 복수의 래치 L1, L2를 포함하지 않으므로 높이 방향의 크기가 감소될 수 있다. 또한, 연속 판독 동작에서, 캐시 메모리 C0가 판독될 때, 페이지 버퍼/센싱 회로 PB <0> 내지 <3>에 연결된 서브 비트 라인 SBL <0, 2, 4, 6>에 대응하는 짝수 번째 글로벌 비트 라인 GBL_e 또는 홀수 번째 글로벌 비트 라인 GBL_o 중 어느 하나가 판독되고, 및 캐시 메모리 C1가 판독될 때, 페이지 버퍼/센싱 회로 PB <4> 내지 <7>에 연결된 서브 비트 라인 SBL <1, 3, 5, 7>에 대응하는 짝수 번째 글로벌 비트 라인 GBL_e 또는 홀수 번째 글로벌 비트 라인 GBL_o 중 어느 하나가 판독된다. 이때, 선택하지 않은 짝수 번째 글로벌 비트 라인 또는 홀수 번째 글로벌 비트 라인은 GND에 전기적으로 연결되어 마스크 판독(mask reading)을 수행한다.
도 9, 도 10a 및 도 10b, 도 11은 각각 도 8a 및 도 8b에 도시된 캐시 메모리 C0, 캐시 메모리 C1 및 페이지 버퍼/센싱 회로(서브 비트 라인) 사이의 연결 관계를 도시한다. 도면에서, Y1_PB_SA Х 8 <0> 및 Y1_PB_SA Х 8 <1>은 8 개의 페이지 버퍼/센싱 회로의 레이아웃을 나타낸다. YAEb<*> 신호, YAOb<*> 신호 및 YBC<*> 신호는 행 선택 회로(180)에 의해 열 어드레스를 디코딩함으로써 생성된 선택 신호(selection signal)이다. 도 10a는 열 어드레스(CA)의 디코딩 테이블을 도시한다.
캐시 메모리 C0 및 캐시 메모리 C1의 판독이 수행될 때, 대응하는 페이지 버퍼/센싱 회로(170)는 YBC <*>에 의해 선택된다. 도 10b에서, 캐시 메모리 C0가 판독될 때 YBC <0> 내지 YBC <67>은 페이지 버퍼/센싱 회로 PB <0> 내지 <3>을 선택하고, 및 캐시 메모리 C1가 판독될 때 YBC <68> 내지 YBC <135>는 페이지 버퍼/센싱 회로 PB <4> 내지 <7>을 선택한다. YBC [0, 68], YBC [1, 69], ... YBC [67, 135]는 Y1_PB_SA Х 8의 페이지 버퍼/센싱 회로에서 캐시 메모리 C0 및 캐시 메모리 C1 쌍이다. 이러한 방식으로, 캐시 메모리 C0 및 캐시 메모리 C1의 판독 동작에서, 활성화된 페이지 버퍼/센싱 회로를 열 방향으로 및 비활성화된 페이지 버퍼/센싱 회로를 열 방향으로 배열함으로써, 도 6b에 도시된 물리적으로 분리된 캐시 메모리(C0)와 캐시 메모리(C1)가 연결되고, 및 활성화된 페이지 버퍼/센싱 회로가(비활성화된 페이지 버퍼/센싱 회로의 개입으로 인해) 물리적으로 분리되기 때문에, 캐시 메모리 C0 또는 캐시 메모리 C1에서 동시에 선택된 비트 라인이 분리될 수있고, 그리하여 동일한 페이지가 반복적으로 판독될 때 페이지 버퍼/센싱 회로 사이 및 비트 라인 사이의 용량성 커플링(capacitive coupling)의 영향을 억제한다.
본 개시의 바람직한 실시예들이 상세히 설명되었지만, 본 개시는 특정 실시예들로 제한되지 않으며, 청구 범위에 기술된 개시의 범위 내에서 다양한 수정 및 변경이 이루어질 수 있다

Claims (12)

  1. NAND형 플래시 메모리의 연속 판독 방법에 있어서,
    페이지 버퍼/센싱 회로는, 메모리 셀 어레이로부터 판독된 페이지 데이터를 수신하는 하나의 래치를 포함하고,
    상기 래치는, 제1 캐시 메모리 및 제2 캐시 메모리를 포함하고,
    상기 방법은,
    상기 래치의 제1 캐시 메모리에 유지된 제1 페이지의 제1 페이지 데이터의 출력 후, 상기 제2 캐시 메모리에 유지된 제1 페이지의 제2 페이지 데이터의 출력 중에, 상기 메모리 셀 어레이로부터 제1 페이지의 다음의 제2 페이지의 제1 페이지 데이터를 판독하고, 판독된 제1 페이지 데이터를 상기 제1 캐시 메모리에 유지하는 단계, 및
    상기 래치의 제2 캐시 메모리에 유지된 제1 페이지의 제2 페이지 데이터의 출력 후, 상기 제1 캐시 메모리에 유지된 제2 페이지의 제1 페이지 데이터의 출력 중에, 상기 메모리 셀 어레이로부터 상기 제2 페이지의 제2 페이지 데이터를 판독하고, 판독된 제2 페이지 데이터를 제2 캐시 메모리에 유지하는 단계
    를 포함하고,
    상기 메모리 셀 어레이는,
    열 방향으로 순서대로, 데이터의 저장에 이용되는 제1 메인 영역, 데이터의 저장에 이용되는 제2 메인 영역, 상기 제1 메인 영역의 데이터에에 관한 정보를 저장하는 제1 스페어 영역, 상기 제2 메인 영역의 데이터에 관한 정보를 저장하는 제2 스페어 영역을 포함하고,
    상기 제1 페이지 데이터는,
    상기 제1 메인 영역의 데이터와 상기 제2 메인 영역의 데이터의 일부를 포함하고,
    상기 제2 페이지 데이터는,
    상기 제2 메인 영역의 나머지 데이터와 상기 제1 및 제2 스페어 영역의 데이터를 포함하고,
    상기 제1 페이지 데이터 및 상기 제2 페이지 데이터의 각각은,
    상기 메모리 셀 어레이의 선택된 페이지의 열 어드레스 방향으로 연속적인 1/2 페이지의 데이터이고,
    상기 메모리 셀 어레이로부터 상기 제1 캐시 메모리에의 제1 페이지 데이터의 판독은,
    상기 제1 페이지 데이터를 출력하는 열 어드레스가 최종열 어드레스에 도달한 때에 개시되고,
    상기 메모리 셀 어레이로부터 상기 제2 캐시 메모리에의 제2 페이지 데이터의 판독은,
    상기 제2 페이지 데이터를 출력하는 열 어드레스가 최종열 어드레스에 도달한 때에 개시되는
    방법.
  2. 제1항에 있어서,
    상기 제1 캐시 메모리에 유지된 상기 제1 페이지 데이터를 출력한 후, 상기 제2 캐시 메모리에 유지된 상기 제2 페이지 데이터가 연속적으로 출력되는
    방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 페이지 데이터가 판독될 때, 제1 그룹의 m 개의 비트 라인이 선택되고,
    상기 제2 페이지 데이터가 판독될 때, 제2 그룹의 m 개의 비트 라인이 선택되고, 및
    상기 제1 그룹의 비트 라인과 상기 제2 그룹의 비트 라인은 교대로 배열되는
    방법.
  6. 제1항에 있어서,
    상기 제1 캐시 메모리 및 상기 제2 캐시 메모리에 유지된 상기 제1 페이지 데이터 및 상기 제2 페이지 데이터는, 클록 신호와 동기하여 외부로 출력되는
    방법.
  7. 반도체 장치에 있어서,
    메모리 셀 어레이;
    상기 메모리 셀 어레이의 각각의 비트 라인에 연결된 페이지 버퍼/센싱 회로;
    상기 메모리 셀 어레이의 선택된 페이지를 판독하는 판독 컴포넌트; 및
    상기 판독 컴포넌트에 의해 판독된 데이터를 출력하는 출력 컴포넌트
    를 포함하고,
    상기 판독 컴포넌트가 복수의 페이지의 연속 판독을 수행할 때, 상기 출력 컴포넌트가 페이지 버퍼/센싱 회로의 래치의 제1 캐시 메모리에 보유된 제1 페이지 데이터를 출력한 후, 다음 페이지의 상기 제1 페이지 데이터는 상기 메모리 셀 어레이로부터 판독되고, 상기 판독된 제1 페이지 데이터는 상기 래치에 유지되고, 및
    상기 출력 컴포넌트가 상기 래치의 제2 캐시 메모리에 유지된 제2 페이지 데이터를 출력한 후, 상기 다음 페이지의 상기 제2 페이지 데이터는 상기 메모리 셀 어레이로부터 판독되고, 상기 판독된 제2 페이지 데이터는 상기 래치에 유지되고,
    상기 페이지 버퍼/센싱 회로는,
    행 방향의 하나의 피치 내에서 m개의 열 x n개의 세그먼트로 구성되고,
    상기 m 및 상기 n은, 1보다 큰
    장치.
  8. 제7항에 있어서,
    상기 출력 컴포넌트가 상기 제1 캐시 메모리에 유지된 상기 제1 페이지 데이터를 출력한 후,
    상기 출력 컴포넌트는 상기 제2 캐시 메모리에 유지된 상기 제2 페이지 데이터를 연속적으로 출력하는
    장치.
  9. 제7항에 있어서,
    상기 제1 페이지 데이터 및 상기 제2 페이지 데이터의 각각은,
    상기 메모리 셀 어레이의 선택된 페이지의 열 어드레스 방향으로 연속적인 1/2 페이지의 데이터인
    장치.
  10. 제9항에 있어서,
    상기 제1 페이지 데이터는,
    데이터를 저장하기 위한 메인 영역의 데이터를 포함하고,
    상기 제2 페이지 데이터는,
    상기 메인 영역의 데이터와 스페어 영역의 데이터를 포함하는
    장치.
  11. 제10항에 있어서,
    상기 판독 컴포넌트는,
    상기 제1 페이지 데이터를 판독할 때, 제1 그룹의 m 개의 비트 라인을 선택하고,
    상기 제2 페이지 데이터를 판독할 때, 제2 그룹의 m 개의 비트 라인을 선택하고,
    상기 제1 그룹의 비트 라인 및 상기 제2 그룹의 비트 라인은 교대로 배열되는
    장치.
  12. 제11항에 있어서,
    상기 출력 컴포넌트는,
    상기 제1 캐시 메모리 및 상기 제2 캐시 메모리에 유지된 상기 제1 페이지 데이터 및 상기 제2 페이지 데이터를, 클록 신호와 동기하여 외부로 출력하는
    장치.

KR1020200093731A 2019-07-29 2020-07-28 반도체 장치 및 연속 판독 방법 KR102345150B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-138606 2019-07-29
JP2019138606A JP2021022412A (ja) 2019-07-29 2019-07-29 半導体装置および連続読出し方法

Publications (2)

Publication Number Publication Date
KR20210014588A KR20210014588A (ko) 2021-02-09
KR102345150B1 true KR102345150B1 (ko) 2021-12-29

Family

ID=74260103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200093731A KR102345150B1 (ko) 2019-07-29 2020-07-28 반도체 장치 및 연속 판독 방법

Country Status (5)

Country Link
US (1) US11315640B2 (ko)
JP (1) JP2021022412A (ko)
KR (1) KR102345150B1 (ko)
CN (1) CN112309478B (ko)
TW (1) TWI727810B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7012174B1 (ja) * 2021-02-03 2022-01-27 ウィンボンド エレクトロニクス コーポレーション 半導体装置および連続読出し方法
US11705177B2 (en) * 2021-03-12 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory devices and methods of manufacturing thereof
JP7067851B1 (ja) * 2021-03-29 2022-05-16 ウィンボンド エレクトロニクス コーポレーション 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000020409A (ja) * 1998-07-07 2000-01-21 Seiko Epson Corp 半導体記憶装置
JP2001184874A (ja) * 1999-12-21 2001-07-06 Sony Corp 半導体記憶装置の読み出し方法および半導体記憶装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5323170B2 (ko) 1973-08-20 1978-07-13
JPH0291744A (ja) * 1988-09-29 1990-03-30 Toshiba Corp キャッシュメモリシステム
JP2000048582A (ja) * 1998-07-28 2000-02-18 Toshiba Corp 半導体記憶装置
KR100694978B1 (ko) * 2006-05-12 2007-03-14 주식회사 하이닉스반도체 데이터 입출력 속도를 증가시키는 구조를 가지는 플래시메모리 장치 및 그 데이터 입출력 동작 방법
KR100829790B1 (ko) 2006-10-20 2008-05-19 삼성전자주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 데이터 독출방법
JP2012069192A (ja) 2010-09-22 2012-04-05 Toshiba Corp メモリシステム
JP5323170B2 (ja) 2011-12-05 2013-10-23 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリおよびそのデータの読出し方法
US8667368B2 (en) * 2012-05-04 2014-03-04 Winbond Electronics Corporation Method and apparatus for reading NAND flash memory
TWI570734B (zh) * 2012-06-07 2017-02-11 美光科技公司 記憶體連續頁面讀取
JP5667143B2 (ja) 2012-10-11 2015-02-12 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
KR20140064434A (ko) * 2012-11-20 2014-05-28 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
JP5657079B1 (ja) * 2013-10-24 2015-01-21 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
TWI552155B (zh) 2014-09-23 2016-10-01 旺宏電子股份有限公司 用於快閃記憶體的感測方法及其記憶體元件
JP6359491B2 (ja) * 2015-06-12 2018-07-18 東芝メモリ株式会社 半導体記憶装置
KR102318415B1 (ko) * 2016-01-11 2021-10-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
JP6103787B1 (ja) * 2016-01-18 2017-03-29 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP6181218B2 (ja) * 2016-02-09 2017-08-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP6164713B1 (ja) * 2016-08-24 2017-07-19 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP6178909B1 (ja) * 2016-09-15 2017-08-09 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
JP6232109B1 (ja) * 2016-09-27 2017-11-15 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および連続読出し方法
JP6274589B1 (ja) * 2016-09-28 2018-02-07 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および連続読出し方法
JP6239078B1 (ja) 2016-11-04 2017-11-29 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
KR102400098B1 (ko) * 2017-01-25 2022-05-23 삼성전자주식회사 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 프로그램 방법
US10186325B2 (en) * 2017-03-07 2019-01-22 Intel Corporation Method and apparatus for shielded read to reduce parasitic capacitive coupling
KR102518884B1 (ko) * 2017-12-20 2023-04-07 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102509640B1 (ko) * 2018-06-15 2023-03-16 삼성전자주식회사 페이지 버퍼 및 이를 포함하는 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000020409A (ja) * 1998-07-07 2000-01-21 Seiko Epson Corp 半導体記憶装置
JP2001184874A (ja) * 1999-12-21 2001-07-06 Sony Corp 半導体記憶装置の読み出し方法および半導体記憶装置

Also Published As

Publication number Publication date
KR20210014588A (ko) 2021-02-09
CN112309478A (zh) 2021-02-02
TW202105393A (zh) 2021-02-01
JP2021022412A (ja) 2021-02-18
US20210034304A1 (en) 2021-02-04
US11315640B2 (en) 2022-04-26
TWI727810B (zh) 2021-05-11
CN112309478B (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
US10453524B2 (en) NAND flash memory device performing continuous reading operation using NOR compatible command, address and control scheme
KR102345150B1 (ko) 반도체 장치 및 연속 판독 방법
US20180088867A1 (en) Semiconductor memory device and continuous reading method for the same
KR102281441B1 (ko) 반도체 장치 및 연속 독출 방법
KR102363595B1 (ko) 반도체 장치 및 연속 판독 방법
JP5378574B1 (ja) 半導体記憶装置
CN107766171B (zh) 与非型快闪存储器及其读出方法
US10025707B2 (en) Non-volatile semiconductor memory device
KR102282576B1 (ko) 반도체 장치 및 연속 독출 방법
JP2008108418A (ja) マルチページプログラムの方法、及びこれを行うためのフラッシュメモリ装置
US7729178B2 (en) Non-volatile semiconductor memory device
JP7137680B2 (ja) 半導体装置および連続読出し方法
JP7012174B1 (ja) 半導体装置および連続読出し方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant