KR102296639B1 - 저항기의 제조 방법 - Google Patents

저항기의 제조 방법 Download PDF

Info

Publication number
KR102296639B1
KR102296639B1 KR1020207018162A KR20207018162A KR102296639B1 KR 102296639 B1 KR102296639 B1 KR 102296639B1 KR 1020207018162 A KR1020207018162 A KR 1020207018162A KR 20207018162 A KR20207018162 A KR 20207018162A KR 102296639 B1 KR102296639 B1 KR 102296639B1
Authority
KR
South Korea
Prior art keywords
resistor
electrode plate
heat conductive
conductive layer
heat
Prior art date
Application number
KR1020207018162A
Other languages
English (en)
Other versions
KR20200090867A (ko
Inventor
유이치 아베
세이지 카라사와
미치오 쿠보타
요지 고미
코이치 미노와
Original Assignee
코아가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코아가부시끼가이샤 filed Critical 코아가부시끼가이샤
Publication of KR20200090867A publication Critical patent/KR20200090867A/ko
Application granted granted Critical
Publication of KR102296639B1 publication Critical patent/KR102296639B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C13/00Resistors not provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/07Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by resistor foil bonding, e.g. cladding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

특히, 저항체와 전극판 사이에 개재(介在)하는 열전도층의 두께의 불균형을 억제할 수 있는 저항기의 제조 방법을 제공하는 것을 목적으로 한다. 본 발명에 있어서의 저항기의 제조 방법은, 저항체의 표면에, 미경화인 열전도층을 형성하는 공정, 상기 열전도층을 반경화시키는 공정, 상기 저항체의 양측에 배치된 전극판을 절곡시켜, 상기 열전도층을 더욱 경화시켜, 상기 저항체와 전극판과의 사이를, 상기 열전도층을 통해 접착하는 공정을 갖는 것을 특징으로 한다.

Description

저항기의 제조 방법
본 발명은, 저항기의 제조 방법에 관한 것이다.
특허문헌 1에는, 저항기 및 그 제조 방법에 관한 발명이 개시되어 있다. 특허문헌 1에 개시하는 저항기는, 저항체와, 저항체의 양측에 위치하고, 저항체의 하면측에 절곡된 전극판과, 저항체와 전극판과의 사이에 위치하는 전기적으로 비전도성인 충전재를 갖고 구성된다.
충전재는, 저항체와 전극판과의 사이를 접착한다. 또, 특허문헌 1의 저항기에서는, 열이, 충전재를 통해 저항체로부터 전극판을 향해 전파되고, 방열성을 확보하고 있다.
특허문헌 1: 특허 제4806421호 공보
그런데, 특허문헌 1에서는, 저항체의 표면에, 미경화이고 미고화인 충전재를 배치하고, 전극판을 절곡시켜, 충전재에 접촉시킨 후, 충전재를 경화 및 고화시키고 있다.
즉, 특허문헌 1에서는, 전극판을 절곡시켜 충전재에 접촉시킨 상태에서는, 충전재는 미경화이다. 이 때문에, 충전재의 유동성이 높고, 저항체와 전극판 사이의 충전재의 두께에 불균형이 생기기 쉬워진다. 따라서, 특허문헌 1의 저항기에서는, 방열성이나 접착 강도에, 불균형이 생기기 쉬워지는 문제가 있었다.
그래서 본 발명은, 상기 문제를 감안하여 이루어진 것이면, 특히, 저항체와 전극판 사이에 개재(介在)하는 열전도층의 두께의 불균형을 억제할 수 있는 저항기의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 저항기의 제조 방법은, 저항체의 표면에, 미경화인 열전도층을 형성하는 공정, 상기 열전도층을 반경화시키는 공정, 상기 저항체의 양측에 배치된 전극판을 절곡시켜, 상기 열전도층을 더욱 경화시켜, 상기 저항체와 전극판과의 사이를, 상기 열전도층을 통해 접착하는 공정을 갖는 것을 특징으로 한다.
본 발명의 저항기의 제조 방법에 의하면, 종래에 비해, 저항체와 전극판 사이의 열전도층의 두께의 불균형을 억제할 수 있다. 이 때문에, 방열성이나 접착 강도의 불균형이 작은 저항기를 제조할 수 있다.
도 1a는, 본 실시형태의 저항기의 제조 공정을 나타내는 평면도이며, 도 1b는, 도 1a를 A-A 선에 따라 절단하고 화살표 방향에서 본 단면도이다.
도 2a는, 도 1a의 다음의 제조 공정을 나타내는 평면도이며, 도 2b는, 도 2a를 B-B 선에 따라 절단하고 화살표 방향에서 본 단면도이며, 도 2c는, 도 2b와는 다른 구조의 단면도이다.
도 3a는, 도 2a 및 도 2b의 다음의 제조 공정을 나타내는 평면도이며, 도 3b는, 도 3a의 공정에서 잘라낸 저항기 중간체의 사시도이다.
도 4는, 도 3b의 다음의 제조 공정을 나타내는 사시도이다.
도 5a는, 도 4의 다음의 제조 공정을 나타내는 사시도이며, 도 5b는, 도 5a를 C-C 선에 따라 두께 방향으로 절단하고 화살표 방향에서 본 단면도이며, 도 5c는, 도 2b에 도시하는 적층 구조의 저항기 중간체를 이용하여 형성된 단면도이다.
도 6a는, 도 5a의 다음의 제조 공정을 나타내는 사시도이며, 도 6b는, 도 5b의 다음의 제조 공정을 나타내는 단면도이며, 도 6c는, 도 5c의 다음의 제조 공정을 나타내는 단면도이다.
도 7a는, 도 6a의 다음의 제조 공정을 나타내는 사시도이며, 도 7b는, 도 6b의 다음의 제조 공정을 나타내는 단면도이며, 도 7c는, 도 6c의 다음의 제조 공정을 나타내는 단면도이다.
도 8은 폴리이미드·에폭시 수지의 DSC 곡선 및 DDSC 곡선을 나타내는 그래프이다.
도 9는 온도를 170℃로 고정했을 때의, 폴리이미드·에폭시 수지의 DSC 곡선을 나타내는 그래프이다.
이하, 본 발명의 일 실시형태(이하, '실시형태'라 약칭한다)에 대해, 상세하게 설명한다. 또한, 본 발명은, 이하의 실시형태에 한정되는 것이 아니며, 그 요지의 범위 내에서 다양하게 변형하여 실시할 수 있다.
(저항기의 제조 방법)
본 실시형태의 저항기의 제조 방법에 관해, 도면을 이용하면서 이하, 제조 공정순으로 설명한다.
도 1a 및, 도 1b에 도시하는 공정에서는, 저항체(2)와, 복수의 전극판(3)을 준비한다. 저항체(2) 및 전극판(3)은, 평판 형상이나 띠 형상이다. 도 1a에 도시하는 실시형태에서는, 저항체(2) 및 전극판(3)은, 모두 띠 형상으로 형성되어 있다.
도 1a 및, 도 1b에 도시하는 공정에서는, 저항체(2)의 양측에 전극판(3)을, 예를 들면, 레이저 용접으로 접합하여 접합체(1)를 얻는다. 또한, 레이저 용접은, 일 예이며, 기존의 접합 방법을 이용할 수 있다. 도 1a에 도시하는 바와 같이, 저항체(2) 및 전극판(3)을 접합하여 이루어지는 접합체(1)를 띠 형상으로 형성할 수 있다. 이와 같은 접합체(1)를, 롤 형상으로 말아서(권회(卷回)해서), 생산 라인 상에 배치함으로써, 이후의 제조 공정을 자동 처리하여, 본 실시형태의 저항기의 제조를 양산화할 수 있다.
본 실시형태에서는, 저항체(2) 및 전극판(3)의 두께를 한정하는 것이 아니지만, 예를 들면, 저항체(2)를, 수 십 ㎛ ∼ 수 백 ㎛ 정도의 두께로 형성할 수 있다. 또, 저항체(2)와 전극판(3)은, 거의 같은 두께여도 좋으며, 두께가 달라도 좋다.
또, 본 실시형태에서는, 저항체(2) 및 전극판(3)의 재질을 한정하는 것이 아니라, 기존의 재질을 이용할 수 있다. 예를 들면, 저항체(2)에는, 동-니켈, 니켈-크롬 등의 금속 저항 재료나, 절연 기체(insulating base)의 표면에 금속 피막을 형성한 구성, 도전성 세라믹 기체 등을 이용할 수 있다. 또, 전극판(3)에는, 예를 들면, 동, 은, 니켈, 크롬 등이나, 그 복합재 등을 이용할 수 있다.
또, 저항체(2)의 양측에 전극판(3)을 접합할 때, 도 1b에 도시하는 바와 같이, 저항체(2)의 단면(端面)과, 전극판(3)의 단면을 맞대어 접합해도 좋으며, 저항체(2)와 전극판(3)의 표면끼리를 일부 겹치게 접합해도 좋다.
또, 저항체(2)와 전극판(3)을 일체로 형성해도 좋다, 즉, 저항체(2)와 전극판(3)을 같은 재질로 한 장의 금속 저항판으로 구성해도 좋다. 혹은, 금속 저항판의 전극판(3)으로 이루어지는 영역에, 낮은 저항의 금속 재료를 도금 등 하여, 금속 저항판의 표면에 전극판(3)을 구성해도 좋다.
다음으로, 도 2a 및, 도 2b에 도시하는 공정에서는, 저항체(2)의 표면에, 미경화인 열전도층(4)을 형성한다. 열전도층(4)은, 열전도율이 높은 전기적 절연성의 열경화성 수지인 것이 바람직하다. 열전도층(4)에는, 예를 들면, 에폭시나 폴리이미드 등의 열경화성 수지를 이용할 수 있다.
미경화인 열전도층(4)은, 필름 형상 혹은 페이스트 형상이다. 필름이라면, 미경화인 열전도성 수지 필름을 저항체(2)의 표면에 붙인다. 또, 페이스트라면, 미경화인 열전도성 수지 페이스트를 저항체(2)의 표면에 도포나 인쇄한다. 혹은, 잉크젯법을 이용하여 열전도층(4)을 형성해도 좋다.
본 실시형태에서는, 열전도층(4)의 두께를 한정하는 것은 아니지만, 두께는, 완성품으로서의 저항기의 열전도성 및, 저항체-전극판 사이의 확실한 고착화를 고려하여 임의로 결정할 수 있다. 예를 들면, 열전도층(4)의 두께는, 10 ㎛∼200 ㎛ 정도인 것이 바람직하다.
여기서, '미경화'란, 완전 경화되어 있지 않은 상태인 것을 가리킨다. 보다 구체적으로는, 경화 반응이 거의 진행되어 있지 않으며, 형성 당초와 같은 정도의 유동성을 갖는 상태나, 구입품이라면 출하 상태이며, 완전 경화되어 있지 않은 상태를 가리킨다. '경화(완전 경화)'란, 분자끼리의 연결로 인한 고분자화의 촉진으로 인해, 유동성을 잃은 상태를 가리킨다. 예를 들면, 열전도층(4)이, 열전도성 수지 필름일 때, 도 2b에 도시하는 바와 같이, 저항체(2) 위에 열전도층(4)을 배치한 후, 전처리(일시 압착)를 수행하지만, 이 경우, 전처리한 후의 상태는, '미경화'인 상태라고 정의된다. 즉, 전처리에서는, 단시간(예를 들면, 수 분 정도)의 가열(인가 온도(Applied temperature) 이하)을 수행하고, 열전도층(4)을 저항체(2)에 접착(일시 압착)하지만, 이 전처리에 있어서의 가열 후의 상태는, 여전히 '미경화'인 상태이다.
또, 열전도층(4)에, 열전도성 수지 필름을 이용한 경우, 열전도층(4)은, 미경화 그리고 고화된 상태이다. '고화'란 고체화된 상태이다.
한편, 열전도층(4)에, 열전도성 수지 페이스트를 이용한 경우, 열전도층(4)은, 미경화이고 미고화인 상태이다. '미고화'란, 고체 성분의 일부, 혹은 전부가 용매로 분산된 상태로, 이른바 슬러리나 잉크를 포함한다.
본 실시형태에서는, 도 2b와 같이, 저항체(2)의 표면에만 열전도층(4)을 형성해도 좋지만, 도 2c에 도시하는 바와 같이, 저항체(2)의 표면으로부터 전극판(3)의 표면의 전역에 걸쳐 열전도층(4)을 형성해도 좋다. 혹은, 도시하고 있지 않지만, 저항체(2)의 표면으로부터 전극판(3)의 표면의 일부에 걸쳐 열전도층(4)을 형성해도 좋다. 또는, 후술하는 제조 공정에서, 전극판(3)을 절곡시키지만, 절곡부 이외의 부분에 열전도층(4)을 형성할 수도 있다. 즉, 열전도층(4)을, 저항체(2)와 전극판(3)과의 경계 위치를 제외하고, 저항체(2), 및 전극판(3)의 각 표면에 3 분할하여 마련하는 것도 가능하다.
도 2c에 도시하는 바와 같이, 저항체(2)의 표면뿐 아니라, 전극판(3)의 표면에도 열전도층(4)을 형성함으로써, 열전도층(4)의 형성을 용이하게 할 수 있다. 예를 들면, 열전도층(4)에, 열전도성 수지 필름을 이용한 경우, 도 2c에서는, 저항체(2)에 대한 열전도성 수지 필름의 위치 결정이 필요없으며, 저항체(2) 및 전극판(3)을 포함하는 크기의 열전도성 수지 필름을, 저항체(2) 및 전극판(3)의 표면에 붙이면 된다. 혹은, 열전도층(4)을 열전도성 수지 페이스트로 한 경우, 열전도층(4)을, 저항체(2) 및 전극판(3)의 표면 전역에 도포하면 된다. 이와 같이, 저항체(2)의 표면뿐 아니라, 전극판(3)의 표면에도 열전도층(4)을 형성함으로써, 제조 공정을 용이하게 할 수 있다.
다음으로, 미경화인 열전도층(4)을 가열 처리하여, 반경화시킨다. 여기서, '반경화'란, '미경화'와 '완전 경화'의 사이의 경화 상태를 가리킨다. 반경화인지 여부는, 경화도, 점도, 열처리 조건 등으로 판단할 수 있다. 경화도는, 예를 들면, 시차 주사 열량계를 이용하여 측정했을 때의 발열량으로부터 산출되는 경화도를 이용할 수 있다. 반경화는, 더욱 경화시킬 여지를 남기면서, 전 상태(미경화인 상태나, 반경화를 위한 가열 처리 전의 상태)보다 경화를 진행시킨 상태이기 때문에, 예를 들면, 경화도로 판단하는 경우, 전 상태보다도 경화도가 높아 있으면, 반경화에 포함된다. 한정되는 것이 아니지만, 일 예를 나타내면, 반경화는, 경화도가, 5%∼70%인 상태, 혹은, 일반적으로 B 스테이지라 불리는 상태를 가리킨다. 또, '완전 경화'됐는지 여부는, 경화도, 열처리 조건 등으로 판단할 수 있다. 경화도는, 예를 들면, 시차 주사 열량계를 이용하여 측정했을 때의 발열량으로부터 산출되는 경화도를 이용할 수 있다. 완전 경화는, 경화도가 70% 이상, 혹은, 일반적으로 C 스테이지라 불리는 상태를 가리킨다.
이와 같이, 미경화인 열전도층(4)을 반경화시킴으로써, 열전도층(4)의 유동성을 저하시킬 수 있다.
본 실시형태에서는, 열전도층(4)을 반경화시키기 위한 열처리 조건을 한정하는 것이 아니지만, 예를 들면, 열전도층(4)에 대해, 100℃∼250℃ 정도의 인가 온도를, 5분∼60분 정도 실시하는 것이 바람직하다. 예를 들면, 완전 경화의 조건에 대해, 인가 온도는 그대로, 인가 시간을, 완전 경화 시의 인가 시간의 10%∼50% 정도로 한다. 또한, 경화에 필요한 인가 온도 및 인가 시간은, 열전도층(4)의 재질에 따라서도 다르기 때문에, 예를 들면, 열전도층(4)이 구입품이라면, 제조사에서 규정한 인가 온도 및 인가 시간에 준하여, 열처리를 수행한다.
반경화된 열전도층(4)을 갖는 접합체(1)로부터 도 3a에 도시하는 바와 같이, 저항기 중간체(10)를 잘라낸다. 잘려진 저항기 중간체(10)의 사시도를 도 3b에 도시한다.
도 3a에 도시하는 띠 형상의 접합체(1)를 길이 방향으로 송출하면서, 길이 방향에 따라, 복수의 저항기 중간체(10)를 연속적으로 프레스 기계에서 잘라낼 수 있다. 이로 인해, 저항기 중간체(10)를 단시간 사이에 많이 형성할 수 있고, 양산화를 도모할 수 있다.
저항기 중간체(10)는, 외형이 직사각 형상인 저항체(2)와, 그 양측에 외형이 직사각 형상인 전극판(3)을 갖고 구성된다. 또한, 도 3b에 도시하는 저항기 중간체(10)의 외형은, 어디까지나 일 예이다. 저항기 중간체(10)의 외형은, 도 3b 이외의 형상이어도 좋다.
다음으로, 도 4에서는, 저항 조정을 위해, 저항체(2)에 복수의 컷아웃(切欠)(6)을 넣어, 저항체(2)를 미앤더(meander) 패턴으로 형성한다. 컷아웃(6)의 길이, 위치, 개수에 관해서는, 저항체(2)가 소정의 저항값이 되도록 적절하게 조절할 수 있다. 도 4의 공정은, 필요에 따라 수행된다.
다음으로, 도 5a에 도시하는 바와 같이, 전극판(3)을 저항체(2)의 열전도층(4)이 적층된 측으로 절곡시킨다. 도 5a에서는, 저항체(2)의 하면측에 열전도층(4)이 형성되어 있기 때문에, 전극판(3)을 하방으로 절곡시키고 있다. 또한, 도 5b 및 도 5c는, 모두 도 5a의 저항기(11)의 단면을 나타내고 있지만, 도 5b 및 도 5c의 저항체(2)에 나타나는 컷아웃(6)은 미도시로 했다. 또, 저항체(2), 전극판(3) 및 열전도층(4)의 두께, 길이의 치수비에 대해, 도 2b 및 도 2c와, 도 5b 및 도 5c에서는 다르지만, 서로 과장해서 도시하고 있을 뿐이며, 물건으로서는 같은 것이다.
도 5a 및 도 5b에 도시하는 바와 같이, 절곡된 전극판(3)은, 저항체(2)의 하방으로, 열전도층(4)을 통해 마주본다. 도 5b는, 도 2b와 같이, 저항체(2)의 표면에 열전도층(4)을 형성한 저항기 중간체(10)를 이용하여, 전극판(3)을 절곡시킨 구성이다. 따라서, 저항체(2)와, 절곡된 전극판(3)과의 사이에는, 열전도층(4)이 한 층 개재한다.
한편, 도 5c는, 도 2c에 도시하는 바와 같이, 저항체(2)의 표면으로부터 전극판(3)의 표면에 걸쳐 열전도층(4)을 형성한 저항기 중간체(10)를 이용하여, 전극판(3)을 절곡시킨 구성이다. 따라서, 저항체(2)와, 절곡된 전극판(3)과의 사이에는, 열전도층(4)이 두 층 개재한다. 도 5c에서는, 전극판(3)이 마주보지 않는 저항체(2)의 중앙 부분에서는, 열전도층(4)이 한 층 형성되어 있다.
열전도층(4)은 반경화인 상태이기 때문에, 가열 처리하여, 열전도층(4)을 완전히 경화시킨다. '완전 경화'에 대해서는, 상술했기 때문에, 그 부분을 참조하기 바란다.
여기서, 열전도층(4)을 완전 경화시키기 위한 열처리 조건을 한정하는 것이 아니지만, 예를 들면, 열전도층(4)에 대해, 150℃∼250℃ 정도의 인가 온도를, 0.5시간∼2시간 정도 실시하는 것이 바람직하다. 또한, 경화에 필요한 온도 및 시간은, 열전도층(4)의 재질에 따라서도 다르기 때문에, 예를 들면, 열전도층(4)이 구입품이라면, 제조사에서 규정한 온도 및 시간에 준하여, 경화 조건을 규정한다. 예를 들면, 후술하는 실험의 수지에서는, 인가 온도를, 160℃부터 200℃ 정도로 하고, 인가 시간을 70분부터 30분 정도(인가 온도가 낮을수록 인가 시간을 길게 한다)로 하고, 적절하게 조절할 수 있다.
본 실시형태에서는, 절곡시킨 전극판(3)에 저항체(2) 방향으로의 압력을 가하면서, 열전도층(4)을 완전히 경화시키는 것이 바람직하다. 즉, 도 5b에서는, 절곡시킨 전극판(3)을 열전도층(4)에 접촉시킨 상태에서 압력을 가하면서, 가열 처리하여, 열전도층(4)을 경화시킨다. 도 5c에서는, 절곡시킨 전극판(3)의 내측에 위치하는 열전도층(4)을, 저항체(2)의 하면에 위치하는 열전도층(4)과 겹치게 한 상태에서 압력을 가하면서, 가열 처리하여, 열전도층(4)을 완전히 경화시킨다. 이로 인해, 저항체(2)와 전극판(2)과의 사이를 확실하게, 열전도층(4)을 통해 접착 고정할 수 있다.
이어서, 도 6a의 공정에서는, 저항체(2)의 표면에 보호층(7)을 몰드 성형한다. 보호층(7)은, 내열성 및 전기적 절연성이 뛰어난 재질로 형성되는 것이 바람직하다. 보호층(7)의 재질을 한정하는 것이 아니지만, 수지, 유리, 무기재 등을 이용하여 보호층(7)을 몰드 성형할 수 있다. 도 6b나 도 6c에 도시하는 바와 같이, 보호층(7)은, 저항체(2)의 표면을 덮는 표면 보호층(7a)과, 저항체(2)의 하면측에서 절곡된 전극판(3) 사이의 공간을 메우는 바닥면 보호층(7b)을 갖고 구성된다. 도 6b 및 도 6c에 도시하는 바와 같이, 바닥면 보호층(7b)과 전극판(3)은, 거의 동일 바닥면을 형성하고 있다. 또한, 도 6b는, 도 5b의 다음의 공정을 나타내고, 도 6c는, 도 5c의 다음의 공정을 나타낸다.
또한, 표면 보호층(7a)의 표면에는, 날인 등을 실시할 수 있다.
다음으로, 도 7a, 도 7b 및 도 7c에 도시하는 바와 같이, 전극판(3)의 표면에 도금을 실시한다. 도금층(8)의 재질을 한정하는 것이 아니지만, 도금층(8)을, 예를 들면, Cu 도금층이나 Ni 도금층으로 형성할 수 있다. 도금층(8)은, 저항기(11)를 설치하는 기재 표면에 대한 접촉 면적을 넓히고, 또 기재 표면에 저항기(11)를 납땜했을 때의 전극판(3)의 땜납 침식을 억제하는 역할을 한다. 또한, 도 7b는, 도 6b의 다음의 공정을 나타내고, 도 7c는, 도 6c의 다음의 공정을 나타낸다. 도금 공정은 필요에 따라 수행된다.
(저항기)
이상의 제조 공정을 거쳐 제조된 저항기(11)는, 도 7b나 도 7c에 도시하는 바와 같이, 저항체(2)와, 저항체(2)의 양측에 배치되고, 저항체(2)의 하면측에 절곡된 전극판(3)과, 저항체(2)와 전극판(3)과의 사이에 개재하는, 경화된 열전도층(4)을 갖는 것을 특징으로 한다.
저항체(2)와 전극판(3)과의 사이에 개재하는 열전도층(4)(도 7c에서는, 2 층의 합계 두께)은, 50 ㎛∼150 ㎛ 정도이다. 이와 같이, 열전도층(4)의 두께를 조절함으로써, 저항체(2)로부터 열전도층(4)을 통해 전극판(3)으로 전도하는 방열성을 적절하게 향상시킬 수 있다. 또, 열전도층(4)의 두께를 상기 범위로 조절함으로써, 저항체(2)와 전극판(3) 사이의 밀착성을 향상시킬 수 있고, 전극판(3)이 열전도층으로부터 박리하거나, 혹은 열전도층(4)에 크랙이 생기는 등의 장애를 적절하게 억제할 수 있다.
본 실시형태의 저항기(11)의 제조 방법에서는, 열전도층(4)을 반경화시킨 후, 전극판(3)을 절곡시켜 열전도층(4)을 경화시키는 제조 프로세스에 특징적 부분이 있다.
이와 같은 제조 프로세스를 거치면서, 저항체(2)와 전극판(3) 사이의 열전도층(4)의 두께의 불균형을 종래에 비해 억제할 수 있다. 즉, 전극판(3)을 절곡시켜 가열 처리했을 때에는, 열전도층(4)은 미경화가 아니며, 그리고, 완전하게는 경화되어 있지 않은 반경화인 상태이다. 이 때문에, 전극판(3)을 열전도층(4)에 접착시키면서, 열전도층(4)의 유동성에 따르는, 열전도층(4)의 두께의 불균형을, 저항체(2)와 전극판(3) 사이에 위치하는 열전도층 전체가 미경화인 상태보다 작게 할 수 있다.
이상과 같이, 본 실시형태에서는, 저항체(2)와 전극판(3) 사이의 열전도층(4)의 두께의 불균형을 억제할 수 있음으로써, 저항체(2)와 전극판(3) 사이의 두께를 보다 균일화할 수 있고, 방열성의 불균형을 억제할 수 있고, 방열성이 뛰어난 저항기(11)를 제조할 수 있다. 또, 저항체(2)와 전극판(3) 사이의 두께를 보다 균일화할 수 있음으로써, 저항체(2)와 전극판(3) 사이에 공극 등이 생기는 것을 억제할 수 있고, 접착 강도를 향상시킬 수 있다.
또, 열전도층(4)에는, 미경화이고 고화된 상태인 것, 구체적으로는, 열전도성 수지 필름을 이용하는 것이 바람직하다.
열전도층(4)에, 미경화이고 미고화인 것, 구체적으로는, 열전도성 수지 페이스트를 이용하면, 도포한 상태에서, 두께에 불균형이 생기기 쉬워진다. 이 때문에, 열전도층(4)에, 미경화이고 고화된 상태의 열전도성 수지 필름을 이용함으로써, 저항체(2)와 전극판(3)과의 사이의 두께를 보다 균일해지도록 조절할 수 있다.
도 5a, 도 5b 및 도 5c의 공정에서는, 절곡시킨 전극판(3)에 압력을 가하면서 열전도층(4)을 경화시키는 것이 바람직하다. 이로 인해, 전극판(3)을 확실하게 접착할 수 있다.
실시 예
이하, 본 발명의 효과를 명확하게 수행한 실시 예를 기초로 본 발명을 보다 상세하게 설명한다. 또한, 본 발명은, 이하의 실시 예에 의해 어떠한 한정도 되는 것이 아니다.
실험에서는, 이하의 수지를 이용하여, 시차 주사형 열량계(DSC)에 의해, 열분석을 수행했다.
[수지]
폴리이미드·에폭시 수지
[시차 주사형 열량계]
주식회사 리가쿠 제조 DSC8231
우선 실험에서는, 승온 속도를 10℃/min로 했을 때에 얻어지는 DSC 곡선 및 DDSC 곡선을 얻었다.
도 8에 도시하는 바와 같이, 경화 개시 온도는, 150℃이고, 경화 종료 온도가 220℃이고, 230℃ 이후는 연소 반응으로 이행하는 것을 알 수 있었다.
이 실험 결과에 의해, 인가 온도는, 160℃∼220℃의 범위인 것으로 했다.
다음으로, 170℃로 고정하여, 유지 시간에 따른 경화 개시 온도와, 경화 종료 온도를 DSC 곡선에서 구했다. 그 때의 실험 결과가 도 9에 도시되어 있다.
도 9에 도시하는 바와 같이, 경화 개시가 약 42분 후, 경화 종료가 약 61분 후인 것을 알 수 있었다.
상기의 실험 결과로부터, 상기 수지를 이용했을 때의 경화 조건은, 170℃에서 60분 정도인 것을 알 수 있었다. 덧붙여서, 이 경화 조건은 수지의 제조사가 권하는 경화 조건과도 일치했다.
경화 조건이 170℃에서 60분이기 때문에, 도 8의 온도 범위에서 생각하면, 160℃에서 70분, 170℃에서 60분, 180℃에서 50분, 190℃에서 40분, 200℃에서 30분 정도가 경화 조건에 해당하는 것으로 생각된다.
또한, 반경화 조건으로서는, 온도를 상기와 동일하게 하고, 인가 시간을 10%∼50% 정도로 하면 된다고 생각된다. 따라서, 170℃의 온도를 인가하는 경우는, 인가 시간을 6분∼30분 정도로 한다.
산업 상의 이용 가능성
본 발명의 저항기는, 방열성이 뛰어나고, 그리고 저배화(reduce the height)를 실현할 수 있다. 또, 표면 실장이 가능하며, 다양한 회로 기판으로의 실장이 가능하다.
본 출원은, 2017년 12월 12일 출원의 특원 2017-237821에 기초한다. 이 내용은 전부 여기에 포함시켜둔다.

Claims (4)

  1. 저항체의 표면에, 미경화이며 고화된 상태의 열전도층인 열전도성 수지 필름을 형성하는 공정;
    상기 열전도성 수지 필름을 반경화시키는 공정;
    상기 저항체의 양측에 배치된 전극판을 절곡하여 상기 열전도성 수지 필름에 접촉시킨 상태에서, 상기 열전도성 수지 필름을 더욱 경화시켜, 상기 저항체와 전극판과의 사이를, 상기 열전도성 수지 필름을 통해 접착하는 공정;을 갖는 것을 특징으로 하는 저항기의 제조 방법.
  2. 제1항에 있어서,
    상기 형성하는 공정은,
    상기 저항체의 표면에, 상기 미경화이며 고화된 상태의 열전도층인 열전도성 수지 필름을 배치하는 공정; 및
    상기 저항체의 표면에 배치된 상기 열전도성 수지 필름을 가열하여 상기 저항체와 접착시키는 전처리 공정;을 포함하며,
    상기 전처리 공정에서 상기 열전도성 수지 필름은 여전히 미경화 상태인 것을 특징으로 하는 저항기의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    절곡시킨 상기 전극판에 압력을 가하면서 상기 열전도성 수지 필름을 경화시키는 것을 특징으로 하는 저항기의 제조 방법.
  4. 삭제
KR1020207018162A 2017-12-12 2018-12-11 저항기의 제조 방법 KR102296639B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017237821A JP6573957B2 (ja) 2017-12-12 2017-12-12 抵抗器の製造方法
JPJP-P-2017-237821 2017-12-12
PCT/JP2018/045457 WO2019117128A1 (ja) 2017-12-12 2018-12-11 抵抗器の製造方法

Publications (2)

Publication Number Publication Date
KR20200090867A KR20200090867A (ko) 2020-07-29
KR102296639B1 true KR102296639B1 (ko) 2021-09-02

Family

ID=66819626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207018162A KR102296639B1 (ko) 2017-12-12 2018-12-11 저항기의 제조 방법

Country Status (6)

Country Link
US (1) US10892074B2 (ko)
EP (1) EP3726542A4 (ko)
JP (1) JP6573957B2 (ko)
KR (1) KR102296639B1 (ko)
CN (1) CN111465999B (ko)
WO (1) WO2019117128A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11011290B2 (en) * 2017-12-12 2021-05-18 Koa Corporation Method for manufacturing resistor, and resistor
DE102022113553A1 (de) * 2022-05-30 2023-11-30 Isabellenhütte Heusler Gmbh & Co. Kg Herstellungsverfahren für einen elektrischen Widerstand

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532280A (ja) * 2005-02-25 2008-08-14 ヴィスハイ デール エレクトロニクス,インコーポレーテッド 熱的に伝導性で、電気的に非伝導性の充填材を備えた表面実装電気抵抗器およびそれを製作する方法
JP2015008316A (ja) * 2005-11-07 2015-01-15 タイコエレクトロニクスジャパン合同会社 Ptcデバイス

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2745931A (en) * 1953-03-25 1956-05-15 Erie Resistor Corp Resistors and method of making the same
JPS6015319Y2 (ja) * 1976-07-19 1985-05-14 北陸電気工業株式会社 リ−ドフレ−ム
DE3027122A1 (de) * 1980-07-17 1982-02-11 Siemens AG, 1000 Berlin und 8000 München Chip-widerstand
JPS59177929U (ja) * 1983-05-13 1984-11-28 日本電気株式会社 樹脂外装形電子部品
JPS62290581A (ja) 1986-06-09 1987-12-17 Mitsubishi Paper Mills Ltd 熱転写記録材料
DE4143217A1 (de) * 1991-01-18 1992-07-23 Tech Wissenschaftliche Ges Thi Chipwiderstand und chip-leiterbahnbruecke in duennschichttechnik und verfahren zu deren herstellung
US5179366A (en) * 1991-06-24 1993-01-12 Motorola, Inc. End terminated high power chip resistor assembly
DE4202824C2 (de) * 1992-01-31 1995-01-05 Fraunhofer Ges Forschung Chip-Bauelement und Verfahren zu dessen Herstellung
DE4339551C1 (de) * 1993-11-19 1994-10-13 Heusler Isabellenhuette Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand
JPH09181448A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Works Ltd 多層配線板の製造方法
US5739743A (en) * 1996-02-05 1998-04-14 Emc Technology, Inc. Asymmetric resistor terminal
JP3846986B2 (ja) * 1997-11-21 2006-11-15 北陸電気工業株式会社 チップ抵抗器の製造方法
US6558783B1 (en) 1998-02-23 2003-05-06 Asahi Kasei Kabushiki Kaisha Thermosetting polyphenylene ether resin composition, cured resin composition obtained therefrom, and laminated structure
JP2003272453A (ja) * 2002-03-13 2003-09-26 Kanegafuchi Chem Ind Co Ltd 半導電性無機フィラー及びその製造方法ならびに半導電性樹脂組成物
JP4012029B2 (ja) * 2002-09-30 2007-11-21 コーア株式会社 金属板抵抗器およびその製造方法
US20040156177A1 (en) 2003-02-12 2004-08-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
JP4128106B2 (ja) * 2003-05-21 2008-07-30 北陸電気工業株式会社 シャント抵抗器及びその製造方法
JPWO2007043360A1 (ja) * 2005-10-11 2009-04-16 株式会社村田製作所 正特性サーミスタ装置
EP2215639A1 (en) * 2007-09-27 2010-08-11 Vishay Dale Electronics, Inc. Power resistor
US8325007B2 (en) * 2009-12-28 2012-12-04 Vishay Dale Electronics, Inc. Surface mount resistor with terminals for high-power dissipation and method for making same
US8872358B2 (en) * 2012-02-07 2014-10-28 Shin-Etsu Chemical Co., Ltd. Sealant laminated composite, sealed semiconductor devices mounting substrate, sealed semiconductor devices forming wafer, semiconductor apparatus, and method for manufacturing semiconductor apparatus
US8823483B2 (en) * 2012-12-21 2014-09-02 Vishay Dale Electronics, Inc. Power resistor with integrated heat spreader
WO2015046253A1 (ja) * 2013-09-25 2015-04-02 リンテック株式会社 熱伝導性接着シート、その製造方法及びそれを用いた電子デバイス
US20150194553A1 (en) * 2014-01-08 2015-07-09 Taiflex Scientific Co., Ltd. Thermally conductive encapsulate and solar cell module comprising the same
EP3130196A4 (en) * 2014-04-10 2017-12-06 Metis Design Corporation Multifunctional assemblies
TWI600354B (zh) * 2014-09-03 2017-09-21 光頡科技股份有限公司 具高彎折力之微電阻結構及其製造方法
KR101853170B1 (ko) * 2015-12-22 2018-04-27 삼성전기주식회사 칩 저항기 및 그 제조 방법
US10438729B2 (en) * 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532280A (ja) * 2005-02-25 2008-08-14 ヴィスハイ デール エレクトロニクス,インコーポレーテッド 熱的に伝導性で、電気的に非伝導性の充填材を備えた表面実装電気抵抗器およびそれを製作する方法
JP2015008316A (ja) * 2005-11-07 2015-01-15 タイコエレクトロニクスジャパン合同会社 Ptcデバイス

Also Published As

Publication number Publication date
EP3726542A4 (en) 2021-09-01
JP2019106449A (ja) 2019-06-27
US20200343028A1 (en) 2020-10-29
CN111465999A (zh) 2020-07-28
EP3726542A1 (en) 2020-10-21
CN111465999B (zh) 2022-04-15
KR20200090867A (ko) 2020-07-29
JP6573957B2 (ja) 2019-09-11
US10892074B2 (en) 2021-01-12
WO2019117128A1 (ja) 2019-06-20

Similar Documents

Publication Publication Date Title
US7886432B2 (en) Electric components connecting method
EP1851776B1 (en) Surface mount electrical resistor with thermally conductive, electrically non-conductive filler and method for producing the same
KR102296639B1 (ko) 저항기의 제조 방법
JP6726821B2 (ja) 半導体装置の製造方法
US20150061114A1 (en) Semiconductor device and method of manufacturing the same
TWI497535B (zh) 具有軟性材料層之微電阻元件及其製造方法
US11266016B2 (en) Resin multilayer substrate and electronic apparatus
JP2010114167A (ja) 低抵抗チップ抵抗器及びその製造方法
US20200312490A1 (en) Method for manufacturing resistor, and resistor
KR102296732B1 (ko) 저항기의 제조 방법 및 저항기
US11456108B2 (en) Multilayer board and manufacturing method thereof
JP2009117479A (ja) コイル部品
JP3012875B2 (ja) チップ抵抗器の製造方法
JP5613100B2 (ja) 半導体装置の製造方法
JPH10189306A (ja) チップ抵抗器
JP4566573B2 (ja) 部品実装構造および部品実装方法
JPH0154830B2 (ko)
JP2009099600A (ja) 受動素子シート、これを実装した回路配線基板及びその製造方法
JP3323156B2 (ja) チップ抵抗器
CN116344470A (zh) 高度可适配的多层间隔件
JP3323140B2 (ja) チップ抵抗器
JPWO2022070624A5 (ko)
WO2011093068A1 (ja) 部品内蔵基板の製造方法および部品内蔵基板
JP2000200701A (ja) チップ型抵抗器およびその製造方法
JP2001167912A (ja) 電子部品の製造方法およびそれに用いる成型用型

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right