KR102262336B1 - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR102262336B1
KR102262336B1 KR1020170032387A KR20170032387A KR102262336B1 KR 102262336 B1 KR102262336 B1 KR 102262336B1 KR 1020170032387 A KR1020170032387 A KR 1020170032387A KR 20170032387 A KR20170032387 A KR 20170032387A KR 102262336 B1 KR102262336 B1 KR 102262336B1
Authority
KR
South Korea
Prior art keywords
internal electrode
dielectric layer
concentration
multilayer ceramic
ceramic capacitor
Prior art date
Application number
KR1020170032387A
Other languages
English (en)
Other versions
KR20170142858A (ko
Inventor
미노루 류
가쯔야 다니구찌
고이찌로 모리따
요시끼 이와자끼
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20170142858A publication Critical patent/KR20170142858A/ko
Application granted granted Critical
Publication of KR102262336B1 publication Critical patent/KR102262336B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

내부 전극층과 유전체층 사이의 수축률차에 의한 응력이 작아, 유전체층의 크랙이 억제된 적층 세라믹 콘덴서를 제공한다. 적층 세라믹 콘덴서는, 1쌍의 외부 전극과, Ni를 포함하고, 상기 외부 전극의 한쪽에 접속된 제1 내부 전극과, 상기 제1 내부 전극 상에 적층되며, BaTiO3 및 Ni를 포함하는 유전체층과, 상기 유전체층 상에 적층되며, Ni를 포함하고, 상기 외부 전극의 다른 쪽에 접속된 제2 내부 전극을 구비하고, 상기 제1 내부 전극과 상기 제2 내부 전극 사이의 상기 적층의 방향에 있어서, 상기 유전체층의 상기 제1 내부 전극으로부터 50㎚ 이격된 위치로부터 상기 유전체층의 상기 제2 내부 전극으로부터 50㎚ 이격된 위치까지를 적층 방향으로 5개의 영역으로 등분하고, 상기 5개의 영역을 각각 투과형 전자 현미경으로 분석하여 얻어지는 Ni 농도가 0.015∼0.045인 것을 특징으로 한다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서의 소형 대용량화를 위해, 유전체층의 박막화, 고적층화가 행해지고 있으며, 신뢰성이 높은 제품이 개발되고 있다. 유전체층이 박막화되어 가면, 유전체층의 수축률과 내부 전극층의 수축률의 차이에 기초하는 응력에 의해, 유전체층에 균열이 생길 우려가 있다. 제품의 특성을 결정짓는 유전체층의 설계는 중요하다.
따라서, 예를 들어 내부 전극층간 거리의 3∼30％에 Ni를 확산시켜, 용량값의 온도 특성을 개선하는 기술이 개시되어 있다(예를 들어, 특허문헌 1 참조). 유전체층으로서 Mg 또는 Ni를 균일하게 포함하는 조성 영역을 내부 전극층에 접하도록 배치하고, 유전체층의 중심부에 Mg 또는 Ni가 존재하지 않는 결정 입자를 포함하도록 함으로써, 고온 고전압 하에서의 절연 열화를 억제하는 것이 개시되어 있다(예를 들어, 특허문헌 2 참조).
일본 특허 공개 평10-4027호 공보 일본 특허 공개 제2010-232248호 공보
그러나, 특허문헌 1 및 특허문헌 2의 기술에서는, 유전체층에 있어서의 적층 방향의 중앙부에 Ni를 확산시키고 있지 않다. 이 경우, 유전체층과 내부 전극층의 응력을 충분히 완화할 수 없다. 따라서, 유전체층에 균열이 생기는 과제를 해결하는 것은 곤란하다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 내부 전극층과 유전체층 사이의 수축률차에 의한 응력이 작아, 유전체층의 크랙이 억제된 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
본 발명에 따른 적층 세라믹 콘덴서는, 1쌍의 외부 전극과, Ni를 포함하고, 상기 외부 전극의 한쪽에 접속된 제1 내부 전극과, 상기 제1 내부 전극 상에 적층되며, BaTiO3 및 Ni를 포함하는 유전체층과, 상기 유전체층 상에 적층되며, Ni를 포함하고, 상기 외부 전극의 다른 쪽에 접속된 제2 내부 전극을 구비하고, 상기 제1 내부 전극과 상기 제2 내부 전극 사이의 상기 적층의 방향에 있어서, 상기 유전체층의 상기 제1 내부 전극으로부터 50㎚ 이격된 위치로부터 상기 유전체층의 상기 제2 내부 전극으로부터 50㎚ 이격된 위치까지를 적층 방향으로 5개의 영역으로 등분하고, 상기 5개의 영역을 각각 투과형 전자 현미경으로 분석하여 얻어지는 Ni 농도가 0.015∼0.045인 것을 특징으로 한다.
상기 적층 세라믹 콘덴서에 있어서, 상기 5개의 영역의 중앙부 영역에 있어서의 Ni 농도에 대하여, 상기 5개의 영역 중 상기 제1 내부 전극 및 상기 제2 내부 전극에 가장 가까운 단부 영역의 적어도 어느 한쪽의 Ni 농도가 10％ 이상 높아도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 5개의 영역의 중앙부 영역에 있어서의 Ni 농도에 대하여, 상기 5개의 영역 중 상기 제1 내부 전극 및 상기 제2 내부 전극에 가장 가까운 단부 영역의 적어도 어느 한쪽의 Ni 농도가 15％ 이상 높아도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 유전체층의 적층수를 200 이상으로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 복수의 유전체층이 내부 전극을 개재하여 적층되고, 상기 복수의 유전체층 중, 80％ 이상을 상기 유전체층으로 해도 된다.
본 발명에 따르면, 내부 전극층과 유전체층 사이의 수축률차에 의한 응력이 작아, 유전체층에 균열이 생기기 어려운 적층 세라믹 콘덴서를 제공할 수 있다.
도 1은 적층 세라믹 콘덴서의 부분 단면 사시도.
도 2는 도 1의 A-A선 단면도.
도 3은 도 2의 부분 확대도.
도 4는 적층 세라믹 콘덴서의 제조 방법의 플로우를 예시하는 도면.
도 5는 실시예 및 비교예를 예시하는 도면.
이하, 도면을 참조하면서, 실시 형태에 대하여 설명한다.
(실시 형태)
먼저, 적층 세라믹 콘덴서에 대하여 설명한다. 도 1은 적층 세라믹 콘덴서(100)의 부분 단면 사시도이다. 도 1에서 예시한 바와 같이, 적층 세라믹 콘덴서(100)는 직육면체 형상을 갖는 적층 칩(10)과, 적층 칩(10)의 어느 하나의 대향하는 양단부면에 설치된 외부 전극(20, 30)을 구비한다.
외부 전극(20, 30)은 비금속 재료를 포함한다. 적층 칩(10)은 유전체로서 기능하는 세라믹 재료를 포함하는 유전체층(11)과, 비금속 재료를 포함하는 내부 전극층(12)이 교대로 적층된 구성을 갖는다. 각 내부 전극층(12)의 단연은, 적층 칩(10)의 외부 전극(20)이 설치된 단부면과, 외부 전극(30)이 설치된 단부면에, 교대로 노출되어 있다. 그것에 의해, 각 내부 전극층(12)은 외부 전극(20)과 외부 전극(30)에, 교대로 도통하고 있다. 그것에 의해, 적층 세라믹 콘덴서(100)는 복수의 유전체층(11)이 내부 전극층(12)을 개재하여 적층된 구성을 갖는다. 또한, 적층 칩(10)에 있어서, 유전체층(11)과 내부 전극층(12)의 적층 방향(이하, 적층 방향이라 칭함)의 양단부면은, 커버층(13)에 의해 덮여 있다. 예를 들어, 커버층(13)의 재료는 유전체층(11)과 동일하다.
적층 세라믹 콘덴서(100)의 사이즈는, 예를 들어 길이 0.2㎜, 폭 0.1㎜, 높이 0.3㎜이고, 또는 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜이며, 또는 길이 1.0㎜, 폭 0.5㎜, 높이 0.5㎜이고, 또는 길이 3.2㎜, 폭 1.6㎜, 높이 1.6㎜이며, 또는 길이 4.5㎜, 폭 3.2㎜, 높이 2.5㎜이지만, 이들 사이즈에 한정되는 것은 아니다.
외부 전극(20, 30) 및 내부 전극층(12)은 Ni(니켈)를 주성분으로 한다. 유전체층(11)은 페로브스카이트 구조를 갖는 BaTiO3를 주성분으로 하고, Ni를 포함한다. 당해 페로브스카이트 구조는, 화학 양론 조성으로부터 벗어난 ABO3 -α를 포함한다. 내부 전극층(12)에 포함되는 Ni는, 산화물 등의 형태로 유전체층(11)에 확산된다. 그것에 의해, 유전체층(11)에 있어서, Ni의 분포가 발생한다. 유전체층(11)에 있어서, 적층 방향의 일부에 Ni를 포함하지 않는 개소가 있으면, 유전체층(11)과 내부 전극층(12) 사이의 열 변동에 의한 수축률차를 작게 할 수 없다. 그 결과, 유전체층(11)에 크랙이 발생하기 쉬워진다. 따라서, 이하의 실시 형태에서는, 유전체층(11)과 내부 전극층(12) 사이의 열 변동에 의한 수축률차에 기초하는 응력이 작아, 유전체층(11)에 균열이 생기기 어려운 적층 세라믹 콘덴서에 대하여 설명한다.
도 2는 도 1의 A-A선 단면도이다. 상이한 외부 전극(20, 30)에 접속되는 2개의 내부 전극층(12) 사이에 끼워진 유전체층(11)은 적층 방향의 전역에 Ni를 함유하고 있다. 이 경우, 유전체층(11)의 수축률을 내부 전극층(12)의 수축률에 근접하게 할 수 있다. 그것에 의해, 유전체층(11)과 내부 전극층(12) 사이의 열 응력을 완화할 수 있다. 유전체층(11)에 있어서의 Ni 농도가 너무 낮으면, 유전체층(11)의 수축률을 내부 전극층(12)의 수축률에 충분히 근접하게 할 수 없다. 이 경우, 유전체층(11)에 크랙이 발생하기 쉬워진다. 따라서, 본 실시 형태에 있어서는, 유전체층(11)의 Ni 농도에 하한을 설정한다. 한편, 유전체층(11)에 있어서의 Ni 농도가 너무 높으면, 유전체층(11)의 유전 특성이 열화되어 버린다. 이 경우, 인접하는 2개의 내부 전극층(12) 간에 있어서, 누설이 발생하는 경우가 있다. 따라서, 본 실시 형태에 있어서는, 유전체층(11)의 Ni 농도에 상한을 설정한다. 본 실시 형태에 있어서, Ni 농도는 Ni/(Ba+Ti)의 원자 농도 비율이다.
도 3은 도 2의 어느 하나의 ○표를 모식적으로 확대한 적층 세라믹 콘덴서(100)의 단면의 부분 확대도이다. 해치는 생략되어 있다. 도 3에서 예시한 바와 같이, 인접하는 2개의 내부 전극층(12)의 대향하는 2면간의 적층 방향에 있어서, 한쪽의 내부 전극층(12)으로부터 50㎚ 이격된 개소로부터, 다른 쪽의 내부 전극층(12)으로부터 50㎚ 이격된 개소까지의 영역을, 가상적으로 5등분한다. 내부 전극층(12)에 가장 가까운 2개의 측정 영역을 단부(1)라 칭하고, 중앙의 측정 영역을 중앙부(3)라 칭하고, 단부(1)와 중앙부(3) 사이의 측정 영역을 단부(2)라 칭한다.
본 실시 형태에 있어서는, 5등분에 의해 얻어지는 5개의 측정 영역의 각각에 있어서, Ni 농도로서 투과형 전자 현미경으로 분석하여 얻어지는 STEM-EDS 스펙트럼의 (Ni_Kα)/(Ba_Lα+Ti_Kα)의 비율을 구하고, 당해 비율이 0.015∼0.045로 되도록, 유전체층(11)에 있어서의 Ni 농도가 조정되어 있다. Ni 농도에 하한을 설정함으로써, 유전체층(11)의 수축률을 내부 전극층(12)의 수축률에 충분히 근접하게 할 수 있다. 또한, Ni 농도에 상한을 설정함으로써, 유전체층(11)의 유전 특성을 유지할 수 있다. 이상의 것으로부터, 유전체층(11)의 유전 특성을 유지하면서, 유전체층(11)과 내부 전극층(12) 사이의 수축률차에 기인하는 열 응력을 작게 할 수 있어, 유전체층(11)의 크랙을 억제할 수 있다.
또한, 내부 전극층(12)으로부터 50㎚ 이격된 영역을 사용하는 것은, 내부 전극층(12)의 Ni의 반사를 받아 정확한 측정을 할 수 없을 우려가 있는 것에 의한다. 또한, 측정 영역의 폭은, 유전체층(11)의 적층 방향의 두께의 1배∼1.5배 정도로 한다. 또한, 각 측정 영역의 유전체층(11)의 적층 방향의 양단부면은, 전체면에 걸쳐, 인접하는 2개의 내부 전극층(12)이 중복되는 영역에 위치하고 있다. 여기에서의 인접하는 2개의 내부 전극층이란, 용량값을 발생시키는 것에 대하여 유효한 전극이다. 즉, 외부 전극(20)과 외부 전극(30)에 각각 접속된 내부 전극층이다.
계속해서, Ni 농도의 측정 방법에 대하여 설명한다. Ni 농도는, 유전체층(11)의 적층 방향에 있어서의 Ni 원자의 분포를 측정함으로써 산출할 수 있다. Ni 원자의 분포는, 투과형 전자 현미경 등을 사용하여 측정할 수 있다. 예를 들어, TEM-EDS(니혼덴시(주)제 TEM JEM-2100F), EDS 검출기(니혼덴시(주)제 JED-2300T) 등을 사용할 수 있다. 또한, 측정용의 시료는, 재산화 처리 후의 적층 세라믹 콘덴서를 기계 연마(내부 전극층과 직각인 면에서 연마)하고, 이온 밀링에 의해 박편화함으로써 제작할 수 있다. 예를 들어, 5개의 측정 영역에 대하여, 두께 0.05㎛의 시료를 제작해도 된다. 1개의 시료로 5개의 측정 영역을 측정할 수 있도록 시료를 제작하면, 변동을 억제한 측정을 할 수 있다.
예를 들어, 프로브 직경 1.5㎚의 투과형 전자 현미경으로 각 측정 영역 내를 각각 전역에 걸쳐 주사 측정하고, 각 측정 영역의 Ni 농도를 측정한다. 여기서, STEM-EDS 스펙트럼의 7.4keV 내지 7.6keV 사이의 신호 강도의 적산값을 Ni_Kα의 강도로 하고, 4.4keV 내지 4.6keV 사이의 강도를 (Ba_Lα+Ti_Kα)의 강도로 한다.
또한, 내부 전극층(12)의 선단부나, 유전체층(11)에 석출물이 응집되는 특이점에 대해서는, Ni 농도 측정으로부터 제외한다. 예를 들어, 50㎚ 이상의 크기로 모상과 상이한 조성을 포함하는 개소는 측정 영역으로 하지 않는다. 그와 같은 개소는 예를 들어, Si를 포함하는 화합물, 또는 Mn을 포함하는 화합물, 또는 Ni-Mg를 포함하는 화합물이 응집되어 존재하는 개소이다. 또는 Ba 및 또는 Ti의 존재 비율이 90％ 이하로 되어 있는 개소이다.
예를 들어, STEM-EDS 스펙트럼으로부터 (Ni_Kα), (Ba_Lα), (Ti_Kα)의 카운트수를 얻고, 각각 클리프 로리머법에서 사용하는 감도 인자(k인자)에 의해 규격화한다.
(Ni_Kα)의 카운트수=I(Ni)
(Ba_Lα)의 카운트수=I(Ba)
(Ti_Kα)의 카운트수=I(Ti)
로 하였을 때, Ni 농도={I(Ni)/k(Ni)}/{I(Ba)/k(Ba)+I(Ti)/k(Ti)}로 한다. 또한, k(Ni), k(Ba), k(Ti)는 규격화를 위한 감도 인자이다.
계속해서, 각각 규격화한 값으로부터, (Ni_Kα) 규격값/{(Ba_Lα) 규격값+(Ti_Kα) 규격값}을 Ni 농도로 한다. 또한 각 영역에서는, (Ba_Lα)+(Ti_Kα)의 강도가 50만 카운트를 초과할 때까지 측정한다. 또한, STEM-EDS 스펙트럼으로부터의 Ni 농도 산출에는, 니혼덴시제의 JED Series Analysis Program을 사용할 수 있다.
본 실시 형태에 있어서는, 적층 세라믹 콘덴서(100)에 있어서, 적층된 복수의 유전체층(11) 중 80％ 이상에 있어서 투과형 전자 현미경으로 분석하여 얻어지는 Ni 농도가 상기 5개의 측정 영역에서 0.015∼0.045이면, 적층 세라믹 콘덴서(100)의 적층 방향에 있어서의 전체의 유전체층(11)에 있어서 투과형 전자 현미경으로 분석하여 얻어지는 Ni 농도가 상기 5개의 측정 영역에서 0.015∼0.045인 것으로 정의한다. 상기 80％ 이상의 판단 기준으로서, 예를 들어 도 2의 ○표로 예시한 바와 같이, 적층 위치가 상이한 5개의 유전체층(11) 중 적어도 4개의 유전체층(11)에 있어서 투과형 전자 현미경으로 분석하여 얻어지는 Ni 농도가 상기 5개의 측정 영역에서 0.015∼0.045인 것을 지표로 할 수 있다. 적층 세라믹 콘덴서(100)에 있어서, 적층 위치가 상이한 복수의 유전체층(11)에 있어서 투과형 전자 현미경으로 분석하여 얻어지는 Ni 농도가 상기 5개의 측정 영역에서 0.015∼0.045이면, 적층 세라믹 콘덴서(100)의 전역에 걸쳐, 유전체층(11)의 유전 특성을 유지하면서 유전체층(11)의 크랙을 억제할 수 있다.
또한, 적층 세라믹 콘덴서(100)에 있어서 적층된 복수의 유전체층(11) 중 90％ 이상에 있어서 투과형 전자 현미경으로 분석하여 얻어지는 Ni 농도가 상기 5개의 측정 영역에서 0.015∼0.045인 경우에, 적층 세라믹 콘덴서(100)의 적층 방향에 있어서의 전체의 유전체층(11)에 있어서 투과형 전자 현미경으로 분석하여 얻어지는 Ni 농도가 상기 5개의 측정 영역에서 0.015∼0.045인 것으로 정의하는 것이 바람직하다. 상기 90％ 이상의 판단 기준으로서 예를 들어, 도 2의 ○표로 예시한 바와 같이, 적층 위치가 상이한 5개의 유전체층(11) 중 모든 유전체층(11)에 있어서 투과형 전자 현미경으로 분석하여 얻어지는 Ni 농도가 상기 5개의 측정 영역에서 0.015∼0.045인 것을 지표로 할 수 있다.
또한, 유전체층(11)의 크랙을 억제하는 관점에서, 투과형 전자 현미경으로 분석하여 얻어지는 Ni 농도는, 상기 5개의 측정 영역에 있어서 0.020∼0.040인 것이 바람직하고, 0.025∼0.035인 것이 보다 바람직하다.
또한, 중앙부(3)보다도 내부 전극층(12)에 가까운 단부(1)의 Ni 농도를, 중앙부(3)의 Ni 농도보다도 내부 전극층(12)의 Ni 농도에 근접하게 함으로써, 유전체층(11)과 내부 전극층(12) 사이의 열 응력을 보다 완화할 수 있다. 따라서, 단부(1)가 중앙부(3)보다도 높은 Ni 농도를 갖고 있는 것이 바람직하다. 예를 들어, 단부(1)의 Ni 농도가 중앙부(3)의 Ni 농도에 대하여 10％ 이상 높은 것이 바람직하다. 여기서, 「10％ 이상 높다」란, 중앙부(3)의 Ni 농도를 100으로 한 경우에, 단부(1)의 Ni 농도가 비율로서 110 이상인 것을 의미한다. 또한, 단부(1)의 Ni 농도가 중앙부(3)의 Ni 농도에 대하여 15％ 이상 높은 것이 바람직하다. 여기서, 「15％ 이상 높다」란, 중앙부(3)의 Ni 농도를 100으로 한 경우에, 단부(1)의 Ni 농도가 비율로서 115 이상인 것을 의미한다.
본 실시 형태에 있어서는, 적층 세라믹 콘덴서(100)에 있어서 적층된 복수의 유전체층(11) 중 80％ 이상에 있어서, 중앙부(3)의 Ni 농도보다도 적어도 어느 한쪽의 단부(1)의 Ni 농도가 10％ 이상 높으면, 적층 세라믹 콘덴서(100)의 적층 방향에 있어서의 전체의 유전체층(11)에 있어서, 중앙부(3)의 Ni 농도보다도 적어도 어느 한쪽의 단부(1)의 Ni 농도가 10％ 이상 높다고 정의한다. 상기 80％ 이상의 판단 기준으로서, 예를 들어 도 2의 ○표로 예시한 바와 같이, 적층 위치가 상이한 5개의 유전체층(11) 중 적어도 4개에 있어서 중앙부(3)의 Ni 농도보다도 적어도 어느 한쪽의 단부(1)의 Ni 농도가 10％ 이상 높은 것을 지표로 할 수 있다. 적층 세라믹 콘덴서(100)의 적층 방향에 있어서의 전체의 유전체층(11)에 있어서, 중앙부(3)의 Ni 농도보다도 단부(1)의 Ni 농도가 10％ 이상 높으면, 적층 세라믹 콘덴서(100)의 전역에 걸쳐, 유전체층(11)의 유전 특성을 유지하면서 유전체층(11)의 크랙을 억제할 수 있다.
또한, 적층 세라믹 콘덴서(100)에 있어서 적층된 복수의 유전체층(11) 중 90％ 이상에 있어서, 중앙부(3)의 Ni 농도보다도 적어도 어느 한쪽의 단부(1)의 Ni 농도가 10％ 이상 높은 경우에, 적층 세라믹 콘덴서(100)의 적층 방향에 있어서의 전체의 유전체층(11)에 있어서 중앙부(3)의 Ni 농도보다도 적어도 어느 한쪽의 단부(1)의 Ni 농도가 10％ 이상 높다고 정의하는 것이 바람직하다. 상기 90％ 이상의 판단 기준으로서 예를 들어, 도 2의 ○표로 예시한 바와 같이, 적층 위치가 상이한 5개의 유전체층(11) 중 모두에 있어서 중앙부(3)의 Ni 농도보다도 적어도 어느 한쪽의 단부(1)의 Ni 농도가 10％ 이상 높은 것을 지표로 할 수 있다.
또한, 적층 세라믹 콘덴서(100)에 있어서 적층된 복수의 유전체층(11) 중 80％ 이상에 있어서, 중앙부(3)의 Ni 농도보다도 적어도 어느 한쪽의 단부(1)의 Ni 농도가 15％ 이상 높으면, 적층 세라믹 콘덴서(100)의 적층 방향에 있어서의 전체의 유전체층(11)에 있어서, 중앙부(3)의 Ni 농도보다도 적어도 어느 한쪽의 단부(1)의 Ni 농도가 15％ 이상 높다고 정의한다. 상기 80％ 이상의 판단 기준으로서, 예를 들어 도 2의 ○표로 예시한 바와 같이, 적층 위치가 상이한 5개의 유전체층(11) 중 적어도 4개에 있어서 중앙부(3)의 Ni 농도보다도 적어도 어느 한쪽의 단부(1)의 Ni 농도가 15％ 이상 높은 것을 지표로 할 수 있다. 적층 세라믹 콘덴서(100)의 적층 방향에 있어서의 전체의 유전체층(11)에 있어서, 중앙부(3)의 Ni 농도보다도 단부(1)의 Ni 농도가 15％ 이상 높으면, 적층 세라믹 콘덴서(100)의 전역에 걸쳐, 유전체층(11)의 유전 특성을 유지하면서 유전체층(11)의 크랙을 보다 억제할 수 있다.
또한, 적층 세라믹 콘덴서(100)에 있어서 적층된 복수의 유전체층(11) 중 90％ 이상에 있어서, 중앙부(3)의 Ni 농도보다도 적어도 어느 한쪽의 단부(1)의 Ni 농도가 15％ 이상 높은 경우에, 적층 세라믹 콘덴서(100)의 적층 방향에 있어서의 전체의 유전체층(11)에 있어서 중앙부(3)의 Ni 농도보다도 적어도 어느 한쪽의 단부(1)의 Ni 농도가 15％ 이상 높다고 정의하는 것이 바람직하다. 상기 90％ 이상의 판단 기준으로서 예를 들어, 도 2의 ○표로 예시한 바와 같이, 적층 위치가 상이한 5개의 유전체층(11) 중 모두에 있어서 중앙부(3)의 Ni 농도보다도 적어도 어느 한쪽의 단부(1)의 Ni 농도가 15％ 이상 높은 것을 지표로 할 수 있다.
계속해서, 적층 세라믹 콘덴서(100)의 제조 방법에 대하여 설명한다. 도 4는 적층 세라믹 콘덴서(100)의 제조 방법의 플로우를 예시하는 도면이다.
(원료 분말 제작 공정)
먼저, 도 4에서 예시한 바와 같이, 유전체층(11)을 형성하기 위한 원료 분말을 준비한다. 유전체층(11)에 포함되는 Ba 및 Ti는, 통상은 BaTiO3의 입자의 소결체의 형태로 유전체층(11)에 포함된다. BaTiO3는, 페로브스카이트 구조를 갖는 정방정 화합물이며, 높은 유전율을 나타낸다. 이 BaTiO3는, 일반적으로, 이산화티타늄 등의 티타늄 원료와 탄산바륨 등의 바륨 원료를 반응시켜 티타늄산바륨을 합성함으로써 얻을 수 있다. BaTiO3의 합성 방법으로서는, 종래 다양한 방법이 알려져 있고, 예를 들어 고상법, 졸겔법, 수열법 등이 알려져 있다. 본 실시 형태에 있어서는, 이들 모두 채용할 수 있다.
얻어진 세라믹 분말에, 목적에 따라서 소정의 첨가 화합물을 첨가해도 된다. 첨가 화합물로서는, Mg, Mn, V, Cr, 희토류 원소(Y, Dy, Tm, Ho, Tb, Yb 및 Er)의 산화물, 및, Sm, Eu, Gd, Co, Li, B, Na, K 및 Si의 산화물 또는 유리를 들 수 있다.
본 실시 형태에 있어서는, 바람직하게는 먼저 BaTiO3의 입자에 첨가 화합물을 포함하는 화합물을 혼합하여 820∼1150℃에서 하소를 행한다. 계속해서, 얻어진 BaTiO3의 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 분말을 제조한다. 예를 들어, 상술한 방법에 의해 얻어지며, 본 실시 형태에 따른 적층 세라믹 콘덴서(100)의 제조에 사용되는 BaTiO3의 입자의 평균 입자 직경은, 유전체층(11)의 박층화의 관점에서, 바람직하게는 50∼150㎚이다. 예를 들어, 상기와 같이 하여 얻어진 세라믹 분말에 대하여, 필요에 따라서 분쇄 처리하여 입경을 조절하거나, 또는 분급 처리와 조합함으로써 입경을 고르게 해도 된다.
(적층 공정)
다음에, 얻어진 세라믹 분말에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 첨가하여 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 상에 예를 들어 두께 0.8㎛ 이하의 띠 형상 유전체 그린 시트를 도공하여 건조시킨다.
다음에, 유전체 그린 시트의 표면에, 유기 바인더를 포함하는 금속 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 극성이 상이한 한 쌍의 외부 전극에 교대로 인출되는 내부 전극층의 패턴을 배치한다. 금속 도전 페이스트의 금속에는, 순도 99％ 이상의 Ni를 사용한다. 또한, 금속 도전 페이스트에는 공재로서, 평균 입자 직경이 50㎚ 이하인 BaTiO3를 균일하게 분산시켜도 된다.
그 후, 내부 전극층 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 펀칭하고, 펀칭된 유전체 그린 시트를, 기재를 박리한 상태에서, 내부 전극층(12)과 유전체층(11)이 교대로 되도록, 또한 내부 전극층이 유전체층의 길이 방향 양단부면에 단연이 교대로 노출되어 극성이 상이한 한 쌍의 외부 전극에 교대로 인출되도록, 소정 층수(예를 들어 200∼500층)만큼 적층한다.
적층한 유전체 그린 시트의 상하에 커버층(13)으로 되는 커버 시트를 압착시키고, 소정 칩 치수(예를 들어 1.0㎜×0.5㎜)로 커트한다. 이에 의해, 적층 칩(10)의 성형체가 얻어진다.
(1차 소성 공정)
이와 같이 하여 얻어진 적층 칩(10)의 성형체를, 250∼500℃의 N2 분위기 중에서 탈바인더 처리한 후에, 환원 분위기(산소 분압 10-5㎩∼10-7㎩) 중에서 1100∼1300℃에서 10분∼2시간 소성함으로써, 유전체 그린 시트를 구성하는 각 화합물이 소결하여 입성장한다. 이와 같이 하여, 내부에 소결체를 포함하는 유전체층(11)과 내부 전극층(12)이 교대로 적층되어 이루어지는 적층 칩(10)과, 적층 방향 상하의 최외층으로서 형성되는 커버층(13)을 갖는 적층 세라믹 콘덴서(100)가 얻어진다.
(2차 소성 공정)
그 후, 내부 전극층(12) 중의 Ni를 유전체층(11)에 확산시키기 위한 열처리로서, 2차 소성을 행한다. 1차 소성 온도보다도 50℃ 정도 높은 1150℃∼1350℃, 산소 분압 10-3㎩∼10-6㎩에서 0.25시간 내지 0.5시간 열처리한다. 이와 같이, 1차 소성보다도 높은 산소 분압에서 소성함으로써, Ni의 산화가 촉진되어 유전체층(11) 내로 확산된다. 한편, 2차 소성 시간을 상기의 0.25시간 내지 0.5시간으로 함으로써, 유전체층(11)의 상기 5개의 측정 영역의 각각에 있어서, 투과형 전자 현미경으로 분석하여 얻어지는 STEM-EDS 스펙트럼의 (Ni_Kα)/(Ba_Lα+Ti_Kα)의 비율, 즉 Ni 농도를 0.015∼0.045로 제어할 수 있다.
(3차 소성 공정)
그 후, 재산화 소성으로서 600℃∼1000℃에서 산소 분압 10-2㎩∼10㎩에서 1시간 정도의 3차 소성(재산화 처리)을 행한다. 또한, 3차 소성의 조건에서는, 산소 분압이 높으므로 Ni가 산화되기 쉽지만, 소성 온도 영역은 2차 소성 공정보다 낮기 때문에 유전체층(11) 내의 Ni 농도는 변동되지 않는다.
소성 반응의 온도나 시간은, 부품 사이즈나 적층수 등에 따라서 적절히 조정하는 것이 바람직하다. Ni의 확산은 1차 소성에서도 약간 진행되지만, 1차 소성보다 산소 분압이 높은 2차 소성에서 진행되기 쉽다. 2차 소성의 조건으로서, 소성 시간을 짧게 하면, 유전체층(11)의 내부 전극층(12)에 접하는 단부에만 Ni가 확산된다. 소성 시간이 너무 짧으면 유전체층(11)에 Ni는 확산되지 않고, 한편, 소성 온도가 너무 높거나 소성 시간이 너무 길면 유전체층(11)의 중앙부(3)에도 Ni의 확산이 진행되어, 단부(1)의 Ni 농도를 높게 할 수 없다. Ni의 확산이 너무 진행되면 유전체층(11) 중의 Ni 농도가 과잉으로 되어, 전극간에서의 누설이 발생해 버리는 경우가 있다. 2차 소성의 온도와 시간을 조정함으로써 유전체층(11)의 중앙부(3)에 대하여 단부(1)의 Ni 농도가 높아지도록 2차 소성의 조건을 설정한다.
외부 전극(20, 30)은, 예를 들어 유전체층(11) 및 내부 전극층(12)을 적층한 적층 칩(10)을 소성한 후에, 그 양단부에 도전 페이스트를 베이킹하여 형성해도 된다. 또는, 2차 소성 전에 도전 페이스트를 도포하여 2차 소성 시에 동시에 베이킹해도 된다. 또한, 스퍼터링법에 의해, 적층체의 양단부면에 외부 전극을 후막 형성해도 된다.
상기의 제조 방법 외에, 슬러리를 제작할 때에 슬러리에 NiO를 첨가해도 유전체층(11) 내에 Ni를 형성할 수 있다. 슬러리에 NiO를 첨가한 후에 상기의 2차 소성 공정을 더 행하여 내부 전극으로부터 유전체층 두께로 확산시키는 방법을 취해도 된다.
[실시예]
이하, 실시 형태에 따른 적층 세라믹 콘덴서를 제작하고, 특성에 대하여 조사하였다.
(실시예 1∼8)
상기 실시 형태에 따른 제조 방법에 따라서, 적층 세라믹 콘덴서(100)를 제작하였다. 표 1은 실시예 1∼8에 공통되는 구성을 나타낸다. 또한, 외부 전극(20, 30)은, 적층 칩(10)의 양단부에 각각 형성되어 있고, Cu부(두께 22㎛)와 상기 Cu부 상에 도금으로 형성된 Ni부(두께 2㎛)와 상기 Ni부 상에 도금으로 형성된 Sn부(두께 6㎛)의 구조를 갖는다. 또한, 이온 밀링법에 의해 적층 세라믹 콘덴서(100)의 중앙부(3)를 도 2에서 예시한 단면이 노출되도록 절삭하고, 그 단면을 주사형 전자 현미경(SEM)으로 촬영한 사진에 기초하여, 유전체층(11) 및 내부 전극층(12)의 두께, 즉 적층 방향의 치수를 측정하였다. SEM 사진의 시야각이 한 변이 10∼30㎛인 정사각형으로 되도록 촬영하고, 3㎛ 간격으로 복수 개소의 유전체층(11) 및 내부 전극층(12)의 두께를 측정하고, 그들의 평균값을 유전체층(11) 및 내부 전극층(12)의 두께로 하였다. 상이한 5시야로부터 각각 20개소의 측정을 하여 100데이터를 얻고, 평균값을 각각의 두께로 하였다. 또한, 유전체층(11)의 두께 및 적층수에 대해서는 도 5에 도시한다.
Figure 112017025604098-pat00001
실시예 1∼8에서는, 1차 소성 공정에 있어서, 250∼500℃의 N2 분위기 중에서 탈바인더 처리한 후에, 산소 분압 5.0×10-6㎩의 환원 분위기 중에서, 1200℃에서 1시간 소성함으로써, 유전체 그린 시트를 구성하는 각 화합물을 소결하여 입성장시켰다. 그 후, 실시예 1∼6에서는, 2차 소성 공정에 있어서, 산소 분압 5.0×10-4㎩의 환원 분위기 중에서, 1차 소성 공정보다도 50℃ 높은 1250℃에서, 20분간 소성함으로써, 내부 전극층(12) 중의 Ni를 유전체층(11)에 확산시켰다. 그 후, 3차 소성 공정을 행하였다. 실시예 7, 8에서는, 2차 소성 공정에 있어서, 산소 분압 5.0×10-4㎩의 환원 분위기 중에서, 1차 소성 공정보다도 50℃ 높은 1250℃에서, 30분간 소성함으로써, 내부 전극층(12) 중의 Ni를 유전체층(11)에 확산시켰다. 그 후, 3차 소성 공정을 행하였다.
비교예 1, 2에서는, 1차 소성 공정에 있어서, 250∼500℃의 N2 분위기 중에서 탈바인더 처리한 후에, 산소 분압 5.0×10-6㎩의 환원 분위기 중에서, 1200℃에서 1시간 소성함으로써, 유전체 그린 시트를 구성하는 각 화합물을 소결하여 입성장시켰다. 그 후, 2차 소성 공정에 있어서, 산소 분압 5.0×10-4㎩의 환원 분위기 중에서, 1차 소성 공정보다도 50℃ 높은 1250℃에서, 5분간 소성함으로써, 내부 전극층(12) 중의 Ni를 유전체층(11)에 확산시켰다. 그 후, 3차 소성 공정을 행하였다.
또한, 실시예 1∼8 및 비교예 1, 2에 대하여, 각각 100개의 샘플을 제작하였다.
실시예 1∼8 및 비교예 1∼2에 대하여, 유전체층(11)의 Ni 농도에 대하여 측정하였다. 상술한 바와 같이, 도 2의 ○표로 예시한 바와 같은 적층 위치가 상이한 5개의 유전체층(11)에 있어서, 적층 방향에 있어서의 한쪽의 내부 전극층(12)으로부터 50㎚ 이격된 개소로부터, 다른 쪽의 내부 전극층(12)으로부터 50㎚ 이격된 개소까지의 영역을, 가상적으로 5등분하고, 적층 방향에 수직인 방향으로는 유전체층(11)의 두께의 1.2배의 폭을 취하고, 얻어진 5개의 측정 영역에 있어서의 Ni 농도를 측정하였다. 또한, 각 측정 영역의 적층 방향의 양단부면은, 전체면에 걸쳐, 인접하는 2개의 내부 전극층(12)이 유효한 전극으로서 중복되어 접하고 있다.
Ni 농도의 측정에는, TEM-EDS(니혼덴시(주)제 TEM JEM-2100F), EDS 검출기(니혼덴시(주)제 JED-2300T)를 사용하였다. 측정용의 시료는, 재산화 처리 후의 적층 세라믹 콘덴서를 기계 연마(내부 전극층과 직각인 면에서 연마)하고, 이온 밀링에 의해 박편화함으로써 제작하였다. 5개의 측정 영역을 측정할 수 있도록, 두께 0.05㎛의 시료를 제작하였다. 프로브 직경 1.5㎚로 각 측정 영역 내를 주사 측정하고, 각 측정 영역의 Ni 농도를 측정하였다. 또한, Ni 농도 측정 시에, 상술한 바와 같이, 니혼덴시제의 JED Series Analysis Program을 사용하여 STEM-EDS 스펙트럼으로부터 Ni 농도를 산출하였다.
(분석)
도 5는 Ni 농도 측정의 결과를 도시하는 도면이다. 도 5에 있어서, 「Ni 농도의 최댓값」은, 적층 위치가 상이한 5개의 유전체층(11)의 5개의 측정 영역에 있어서의, STEM-EDS 스펙트럼의 (Ni_Kα)/(Ba_Lα+Ti_Kα)(각 규격값)의 비율의 최댓값을 나타내고 있다. 또한, 「Ni 농도의 최솟값」은, 적층 위치가 상이한 5개의 유전체층(11)의 5개의 측정 영역에 있어서의, STEM-EDS 스펙트럼의 (Ni_Kα)/(Ba_Lα+Ti_Kα)(각 규격값)의 비율의 최솟값을 나타내고 있다. 도 5에 있어서, 「5영역 모두에 Ni 성분이 있는가」에 대해서는, 적층 위치가 상이한 5개의 유전체층(11)의 5개의 측정 영역 모두에 있어서 Ni 농도가 0.015 이상 포함되어 있는 경우에 「있음」으로 하였다. 적어도 어느 하나의 측정 영역에 있어서 Ni 농도가 0.015 미만으로 된 경우에 「없음」으로 하였다.
또한, 도 5에 있어서, 「단부(1) Ni 농도가 (10％ 이상) 높아진 개소수」란에 기재한 수는, 상이한 5개소의 유전체층(11)을 측정한 것 중에서, 적어도 어느 한쪽의 단부(1)의 Ni 농도가 중앙부(3)의 Ni 농도에 대하여 10％ 이상 높다고 판정된 개소의 수이다. 「유전체층의 한쪽의 단부(1) Ni 농도」란에 기재한 수치는, 유전체층(11)의 상이한 5개소를 측정한 것 중에서, 각각의 중앙부(3)에 대한 단부(1)의 Ni 농도가 가장 낮은 수치이다. 또한 「유전체층의 다른 쪽의 단부(1) Ni 농도」란에 기재한 수치는, 한쪽의 단부(1)의 Ni 농도에 각각 대응하는 다른 쪽의 단부(1)의 Ni 농도이다. 또한, 실시예 2, 8의 한쪽의 단부(1)의 Ni 농도는, 단부(1)의 Ni 농도가 10％ 이상 높은 것에 대하여 기재하였다.
실시예 1∼6은 2차 소성의 시간이 20분이어서, 내부 전극층(12)으로부터 유전체층(11)의 단부(1)에 Ni가 확산되었기 때문에, 중앙부(3)에 대한 단부(1)의 Ni 농도가 높아진 것으로 생각된다. 실시예 7, 8은, 2차 소성의 시간이 30분이어서, 내부 전극층(12)으로부터 유전체층(11)의 중앙부(3)에도 Ni가 더 확산되었기 때문에, 중앙부(3)에 대한 단부(1)의 Ni 농도가 저하되었다고 생각된다. 비교예 1, 2는, 2차 소성의 시간이 5분이어서 내부 전극층(12)으로부터 유전체층(11)의 단부(1)에 Ni는 거의 확산되지 않았다고 생각되지만, 유전체층(11) 내의 중앙부(3)와 단부(1)의 Ni 농도는 다소 균질화된 것으로 생각된다.
또한, 도 5에, 크랙의 발생의 유무를 나타낸다. 실시예 1∼8 및 비교예 1, 2의 각각에 대하여, 100개의 샘플에 대하여 히트 사이클 부하를 가하였다. 여기에서의 히트 사이클 부하는, 상온→-55℃에서 5min→상온→150℃에서 5min→상온을 1사이클로 하여, 1000사이클의 환경 하에 노출시킨 후, 40∼800배의 현미경으로 제품에 크랙이 발생하였는지 여부를 평가하였다. 크랙이 발생하지 않은 경우의 판정은 ○로 하고, 크랙이 1 이상의 제품에 발생한 경우의 판정은 ×로 하였다.
비교예 2에서는, 크랙 발생수가 2로 되었다. 비교예 1에서는, 크랙 발생수가 1로 되었다. 실시예 1∼8 중 어느 것에 있어서도, 크랙 발생수는 0으로 되었다. 실시예 1∼8에서는, 상이한 5개의 유전체층(11) 중 적어도 4개에 있어서, 5개의 측정 영역의 각각에 있어서, STEM-EDS 스펙트럼의 (Ni_Kα)/(Ba_Lα+Ti_Kα), 즉 Ni 농도가 0.015 이상으로 되었기 때문에, 크랙 발생이 억제된 것으로 생각된다. 비교예 1, 2에서는, 상이한 5개의 유전체층(11) 중 적어도 4개에 있어서, 5개의 측정 영역의 각각에 있어서, STEM-EDS 스펙트럼의 (Ni_Kα)/(Ba_Lα+Ti_Kα), 즉 Ni 농도가 0.015 이상으로 되지 않았기 때문에, 크랙의 발생을 억제할 수 없었던 것으로 생각된다. Ni 농도가 0.045를 초과하는 경우에는 3차 소성 공정에서 모든 Ni를 산화할 수 없어 유전체층(11)에 메탈의 Ni가 잔존할 가능성이 있기 때문에 전극간 누설의 우려가 있다.
이상, 본 발명의 실시예에 대하여 상세하게 설명하였지만, 본 발명은 이러한 특정한 실시예에 한정되는 것은 아니고, 특허 청구 범위에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형ㆍ변경이 가능하다.
1 : 단부
2 : 단부
3 : 중앙부
10 : 적층 칩
11 : 유전체층
12 : 내부 전극층
13 : 커버층
20, 30 : 외부 전극
100 : 적층 세라믹 콘덴서

Claims (5)

1쌍의 외부 전극과,
Ni를 포함하고, 상기 외부 전극의 한쪽에 접속된 제1 내부 전극과,
상기 제1 내부 전극 상에 적층되며, BaTiO3 및 Ni를 포함하는 유전체층과,
상기 유전체층 상에 적층되며, Ni를 포함하고, 상기 외부 전극의 다른 쪽에 접속된 제2 내부 전극을 구비하고,
상기 제1 내부 전극과 상기 제2 내부 전극 사이의 상기 적층의 방향에 있어서, 상기 유전체층의 상기 제1 내부 전극으로부터 50㎚ 이격된 위치로부터 상기 유전체층의 상기 제2 내부 전극으로부터 50㎚ 이격된 위치까지를 적층 방향으로 5개의 영역으로 등분하고, 상기 5개의 영역을 각각 투과형 전자 현미경으로 분석하여 얻어지는 Ni 농도가 0.015∼0.045이고,
상기 Ni 농도는, Ni/(Ba+Ti)의 원자 농도 비율인 것을 특징으로 하는 적층 세라믹 콘덴서.
제1항에 있어서,
상기 5개의 영역의 중앙부 영역에 있어서의 Ni 농도에 대하여, 상기 5개의 영역 중 상기 제1 내부 전극 및 상기 제2 내부 전극에 가장 가까운 단부 영역의 적어도 어느 한쪽의 Ni 농도가 10％ 이상 높은 것을 특징으로 하는 적층 세라믹 콘덴서.
제1항에 있어서,
상기 5개의 영역의 중앙부 영역에 있어서의 Ni 농도에 대하여 상기 5개의 영역 중 상기 제1 내부 전극 및 상기 제2 내부 전극에 가장 가까운 단부 영역의 적어도 어느 한쪽의 Ni 농도가 15％ 이상 높은 것을 특징으로 하는 적층 세라믹 콘덴서.
제1항 또는 제2항에 있어서,
상기 유전체층의 적층수는 200 이상인 것을 특징으로 하는 적층 세라믹 콘덴서.
제1항 내지 제3항 중 어느 한 항에 있어서,
복수의 유전체층이 내부 전극을 개재하여 적층되고,
상기 복수의 유전체층 중 80％ 이상이, 상기 제1 내부 전극 상에 적층되며 BaTiO3 및 Ni를 포함하는 유전체층인 것을 특징으로 하는 적층 세라믹 콘덴서.
KR1020170032387A 2016-06-20 2017-03-15 적층 세라믹 콘덴서 KR102262336B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016122002A JP6945972B2 (ja) 2016-06-20 2016-06-20 積層セラミックコンデンサ
JPJP-P-2016-122002 2016-06-20

Publications (2)

Publication Number Publication Date
KR20170142858A KR20170142858A (ko) 2017-12-28
KR102262336B1 true KR102262336B1 (ko) 2021-06-08

Family

ID=60659769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170032387A KR102262336B1 (ko) 2016-06-20 2017-03-15 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (1) US10056191B2 (ko)
JP (1) JP6945972B2 (ko)
KR (1) KR102262336B1 (ko)
CN (1) CN107527736B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6955845B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955846B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955847B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955850B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6984999B2 (ja) 2016-06-20 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6955849B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955848B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP7089402B2 (ja) 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
CN111044183B (zh) * 2019-12-24 2022-03-18 浙江清华柔性电子技术研究院 柔性压力传感及其制备方法
JP2022125694A (ja) * 2021-02-17 2022-08-29 株式会社村田製作所 積層セラミックコンデンサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120147524A1 (en) * 2009-09-07 2012-06-14 Murata Manufacturing Co., Ltd. Dielectric ceramic composition and laminated ceramic capacitor
US20130286541A1 (en) * 2011-02-04 2013-10-31 Murata Manufacturing Co., Ltd. Laminated semiconductor ceramic capacitor with varistor function and method for manufacturing the same
JP2014036219A (ja) * 2012-08-08 2014-02-24 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4086649A (en) 1974-12-26 1978-04-25 Union Carbide Corporation Ceramic capacitor made from firing small barium titanate particles
JP2970030B2 (ja) 1991-04-18 1999-11-02 松下電器産業株式会社 積層セラミックコンデンサとその製造方法およびそれに用いる外部電極用ペースト
JPH104027A (ja) 1996-06-14 1998-01-06 Murata Mfg Co Ltd 積層型電子部品
JP3391269B2 (ja) 1998-01-20 2003-03-31 株式会社村田製作所 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法
JP3370933B2 (ja) * 1998-05-01 2003-01-27 太陽誘電株式会社 積層セラミックコンデンサ
JP3606079B2 (ja) 1998-12-25 2005-01-05 株式会社村田製作所 非直線性誘電体磁器、パルス発生用コンデンサ、高圧蒸気放電灯回路および高圧蒸気放電灯
JP2000331867A (ja) 1999-05-17 2000-11-30 Murata Mfg Co Ltd 積層コンデンサ及びその製造方法
US7354642B2 (en) 2000-02-16 2008-04-08 Taiyo Yuden Co., Ltd. Multilayer displacement element
JP3775366B2 (ja) 2001-09-27 2006-05-17 株式会社村田製作所 積層セラミック電子部品の製造方法および積層セラミック電子部品
TWI240288B (en) 2003-01-31 2005-09-21 Murata Manufacturing Co Dielectric ceramic and the manufacturing method thereof, and the laminated ceramic condenser
US7324326B2 (en) * 2003-02-05 2008-01-29 Tdk Corporation Electronic device and the production method
US6828266B1 (en) 2003-05-16 2004-12-07 Ferro Corporation X7R dielectric composition
JP4407299B2 (ja) 2004-01-30 2010-02-03 Ｔｄｋ株式会社 積層セラミックコンデンサ
JP2006319205A (ja) 2005-05-13 2006-11-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
TW200733159A (en) 2006-02-24 2007-09-01 Wei-Hsing Tuan Ceramic dielectrics and base-metal-electrode multilayer ceramic capacitors
JP4635928B2 (ja) 2006-03-27 2011-02-23 Ｔｄｋ株式会社 積層型電子部品およびその製造方法
WO2009037922A1 (ja) * 2007-09-19 2009-03-26 Murata Manufacturing Co., Ltd. 誘電体セラミック、及び積層セラミックコンデンサ
US20100110608A1 (en) 2008-11-06 2010-05-06 Frank Wei Core-shell structured dielectric particles for use in multilayer ceramic capacitors
JP2010232248A (ja) 2009-03-26 2010-10-14 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP5146852B2 (ja) 2010-03-05 2013-02-20 株式会社村田製作所 積層セラミックコンデンサ
JP2012129508A (ja) 2010-11-22 2012-07-05 Tdk Corp 積層型セラミック電子部品
JP5838927B2 (ja) 2011-10-14 2016-01-06 Tdk株式会社 積層セラミック電子部品
KR101548798B1 (ko) 2013-04-16 2015-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
JP5897661B2 (ja) 2013-08-30 2016-03-30 太陽誘電株式会社 積層セラミックコンデンサ
KR102004773B1 (ko) 2013-11-21 2019-07-29 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
JP2016001723A (ja) 2014-05-22 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ
JP6578703B2 (ja) 2015-03-31 2019-09-25 Tdk株式会社 積層セラミック電子部品
JP6955849B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6984999B2 (ja) * 2016-06-20 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6955847B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955846B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955845B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955850B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955848B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120147524A1 (en) * 2009-09-07 2012-06-14 Murata Manufacturing Co., Ltd. Dielectric ceramic composition and laminated ceramic capacitor
US20130286541A1 (en) * 2011-02-04 2013-10-31 Murata Manufacturing Co., Ltd. Laminated semiconductor ceramic capacitor with varistor function and method for manufacturing the same
JP2014036219A (ja) * 2012-08-08 2014-02-24 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
CN107527736B (zh) 2020-12-29
KR20170142858A (ko) 2017-12-28
US10056191B2 (en) 2018-08-21
US20170365406A1 (en) 2017-12-21
CN107527736A (zh) 2017-12-29
JP6945972B2 (ja) 2021-10-06
JP2017228588A (ja) 2017-12-28

Similar Documents

Publication Publication Date Title
KR102262336B1 (ko) 적층 세라믹 콘덴서
KR102266821B1 (ko) 적층 세라믹 콘덴서
KR102280068B1 (ko) 적층 세라믹 콘덴서
KR102301980B1 (ko) 적층 세라믹 콘덴서
KR102301979B1 (ko) 적층 세라믹 콘덴서
KR102303565B1 (ko) 적층 세라믹 콘덴서
KR102321228B1 (ko) 적층 세라믹 콘덴서
KR102280075B1 (ko) 적층 세라믹 콘덴서
KR101730813B1 (ko) 적층 세라믹 콘덴서
JP6970793B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6970792B2 (ja) 積層セラミックコンデンサおよびその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant