KR102228702B1 - 다이의 실장 방법 - Google Patents

다이의 실장 방법 Download PDF

Info

Publication number
KR102228702B1
KR102228702B1 KR1020187036908A KR20187036908A KR102228702B1 KR 102228702 B1 KR102228702 B1 KR 102228702B1 KR 1020187036908 A KR1020187036908 A KR 1020187036908A KR 20187036908 A KR20187036908 A KR 20187036908A KR 102228702 B1 KR102228702 B1 KR 102228702B1
Authority
KR
South Korea
Prior art keywords
die
porous sheet
tool
suction
bump
Prior art date
Application number
KR1020187036908A
Other languages
English (en)
Other versions
KR20190008371A (ko
Inventor
오사무 와타나베
도모노리 나카무라
요시히토 하기와라
유지 가나이
Original Assignee
야마하 모터 로보틱스 홀딩스 가부시키가이샤
주식회사 발카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마하 모터 로보틱스 홀딩스 가부시키가이샤, 주식회사 발카 filed Critical 야마하 모터 로보틱스 홀딩스 가부시키가이샤
Publication of KR20190008371A publication Critical patent/KR20190008371A/ko
Application granted granted Critical
Publication of KR102228702B1 publication Critical patent/KR102228702B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H01L2224/75654—Pneumatic conveyor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/364—Polymers
    • H01L2924/3641—Outgassing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

다이의 실장 방법은, 복수의 범프 전극(106)이 형성된 범프 형성면(102a)을 갖는 다이(100)를 준비하는 공정과, 흡착면(24)을 갖는 진공 흡착 툴(22)을, 흡착면(24)이 범프 형성면(102a)에 대향하는 방향으로, 다이(100)의 상방에 배치하는 공정과, 흡착면(24)과 범프 형성면(102a) 사이에 다공질성 시트(44)를 사이에 두고, 진공 흡착 툴(22)에 의해 다이(100)를 흡착하는 공정과, 진공 흡착 툴(22)에 의해 흡착한 다이(100)를, 기판(110)의 본딩 영역에 접착 재료(114)를 거쳐서 실장하는 공정을 포함하며, 다공질성 시트(44)는 범프 형성면(102a)에 있어서의 범프 전극(106)의 돌기 높이 이상의 두께를 갖는다. 이에 의해, 진공 흡착의 안정화 및 유지 보수성의 개선을 도모할 수 있다.

Description

다이의 실장 방법
본 발명은 다이의 실장 방법에 관한 것이다.
다이싱에 의해 개편화(個片化)된 복수의 다이를 진공 흡착에 의해 픽업하는 기술이 알려져 있다(특허문헌 1 및 2 참조). 예를 들면, 특허문헌 2에서는, 단자 상에 범프가 마련된 베어 칩(bare chip)을, 이 단자 및 범프를 포함하는 베어 칩의 회로 기능면과는 반대면측에서 진공 흡착하는 것이 개시되어 있다. 툴에 진공 흡착된 베어 칩은, 회로 기능면을 기판에 대향시킨 방향으로, 접착제가 도포된 기판 상에 탑재된다. 특허문헌 2의 발명에서는, 진공 흡착이나 툴의 가압 등에 의해 기판 상의 접착제가 베어 칩의 측면으로부터 상방으로 타고 올라오는 것을 방지하기 위해, 툴의 흡착면과 베어 칩 사이에 시트를 개재시키는 구성을 채용하며, 이에 의해 접착제의 타고 올라옴을 억제하여, 툴에 접착제가 부착되는 것을 방지하고 있다.
일본 특허 공개 제 2006-66625 호 공보 일본 특허 제 5669137 호 공보
여기서, 특허문헌 2의 발명은, 베어 칩을 회로 기능면에 있어서 진공 흡착하는 것을 전제로 한 것이며, 범프 전극이 형성된 범프 형성면측에서 진공 흡착하는 것은 아무런 고려도 되어 있지 않다. 이 점에서, 범프 형성면에는, 범프 전극에 의해 요철이 마련되어 있기 때문에, 다이를 툴에 진공 흡착시키는 경우, 범프 전극의 돌기 높이에 의해 툴 흡착면과 다이 사이에 공극이 생길 수 있다. 이 때문에, 다이를 진공 흡착한 경우, 에어의 리크가 발생하여, 진공 레벨이 저하되는 것에 의해, 툴의 흡착성이 악화되는 경우가 있었다.
또한, 다이를 접착 재료를 거쳐서 기판에 실장하는 경우, 접착 재료로부터 흄 가스가 생기고, 이 흄 가스가 범프 전극의 돌기 높이에 의해 생긴 공극으로부터 유입되어, 툴 등이 오염되는 경우가 있었다. 이 때문에, 툴 등을 빈번히 세정할 필요가 생겨, 유지 보수성이 악화되는 경우가 있었다.
본 발명은 이와 같은 사정을 감안하여 이루어진 것이며, 진공 흡착의 안정화 및 유지 보수성의 개선을 도모하는 것을 목적으로 한다.
본 발명의 일 태양에 따른 다이의 실장 방법은, 복수의 범프 전극이 형성된 범프 형성면을 갖는 다이를 준비하는 공정과, 흡착면을 갖는 진공 흡착 툴을, 흡착면이 범프 형성면에 대향하는 방향으로, 다이의 상방에 배치하는 공정과, 흡착면과 범프 형성면 사이에 다공질성 시트를 사이에 두고, 진공 흡착 툴에 의해 다이를 흡착하는 공정과, 진공 흡착 툴에 의해 흡착한 다이를, 기판의 본딩 영역에 접착 재료를 거쳐서 실장하는 공정을 포함한다.
상기 구성에 의하면, 다이를 기판의 본딩 영역에 실장할 때, 진공 흡착 툴의 흡착면과 다이의 범프 형성면 사이의 공극에 다공질성 시트를 마련할 수 있다. 이에 의해, 공극으로부터 에어가 리크되는 것을 방지할 수 있기 때문에, 다이의 흡착력을 유지할 수 있다. 또한, 이 공극에 다공질성 시트를 마련하는 것에 의해, 접착 재료로부터 생기는 가스 등의 불필요한 물질의 흡인을 억제할 수 있다. 따라서, 진공 흡착 툴이 오염되는 것을 억제할 수 있어서, 유지 보수성의 향상을 도모할 수 있다.
상기 다이의 실장 방법에 있어서, 다공질성 시트는 범프 형성면에 있어서의 범프 전극의 돌기 높이 이상의 두께를 갖는 것이어도 좋다.
상기 다이의 실장 방법에 있어서, 다공질성 시트는 범프 전극 또는 흡착면보다 부드러운 재질로 이루어지는 것이어도 좋다.
상기 다이의 실장 방법에 있어서, 다공질성 시트는 부직포로 이루어지는 것이어도 좋다.
상기 다이의 실장 방법에 있어서, 흡착면은 범프 형성면보다 큰 사이즈를 가져도 좋다.
상기 다이의 실장 방법에 있어서, 실장하는 공정은, 진공 흡착 툴에 의해 다이 및 접착 재료를 가열하는 것에 의해, 다이를 기판의 본딩 영역에 실장하는 것이며, 다공질성 시트는, 다이 또는 접착 재료를 가열할 때에 발생하는 흄 가스가 진공 흡착 툴의 흡인 구멍에 침입하는 것을 억제하는 필터가 되는 것이어도 좋다.
상기 다이의 실장 방법에 있어서, 다공질성 시트는 진공 흡착 툴의 좌우에 배치된 한쌍의 릴로부터 공급되어도 좋다.
본 발명에 의하면, 진공 흡착의 안정화 및 유지 보수성의 개선을 도모할 수 있다.
도 1은 본 발명의 실시형태에 따른 다이의 실장 방법에 사용하는 본딩 장치를 도시하는 도면이다.
도 2는 본 발명의 실시형태에 따른 다이의 실장 방법의 흐름도를 나타내는 도면이다.
도 3은 본 발명의 실시형태에 따른 다이의 실장 방법을 설명하기 위한 도면이며, 구체적으로는, 툴을 다이의 상방에 배치한 공정을 도시하는 도면이다.
도 4는 본 발명의 실시형태에 따른 다이의 실장 방법을 설명하기 위한 도면이며, 구체적으로는, 툴에 흡착한 다이를 접착 재료를 거쳐서 기판에 실장하는 공정을 도시하는 도면이다.
도 5는 본 발명의 실시형태에 따른 다이의 실장 방법을 설명하기 위한 도면이며, 구체적으로는, 툴의 흡착면과 다이의 범프 형성면의 크기의 관계를 도시한 평면도이다.
이하에 본 발명의 실시형태를 설명한다. 이하의 도면의 기재에 있어서, 동일 또는 유사한 구성 요소는 동일 또는 유사한 도면부호로 나타내고 있다. 도면은 예시이고, 각 부의 치수나 형상은 모식적인 것이며, 본원 발명의 기술적 범위를 해당 실시형태로 한정하여 해석해서는 안된다.
도 1은 본 발명의 실시형태에 따른 다이의 실장 방법에 사용하는 본딩 장치(10)의 개략을 도시하는 도면이다. 본딩 장치(10)는 다이(100)를 기판(110)의 본딩 영역에 실장하기 위한 다이 본딩 장치이다.
다이(100)는 반도체 재료로 이루어진다. 다이(100)는 주면(主面)인 표면 및 이면을 갖는 직방체 형상으로 형성되어 있다. 구체적으로는, 다이(100)는 소정의 회로 패턴이 형성된 표면인 제 1 면(102a)과, 제 1 면(102a)과는 반대의 이면인 제 2 면(102b)을 갖는다. 본 실시형태에서는, 다이(100)의 제 2 면(102b)이 기판(110)에 대향하는 방향으로, 다이(100)가 기판(110)에 실장된다. 이와 같은 방향으로의 실장 태양은 일반적으로 다이본딩이라 불린다. 또한, 다이(100)의 제 1 면(102a)의 상세는 후술한다.
본딩 장치(10)는 웨이퍼 스테이지(12), 중간 스테이지(14), 본딩 스테이지(16), 본딩 헤드(18), 본딩 헤드(18)에 Z축 구동 기구(20)를 거쳐서 장착된 진공 흡착 툴(22), 다이(100)의 화상 정보를 취득하는 촬상부(26, 27), 본딩 헤드(18)를 XY축 방향으로 이동시키는 XY 테이블(28), 이들 각종 구성의 동작을 제어하는 제어부(30)를 구비한다.
이하의 설명에 있어서는, XY축 방향을 다이(100)의 주면(또한 어느 하나의 스테이지의 주면)에 평행한 방향으로 하고, Z축 방향을 XY축 방향의 면에 수직인 방향으로 하여 설명한다. 또한, X축 방향 및 Y축 방향은 서로 직교한다.
웨이퍼 스테이지(12)에는, 개편화된 복수의 다이(100)로 이루어지는 웨이퍼(120)가 탑재된다. 웨이퍼(120)는 소정의 회로 패턴이 형성된 표면인 제 1 면(122a)(다이(100)의 제 1 면(122a)에 상당함)과, 제 1 면(122a)과는 반대의 이면인 제 2 면(122b)(다이(100)의 제 2 면(122b)에 상당함)을 갖는다. 웨이퍼(120)는, 제 2 면(122b)이 웨이퍼 스테이지(12) 상의 필름에 부착되는 것에 의해, 웨이퍼 스테이지(12) 상에 고정되어 있어도 좋다. 웨이퍼 스테이지(12) 상의 다이(100)는, 진공 흡착 툴(22) 및 픽업 유닛(도시하지 않음)과의 협조 동작에 의해 다이(100)를 픽업한 후, 이송 헤드(도시하지 않음)에 의해, 중간 스테이지(14)로 이송된다.
중간 스테이지(14)는 다이(100)를 일시적으로 탑재하기 위한 스테이지이다. 중간 스테이지는 웨이퍼 스테이지(12)와 본딩 스테이지(16) 사이에 배치되어 있다. 다이(100)는 제 2 면(102b)이 중간 스테이지(14)에 대향하는 방향으로 중간 스테이지(14) 상에 배치된다. 중간 스테이지(14)는, 리니어 모터(도시하지 않음) 등의 구동 기구에 의해, XY축 방향으로 이동 가능하게 구성되어 있다. 다이(100)는, 제 2 면(102b)이 중간 스테이지(14) 상의 필름에 부착되는 것에 의해, 중간 스테이지(14) 상에 고정되어 있어도 좋다. 중간 스테이지(14) 상의 다이(100)는, 진공 흡착 툴(22) 및 픽업 유닛(도시하지 않음)과의 협조 동작에 의해 다이(100)를 픽업한 후, 이송 헤드(도시하지 않음)에 의해, 본딩 스테이지(16)로 이송된다.
본딩 스테이지(16)에는, 기판(110)이 배치되어 있다. 기판(110)은, 예를 들면 본딩 스테이지(16) 상의 필름에 부착되는 것에 의해, 본딩 스테이지(16) 상에 고정되어도 좋다. 기판(110)은 적어도 1개의 본딩 영역을 갖고 있으며, 본딩 영역에는 어느 하나의 다이(100)가 실장된다. 예를 들면 기판(110)이 복수의 본딩 영역을 갖고 있는 경우, 각 본딩 영역에 다이(100)가 실장된 후, 본딩 영역마다 기판(110)을 개편으로 하는 것에 의해, 복수의 완성품(반도체 장치)을 얻을 수 있다.
또한, 기판(110) 상의 각 본딩 영역에는, 복수의 다이(100)가 적층되는 것에 의해 실장되어도 좋다. 이와 같은 스택형의 반도체 장치에 있어서는, 동일 본딩 영역에 적층된 2개 이상의 다이(100) 전체가 모두 제 1 면(102a)이 기판(110)과는 반대 방향을 향하도록 실장되어도 좋다. 또는, 동일 본딩 영역에 적층된 일부의 다이가 다른 다이와는 상이한 방향으로 실장되어도 좋다.
기판(110)의 재질은, 예를 들면, 유기 재료(예를 들면 에폭시 기판이나 폴리이미드 기판), 무기 재료(예를 들면 유리 기판) 또는 그들의 복합 재료(예를 들면 유리 에폭시 기판)로 구성되어 있어도 좋다. 기판(110)은 이른바 인터포저(interposer)라도 좋다. 또한, 기판(110)은 금속 재료(예를 들면 리드 프레임재)로 구성되어 있어도 좋다.
또한, 본딩 스테이지(16)는, 가이드 레일(도시하지 않음) 등의 구동 기구에 의해, 기판(110)을 X축 방향으로 이동 가능하게 구성되어 있다. 또한, 본딩 스테이지(16)는 기판(110)을 가열하기 위한 가열 수단을 구비하고 있다.
본딩 헤드(18)에는, Z축 구동 기구(20)를 거쳐서 진공 흡착 툴(22)이 장착되며, 또한 진공 흡착 툴(22)로부터 소정 거리 멀어진 위치에 촬상부(26)가 장착되어 있다. 환언하면, 도 1에 도시하는 예에서는, 진공 흡착 툴(22) 및 촬상부(26)는 본딩 헤드(18)에 고정되어 있으며, 본딩 헤드(18)가 XY 테이블(28)에 의해 이동하는 것에 의해, 진공 흡착 툴(22) 및 촬상부(26)가 모두 XY축 방향으로 이동한다. 또한, 촬상부(26)와 반대측에는, 촬상부(27)가 마련되어 있어도 좋다. 촬상부(26)는 다이(100)의 제 1 면(102a)을 촬상 가능하며, 촬상부(27)는 다이(100)의 제 2 면(102b)을 촬상 가능하여도 좋다. 또한, 촬상부(26)는 본딩 헤드(18)에 고정되어 있지 않아도 좋으며, 진공 흡착 툴(22)과는 별도로 이동 가능하여도 좋다.
진공 흡착 툴(22)은 다이(100)를 진공 흡착하는 흡착면(24)을 갖는다. 진공 흡착 툴(22)은 다이(100)를 소정 위치로 이송하기 위해 흡착 보지하고, 또한 다이(100)를 기판(110)에 실장하기 위해서 가압하기 위한 것이다. 또한, 진공 흡착 툴(22)의 상세는 후술한다.
제어부(30)는 본딩 장치(10)에 의한 본딩을 위해 필요한 처리를 제어하는 것이다. 제어부(30)는, 진공 흡착 툴(22)의 XYZ축 구동, θ축 구동(Z축 주위의 회전) 및 틸트 구동(경사 방향)을 포함하는 진공 흡착 툴(22)의 위치 제어, 진공 흡인의 온 또는 오프 제어, 다이(100)를 기판(110)에 실장할 때의 하중 제어, 기판(110)의 가열 제어 등을 실행한다. 제어부(30)는 본딩 헤드(18), 진공 흡착 툴(22) 및 촬상부(26) 등의 각 구성과의 사이에서 신호의 송수신이 가능하도록 접속되며, 이에 의해 이들 동작을 제어한다.
제어부(30)에는, 제어 정보를 입력하기 위한 조작부(32)와, 제어 정보를 출력하기 위한 표시부(34)가 접속되어 있다. 이에 의해 작업자가 표시부(34)에 의해 화면을 인식하면서 조작부(32)에 의해 필요한 제어 정보를 입력할 수 있도록 되어 있다.
제어부(30)는 CPU 및 메모리 등을 구비하는 컴퓨터 장치이며, 메모리에는 미리 본딩에 필요한 처리를 실행하기 위한 본딩 프로그램 등이 격납된다. 제어부(30)는 후술하는 본 실시형태에 따른 다이의 실장 방법에 따른 각 공정을 실행 가능하게 구성되어 있다(예를 들면 각 동작을 컴퓨터에 실행시키기 위한 프로그램을 구비함).
다음에, 도 2 내지 도 5를 참조하면서, 본 실시형태에 따른 다이의 실장 방법을 설명한다. 본 실시형태에 따른 다이의 실장 방법은 도 1에 도시하는 본딩 장치(10)를 이용하여 실행할 수 있다.
여기에서, 도 2는 본 실시형태에 따른 다이의 실장 방법을 설명하기 위한 흐름도이다. 도 3은 툴을 다이의 상방에 배치한 공정을 도시하는 도면이며, 도 4는 툴에 흡착된 다이를 접착 재료를 거쳐서 기판에 실장하는 공정을 도시하는 도면이다. 또한, 도 5는 툴의 흡착면과 다이의 범프 형성면의 크기의 관계를 도시한 평면도이다.
우선, 웨이퍼 스테이지(12) 상에, 개편(個片)으로 된 복수의 다이(100)를 준비한다(S10). 구체적으로는, 도 1에 도시하는 바와 같이, 웨이퍼 스테이지(12) 상에, 필름에 부착된 복수의 다이(100)로 이루어지는 웨이퍼(120)를 준비한다. 웨이퍼(120)는, 복수의 다이(100)의 각각이, 제 1 면(102a)이 상방을 향하는 동시에 제 2 면(102b)이 웨이퍼 스테이지(12)에 대향하는 방향으로, 웨이퍼 스테이지(12) 상에 배치된다.
다음에, 다이(100)를 중간 스테이지(14)로 이송한다(S11). 구체적으로는, 웨이퍼 스테이지(12) 상의 복수의 다이(100)를 1개씩 중간 스테이지(14)로 이송한다. 이미 설명한 바와 같이, 다이(100)의 이송은 진공 흡착 툴(22)에 의해 실행하여도 좋다.
다음에, 중간 스테이지(14)의 다이(100)의 상방에, 진공 흡착 툴(22)을 배치한다(S13). 여기에서, 진공 흡착 툴(22) 및 다이(100)의 상세한 것에 대하여 추가로 설명한다.
진공 흡착 툴(22)은 다이(100)의 제 1 면(102a)에 대향하는 흡착면(24)을 갖는다. 또한, 흡착면(24)에는, 진공 흡인하기 위한 적어도 1개의 흡인 구멍(25)이 마련되어 있다. 흡인 구멍(25)은 흡착면(24)에 있어서의 XY 평면에서 보아 중앙에 마련되어 있어도 좋다.
다이(100)는, 도 3에 도시하는 바와 같이, 제 2 면(102b)이 중간 스테이지(14) 상의 필름(도시를 생략함)에 부착되는 것에 의해, 중간 스테이지(14) 상에 고정되어 있다. 다이(100)의 제 1 면(102a)에는, 복수의 전극 패드(104)와, 복수의 전극 패드(104) 상에 마련된 복수의 범프 전극(106)과, 복수의 범프 전극(106)의 주위에 마련된 보호막(108)이 마련되어 있다. 전극 패드(104)는 제 1 면(102a)에 형성된 회로 패턴과 전기적으로 접속된 단자이다. 또한, 전극 패드(104)의 외주 단부에는, 보호막(108)에 의해 피복되어 있으며, 이에 의해 노출된 전극 패드(104)의 중앙부가 범프 전극(106)과의 접속부로 되어 있다.
도 4에 도시하는 바와 같이, 범프 전극(106)은, 제 1 면(102a)에 있어서의 보호막(108)의 상면보다 돌기된 높이(H)를 갖고 있다. 범프 전극(106)의 높이(H)는 범프 전극(106)의 정점과 보호막(108)의 상면 사이의 거리이다.
전극 패드(104) 및 범프 전극(106)의 재질은 한정되는 것은 아니지만, 예를 들면 전극 패드(104)는 알루미늄 또는 구리 등이어도 좋으며, 또한 범프 전극(106)은 금 등이어도 좋다.
도 3에 도시하는 예에서는, 이와 같은 다이(100)의 제 1 면(102a)과, 진공 흡착 툴(22)의 흡착면(24) 사이에 다공질성 시트(44)를 배치한다. 예를 들면, 중간 스테이지(14)의 상방에, 다공질성 시트(44)가 장착된 한쌍의 릴(40, 42)을 배치하는 것에 의해, 다이(100)와 진공 흡착 툴(22) 사이에 다공질성 시트(44)를 배치할 수 있다. 한쌍의 릴(40, 42)은 공급 릴(40) 및 권취 릴(42)로 이루어진다. 공급 릴(40)로부터 공급한 다공질성 시트(440)의 일부를 권취 릴(42)로 반송하는 것에 의해, 다이(100)의 제 1 면(102a)과 진공 흡착 툴(22)의 흡착면(24) 사이에, 다공질성 시트(44)의 일부의 영역을 차례 차례 이송할 수 있다.
도 3에 도시하는 예에서는, 다공질성 시트(44)는 릴(40, 42)이 나열되는 X축 방향으로 길이 방향, Y축 방향으로 폭 방향, 및 Z축 방향으로 두께 방향을 갖는다. 다공질성 시트(44)는 진공 흡착 툴(22)의 흡착면(24)에 대향하는 제 1 면(44a)과, 다이(100)의 제 1 면(102a)에 대향하는 제 2 면(44b)을 갖고, 제 1 면(44a)과 제 2 면(44b) 사이의 거리가 다공질성 시트(44)의 두께이다. 도 3에 도시하는 바와 같이, 다공질성 시트(44)는 두께(T1)를 갖고 있다. 본 실시형태에서는, 두께(T1)와 범프 전극(106)의 높이(H)는 T1≥H의 관계를 갖고 있다. 이 경우, 다공질성 시트(44)의 두께(T1)는, 바람직하게는 범프 전극(106)의 높이(H)의 5~10배이지만, 히터로부터의 열전도를 저해하지 않는 범위의 두께인 다공질성 시트(44)를 이용할 수 있다.
다공질성 시트(44)의 폭 방향의 길이는 다이(100)의 제 1 면(102a)의 Y축 방향의 폭보다 크고, 또한 진공 흡착 툴(22)의 Y축 방향의 폭보다 크게 되어 있다. 이에 의해, 다이(100)의 제 1 면(102a)과 진공 흡착 툴(22)의 흡착면(24) 사이에 확실히 다공질성 시트(44)를 개재시킬 수 있다.
다공질성 시트(44)는 제 1 면(44a)과 제 2 면(44b)의 사이를 환기하기 위한 복수의 구멍을 갖는다. 다공질성 시트(44)의 거얼리 값(gurley value)은 칩을 흡착하기 위해 값이 작은 편이 좋으며, 예를 들면 1~2(s/100cc/in2)의 범위를 갖는 것이 바람직하다.
다공질성 시트(44)는, 다이(100)를 기판(110)에 실장할 때에 제 1 면(102a)에 의한 범프 전극(106)의 돌기 높이를 적어도 부분적으로 흡수하기 위해, 범프 전극(106) 및 흡착면(24) 중 어느 것과 비교하여도 부드러운 재질로 이루어진다. 다공질성 시트(44)는 예를 들면 부직포라도 좋다.
다공질성 시트(44)는, 예를 들면 사플루오르화에틸렌 수지(PTFE)라도 좋다. 이 경우, 다공질성 시트(44)는 PTFE 나노 파이버라도 좋다. PTFE 나노 파이버는, 약 1~2㎛의 구멍 직경을 갖고, 약 56㎛의 두께를 가지며, 거얼리 값이 1.2(s/100cc/in2)를 갖는 것을 이용하여도 좋다. PTFE 나노 파이버는 두꺼움에도 불구하고 거얼리 값을 작게 할(통기성을 향상시킴) 수 있으며, 또한 약 260℃로 가열하여도 거의 열수축하지 않기 때문에, 예를 들면 230℃ 이상의 열이 가해지는 제조 프로세스에 내열성을 갖는다. 따라서, PTFE 나노 파이버는 본 실시형태의 다공질성 시트(44)로 하여 사용하면 효과적이다.
도 2의 흐름도로 돌아와서, 다음에 진공 흡착 툴(22)의 흡착면(24)과 다이(100)의 제 1 면(102a)(범프 형성면) 사이에 다공질성 시트(44)를 사이에 두고, 진공 흡착 툴(22)에 의해 다이(100)를 흡착한다(S13). 구체적으로는, 도 3에 있어서, 진공 흡착 툴(22)을 하강시키고, 그 흡착면(24)과 다이(100)의 제 1 면(102a) 사이에 다공질성 시트(44)를 사이에 둔 상태에서, 진공 흡착 툴(22)의 흡인 구멍(25)으로부터 진공 흡인한다. 이렇게 하여, 진공 흡착 툴(22)의 흡착면(24)에, 다공질성 시트(44) 너머의 다이(100)를 흡착할 수 있다. 그 후, 진공 흡착 툴(22)을 다공질성 시트(44)와 함께 본딩 스테이지(16)로 이송시킨다. 이렇게 하여, 다이(100)를 기판(110)의 본딩 영역 상으로 이송시킨다.
다음에, 다이(100)를 기판(110)의 본딩 영역에 접착 재료(114)를 거쳐서 실장한다(S14). 구체적으로는, 미리 기판(110)의 본딩 영역 상에 접착 재료(114)를 마련해 두고, 진공 흡착 툴(22)을 하강시키는 것에 의해, 도 4에 도시하는 바와 같이, 진공 흡착 툴(22)에 의해 다공질성 시트(44) 너머의 다이(100)의 제 1 면(102a)을 가압한다. 이 때 다이(100) 및 접착 재료(114)를 가열한다. 이에 의해, 접착 재료(114)를 가열 용융시키고, 그 후 경화시킨다. 이렇게 하여, 도 4에 도시하는 바와 같이, 흡착면(24)과 제 1 면(102a) 사이에 다공질성 시트(44)를 사이에 둔 상태에서, 다이(100)를 접착 재료(114)를 거쳐서 기판(110)의 본딩 영역에 실장한다.
접착 재료(114)는 상온에서 시트 형상으로 구성된 것을 이용하여도 좋으며, 또는 상온에서 페이스트 형상으로 구성되는 것을 이용하여도 좋다. 접착 재료(114)는 예를 들면 열경화성 수지라도 좋다. 이 경우, 접착 재료(114)를 가열하는 것에 의해 용융 및 경화시킬 수 있다.
가압시에 있어서의 다공질성 시트(44)의 두께(T2(T2≤T1))는, 범프 전극(106)의 돌기 높이(H)에 대하여, T2≥H의 관계를 갖는 것이 바람직하다.
이에 의하면, 다이(100)를 기판(110)의 본딩 영역에 실장할 때, 진공 흡착 툴(22)의 흡착면(24)과 다이(100)의 제 1 면(102a) 사이의 공극에 다공질성 시트(44)를 마련할 수 있다. 이에 의해, 공극으로부터 에어가 리크되는 것을 방지할 수 있기 때문에, 흡인 구멍(25)으로부터의 흡인에 의한 다이(100)의 흡착력을 유지할 수 있다. 또한, 공극을 통과하는 에어를 차단할 수 있기 때문에, 균일하게 가열할 수 있다.
또한, 이 공극에 다공질성 시트(44)를 마련하는 것에 의해, 다이(100) 또는 접착 재료(114)를 가열할 때에 생기는 흄 가스가 진공 흡착 툴(22)의 흡착면(24)에 부착되거나 흡인 구멍(25)에 침입되는 것을 억제할 수 있다. 따라서, 진공 흡착 툴(22)의 흡착면(24)이나 흡인 구멍(25) 등이 오염되는 것을 억제할 수 있어서, 유지 보수성의 향상을 도모할 수 있다.
여기에서, 도 5에 도시하는 바와 같이, 진공 흡착 툴(22)의 흡착면(24)은 다이(100)의 제 1 면(102a)보다 큰 사이즈를 갖고 있어도 좋다. 구체적으로는, 진공 흡착 툴(22)의 X축 방향의 폭(WX) 및 Y축 방향의 폭(WY), 및 다이(100)의 X축 방향의 폭(DX) 및 Y축 방향의 폭(DY)은, WX≥DX 또한 WY≥DY라도 좋다.
이에 의하면, 흡착면(24)에 의해 다이(100)를 확실히 가압할 수 있는 동시에, 다이(100)의 제 1 면(102a)에 대한 가압력을 균일화할 수 있다. 또한, 본 실시형태에서는, 흡착면(24)과 제 1 면(102a) 사이에 다공질성 시트(44)가 개재되어 있으므로, 다이(100)를 접착 재료(114)를 거쳐서 기판(110)에 실장할 때, 다이(100)의 측면에서 타고 올라오는 접착 재료(114)를 다공질성 시트(44)로 차단할 수 있다. 따라서, 접착 재료(114)가 진공 흡착 툴(22)의 흡착면(24)에 부착되는 것을 방지할 수 있다.
또한, 도 4에 도시하는 바와 같이, 진공 흡착 툴(22)의 X축 방향의 폭(WX) 중, 진공 흡착 툴(22)의 흡인 구멍(25)의 폭(W1) 및 그 양단의 폭(W2)으로 한 경우, W1＜W2라도 좋다. 또한, 진공 흡착 툴(22)의 폭(W2)과, 가압시에 있어서의 다공질성 시트(44)의 두께(T2)는, T2＞W2(또는 T1＞W2)라도 좋다. 또한, 도 4는 모식적으로 나타낸 것이며, 특히 T2의 두께와, W1 및 W2의 각 두께의 관계는 도시에 한정되는 것은 아니다.
이에 의하면, 진공 흡착 툴(22)의 단부로부터 흡인 구멍(25)까지의 거리가 다공질성 시트(44)의 두께보다 작기 때문에, 다공질성 시트(44)를 범프 전극(106)의 돌기 높이(H) 이상으로 했다고 하여도, 진공 흡착 툴(22)의 흡인력이 손상되는 것을 방지할 수 있다.
본 발명은 상기 실시형태에 한정되는 일 없이 여러 가지로 변형하여 적용하는 것이 가능하다. 예를 들면, 상기 구성에 있어서 중간 스테이지(14)를 생략하고, 웨이퍼 스테이지(12)로부터 진공 흡착 툴(22)에 의해 다공질성 시트(44)를 사이에 둔 상태에서 픽업한 다이(100)를 본딩 스테이지(16)로 반송하여도 좋다.
또한, 상기 실시형태에서는 한쌍의 릴(40, 42)에 장착한 다공질성 시트(44)를 이용했지만, 다공질성 시트(44)를 미리 복수 매의 개편 형상의 시트를 준비해 두고, 이 개편 형상의 시트를 진공 흡착 툴(22)의 흡착면(24)과 다이(100)의 제 1 면(102a) 사이에 개재시켜도 좋다.
또한, 상기 실시형태에서는, 통상시에 있어서의 다공질성 시트(44)의 두께(T1)와 범프 전극(106)의 높이(H)가 T1≥H의 관계를 설명했지만, 본 발명은 이에 한정하는 것이 아니며, 변형예로서, 두께(T1)와 범프 전극(106)의 높이(H)는 T1＜H의 관계를 갖고 있어도 좋다. 또한, 상기 실시형태에서는, 가압시에 있어서의 다공질성 시트(44)의 두께(T2)와 범프 전극(106)의 높이(H)가 T2≥H의 관계를 설명했지만, 본 발명은 이에 한정하는 것이 아니며, 변형예로서 두께(T2)와 범프 전극(106)의 높이(H)는, T2＜H의 관계를 갖고 있어도 좋다.
상기 발명의 실시형태를 통하여 설명된 실시 태양은 용도에 따라서 적절히 조합하고, 또는 변경 또는 개량을 가하여 이용할 수 있으며, 본 발명은 상술한 실시형태의 기재에 한정되는 것은 아니다. 그와 같은 조합, 또는 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이 특허 청구의 범위의 기재로부터 명확하다.
22: 진공 흡착 툴
24: 흡착면
44: 다공질성 시트
100: 다이
102a: 제 1 면
102b: 제 2 면
106: 범프 전극
110: 기판
14: 접착 재료

Claims (7)

  1. 복수의 범프 전극이 형성된 범프 형성면을 갖는 다이를 준비하는 공정과,
    흡착면을 갖는 진공 흡착 툴을, 상기 흡착면이 상기 범프 형성면에 대향하는 방향으로, 상기 다이의 상방에 배치하는 공정과,
    상기 흡착면에 의해 통기성을 갖는 다공질성 시트를 흡착하고, 상기 다공질성 시트에 의해 상기 흡착면에 형성된 흡인 구멍을 덮는 공정과,
    상기 흡착면과 상기 범프 형성면 사이에 상기 다공질성 시트를 개재하고, 상기 진공 흡착 툴에 의해 상기 다이를 흡착하는 공정과,
    상기 복수의 범프 전극의 돌기 높이를 상기 다공질성 시트에 모두 흡수하도록 상기 진공 흡착 툴에 의해 상기 다이를 가압하는 동시에, 상기 진공 흡착 툴에 의해 상기 다이 및 접착 재료를 가열함으로써, 흡착된 상기 다이를, 기판의 본딩 영역에 상기 접착 재료를 거쳐서 실장하는 공정으로서, 상기 다공질성 시트는, 상기 다이 또는 접착 재료를 가열할 때에 발생하는 흄 가스가 상기 진공 흡착 툴의 흡인 구멍에 침입하는 것을 억제하는 필터가 되는 공정과,
    상기 흡착면과 상기 범프 형성면 사이에 끼워진 상기 다공질 시트의 영역을 이송하는 공정을 포함하고,
    상기 실장하는 공정에 있어서, 상기 진공 흡착 툴에 의한 가압 시에 상기 다공질 시트의 두께는, 상기 범프 형성면에 있어서의 상기 범프 전극의 돌기 높이 이상의 두께를 갖는
    다이의 실장 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 다공질성 시트는 상기 범프 전극 또는 상기 흡착면보다 부드러운 재질로 이루어지는
    다이의 실장 방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 다공질성 시트는 부직포로 이루어지는
    다이의 실장 방법.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 흡착면은 상기 범프 형성면보다 큰 사이즈를 갖는
    다이의 실장 방법.
  6. 삭제
  7. 제 1 항 또는 제 3 항에 있어서,
    상기 다공질성 시트는 상기 진공 흡착 툴의 좌우에 배치된 한쌍의 릴로부터 공급되는
    다이의 실장 방법.
KR1020187036908A 2016-05-31 2017-05-30 다이의 실장 방법 KR102228702B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016108918A JP6316873B2 (ja) 2016-05-31 2016-05-31 ダイの実装方法
JPJP-P-2016-108918 2016-05-31
PCT/JP2017/020054 WO2017209115A1 (ja) 2016-05-31 2017-05-30 ダイの実装方法

Publications (2)

Publication Number Publication Date
KR20190008371A KR20190008371A (ko) 2019-01-23
KR102228702B1 true KR102228702B1 (ko) 2021-03-16

Family

ID=60478617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187036908A KR102228702B1 (ko) 2016-05-31 2017-05-30 다이의 실장 방법

Country Status (7)

Country Link
US (1) US11069651B2 (ko)
JP (1) JP6316873B2 (ko)
KR (1) KR102228702B1 (ko)
CN (1) CN109314062B (ko)
SG (1) SG11201810165WA (ko)
TW (1) TWI664682B (ko)
WO (1) WO2017209115A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111712906B (zh) * 2017-11-30 2023-11-03 株式会社新川 聚四氟乙烯片以及晶粒封装方法
US11136202B2 (en) * 2020-01-06 2021-10-05 Asm Technology Singapore Pte Ltd Direct transfer apparatus for electronic components

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053113A (ja) * 1999-08-06 2001-02-23 Texas Instr Japan Ltd 超音波振動を用いた半導体チップの実装方法
JP2003218590A (ja) * 2002-01-18 2003-07-31 Nec Corp 部品吸着具、部品把持機構及び部品把持方法
JP2004128339A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190665A (ja) * 1992-01-17 1993-07-30 Fujitsu Ltd バンプ付半導体チップ用ピックアップコレット及びバンプ付半導体チップのピックアップ方法
JPH0684978A (ja) * 1992-09-07 1994-03-25 Fujitsu Ltd ベアチップ半導体素子用吸着治具
JPH08181158A (ja) * 1994-12-22 1996-07-12 Nitto Denko Corp 真空吸引装置
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
JP2002134564A (ja) * 2000-10-27 2002-05-10 Optrex Corp 圧着ヘッド
WO2005029574A1 (ja) * 2003-09-18 2005-03-31 Nec Machinery Corporation コレット、ダイボンダおよびチップのピックアップ方法
JP2006066625A (ja) 2004-08-26 2006-03-09 Nec Corp ベアチップ実装装置、ベアチップ実装方法及びシート
JP4229888B2 (ja) * 2004-08-30 2009-02-25 富士通マイクロエレクトロニクス株式会社 電子部品実装装置
CN101609786B (zh) * 2008-06-17 2011-01-05 旺硅科技股份有限公司 晶粒取放系统及顶针器
JP2010245412A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体集積回路装置の製造方法
CN102157406A (zh) * 2011-01-20 2011-08-17 中南大学 芯片与树脂基板的超声振动粘接方法
JP5669137B2 (ja) 2011-03-01 2015-02-12 富士機械製造株式会社 ダイピックアップ装置
SG11201405431TA (en) * 2012-03-07 2014-10-30 Toray Industries Method and apparatus for manufacturing semiconductor device
US10224260B2 (en) * 2013-11-26 2019-03-05 Infineon Technologies Ag Semiconductor package with air gap
JP2015170690A (ja) * 2014-03-06 2015-09-28 信越化学工業株式会社 Ｌｅｄチップ圧着用熱伝導性複合シート及びその製造方法
CN107210239B (zh) 2015-02-03 2021-03-05 东丽工程株式会社 安装装置和安装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053113A (ja) * 1999-08-06 2001-02-23 Texas Instr Japan Ltd 超音波振動を用いた半導体チップの実装方法
JP2003218590A (ja) * 2002-01-18 2003-07-31 Nec Corp 部品吸着具、部品把持機構及び部品把持方法
JP2004128339A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2017209115A1 (ja) 2017-12-07
JP2017216349A (ja) 2017-12-07
CN109314062A (zh) 2019-02-05
TW201810447A (zh) 2018-03-16
JP6316873B2 (ja) 2018-04-25
TWI664682B (zh) 2019-07-01
CN109314062B (zh) 2022-04-29
SG11201810165WA (en) 2018-12-28
US20200321311A1 (en) 2020-10-08
US11069651B2 (en) 2021-07-20
KR20190008371A (ko) 2019-01-23

Similar Documents

Publication Publication Date Title
US11024596B2 (en) Bonding apparatus and bonding method
KR102228702B1 (ko) 다이의 실장 방법
JP6679378B2 (ja) 実装装置および実装方法
US11189594B2 (en) Bonding apparatus and bonding method
KR20150036254A (ko) 압착 장치 및 압착 방법
KR20180128411A (ko) 반도체 장치의 제조 방법 및 제조 장치
CN111712906B (zh) 聚四氟乙烯片以及晶粒封装方法
KR102372519B1 (ko) 실장 장치
JP5494546B2 (ja) 半導体装置の製造方法
JP6789791B2 (ja) 半導体装置の製造装置および製造方法
TWI655699B (zh) Electronic component mounting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant