WO2017209115A1 - ダイの実装方法 - Google Patents

ダイの実装方法 Download PDF

Info

Publication number
WO2017209115A1
WO2017209115A1 PCT/JP2017/020054 JP2017020054W WO2017209115A1 WO 2017209115 A1 WO2017209115 A1 WO 2017209115A1 JP 2017020054 W JP2017020054 W JP 2017020054W WO 2017209115 A1 WO2017209115 A1 WO 2017209115A1
Authority
WO
WIPO (PCT)
Prior art keywords
die
porous sheet
vacuum suction
bump
suction tool
Prior art date
Application number
PCT/JP2017/020054
Other languages
English (en)
French (fr)
Inventor
渡辺　治
智宣 中村
美仁 萩原
Original Assignee
株式会社新川
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社新川 filed Critical 株式会社新川
Priority to CN201780033011.1A priority Critical patent/CN109314062B/zh
Priority to KR1020187036908A priority patent/KR102228702B1/ko
Priority to US16/305,393 priority patent/US11069651B2/en
Priority to SG11201810165WA priority patent/SG11201810165WA/en
Publication of WO2017209115A1 publication Critical patent/WO2017209115A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H01L2224/75654—Pneumatic conveyor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/364—Polymers
    • H01L2924/3641—Outgassing

Definitions

  • a die mounting method includes a step of preparing a die having a bump forming surface on which a plurality of bump electrodes are formed, and a vacuum suction tool having a suction surface, where the suction surface faces the bump forming surface.
  • the porous sheet may be made of a material softer than the bump electrode or the suction surface.
  • the XY axis direction is a direction parallel to the main surface of the die 100 (or the main surface of any stage), and the Z axis direction is a direction perpendicular to the surface in the XY axis direction. Note that the X-axis direction and the Y-axis direction are orthogonal to each other.
  • the vacuum suction tool 22 is attached to the bonding head 18 via the Z-axis drive mechanism 20, and the imaging unit 26 is attached at a position away from the vacuum suction tool 22 by a predetermined distance.
  • the vacuum suction tool 22 and the imaging unit 26 are fixed to the bonding head 18, and the vacuum suction tool 22 and the imaging unit 26 are moved by the bonding head 18 being moved by the XY table 28. Both move in the XY-axis direction.
  • An imaging unit 27 may be provided on the side opposite to the imaging unit 26.
  • the imaging unit 26 may be capable of imaging the first surface 102 a of the die 100, and the imaging unit 27 may be capable of imaging the second surface 102 b of the die 100. Note that the imaging unit 26 may not be fixed to the bonding head 18 and may be movable separately from the vacuum suction tool 22.
  • the vacuum suction tool 22 has a suction surface 24 that faces the first surface 102 a of the die 100.
  • the suction surface 24 is provided with at least one suction hole 25 for evacuation.
  • the suction hole 25 may be provided in the center of the suction surface 24 in the XY plan view.
  • the die 100 is fixed on the intermediate stage 14 by sticking the second surface 102 b to a film (not shown) on the intermediate stage 14.
  • a film (not shown) on the intermediate stage 14.
  • On the first surface 102 a of the die 100 there are a plurality of electrode pads 104, a plurality of bump electrodes 106 provided on the plurality of electrode pads 104, and a protective film 108 provided around the plurality of bump electrodes 106. Is provided.
  • the electrode pad 104 is a terminal that is electrically connected to the circuit pattern formed on the first surface 102a. Further, the outer peripheral end of the electrode pad 104 is covered with a protective film 108, and the central portion of the electrode pad 104 exposed thereby serves as a connection portion with the bump electrode 106.
  • the porous sheet 44 has a plurality of holes for ventilating between the first surface 44a and the second surface 44b.
  • the Gurley value of the porous sheet 44 is preferably small in order to adsorb the chip, and preferably has a range of, for example, 1 to 2 (s / 100 cc / in 2 ).
  • the porous sheet 44 may be, for example, tetrafluoroethylene resin (PTFE).
  • the porous sheet 44 may be a PTFE nanofiber.
  • the PTFE nanofiber may have a pore diameter of about 1 to 2 ⁇ m, a thickness of about 56 ⁇ m, and a Gurley value of 1.2 (s / 100 cc / in 2 ).
  • Gurley value improve air permeability
  • the manufacturing process is heat resistant. Therefore, PTFE nanofibers are effective when used as the porous sheet 44 of the present embodiment.
  • the adhesive material 114 a material configured in a sheet shape at normal temperature may be used, or a material configured in a paste shape at normal temperature may be used.
  • the adhesive material 114 may be a thermosetting resin, for example. In this case, the adhesive material 114 can be melted and cured by heating.
  • the thickness T2 (T2 ⁇ T1) of the porous sheet 44 at the time of pressurization preferably has a relationship of T2 ⁇ H with respect to the protrusion height H of the bump electrode 106.
  • the suction surface 24 of the vacuum suction tool 22 may have a size larger than the first surface 102 a of the die 100.
  • the width WX in the X-axis direction and the width WY in the Y-axis direction of the vacuum suction tool 22, and the width DX in the X-axis direction and the width DY in the Y-axis direction of the die 100 are WX ⁇ DX and WY ⁇ DY may be used.
  • FIG. 4 is a schematic view, and in particular, the relationship between the thickness of T2 and the thicknesses of W1 and W2 is not limited to the illustration.
  • the porous sheet 44 is set to have a projection height H or more of the bump electrode 106. However, it is possible to prevent the suction force of the vacuum suction tool 22 from being damaged.
  • the present invention is not limited to the above embodiment and can be applied in various modifications.
  • the intermediate stage 14 may be omitted, and the die 100 picked up with the porous sheet 44 sandwiched by the vacuum suction tool 22 from the wafer stage 12 may be conveyed to the bonding stage 16.
  • the porous sheet 44 mounted on the pair of reels 40 and 42 is used.
  • the porous sheet 44 is prepared in advance as a plurality of individual sheets. These sheets may be interposed between the suction surface 24 of the vacuum suction tool 22 and the first surface 102 a of the die 100.
  • the thickness T1 of the porous sheet 44 and the height H of the bump electrode 106 may have a relationship of T1 ⁇ H.
  • the relationship between the thickness T2 of the porous sheet 44 and the height H of the bump electrode 106 at the time of pressurization is described as T2 ⁇ H, but the present invention is not limited to this, As an example, the thickness T2 and the height H of the bump electrode 106 may have a relationship of T2 ⁇ H.
  • Embodiments described through the embodiments of the present invention can be used in appropriate combination according to the application, or can be used with modifications or improvements, and the present invention is not limited to the description of the above-described embodiments. Absent. It is apparent from the description of the scope of claims that the embodiments added with such combinations or changes or improvements can be included in the technical scope of the present invention.
  • Vacuum adsorption tool 24 ... Adsorption surface, 44 ... Porous sheet, 100 ... Die, 102a ... First surface, 102b ... second surface, 106 ... bump electrode, 110 ... substrate, 114 ... adhesive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

ダイの実装方法は、複数のバンプ電極１０６が形成されたバンプ形成面１０２ａを有するダイ１００を用意する工程と、吸着面２４を有する真空吸着ツール２２を、吸着面２４がバンプ形成面１０２ａに対向する向きに、ダイ１００の上方に配置する工程と、吸着面２４とバンプ形成面１０２ａとの間に多孔質性シート４４を挟んで、真空吸着ツール２２によってダイ１００を吸着する工程と、真空吸着ツール２２によって吸着したダイ１００を、基板１１０のボンディング領域に接着材料１１４を介して実装する工程とを含み、多孔質性シート４４は、バンプ形成面１０２ａにおけるバンプ電極１０６の突起高さ以上の厚さを有する。これにより、真空吸着の安定化及びメンテナンス性の改善を図ることができる。

Description

ダイの実装方法
　本発明は、ダイの実装方法に関する。
　ダイシングによって個片化された複数のダイを真空吸着によってピックアップする技術が知られている（特許文献１及び２参照）。例えば、特許文献２では、端子上にバンプが設けられたベアチップを、この端子及びバンプを含むベアチップの回路機能面とは反対の面側において真空吸着することが開示されている。ツールに真空吸着されたベアチップは、回路機能面を基板に対向させた向きで、接着剤が塗布された基板上に搭載される。特許文献２の発明では、真空吸着やツールの加圧などによって基板上の接着剤がベアチップの側面から上方へ這い上がることを防止するために、ツールの吸着面とベアチップとの間にシートを介在させる構成を採用し、これによって、接着剤の這い上がりを抑制し、ツールに接着剤が付着することを防止している。
特開２００６－６６６２５号公報 特許第５６６９１３７号公報
　ここで、特許文献２の発明は、ベアチップを回路機能面において真空吸着することを前提としたものであり、バンプ電極が形成されたバンプ形成面側において真空吸着することは何ら考慮されていない。この点、バンプ形成面には、バンプ電極によって凹凸が設けられているため、ダイをツールに真空吸着させる場合、バンプ電極の突起高さによってツール吸着面とダイとの間に空隙が生じ得る。このため、ダイを真空吸着した場合、エアのリークが発生し、真空レベルが低下することによって、ツールの吸着性が悪化する場合があった。
　また、ダイを接着材料を介して基板に実装する場合、接着材料からヒュームガスが生じ、このヒュームガスがバンプ電極の突起高さによって生じた空隙から流入し、ツールなどが汚染される場合があった。このため、ツールなどを頻繁に洗浄する必要が生じ、メンテナンス性が悪化する場合があった。
　本発明はこのような事情に鑑みてなされたものであり、真空吸着の安定化及びメンテナンス性の改善を図ることを目的とする。
　本発明の一態様に係るダイの実装方法は、複数のバンプ電極が形成されたバンプ形成面を有するダイを用意する工程と、吸着面を有する真空吸着ツールを、吸着面がバンプ形成面に対向する向きに、ダイの上方に配置する工程と、吸着面とバンプ形成面との間に多孔質性シートを挟んで、真空吸着ツールによってダイを吸着する工程と、真空吸着ツールによって吸着したダイを、基板のボンディング領域に接着材料を介して実装する工程とを含む。
　上記構成によれば、ダイを基板のボンディング領域に実装するとき、真空吸着ツールの吸着面とダイのバンプ形成面との間の空隙に多孔質性シートを設けることができる。これにより、空隙からエアがリークすることを防止することができるため、ダイの吸着力を維持することができる。また、この空隙に多孔質性シートを設けることによって、接着材料から生じるガスなどの不要な物質の吸引を抑制することができる。したがって、真空吸着ツールが汚染されることを抑制することができ、メンテナンス性の向上を図ることができる。
　上記ダイの実装方法において、多孔質性シートは、バンプ形成面におけるバンプ電極の突起高さ以上の厚さを有するものであってもよい。
　上記ダイの実装方法において、多孔質性シートは、バンプ電極又は吸着面よりも柔らかい材質からなるものであってもよい。
　上記ダイの実装方法において、多孔質性シートは、不織布からなるものであってもよい。
　上記ダイの実装方法において、吸着面は、バンプ形成面よりも大きいサイズを有してもよい。
　上記ダイの実装方法において、実装する工程は、真空吸着ツールによってダイ及び接着材料を加熱することで、ダイを基板のボンディング領域に実装するものであって、多孔質性シートは、ダイ又は接着材料を加熱する際に発生するヒュームガスが真空吸着ツールの吸引孔に侵入するのを抑制するフィルターとなるものであってもよい。
　上記ダイの実装方法において、多孔質性シートは、真空吸着ツールの左右に配置された一対のリールから供給されてもよい。
　本発明によれば、真空吸着の安定化及びメンテナンス性の改善を図ることができる。
図１は、本発明の実施形態に係るダイの実装方法に使用するボンディング装置を示す図である。 図２は、本発明の実施形態に係るダイの実装方法のフローチャートを示す図である。 図３は、本発明の実施形態に係るダイの実装方法を説明するための図であり、具体的には、ツールをダイの上方に配置した工程を示す図である。 図４は、本発明の実施形態に係るダイの実装方法を説明するための図であり、具体的には、ツールに吸着したダイを接着材料を介して基板に実装する工程を示す図である。 図５は、本発明の実施形態に係るダイの実装方法を説明するための図であり、具体的には、ツールの吸着面とダイのバンプ形成面との大きさの関係を示した平面図である。
　以下に本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の構成要素は同一又は類似の符号で表している。図面は例示であり、各部の寸法や形状は模式的なものであり、本願発明の技術的範囲を当該実施の形態に限定して解するべきではない。
　図１は、本発明の実施形態に係るダイの実装方法に使用するボンディング装置１０の概略を示す図である。ボンディング装置１０は、ダイ１００を基板１１０のボンディング領域に実装するためのダイボンディング装置である。
　ダイ１００は半導体材料からなる。ダイ１００は、主面である表面及び裏面を有する直方体状に形成されている。具体的には、ダイ１００は、所定の回路パターンが形成された表面である第１面１０２ａと、第１面１０２ａとは反対の裏面である第２面１０２ｂを有する。本実施形態では、ダイ１００の第２面１０２ｂが基板１１０に対向する向きに、ダイ１００が基板１１０に実装される。このような向きでの実装態様は一般的にダイボンディングと呼ばれる。なお、ダイ１００の第１面１０２ａの詳細は後述する。
　ボンディング装置１０は、ウェーハステージ１２、中間ステージ１４、ボンディングステージ１６、ボンディングヘッド１８、ボンディングヘッド１８にＺ軸駆動機構２０を介して取り付けられた真空吸着ツール２２、ダイ１００の画像情報を取得する撮像部２６，２７、ボンディングヘッド１８をＸＹ軸方向に移動させるＸＹテーブル２８、これらの各種構成の動作を制御する制御部３０を備える。
　以下の説明においては、ＸＹ軸方向をダイ１００の主面（又はいずれかのステージの主面）に平行な方向とし、Ｚ軸方向をＸＹ軸方向の面に垂直な方向として説明する。なお、Ｘ軸方向及びＹ軸方向は互いに直交する。
　ウェーハステージ１２には、個片化された複数のダイ１００からなるウェーハ１２０が載置される。ウェーハ１２０は、所定の回路パターンが形成された表面である第１面１２２ａ（ダイ１００の第１面１２２ａに相当する。）と、第１面１２２ａとは反対の裏面である第２面１２２ｂ（ダイ１００の第２面１２２ｂに相当する。）を有する。ウェーハ１２０は、第２面１２２ｂがウェーハステージ１２上のフィルムに貼着されることによって、ウェーハステージ１２上に固定されていてもよい。ウェーハステージ１２上のダイ１００は、真空吸着ツール２２及びピックアップユニット（図示しない）との協調動作によりダイ１００をピックアップした後、移送ヘッド（図示しない）により、中間ステージ１４に移送される。
　中間ステージ１４は、ダイ１００を一時的に載置するためのステージである。中間ステージは、ウェーハステージ１２とボンディングステージ１６との間に配置されている。ダイ１００は、第２面１０２ｂが中間ステージ１４に対向する向きに中間ステージ１４上に配置される。中間ステージ１４は、リニアモータ（図示しない）などの駆動機構により、ＸＹ軸方向に移動可能に構成されている。ダイ１００は、第２面１０２ｂが中間ステージ１４上のフィルムに貼着されることによって、中間ステージ１４上に固定されていてもよい。中間ステージ１４上のダイ１００は、真空吸着ツール２２及びピックアップユニット（図示しない）との協調動作によりダイ１００をピックアップした後、移送ヘッド（図示しない）により、ボンディングステージ１６に移送される。
　ボンディングステージ１６には、基板１１０が配置されている。基板１１０は、例えばボンディングステージ１６上のフィルムに貼着されることによって、ボンディングステージ１６上に固定されてもよい。基板１１０は、少なくとも１つのボンディング領域を有しており、ボンディング領域にはいずれかのダイ１００が実装される。例えば基板１１０が複数のボンディング領域を有している場合、各ボンディング領域にダイ１００が実装された後、ボンディング領域ごとに基板１１０を個片にすることによって、複数の完成品（半導体装置）を得ることができる。
　また、基板１１０上の各ボンディング領域には、複数のダイ１００が積み重ねられることによって実装されてもよい。このようなスタック型の半導体装置においては、同一ボンディング領域に積層された２以上のダイ１００の全てがいずれも第１面１０２ａが基板１１０とは反対の方向を向くように実装されてもよい。あるいは、同一ボンディング領域に積層された一部のダイが、他のダイとは異なる向きに実装されてもよい。
　基板１１０の材質は、例えば、有機材料（例えばエポキシ基板やポリイミド基板）、無機材料（例えばガラス基板）又はそれらの複合材料（例えばガラスエポキシ基板）から構成されていてもよい。基板１１０はいわゆるインタポーザであってもよい。また、基板１１０は、金属材料（例えばリードフレーム材）から構成されていてもよい。
　なお、ボンディングステージ１６は、ガイドレール（図示しない）などの駆動機構により、基板１１０をＸ軸方向に移動可能に構成されている。また、ボンディングステージ１６は基板１１０を加熱するための加熱手段を備えている。
　ボンディングヘッド１８には、Ｚ軸駆動機構２０を介して真空吸着ツール２２が取り付けられ、かつ、真空吸着ツール２２から所定距離離れた位置に撮像部２６が取り付けられている。言い換えれば、図１に示す例では、真空吸着ツール２２及び撮像部２６は、ボンディングヘッド１８に固定されており、ボンディングヘッド１８がＸＹテーブル２８によって移動することによって、真空吸着ツール２２及び撮像部２６が共にＸＹ軸方向に移動する。また、撮像部２６と反対側には、撮像部２７が設けられていてもよい。撮像部２６は、ダイ１００の第１面１０２ａを撮像可能であり、撮像部２７は、ダイ１００の第２面１０２ｂを撮像可能であってもよい。なお、撮像部２６はボンディングヘッド１８に固定されていなくてもよく、真空吸着ツール２２とは別に移動可能であってもよい。
　真空吸着ツール２２は、ダイ１００を真空吸着する吸着面２４を有する。真空吸着ツール２２は、ダイ１００を所定位置に移送するために吸着保持し、かつ、ダイ１００を基板１１０に実装するために加圧するためのものである。なお、真空吸着ツール２２の詳細は後述する。
　制御部３０は、ボンディング装置１０によるボンディングのための必要な処理を制御するものである。制御部３０は、真空吸着ツール２２のＸＹＺ軸駆動、θ軸駆動（Ｚ軸回りの回転）及びチルト駆動（傾斜方向）を含む真空吸着ツール２２の位置制御、真空引きのオン又はオフ制御、ダイ１００を基板１１０へ実装するときの荷重制御、基板１１０の加熱制御などを行う。制御部３０は、ボンディングヘッド１８、真空吸着ツール２２並びに撮像部２６などの各構成との間で信号の送受信が可能なように接続され、これによりこれらの動作を制御する。
　制御部３０には、制御情報を入力するための操作部３２と、制御情報を出力するための表示部３４が接続されている。これにより作業者が表示部３４によって画面を認識しながら操作部３２によって必要な制御情報を入力することができるようになっている。
　制御部３０は、ＣＰＵ及びメモリなどを備えるコンピュータ装置であり、メモリには予めボンディングに必要な処理を行うためのボンディングプログラムなどが格納される。制御部３０は、後述する本実施形態に係るダイの実装方法に関わる各工程を実行可能に構成されている（例えば各動作をコンピュータに実行させるためのプログラムを備える）。
　次に図２～図５を参照しつつ、本実施形態に係るダイの実装方法を説明する。本実施形態に係るダイの実装方法は、図１に示すボンディング装置１０を用いて行うことができる。
　ここで、図２は、本実施形態に係るダイの実装方法を説明するためのフローチャートである。図３は、ツールをダイの上方に配置した工程を示す図であり、図４は、ツールに吸着したダイを接着材料を介して基板に実装する工程を示す図である。また、図５は、ツールの吸着面とダイのバンプ形成面との大きさの関係を示した平面図である。
　まず、ウェーハステージ１２上に、個片にされた複数のダイ１００を用意する（Ｓ１０）。具体的には、図１に示したように、ウェーハステージ１２上に、フィルムに貼着された複数のダイ１００からなるウェーハ１２０を用意する。ウェーハ１２０は、複数のダイ１００のそれぞれが、第１面１０２ａが上方を向くとともに第２面１０２ｂがウェーハステージ１２に対向する向きに、ウェーハステージ１２上に配置される。
　次に、ダイ１００を中間ステージ１４に移送する（Ｓ１１）。具体的には、ウェーハステージ１２上の複数のダイ１００を一つずつ中間ステージ１４に移送する。既に説明したとおり、ダイ１００の移送は真空吸着ツール２２によって行ってもよい。
　次に、中間ステージ１４のダイ１００の上方に、真空吸着ツール２２を配置する（Ｓ１３）。ここで、真空吸着ツール２２及びダイ１００の詳細についてさらに説明する。
　真空吸着ツール２２は、ダイ１００の第１面１０２ａに対向する吸着面２４を有する。また、吸着面２４には、真空引きするための少なくとも１つの吸引孔２５が設けられている。吸引孔２５は、吸着面２４におけるＸＹ平面視の中央に設けられていてもよい。
　ダイ１００は、図３に示すように、第２面１０２ｂが中間ステージ１４上のフィルム（図示を省略する。）に貼着されることによって、中間ステージ１４上に固定されている。ダイ１００の第１面１０２ａには、複数の電極パッド１０４と、複数の電極パッド１０４上に設けられた複数のバンプ電極１０６と、複数のバンプ電極１０６の周囲に設けられた保護膜１０８とが設けられている。電極パッド１０４は、第１面１０２ａに形成された回路パターンと電気的に接続された端子である。また、電極パッド１０４の外周端部には、保護膜１０８によって被覆されており、これによって露出した電極パッド１０４の中央部が、バンプ電極１０６との接続部となっている。
　図４に示すように、バンプ電極１０６は、第１面１０２ａにおける保護膜１０８の上面よりも突起した高さＨを有している。バンプ電極１０６の高さＨは、バンプ電極１０６の頂点と保護膜１０８の上面との間の距離である。
　電極パッド１０４及びバンプ電極１０６の材質は限定されるものではないが、例えば電極パッド１０４はアルミニウム又は銅などであってもよく、また、バンプ電極１０６は金などであってもよい。
　図３に示す例では、このようなダイ１００の第１面１０２ａと、真空吸着ツール２２の吸着面２４との間に多孔質性シート４４を配置する。例えば、中間ステージ１４の上方に、多孔質性シート４４が装着された一対のリール４０，４２を配置することによって、ダイ１００と真空吸着ツール２２との間に多孔質性シート４４を配置することができる。一対のリール４０，４２は、供給リール４０及び巻取リール４２からなる。供給リール４０から供給した多孔質性シート４４０の一部を巻取リール４２へ搬送することによって、ダイ１００の第１面１０２ａと真空吸着ツール２２の吸着面２４との間に、多孔質性シート４４の一部の領域を順々に送ることができる。
　図３に示す例では、多孔質性シート４４は、リール４０，４２が並ぶＸ軸方向に長さ方向、Ｙ軸方向に幅方向、及び、Ｚ軸方向に厚さ方向を有する。多孔質性シート４４は、真空吸着ツール２２の吸着面２４に対向する第１面４４ａと、ダイ１００の第１面１０２ａに対向する第２面４４ｂを有し、第１面４４ａと第２面４４ｂとの間の距離が多孔質性シート４４の厚さである。図３に示すように、多孔質性シート４４は厚さＴ１を有している。本実施形態では、厚さＴ１とバンプ電極１０６の高さＨとは、Ｔ１≧Ｈの関係を有している。この場合、多孔質性シート４４の厚さＴ１は、好ましくは、バンプ電極１０６の高さＨの５～１０倍であるが、ヒータからの熱伝導を阻害しない範囲の厚さの多孔質性シート４４を用いることができる。
　多孔質性シート４４の幅方向の長さは、ダイ１００の第１面１０２ａのＹ軸方向の幅よりも大きく、また、真空吸着ツール２２のＹ軸方向の幅よりも大きくなっている。これにより、ダイ１００の第１面１０２ａと真空吸着ツール２２の吸着面２４との間に確実に多孔質性シート４４を介在させることができる。
　多孔質性シート４４は、第１面４４ａと第２面４４ｂの間を通気するための複数の孔を有する。多孔質性シート４４のガーレー値は、チップを吸着するために値が小さいほうがよく、例えば１～２（ｓ／１００ｃｃ／ｉｎ2）の範囲を有することが好ましい。
　多孔質性シート４４は、ダイ１００を基板１１０に実装するときに第１面１０２ａによるバンプ電極１０６の突起高さを少なくとも部分的に吸収するために、バンプ電極１０６及び吸着面２４のいずれと比べても柔らかい材質からなる。多孔質性シート４４は例えば不織布であってもよい。
　多孔質性シート４４は、例えば、四フッ化エチレン樹脂（ＰＴＦＥ）であってもよい。この場合、多孔質性シート４４は、ＰＴＦＥナノファイバーであってもよい。ＰＴＦＥナノファイバーは、約１～２μｍの孔径を有し、約５６μｍの厚さを有し、ガーレー値が１．２（ｓ／１００ｃｃ／ｉｎ2）を有するものを用いてもよい。ＰＴＦＥナノファイバーは、厚いにもかかわらずガーレー値を小さくする（通気性を向上させる）ことができ、また、約２６０℃に加熱してもほとんど熱収縮しないため、例えば２３０℃以上の熱が加えられる製造プロセスに耐熱性を有する。したがって、ＰＴＦＥナノファイバーは本実施形態の多孔質性シート４４として使用すると効果的である。
　図２のフローチャートに戻り、次に、真空吸着ツール２２の吸着面２４とダイ１００の第１面１０２ａ（バンプ形成面）との間に多孔質性シート４４を挟んで、真空吸着ツール２２によってダイ１００を吸着する（Ｓ１３）。具体的には、図３において、真空吸着ツール２２を下降させ、その吸着面２４とダイ１００の第１面１０２ａとの間に多孔質性シート４４を挟んだ状態で、真空吸着ツール２２の吸引孔２５から真空引きする。こうして、真空吸着ツール２２の吸着面２４に、多孔質性シート４４越しにダイ１００を吸着することができる。その後、真空吸着ツール２２を多孔質性シート４４とともにボンディングステージ１６へ移送させる。こうして、ダイ１００を基板１１０のボンディング領域上に移送させる。
　次に、ダイ１００を基板１１０のボンディング領域に接着材料１１４を介して実装する（Ｓ１４）。具体的には、予め基板１１０のボンディング領域上に接着材料１１４を設けておき、真空吸着ツール２２を下降させることによって、図４に示すように、真空吸着ツール２２によって多孔質性シート４４越しにダイ１００の第１面１０２ａを加圧する。このときダイ１００及び接着材料１１４を加熱する。これにより、接着材料１１４を加熱溶融させ、その後硬化させる。こうして、図４に示すように、吸着面２４と第１面１０２ａとの間に多孔質性シート４４を挟んだ状態で、ダイ１００を接着材料１１４を介して基板１１０のボンディング領域に実装する。
　接着材料１１４は、常温でシート状に構成されたものを用いてもよいし、あるいは、常温でペースト状に構成されてものを用いてもよい。接着材料１１４は例えば熱硬化性樹脂であってもよい。この場合、接着材料１１４を加熱することにより溶融及び硬化させることができる。
　加圧時における多孔質性シート４４の厚さＴ２（Ｔ２≦Ｔ１）は、バンプ電極１０６の突起高さＨに対して、Ｔ２≧Ｈの関係を有することが好ましい。
　これによれば、ダイ１００を基板１１０のボンディング領域に実装するとき、真空吸着ツール２２の吸着面２４とダイ１００の第１面１０２ａとの間の空隙に多孔質性シート４４を設けることができる。これにより、空隙からエアがリークすることを防止することができるため、吸引孔２５からの吸引によるダイ１００の吸着力を維持することができる。さらに、空隙を通るエアを遮ることができるため、均一に加熱することができる。
　また、この空隙に多孔質性シート４４を設けることによって、ダイ１００又は接着材料１１４を加熱する際に生じるヒュームガスが真空吸着ツール２２の吸着面２４に付着したり、吸引孔２５に侵入したりするのを抑制することができる。したがって、真空吸着ツール２２の吸着面２４や吸引孔２５などが汚染されることを抑制することができ、メンテナンス性の向上を図ることができる。
　ここで、図５に示すように、真空吸着ツール２２の吸着面２４は、ダイ１００の第１面１０２ａよりも大きいサイズを有していてもよい。具体的には、真空吸着ツール２２のＸ軸方向の幅ＷＸ及びＹ軸方向の幅ＷＹ、並びに、ダイ１００のＸ軸方向の幅ＤＸ及びＹ軸方向の幅ＤＹは、ＷＸ≧ＤＸかつＷＹ≧ＤＹであってもよい。
　これによれば、吸着面２４によってダイ１００を確実に加圧することができるとともに、ダイ１００の第１面１０２ａに対する加圧力を均一化することができる。さらに、本実施形態では、吸着面２４と第１面１０２ａとの間に多孔質性シート４４が介在しているので、ダイ１００を接着材料１１４を介して基板１１０に実装するとき、ダイ１００の側面において這い上がる接着材料１１４を多孔質性シート４４で遮ることができる。したがって、接着材料１１４が真空吸着ツール２２の吸着面２４に付着することを防止することができる。
　また、図４に示すように、真空吸着ツール２２のＸ軸方向の幅ＷＸのうち、真空吸着ツール２２の吸引孔２５の幅Ｗ１及びその両端の幅Ｗ２とした場合、Ｗ１＜Ｗ２であってもよい。また、真空吸着ツール２２の幅Ｗ２と、加圧時における多孔質性シート４４の厚さＴ２とは、Ｔ２＞Ｗ２（又はＴ１＞Ｗ２）であってもよい。なお、図４は模式的に示したものであり、特に、Ｔ２の厚さと、Ｗ１及びＷ２の各厚さの関係は図示に限定されるものではない。
　これによれば、真空吸着ツール２２の端部から吸引孔２５までの距離が、多孔質性シート４４の厚さよりも小さいため、多孔質性シート４４をバンプ電極１０６の突起高さＨ以上にしたとしても、真空吸着ツール２２の吸引力が損なわれることを防止することができる。
　本発明は、上記実施形態に限定されることなく種々に変形して適用することが可能である。例えば、上記構成において中間ステージ１４を省略し、ウェーハステージ１２から真空吸着ツール２２によって多孔質性シート４４を挟んだ状態でピックアップしたダイ１００を、ボンディングステージ１６に搬送してもよい。
　また、上記実施形態では一対のリール４０，４２に装着した多孔質性シート４４を用いたが、多孔質性シート４４を予め複数枚の個片状のシートを用意しておき、この個片状のシートを、真空吸着ツール２２の吸着面２４とダイ１００の第１面１０２ａとの間に介在させてもよい。
　また、上記実施形態では、通常時における多孔質性シート４４の厚さＴ１とバンプ電極１０６の高さＨがＴ１≧Ｈの関係を説明したが、本発明はこれに限るものではなく、変形例として、厚さＴ１とバンプ電極１０６の高さＨは、Ｔ１＜Ｈの関係を有していてもよい。また、上記実施形態では、加圧時における多孔質性シート４４の厚さＴ２とバンプ電極１０６の高さＨがＴ２≧Ｈの関係を説明したが、本発明はこれに限るものではなく、変形例として、厚さＴ２とバンプ電極１０６の高さＨは、Ｔ２＜Ｈの関係を有していてもよい。
　上記発明の実施形態を通じて説明された実施の態様は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
　２２…真空吸着ツール、２４…吸着面、４４…多孔質性シート、１００…ダイ、１０２ａ…第１面、
　１０２ｂ…第２面、１０６…バンプ電極、１１０…基板、１１４…接着材料

Claims (7)

  1. 　複数のバンプ電極が形成されたバンプ形成面を有するダイを用意する工程と、
    　吸着面を有する真空吸着ツールを、前記吸着面が前記バンプ形成面に対向する向きに、前記ダイの上方に配置する工程と、
    　前記吸着面と前記バンプ形成面との間に多孔質性シートを挟んで、前記真空吸着ツールによって前記ダイを吸着する工程と、
    　前記真空吸着ツールによって吸着した前記ダイを、基板のボンディング領域に接着材料を介して実装する工程と
    を含む、ダイの実装方法。
  2. 　前記多孔質性シートは、前記バンプ形成面における前記バンプ電極の突起高さ以上の厚さを有する、請求項１記載のダイの実装方法。
  3. 　前記多孔質性シートは、前記バンプ電極又は前記吸着面よりも柔らかい材質からなる、請求項１記載のダイの実装方法。
  4. 　前記多孔質性シートは、不織布からなる、請求項１から３のいずれか一項に記載のダイの実装方法。
  5. 　前記吸着面は、前記バンプ形成面よりも大きいサイズを有する、請求項１から３の何れか一項に記載のダイの実装方法。
  6. 　前記実装する工程は、前記真空吸着ツールによって前記ダイ及び前記接着材料を加熱することで、前記ダイを前記基板の前記ボンディング領域に実装するものであって、
    　前記多孔質性シートは、前記ダイ又は接着材料を加熱する際に発生するヒュームガスが前記真空吸着ツールの吸引孔に侵入するのを抑制するフィルターとなる、
    　請求項１から３の何れか一項に記載のダイの実装方法。
  7. 　前記多孔質性シートは、前記真空吸着ツールの左右に配置された一対のリールから供給される、
    　請求項１から３の何れか一項に記載のダイの実装方法。
PCT/JP2017/020054 2016-05-31 2017-05-30 ダイの実装方法 WO2017209115A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780033011.1A CN109314062B (zh) 2016-05-31 2017-05-30 管芯的安装方法
KR1020187036908A KR102228702B1 (ko) 2016-05-31 2017-05-30 다이의 실장 방법
US16/305,393 US11069651B2 (en) 2016-05-31 2017-05-30 Method of mounting die
SG11201810165WA SG11201810165WA (en) 2016-05-31 2017-05-30 Method of mounting die

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-108918 2016-05-31
JP2016108918A JP6316873B2 (ja) 2016-05-31 2016-05-31 ダイの実装方法

Publications (1)

Publication Number Publication Date
WO2017209115A1 true WO2017209115A1 (ja) 2017-12-07

Family

ID=60478617

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/020054 WO2017209115A1 (ja) 2016-05-31 2017-05-30 ダイの実装方法

Country Status (7)

Country Link
US (1) US11069651B2 (ja)
JP (1) JP6316873B2 (ja)
KR (1) KR102228702B1 (ja)
CN (1) CN109314062B (ja)
SG (1) SG11201810165WA (ja)
TW (1) TWI664682B (ja)
WO (1) WO2017209115A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102363090B1 (ko) * 2017-11-30 2022-02-15 가부시키가이샤 신가와 다이의 실장에 사용되는 기어오름 방지용의 ｐｔｆｅ 시트 및 다이의 실장 방법
US11136202B2 (en) * 2020-01-06 2021-10-05 Asm Technology Singapore Pte Ltd Direct transfer apparatus for electronic components
KR20240112448A (ko) * 2023-01-12 2024-07-19 주식회사 아모그린텍 방열기판 패키지 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190665A (ja) * 1992-01-17 1993-07-30 Fujitsu Ltd バンプ付半導体チップ用ピックアップコレット及びバンプ付半導体チップのピックアップ方法
JP2001053113A (ja) * 1999-08-06 2001-02-23 Texas Instr Japan Ltd 超音波振動を用いた半導体チップの実装方法
JP2002134564A (ja) * 2000-10-27 2002-05-10 Optrex Corp 圧着ヘッド
JP2003218590A (ja) * 2002-01-18 2003-07-31 Nec Corp 部品吸着具、部品把持機構及び部品把持方法
JP2004128339A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置の製造方法
JP2006066767A (ja) * 2004-08-30 2006-03-09 Fujitsu Ltd 電子部品実装装置
JP2015170690A (ja) * 2014-03-06 2015-09-28 信越化学工業株式会社 Ｌｅｄチップ圧着用熱伝導性複合シート及びその製造方法
WO2016125764A1 (ja) * 2015-02-03 2016-08-11 東レエンジニアリング株式会社 実装装置および実装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684978A (ja) * 1992-09-07 1994-03-25 Fujitsu Ltd ベアチップ半導体素子用吸着治具
JPH08181158A (ja) * 1994-12-22 1996-07-12 Nitto Denko Corp 真空吸引装置
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
CN1802735A (zh) * 2003-09-18 2006-07-12 Nec机械股份有限公司 筒夹、芯片附着装置及芯片的拾取方法
JP2006066625A (ja) 2004-08-26 2006-03-09 Nec Corp ベアチップ実装装置、ベアチップ実装方法及びシート
CN101609786B (zh) * 2008-06-17 2011-01-05 旺硅科技股份有限公司 晶粒取放系统及顶针器
JP2010245412A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体集積回路装置の製造方法
CN102157406A (zh) * 2011-01-20 2011-08-17 中南大学 芯片与树脂基板的超声振动粘接方法
JP5669137B2 (ja) 2011-03-01 2015-02-12 富士機械製造株式会社 ダイピックアップ装置
SG11201405431TA (en) * 2012-03-07 2014-10-30 Toray Industries Method and apparatus for manufacturing semiconductor device
US10224260B2 (en) * 2013-11-26 2019-03-05 Infineon Technologies Ag Semiconductor package with air gap

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190665A (ja) * 1992-01-17 1993-07-30 Fujitsu Ltd バンプ付半導体チップ用ピックアップコレット及びバンプ付半導体チップのピックアップ方法
JP2001053113A (ja) * 1999-08-06 2001-02-23 Texas Instr Japan Ltd 超音波振動を用いた半導体チップの実装方法
JP2002134564A (ja) * 2000-10-27 2002-05-10 Optrex Corp 圧着ヘッド
JP2003218590A (ja) * 2002-01-18 2003-07-31 Nec Corp 部品吸着具、部品把持機構及び部品把持方法
JP2004128339A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置の製造方法
JP2006066767A (ja) * 2004-08-30 2006-03-09 Fujitsu Ltd 電子部品実装装置
JP2015170690A (ja) * 2014-03-06 2015-09-28 信越化学工業株式会社 Ｌｅｄチップ圧着用熱伝導性複合シート及びその製造方法
WO2016125764A1 (ja) * 2015-02-03 2016-08-11 東レエンジニアリング株式会社 実装装置および実装方法

Also Published As

Publication number Publication date
TW201810447A (zh) 2018-03-16
SG11201810165WA (en) 2018-12-28
US11069651B2 (en) 2021-07-20
US20200321311A1 (en) 2020-10-08
TWI664682B (zh) 2019-07-01
JP2017216349A (ja) 2017-12-07
KR102228702B1 (ko) 2021-03-16
KR20190008371A (ko) 2019-01-23
CN109314062A (zh) 2019-02-05
JP6316873B2 (ja) 2018-04-25
CN109314062B (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
US11024596B2 (en) Bonding apparatus and bonding method
WO2017209115A1 (ja) ダイの実装方法
JP6902292B2 (ja) ボンディング装置及びボンディング方法
JP6151601B2 (ja) 実装装置
US11189594B2 (en) Bonding apparatus and bonding method
TW201923963A (zh) 半導體製造裝置、半導體裝置之製造方法及夾頭
TWI687463B (zh) 聚四氟乙烯片以及晶粒封裝方法
WO2018179074A1 (ja) 電子部品実装装置
JPWO2019065394A1 (ja) 実装装置
TWI655699B (zh) Electronic component mounting device
JP2007214601A (ja) 半導体装置の製造方法および回路基板の製造方法

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17806668

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20187036908

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 17806668

Country of ref document: EP

Kind code of ref document: A1