KR102201923B1 - 폴리실리콘을 형성하는 방법 - Google Patents

폴리실리콘을 형성하는 방법 Download PDF

Info

Publication number
KR102201923B1
KR102201923B1 KR1020167020471A KR20167020471A KR102201923B1 KR 102201923 B1 KR102201923 B1 KR 102201923B1 KR 1020167020471 A KR1020167020471 A KR 1020167020471A KR 20167020471 A KR20167020471 A KR 20167020471A KR 102201923 B1 KR102201923 B1 KR 102201923B1
Authority
KR
South Korea
Prior art keywords
laser beam
amorphous silicon
polysilicon
laser
exposed
Prior art date
Application number
KR1020167020471A
Other languages
English (en)
Other versions
KR20160110404A (ko
Inventor
풀비오 마짜무토
Original Assignee
레이저 시스템즈 앤드 솔루션즈 오브 유럽
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이저 시스템즈 앤드 솔루션즈 오브 유럽 filed Critical 레이저 시스템즈 앤드 솔루션즈 오브 유럽
Publication of KR20160110404A publication Critical patent/KR20160110404A/ko
Application granted granted Critical
Publication of KR102201923B1 publication Critical patent/KR102201923B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명은 반도체 기판 상에 무정형 실리콘을 제공하는 단계, 적어도 상기 무정형 실리콘의 영역을 제1 레이저 빔 및 제2 레이저 빔에 노출시키는 단계를 포함하고, 상기 영역을 제2 레이저 빔에 노출시키는 동안 상기 영역에 대한 레이저 빔의 이동이 발생하지 않는 것을 특징으로 하는, 반도체 기판 상에 폴리실리콘을 형성하는 방법에 관한 것이다. 추가로 본 발명은 큰 결정립 폴리실리콘을 생산하기 위한 이러한 방법의 용도에 관한 것이다. 특히, 본 발명은 수직 결정립 폴리실리콘을 생산하기 위한 이러한 방법의 용도에 관한 것이다. 추가로, 본 발명은 센서, MEMS, NEMS, 비휘발성 메모리, 휘발성 메모리, 낸드 플래시, DRAM, 폴리 Si 콘택부 및 상호접속부를 생산하기 위한 이러한 방법의 용도에 관한 것이다.

Description

폴리실리콘을 형성하는 방법{METHOD FOR FORMING POLYSILICON}
본 발명은 반도체 기판 상에 폴리실리콘을 형성하는 방법 및 큰 결정립 폴리실리콘을 생산하는 상기 방법의 용도에 관한 것이다.
큰 결정립 폴리실리콘(large grain polysilicon) 형성은 계속 증가하는 다수의 반도체 디바이스에서 요구되어지고 있다.
큰 결정립 폴리실리콘은 로(furnace) 어닐링과 같은 표준 고 열량 기술(high thermal budget techniques), 예컨대 급속 열 어닐링(RTA) 또는 급속 열 프로세싱(RTP)으로 얻어질 수 있다.
그러나, 대부분의 경우에 열량은 700℃ 미만으로 제한되어, 표준 어닐링 기술을 이용하여 무정형 실리콘 층으로부터 큰 결정립 폴리실리콘을 형성하는 것을 매우 어렵게 한다는 것은 확실히 일반적인 문제이다.
상기 문제를 해결하기 위한 시도에서, 낮은 열량 프로세스로 알려진, 레이저 어닐링이 낮은 열량 폴리실리콘 형성을 위한 가장 유망한 해결책으로 제안되었다.
그러나, 폴리실리콘을 재결정화시키기 위한 종래 레이저 어닐링 기술은 수백 나노미터 이상의 결정립 크기의 형성을 가능케 하지 못하고, 또한 캐리어 이동도가 특히 평균 결정립 크기에 비례하기 때문에, 결과로 얻어진 레이저 어닐링된 폴리실리콘은 평균 또는 낮은 캐리어 이동도를 나타낸다.
미국특허 제7029996호에서 기술된, 낮은 열량 큰 결정립을 형성하기 위한 특별한 기술은, 순차 측면 응고 프로세스(sequential lateral solidification process)에 의한 레이저 어닐링을 이용한다. 이러한 방법은 측면 결정립(lateral grains), 즉 기판 표면 영역에 평행한 방향으로 연장된 결정립에서만 확실히 결과를 산출하고, 대개 패턴화되지 않는 폴리실리콘 표면으로 제한된다.
또한, 당업자는 측면 응고를 유도하기에 적절한 기판(또는 레이저)의 횡변위(lateral displacement)의 순차 수행에 필요한 장비가 비싸고 복잡하다는 것을 인지할 것이다.
상기한 점을 고려하여, 본 발명의 목적은 저감된 장비 비용 및 복잡성을 갖지면서 큰 결정립 폴리실리콘을 형성하기 위한 방법을 제공하는 것이다.
또한, 본 발명의 목적은 최첨단 기술(state-of-the-art techniques)과 비교하여 증가된 처리량을 갖는 큰 결정립 폴리실리콘을 형성하는 방법을 제공하는 것이다.
또한, 본 발명의 목적은 제한된 열량에 노출시키면서 충분한 결정립 크기를 갖는 큰 결정립 폴리실리콘을 형성하는 방법을 제공하는 것이다.
본 발명의 또 하나의 목적은 패턴화된 폴리실리콘 층에서 큰 결정립을 형성할 수 있게 하는 큰 결정립 폴리실리콘을 형성하는 방법을 제공하는 것이다.
본 발명의 추가의 특별한 목적은 큰 수직 결정립, 즉, 기판 표면 영역에 대한 수직 방향으로 연장된 결정립을 형성할 수 있게 하는 큰 결정립 폴리실리콘을 형성하는 방법을 제공하는 것이다.
본 발명은 반도체 기판 상에 폴리실리콘을 형성하는 방법에 관한 것으로서,
- 반도체 기판 상에 무정형 실리콘을 제공하는 단계
- 상기 무정형 실리콘 중 적어도 하나의 영역을 제1 레이저 빔 및 제2 레이저 빔에 노출시키는 단계를 포함하고,
상기 영역을 상기 제2 레이저 빔에 노출시키는 동안에 상기 영역에 대한 레이저 빔의 어떠한 변위도 발생하지 않는 것을 특징으로 한다.
또한, 본 발명은 큰 결정립 폴리실리콘을 생산하기 위한 이러한 방법의 용도에 관한 것이다.
특히, 본 발명은 수직 결정립 폴리실리콘을 생산하기 위한 이러한 방법의 용도에 관한 것이다.
추가로, 본 발명은 센서, MEMS, NEMS, 비휘발성 메모리(Non Volatile Memory), 휘발성 메모리(Volatile memory), 낸드 플래시(NAND Flash), DRAM, 폴리 Si 콘택부(Poly Si contacts) 및 상호콘택부를 생산하기 위한 이러한 방법의 용도에 관한 것이다.
도 1은 본 발명에 따른 방법의 일 실시형태를 도시한다.
본 발명에 따른 제1 실시형태로서, 반도체 기판 상에 폴리실리콘을 형성하는 방법이 제공되고,
- 반도체 기판 상에 무정형 실리콘을 제공하는 단계
- 상기 무정형 실리콘의 적어도 하나의 영역을 제1 레이저 빔 및 제2 레이저 빔에 노출시키는 단계를 포함하고,
상기 영역을 제2 레이저 빔에 노출시키는 동안 상기 영역에 대한 레이저 빔의 어떠한 변위도 발생하지 않는 것을 특징으로 한다.
본 발명의 맥락에서, 상기 영역을 노출시키는 동안 상기 영역에 대한 제2 레이저 빔의 변위 없이 영역을 제2 레이저 빔에 노출시키는 것은 상기 빔이 상기 영역을 타격하면서 빔이나 기판을 옮기거나 이동하지 않고 상기 영역이 제2 레이저 빔에 노출시키는 것으로 이해된다.
순차 측면 응고 기술은 측면 응고를 유도하기에 적절한 순차 측면 변위를 만들기 위한 전용 장비를 요구하지만, 본 발명의 명확한 이점은, 이러한 장비를 가질어떠한 추가적인 필요도 없으면서, 적어도 100 나노미터, 또는 적어도 1 마이크로미터, 또는 심지어 적어도 수 마이크로미터의 결정립 크기를 갖는 큰 결정립 폴리실리콘을 동일하게 얻을 수 있다는 것이다.
본 발명에 따른 방법의 또 하나의 이점은 균일한 마이크로-결정 실리콘 결정립의 형성이 가능하다는 것이다.
추가로, 본 발명에 따른 방법은 패턴화된 층에 큰 결정립을 형성할 수 있다. 큰 결정립의 형성과 관련된 변위가 전혀 없기 때문에, 실리콘 표면 상의 매우 특정한 위치들에서도 정확한 국소 형성(local formation)이 가능해진다.
추가로, 본 발명에 따른 방법은 기판 표면 영역에 대해 수직 방향으로 연장되는 결정립의 형성을 가능하게 하는 것은 중요한 장점이다. 순차 측면 응고 기술은 기판 표면 영역에 대해 수직 방향으로 50 또는 100 나노미터 이상의 결정립 크기를 얻을 수 있는 능력을 갖고 있지 않은 반면에, 본 발명은 그 방향에서 적어도 50 또는 100 나노미터, 또는 적어도 1 마이크로미터, 또는 심지어 수 마이크로미터의 결정립 크기를 얻을 수 있다.
본 발명에 따른 일 실시형태에서, 방법이 제공되고, 여기에서 제2 레이저 빔에 의해 생성된 용융 깊이가 제1 레이저 빔에 의해 생성된 용융 깊이보다 더 작다. 어떤 이론에도 제한받지 않고, 제1 레이저 빔에 노출되어 형성된 (상대적으로 작은) 폴리실리콘 결정립은, 제1 레이저 빔보다 더 작은 용융 깊이를 갖는 제2 레이저 빔에 노출되어 부분적으로 용융된다. (상대적으로 작은) 폴리실리콘 결정립의 비-용융 부분은 큰 결정립 폴리실리콘의 성장 및 응고를 위한 씨드(seed)로서 작용한다.
도 1에 의해 설명되는, 특정 실시형태에서, 제1 레이저 빔에 노출된 후(단계 1)에, 제2 레이저 빔에 노출되는 것(단계 2)은 하나 이상의 다른 레이저 어닐링 단계들(단계 3 이상)에 의해 이어질 수 있고, 상기 하나 이상의 다른 레이저 어닐링 단계들의 각 단계 동안에는 어닐링되는 상기 영역에 대하여 레이저 빔의 어떠한 변위도 전혀 발생하지 않고, 여기에서 용융 깊이는 제2 레이저 빔에 의해 생성된 용융 깊이와 비교하여 동일하게 유지된다. 그러한 것은 큰 결정립의 크기와 균질성을 증가시킬 수 있다.
그러나, 어닐링될 영역을 일련의 레이저 어닐링 단계들-각 단계들에서 어닐링될 영역에 대하여 레이저 빔이 전혀 변위하지 않고 여기에서 각 후속 단계는 이전 단계보다 더 낮은 용융 깊이로 수행됨-에 노출시킴으로써, 수직 방향으로 폴리실리콘 결정립을 연장하는 것이 더욱 더 향상될 수 있다.
본 발명에 따른 일 실시형태에서, 제2 레이저 빔에 의해 생성되는 용융 깊이를 제1 레이저 빔에 의해 생성된 용융 깊이보다 더 작게 만드는 것은 제1 레이저 빔보다 더 낮은 에너지 밀도를 갖는 제2 레이저 빔을 이용하여 달성될 수 있다. 서로 다른 에너지 밀도를 달성하기 위하여, 표면 영역 상에 에너지 밀도를 조정하기 위한 임의의 공지 기술이 채용될 수 있다. 예를 들면, 레이저 빔 에너지가 조절될 수 있고, 파장이 조절될 수 있고, 또는 예를 들어 필터 또는 마스크와 같은 광학 시스템에서의 개조가 사용될 수 있다.
서로 다른 에너지 밀도들을 사용한 서로 다른 용융 깊이를 달성하는 대안으로서, 서로 다른 펄스 폭(pulse duration), 또는 서로 다른 에너지 밀도와 서로 다른 펄스 폭의 조합이 또한 사용될 수 있다.
본 발명에 따른 또 하나의 실시형태이고 도 1에서도 예시된 것처럼, 무정형 실리콘이 절연체 층 위에 제공될 수 있고, 이로 인해 실리콘 재료와 절연 재료 사이의 경계면이 규정되고, 제1 레이저 빔에 의해 생성된 용융 깊이는 실리콘-절연체 경계면까지 무정형 실리콘을 용융시키기에 충분할 수 있다(단계 1). 실리콘-절연체 경계면까지 용융 깊이를 얻는 것은 실리콘-절연체 경계면까지 무정형 실리콘을 용융시킬 정도의 에너지 밀도를 발생시키는 제1 레이저 빔을 만드는 것에 의해 달성될 수 있다. 그 다음에, 제1 레이저 빔에 노출되어 형성된 (상대적으로 작은) 폴리실리콘 결정립은 제1 레이저 빔보다 더 적은 용융 깊이를 갖는 제2 레이저 빔에 노출시킴으로써(단계 2) 부분적으로 용융된다. (상대적으로 작은) 폴리실리콘 결정립의 비 용융 부분은 큰 결정립 폴리실리콘의 성장 및 응고를 위한 씨드로서 작용한다. 하나 이상의 레이저 어닐링 단계들(단계 3 이상)이 이어질 수 있다.
제2 레이저 빔에 의해(단계 2) 생성된 용융 깊이는 제1 레이저 빔에 의해 생성된 용융 깊이보다 더 작다.
본 발명에 따른 일 실시형태에서, 사용된 레이저 에너지 밀도는 0.01 J/cm2 내지 10 J/cm2 일 수 있다. 제1 레이저 빔의 에너지 밀도와 제2 레이저 빔의 에너지 밀도 사이의 차이는 0.5 J/cm2 미만, 또는 0.2 J/cm2 미만, 또는 0.1 J/cm2 미만일 수 있다.
본 발명은 임의의 상황에서 사용될 수 있고, 여기에서, 예를 들면 큰 결정립 폴리실리콘이 절연체 상에 침착된 무정형 실리콘층으로부터 형성되어야 하는 경우에, 큰 결정립 폴리실리콘은 폴리실리콘 씨드층이 존재하지 않은 상태에서 형성되어야 한다.
제1 레이저 빔 및 제2 레이저 빔은 서로 다른 레이저 파라미터들을 갖는 서로 다른 레이저 공급원들에 의해, 또는 바람직하게는 서로 다른 레이저 어닐링 파라미터들로 작동하기에 적절한 단일 레이저 공급원에 의해 생성될 수 있다. 단일 레이저 공급원을 사용하는 것은 다중 레이저 공급원 방법과 비교하여 덜 복잡한 장비를 요구하고 비용을 제한한다.
사용되는 레이저 공급원은 임의의 레이저 공급원일 수 있고, 그것의 파장, 에너지, 펄스 폭은 공정, 예를 들어 고체 상태 레이저, 다이오드 레이저, 섬유 레이저, UV 레이저 또는 엑시머 레이저에 따라 조절된다. 바람직하게는, 레이저 공급원은 엑시머 레이저일 수 있고, 보다 바람직하게는 크세논 클로라이드 엑시머 레이저일 수 있다.
레이저 공급원(들)의 파장은 그것들의 파장에서 실리콘의 높은 에너지 흡수때문에 100 nm 내지 900 nm, 190 nm 내지 600 nm, 190 nm 내지 550 nm, 또는 바람직하게는 190 nm 내지 480 nm의 범위일 수 있다. 제1 레이저 빔 및 제2 레이저 빔에의 노출은 서로 다른 파장들에서 이루어질 수 있고, 각각은 요구되는 용융 깊이(또는 에너지 밀도)에 따라 조정된다.
본 발명에 따른 일 실시형태에서, 펄스 폭은 약 1 ns 내지 10 ms, 예를 들면 약 1 ns 내지 1 ms에서, 바람직하게는 1 ns 내지 250 ns의 범위에서 사용될 수 있다. 제1 레이저 빔 및 제2 레이저 빔에의 노출은 서로 다른 펄스 폭들에서 이루어질 수 있고, 각각은 요구되는 용융 깊이에 따라 조정된다.
본 발명에 따른 일 실시형태에서, 제1 레이저 빔에의 노출 및 제2 레이저 빔에의 노출은 각각 하나의 단일 레이저 펄스만을 포함할 수 있다.
레이저 공급원(들)의 레이저 빔 에너지는 1 줄(Joules) 내지 25 줄의 범위일 수 있고 그에 따라 전체 다이(full die)까지의 또는 심지어 전체 웨이퍼까지의 영역에 걸쳐 요구되는 용융 깊이를 얻을 수 있다. 이들 에너지를 달성하기 위하여, 레이저 방전 체적은 전형적으로 10 cm(전극들 사이 간격(inter electrodes spacing)) x 7 내지 10 cm(방전 폭) x 100 내지 200 cm(방전 길이)로 최적화된다. 한 번의 샷(shot)으로 전체 웨이퍼까지 넓은 영역을 어닐링하는 능력은 순차 측면 응고와 비교하여, 큰 결정립을 얻는데 필요한 측면 변위가 없다는 점과 함께, 처리량의 측면에서 매우 중요한 장점일 수 있다는 것은 명확하다.
본 발명에 따른 일 실시형태에서, 레이저 어닐링에 노출되는 동안에 반도체 기판은 가열되지 않고 주변 온도에, 바람직하게는 실온에 있을 수 있다. 응고 속도를 떨어뜨리고 결정립 성장을 향상시키기 위하여 반도체 기판이 가열된 척(chuck) 위에 놓여지는 최고 수준의 방법과 대조적으로, 본 발명에 따른 방법은 반도체 기판의 가열을 요구하지 않는다. 따라서, 어닐링된 영역들이 노출되는 열량은, 레이저 빔 에너지 자체에 의해서만 발생되고, 이에 따라 정확하게 제어되고 가능한 만큼 제한될 수 있다.
어닐링될 각 영역을 먼저 제1 레이저 빔에 의해 어닐링하고 이어서 제2 레이저 빔에 의해 연속적으로 어닐링하는 대신에, 기판의 복수의 영역들을 먼저 제1 레이저 빔에 노출시키고 그 다음에 상기 복수의 영역들의 각각을 제2 레이저 빔(또는 하나 이상의 다른 레이저 어닐링 단계들)에 노출시키는 방법을 사용하는 것이 처리량 면에서 유리할 수 있다.
특정 실시형태에서, 무정형 실리콘 층이 큰 표면 영역에서 제1 엑시머 레이저 빔에 노출된다. 이 제1 레이저 빔의 에너지 밀도(ED1)는 실리콘 층을 매립된 절연체 경계면까지 완전히 용융시키고 재결정화시키도록 선택된다. 상기 설명된 바와 같이, 이 제1 어닐링 단계 이후에, 작은 평균 결정립을 갖는 폴리실리콘이 형성된다. 그 다음에 동일한 영역이 제2 엑시머 레이저 빔으로 어닐링된다. 이 제2 레이저 빔의 낮은 에너지 밀도(ED1-△ED)는 제1 레이저 빔과 비교하여 용융 깊이를 상당히 감소시키는데 사용된다. 제1 엑시머 레이저 빔에 의해 형성된, 실리콘/절연체 경계면에서의 마이크로결정 실리콘 결정립은 완전히 용융되지 않고 수직 재결정화 및 응고를 위한 씨드로서 사용된다. 결과는 실리콘 결정립이 크고 일정한 씨드 경계면으로부터 수직으로 성장할 수 있고, 마이크로미터의 실리콘 결정립이 큰 표면 영역에서 동시에 형성될 수 있다는 것이다.
본 발명에 따른 방법이 일반적으로 큰 결정립 폴리실리콘을, 그리고 특히는 수직의 큰 결정립 폴리실리콘을 생성하는데 매우 유용하기 때문에, 비용 효율과, 센서, MEMS, NEMS, 비휘발성 메모리, 휘발성 메모리, 낸드 플래시, DRAM, 폴리 Si 콘택부 및 상호접속부의 생산을 향상시키는 디바이스 성능에 기여할 수 있다.

Claims (20)

  1. 절연체 또는 반도체 기판 상에 폴리실리콘을 형성하는 방법으로서,
    - 상기 절연체 또는 상기 반도체 기판 상에 무정형 실리콘 층을 제공하고, 상기 무정형 실리콘 층과 상기 절연체 또는 상기 반도체 기판 사이의 경계면을 규정하는 단계;
    - 상기 무정형 실리콘 층 중 적어도 하나의 영역을 제1 레이저 빔에 노출시키는 제1 단계 및 상기 영역을 제2 레이저 빔에 노출시키는 제2 단계를 포함하고,
    상기 영역을 상기 제2 레이저 빔에 노출시키는 동안에 상기 영역에 대한 레이저 빔의 어떠한 변위도 발생하지 않고,
    상기 제1 단계 동안, 상기 제1 레이저 빔에 의해 생성된 에너지 밀도 또는 펄스 폭은 상기 경계면까지 무정형 실리콘 층을 완전히 용융시키고 그리고 상대적으로 작은 폴리실리콘 결정립을 갖는 폴리실리콘 층의 재결정화에 의해 형성되도록 선택되고,
    상기 제2 단계 동안, 상기 제2 레이저 빔에 의해 생성된 에너지 밀도 또는 펄스 폭은 제1 레이저 빔에 의해 생성된 에너지 밀도 또는 펄스 폭 각각 보다 더 작고, 제2 레이저 빔에 의해 생성된 에너지 밀도 또는 펄스 폭은 제1 레이저 빔에 의해 형성된 폴리실리콘 결정립을 부분적으로 용융시키고 그리고 기판 표면 영역에 대해 수직 방향으로 1 마이크로미터 이상의 결정립 크기를 갖는 상대적으로 더 큰 결정립 폴리실리콘의 성장 및 응고를 향상시키도록 선택되는 것을 특징으로 하는, 방법.
  2. 제1항에 있어서, 상기 제2 레이저 빔에 의해 생성된 용융 깊이는 상기 제1 레이저 빔에 의해 생성된 용융 깊이보다 더 작은, 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제2 레이저 빔에 의해 생성된 에너지 밀도는 상기 제1 레이저 빔에 의해 생성된 에너지 밀도보다 더 낮은, 방법.
  4. 제1항 또는 제2항에 있어서, 상기 무정형 실리콘은 절연체 층의 상부에 제공되고, 이에 따라 경계면을 한정하고, 상기 제1 레이저 빔에 의해 생성된 에너지 밀도는 무정형 실리콘-절연체 경계면까지 무정형 실리콘을 용융시키기에 충분한 것인, 방법.
  5. 제1항 또는 제2항에 있어서, 상기 제1 레이저 빔 및 상기 제2 레이저 빔은 동일한 레이저 공급원에 의해 생성되는, 방법.
  6. 제1항 또는 제2항에 있어서, 레이저 어닐링 동안 상기 반도체 기판은 실온을 유지하는, 방법.
  7. 제1항 또는 제2항에 있어서, 상기 기판의 복수의 영역들은 먼저 제1 레이저 빔에 노출되고, 복수의 영역들 각각은 순차적으로 제2 레이저 빔에 노출되는, 방법.
  8. 제1항 또는 제2항에 있어서, 상기 방법은 기판 표면 영역에 대해 수직 방향으로 1 마이크로미터 이상의 결정립 크기를 갖는 큰 결정립 폴리실리콘을 생산하기 위한 것인, 방법.
  9. 제1항 또는 제2항에 있어서, 상기 방법은 기판 표면 영역에 대해 수직 방향으로 연장된 수직 결정립 폴리실리콘을 생산하기 위한 것인, 방법.
  10. 제1항 또는 제2항에 있어서, 상기 방법은 센서, MEMS, NEMS, 비휘발성 메모리, 휘발성 메모리, 낸드 플래시, DRAM, 폴리 Si 콘택부 및 상호접속부를 생산하기 위한 것인, 방법.
  11. 제3항에 있어서, 상기 무정형 실리콘은 절연체 층 위에 제공되고, 이로 인해 경계면을 규정하고, 상기 제1 레이저 빔에 의해 생성된 에너지 밀도는 무정형실리콘-절연체 경계면까지 무정형 실리콘을 용융시키기에 충분한 것인, 방법.
  12. 제3항에 있어서, 상기 제1 레이저 빔 및 제2 레이저 빔은 동일한 레이저 공급원에 의해 생성되는, 방법.
  13. 제3항에 있어서, 레이저 어닐링 동안 반도체 기판은 실온에 있는 것인, 방법.
  14. 제3항에 있어서, 상기 기판의 복수의 영역들은 먼저 제1 레이저 빔에 노출시키고 그 다음에 상기 복수의 영역들의 각각을 제2 레이저 빔에 노출시키는, 방법.
  15. 제4항에 있어서, 상기 제1 레이저 빔 및 제2 레이저 빔은 동일한 레이저 공급원에 의해 생성되는, 방법.
  16. 제4항에 있어서, 레이저 어닐링 동안 반도체 기판은 실온에 있는 것인, 방법.
  17. 제4항에 있어서, 상기 기판의 복수의 영역들은 먼저 제1 레이저 빔에 노출시키고 그 다음에 상기 복수의 영역들의 각각을 제2 레이저 빔에 노출시키는, 방법.
  18. 제5항에 있어서, 레이저 어닐링 동안 반도체 기판은 실온에 있는 것인, 방법.
  19. 제5항에 있어서, 상기 기판의 복수의 영역들은 먼저 제1 레이저 빔에 노출시키고 그 다음에 상기 복수의 영역들의 각각을 제2 레이저 빔에 노출시키는, 방법.
  20. 제6항에 있어서, 상기 기판의 복수의 영역들은 먼저 제1 레이저 빔에 노출시키고 그 다음에 상기 복수의 영역들의 각각을 제2 레이저 빔에 노출시키는, 방법.
KR1020167020471A 2014-01-24 2015-01-22 폴리실리콘을 형성하는 방법 KR102201923B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14290007.5 2014-01-24
EP14290007.5A EP2899749A1 (en) 2014-01-24 2014-01-24 Method for forming polycrystalline silicon by laser irradiation
PCT/EP2015/051280 WO2015110548A1 (en) 2014-01-24 2015-01-22 Method for forming polysilicon

Publications (2)

Publication Number Publication Date
KR20160110404A KR20160110404A (ko) 2016-09-21
KR102201923B1 true KR102201923B1 (ko) 2021-01-12

Family

ID=50236119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167020471A KR102201923B1 (ko) 2014-01-24 2015-01-22 폴리실리콘을 형성하는 방법

Country Status (8)

Country Link
US (1) US10020192B2 (ko)
EP (2) EP2899749A1 (ko)
JP (1) JP6487928B2 (ko)
KR (1) KR102201923B1 (ko)
CN (1) CN106030759B (ko)
SG (1) SG11201605112TA (ko)
TW (1) TWI650801B (ko)
WO (1) WO2015110548A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3252800A1 (en) * 2016-05-31 2017-12-06 Laser Systems & Solutions of Europe Deep junction electronic device and process for manufacturing thereof
KR102497781B1 (ko) * 2017-09-29 2023-02-08 삼성디스플레이 주식회사 폴리실리콘층의 제조 방법 및 박막 트랜지스터
JP7203417B2 (ja) * 2019-01-31 2023-01-13 株式会社ブイ・テクノロジー レーザアニール方法、レーザアニール装置、およびｔｆｔ基板
CN114784148B (zh) 2022-06-15 2022-09-23 浙江晶科能源有限公司 太阳能电池的制备方法及太阳能电池、光伏组件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216665A (ja) 2010-03-31 2011-10-27 Sharp Corp 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102863A (ja) * 1997-09-25 1999-04-13 Toshiba Corp 多結晶半導体膜の製造方法
JP2001326190A (ja) * 2000-05-17 2001-11-22 Nec Corp 薄膜処理方法及び薄膜処理装置
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
KR100862542B1 (ko) * 2000-09-05 2008-10-09 소니 가부시끼 가이샤 반도체 박막, 반도체 박막의 제조 방법, 및 단결정 반도체박막의 제조 장치, 및 단결정 박막의 제조 방법, 단결정박막 기판, 반도체 장치
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
JP2002083768A (ja) * 2000-09-05 2002-03-22 Sony Corp 単結晶薄膜の製造方法、単結晶薄膜基板及び半導体装置
TW589667B (en) * 2001-09-25 2004-06-01 Sharp Kk Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
US7470602B2 (en) * 2002-10-29 2008-12-30 Sumitomo Heavy Industries, Ltd. Crystalline film and its manufacture method using laser
JP4481040B2 (ja) * 2003-03-07 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005129769A (ja) * 2003-10-24 2005-05-19 Hitachi Ltd 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置
KR100707026B1 (ko) * 2003-11-26 2007-04-11 비오이 하이디스 테크놀로지 주식회사 비정질실리콘막의 결정화 방법
JP2006093212A (ja) * 2004-09-21 2006-04-06 Sumitomo Heavy Ind Ltd 多結晶層の形成方法、半導体装置の製造方法、及び半導体装置
US7605019B2 (en) * 2006-07-07 2009-10-20 Qimonda Ag Semiconductor device with stacked chips and method for manufacturing thereof
US20080070423A1 (en) * 2006-09-15 2008-03-20 Crowder Mark A Buried seed one-shot interlevel crystallization
DE102008045533B4 (de) * 2008-09-03 2016-03-03 Innovavent Gmbh Verfahren und Vorrichtung zum Ändern der Struktur einer Halbleiterschicht

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216665A (ja) 2010-03-31 2011-10-27 Sharp Corp 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
R.Ishihara et al. "A Novel Double-Pulse Excimer-Laser Crystallization Method of Silicon Thin-Films", JJAP, Vol.34, pp.3976-3981 (1995.08.)

Also Published As

Publication number Publication date
CN106030759A (zh) 2016-10-12
WO2015110548A1 (en) 2015-07-30
EP3097578A1 (en) 2016-11-30
TWI650801B (zh) 2019-02-11
JP6487928B2 (ja) 2019-03-20
EP3097578B1 (en) 2021-06-02
US20160343569A1 (en) 2016-11-24
EP2899749A1 (en) 2015-07-29
US10020192B2 (en) 2018-07-10
CN106030759B (zh) 2018-09-14
TW201539545A (zh) 2015-10-16
SG11201605112TA (en) 2016-07-28
KR20160110404A (ko) 2016-09-21
JP2017508276A (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
KR102201923B1 (ko) 폴리실리콘을 형성하는 방법
US6635932B2 (en) Thin film crystal growth by laser annealing
JP5068171B2 (ja) 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
JP4931102B2 (ja) ラテラル結晶化のための方法
US7179725B2 (en) Method of fabricating a polycrystalline film by crystallizing an amorphous film with laser light
JP2008270243A (ja) 半導体デバイスの製造方法
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
TW201605138A (zh) 掃描脈衝退火裝置及方法
KR100496251B1 (ko) 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
KR102034136B1 (ko) 박막 트랜지스터 기판의 제조방법
JP6785573B2 (ja) コーティングを有する基板の製造方法、及び、対応するコーティングを有する基板
TWI467659B (zh) 結晶質膜的製造方法以及結晶質膜的製造裝置
KR100646962B1 (ko) 결정화 방법 및 그 결정화 방법을 이용한 박막트랜지스터및 그의 제조방법
JP5235462B2 (ja) レーザ加工方法及び半導体装置
JP2007281465A (ja) 多結晶膜の形成方法
KR101764877B1 (ko) 폴리실리콘 증착 방법 및 이를 위한 증착 장치
CN104022042B (zh) 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法
KR20170010735A (ko) 폴리실리콘 증착 방법 및 이를 위한 증착 장치
KR101764876B1 (ko) 폴리실리콘 증착 방법 및 이를 위한 증착 장치
TW201343300A (zh) 形成一吸氣層的方法
US20170148726A1 (en) Semiconductor processing method and semiconductor device
JP2008311494A (ja) 結晶性半導体膜の製造方法、及び、レーザー装置
KR100579178B1 (ko) 박막트랜지스터 및 그 제조 방법
JP2008098551A (ja) 半導体装置の製造方法
Turk et al. Lasers solutions for annealing

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant