JP6487928B2 - ポリシリコンの形成方法 - Google Patents

ポリシリコンの形成方法 Download PDF

Info

Publication number
JP6487928B2
JP6487928B2 JP2016544424A JP2016544424A JP6487928B2 JP 6487928 B2 JP6487928 B2 JP 6487928B2 JP 2016544424 A JP2016544424 A JP 2016544424A JP 2016544424 A JP2016544424 A JP 2016544424A JP 6487928 B2 JP6487928 B2 JP 6487928B2
Authority
JP
Japan
Prior art keywords
laser beam
polysilicon
amorphous silicon
laser
energy density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016544424A
Other languages
English (en)
Other versions
JP2017508276A (ja
Inventor
マッツァムート,フルヴィオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Laser Systems and Solutions of Europe SAS
Original Assignee
Laser Systems and Solutions of Europe SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Laser Systems and Solutions of Europe SAS filed Critical Laser Systems and Solutions of Europe SAS
Publication of JP2017508276A publication Critical patent/JP2017508276A/ja
Application granted granted Critical
Publication of JP6487928B2 publication Critical patent/JP6487928B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02592Microstructure amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691Scanning of a beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Silicon Compounds (AREA)

Description

本発明は、半導体基板上にポリシリコンを形成する方法、並びに、大粒径ポリシリコンを製造するための上記方法の使用に関するものである。
大粒径ポリシリコンの形成は、増え続ける半導体デバイスにおいて必要となってきている。
大粒径ポリシリコンは、炉アニーリング、例えば、急速熱アニーリング(RTA)または急速熱処理(RTP)のような標準的な高サーマルバジェット(thermal budget)技術によって得ることができる。
しかしながら、殆ど場合、サーマルバジェットが700℃未満に制限され、その結果、標準的なアニーリング技術によってアモルファスシリコン層から大粒径ポリシリコンを形成することが極めて難しいという一般的問題があるのは明白である。
上記問題を解決するための試みにおいて、低サーマルバジェットプロセスとして知られているレーザアニーリングが、低サーマルバジェットポリシリコン形成のための最も期待できる解決法として提案されてきた。
しかしながら、ポリシリコンを再結晶させる従来のレーザアニーリング技術は、数百ナノメートルを上回る粒径の形成を可能にするものではなく、また、キャリア移動度が特に平均粒径に比例するため、結果として得られたレーザアニールされたポリシリコンは、平均的なまたは低いキャリア移動度を示すものとなる。
米国特許第7,029,996号に記載されているように、低サーマルバジェット大粒子を形成するための特殊技術は、逐次的横方向結晶化(sequential lateral solidification)プロセスにより、レーザアニーリングを使用するものである。この方法は、当然のことながら、横方向の粒子、すなわち基板表面の領域と平行な方向に延びる粒子のみをもたらし、一般に、パターンの無いポリシリコン表面に制限される。
さらに、当業者は、横方向の結晶化を誘発するのに適当な基板(またはレーザ)の横変位を逐次的に実行するのに必要とされる設備が高価で複雑となることを認識するであろう。
以上に鑑み、本発明の目的の一つは、低い設備コストおよび複雑さで大粒径ポリシリコンを形成する方法を提供することである。
また、本発明の目的の一つは、最先端の技術よりも高いスループットで大粒径ポリシリコンを形成する方法を提供することである。
また、本発明の目的の一つは、限られたサーマルバジェットに曝される間に、十分な粒径を有する大粒径ポリシリコンを形成する方法を提供することである。
本発明の別の目的は、パターンのあるポリシリコン層に大きな粒子を形成することを可能にする大粒径ポリシリコンを形成する方法を提供することである。
さらに、本発明の特定の目的は、大きい縦方向の粒子、すなわち基板表面領域に対して垂直な方向に延びる粒子の形成を可能にする、大粒径ポリシリコンの形成方法を提供することである。
本発明は、半導体基板上にポリシリコンを形成する方法であって、
−半導体基板上にアモルファスシリコンを提供するステップと、
−アモルファスシリコンの少なくともある領域を第1レーザビームおよび第2レーザビームに曝すステップとを含み、
前記領域を前記第2レーザビームに曝す間に、前記領域に対するレーザビームの相対的な変位が生じないことを特徴とする方法を対象としている。
また、本発明は、大粒径ポリシリコンを製造するための上記方法の使用を対象としている。
特に、本発明は、縦方向粒子(vertical grain)ポリシリコンを製造するための上記方法の使用を対象としている。
さらに、本発明は、センサ、MEMS、NEMS、不揮発性メモリ、揮発性メモリ、NANDフラッシュ、DRAM、ポリシリコン接点および配線を製造するための上記方法の使用を対象としている。
図1は、本発明に係る方法の一実施形態を示している。
本発明に係る第1実施形態として、半導体基板上にポリシリコンを形成する方法が提供され、当該方法が、
−半導体基板上にアモルファスシリコンを提供するステップと、
−アモルファスシリコンの少なくともある領域を第1レーザビームおよび第2レーザビームに曝すステップとを含み、
前記領域を前記第2レーザビームに曝す間に、前記領域に対してレーザビームを相対的に変位させないことを特徴としている。
本発明において、前記領域を曝す間に前記領域に対して第2レーザビームを相対的に変位させることなく前記領域を第2レーザビームに曝すことは、ビームが前記領域に当たる間にビームも基板もシフトまたは移動することなく前記領域を第2レーザビームに曝すこととして理解される。
本発明の明らかな利点は、逐次的横方向結晶化技術が、横方向の結晶化を誘発するのに適当な逐次的な横変位を生じさせる専用の設備が必要であるのに対して、少なくとも100ナノメートル、または少なくとも1マイクロメートル、または少なくとも数マイクロメートルの粒径を有する大粒径ポリシリコンを同様に得ながらも、そのような設備を具備する必要性がもはやないという点である。
本発明に係る方法の別の利点は、均質の微結晶シリコン粒子の形成を可能にする点である。
さらに、本発明に係る方法は、パターンのある層において大粒子の形成を可能にする。大粒子の形成に関連する、変位が存在しないことにより、シリコン表面上の非常に特殊な位置においても、正確な局所的形成が可能になる。
また、本発明に係る方法が、基板表面領域に対して垂直な方向に延びる粒子の形成を可能にすることは、顕著な利点である。逐次的横方向結晶化技術は、基板表面領域に対して垂直な方向に50または100ナノメートルを超える粒径を得る能力を有していないのに対して、本発明は、その方向に、少なくとも50または100ナノメートル、または少なくとも1マイクロメートル、または少なくとも数マイクロメートルの粒径を得ることができる。
本発明に係る一実施形態においては、第2レーザビームにより生じる溶融深度が、第1レーザビームにより生じる溶融深度よりも小さいことを特徴とする方法が提供される。いかなる理論に束縛されるつもりはないが、第1レーザビームに曝されることによって形成される(相対的に小さい)ポリシリコン粒子は、第1レーザビームよりも小さい溶融深度を持つ第2レーザビームに曝されることによって部分的に溶融すると考えられる。(相対的に小さい)ポリシリコン粒子の非溶融部分は、大粒径ポリシリコンの成長および結晶化の種としての役割を果たす。
図1に示される特定の実施形態では、第1レーザビームに曝された後に(ステップ1)、第2レーザビームへの曝露(ステップ2)に続いて、1またはそれ以上のその他のレーザアニーリングステップ(ステップ3またはそれ以上)があり、それらの各々の間に、アニールされる領域に対するレーザビームの変位が生じることなく、また、溶融深度は、第2レーザビームにより生じる溶融深度と比べて同じに保たれる。それは、大粒子のサイズと均質性の増加をもたらすことができる。
しかしながら、アニールされる領域を一連のレーザアニーリングステップに曝し、各々のステップにおいて、アニールされる領域に対してレーザビームを相対的に変位させないようにし、かつ、後に続くステップの各々を、前のステップよりも低い溶融深度で行うことにより、縦方向に延びるポリシリコン粒子の形成をさらにいっそう促進させることができる。
本発明に係る一実施形態においては、第2レーザビームにより生じる溶融深度を、第1レーザビームにより生じる溶融深度よりも小さくすることが、第1レーザビームよりも低いエネルギー密度を有する第2レーザビームを使用することにより達成することができる。異なるエネルギー密度を達成するために、表面領域におけるエネルギー密度を調節するための任意の既知の技術を使用することができる。例えば、レーザビームのエネルギーを変化させることができ、波長を変えることができ、またはフィルタまたはマスクなど、光学系の変更を利用することができる。
異なるエネルギー密度を使用することにより異なる溶融深度を達成することの代替例として、異なるパルス幅を使用することもでき、または異なるエネルギー密度と異なるパルス幅の組合せを使用することもできる。
本発明に係る別の実施形態では、図1にも示されるように、アモルファスシリコンが、絶縁層の上に提供されて、それにより、シリコン材料と絶縁材料との間に界面が規定されるものであってもよく、また、第1レーザビームにより生じる溶融深度が、アモルファスシリコンと絶縁体の界面に至るまでアモルファスシリコンを溶融するのに十分であるものであってもよい(ステップ1)。シリコンと絶縁体の界面に至るまでの溶融深度を得ることは、シリコンと絶縁体の界面に至るまでアモルファスシリコンを溶融するのに十分なエネルギー密度を生じる第1レーザビームを生成することにより達成することができる。その後、第1レーザビームに曝されることにより形成される(相対的に小さい)ポリシリコン粒子は、第1レーザビームよりも小さい溶融深度を有する第2レーザビームに曝されることにより部分的に溶融する(ステップ2)。(相対的に小さい)ポリシリコン粒子の非溶融部分は、大粒径ポリシリコンの成長および結晶化のための種としての役割を果たす。1またはそれ以上のその他のレーザアニーリングステップ(ステップ3またはそれ以上)が続くものであってもよい。
第2レーザビームにより生じる溶融深度(ステップ2)は、第1レーザビームにより生じる溶融深度よりも小さい。
本発明に係る一実施形態では、使用されるレーザエネルギー密度は、0.01J/cm2と10J/cm2の間とすることができる。第1レーザビームのエネルギー密度と第2レーザビームのエネルギー密度との間の差は、0.5J/cm2未満、または0.2J/cm2未満、または0.1J/cm2未満とすることができる。
本発明は、例えば、絶縁体上に堆積されたアモルファスシリコン層から大粒径のポリシリコンを形成する必要がある場合など、ポリシリコン・シード層を存在させることなく、大粒径のポリシリコンを形成する必要がある任意の状況において使用され得るものである。
第1レーザビームおよび第2レーザビームは、異なるレーザパラメータを有する異なるレーザ光源によって生成されるものであっても、あるいは好ましくは、異なるレーザアニーリングパラメータで作動するのに適した単一のレーザ光源によって生成されるものであってもよい。単一のレーザ光源を使用することは、複数のレーザ光源による方法と比べて、より単純な構造の設備を必要とし、また、コストを制限する。
使用されるレーザ光源は、固体レーザ、ダイオードレーザ、ファイバレーザ、UVレーザまたはエキシマレーザなど、レーザの波長、エネルギーおよびパルス幅がプロセスに適応される、任意のレーザ光源であってもよい。好ましくは、レーザ光源をエキシマレーザとすることができ、より好ましくは、塩化キセノン・エキシマレーザとすることができる。
1または複数のレーザ光源の波長は、以下の波長においてシリコンのエネルギー吸収が高いことから、100nm乃至900nmの範囲、190nm乃至600nmの範囲、190nm乃至550nmの範囲、または好ましくは、190nm乃至480nmの範囲にすることができる。第1レーザビームおよび第2レーザビームへの曝露は、異なる波長で行われて、各々が、必要とされる溶融深度(またはエネルギー密度)に適応されるものであってもよい。
本発明に係る一実施形態では、約1nsと10msの間の範囲、例えば、約1nsと1msの間の範囲、好ましくは1nsと250nsの間の範囲におけるパルス幅を用いることができる。第1レーザビームおよび第2レーザビームへの曝露は、異なるパルス幅で行われて、各々が、必要とされる溶融深度に適応されるものであってもよい。
本発明に係る一実施形態では、第1レーザビームへの曝露および第2レーザビームへの曝露の各々が、単一のレーザ幅のみを含むものであってもよい。
1または複数のレーザ光源のレーザビームエネルギーは、1ジュール乃至25ジュールの範囲で、ダイ全体またはウェハ全体を最大とする領域に亘って、必要とされる溶融深度を得ることを可能にするものであってもよい。それらエネルギーを達成するために、レーザ放電量(laser discharge volume)は、典型的には10cm(電極間間隔)×7乃至10cm(放電幅)×100乃至200cm(放電距離)に最適化される。1回の放射でウェハ全体を最大とする大きな領域をアニールする能力は、大きな粒子を得るために必要とされる横方向の変位が存在しないという事実と相俟って、逐次的横方向結晶化法と比較して、スループットに関して、非常に大きな利点となり得ることは明らかである。
本発明に係る一実施形態では、レーザアニーリングに曝されながらも、半導体基板は、加熱されることはなく、周囲温度、好ましくは室温とすることができる。固化速度を低減して粒子の成長を促進するために加熱されたチャック上に半導体基板が配置される従来の方法とは対照的に、本発明に係る方法は、半導体基板の加熱を必要とすることはない。そのため、アニールされる領域が曝されるサーマルバジェットは、レーザビームのエネルギーそれ自体によってのみ生じ、したがって、正確に制御され得るとともに、可能な限り制限されるものとなる。
先ずは第1レーザビームにより、その後に第2レーザビームによりアニールされる各領域を逐次的にアニーリングする代わりに、基板の複数の領域が先ず第1レーザビームに曝された後に、複数の領域の各々が第2レーザビーム(または1またはそれ以上のその他のレーザアニーリングステップ)に曝されるという方法を使用することが、スループットに関して、有利であることがある。
特定の実施形態では、アモルファスシリコン層が、大きな面積において第1エキシマレーザビームに曝される。この第1レーザビームのエネルギー密度(ED)は、埋もれている絶縁体の界面に至るまでシリコン層を完全に溶融して再結晶させるように、選択される。この第1アニーリングステップの後に、前述したように、小さいな平均粒子を持つポリシリコンが形成される。その後、同じ領域が、第2エキシマレーザビームでアニールされる。この第2レーザビームのための低いエネルギー密度(ED−ΔED)は、第1レーザビームと比べて、溶融深度を大幅に低減するために使用される。第1エキシマレーザビームによって形成される、シリコンと絶縁体のインターフェースにおける微結晶シリコン粒子は、完全に融解することはなく、縦方向の再結晶化および固化のための種として使用される。その結果、シリコン粒子は、大きい均一なシード・インターフェースから縦方向に成長することができ、マイクロメートルのシリコン粒子が、大きな面積において同時に形成され得る。
本発明に係る方法は、一般に大粒径ポリシリコンの生成、特に縦方向の大粒径ポリシリコンの生成に極めて有効であるため、コスト効率およびデバイス性能に寄与することができ、センサ、MEMS、NEMS、不揮発性メモリ、揮発性メモリ、NANDフラッシュ、DRAM、ポリシリコン接点および配線の製造を促進することができる。

Claims (9)

  1. 絶縁体または半導体基板上にポリシリコンを形成する方法であって、
    アモルファスシリコンと前記絶縁体または半導体基板との間の界面を規定するアモルファスシリコン層を前記絶縁体または半導体基板上に提供するステップと、
    −前記アモルファスシリコン層の少なくともある領域を第1レーザビームに曝す第1ステップ、及び前記領域を第2レーザビームに曝す第2ステップとを含み、
    前記領域を前記第2レーザビームに曝す間に、前記領域に対してレーザビームを相対的に変位させず、
    前記第1ステップの間に、前記第1レーザビームによって生成されたエネルギー密度及び/又はパルス持続時間は、前記界面まで前記アモルファスシリコン層を完全に溶融し、比較的小さいポリシリコングレインを有するポリシリコン層を再結晶化させるように選択され、
    前記第2ステップの間に、前記第2レーザビームによって生成されるエネルギー密度および/またはパルス持続時間は、前記第1レーザビームによって生成されるエネルギー密度および/またはパルス持続時間よりもそれぞれ小さく、前記第2レーザビームによって生成される前記エネルギー密度および/またはパルス持続時間は、前記第1レーザビームによって形成されたポリシリコングレインを部分的に溶融するように選択され、
    前記第2レーザビームにより生じる溶融深度が、前記第1レーザビームにより生じる溶融深度よりも小さく、前記基板の表面領域に垂直な方向に1マイクロメートルよりも大きい粒径を有する比較的大きな粒子ポリシリコンの成長及び凝固を促進することを特徴とする方法。
  2. 請求項1に記載の方法において、
    前記第2レーザビームにより生じるエネルギー密度が、前記第1レーザビームにより生じるエネルギー密度よりも小さいことを特徴とする方法。
  3. 請求項1又は2に記載の方法において、
    前記アモルファスシリコンが、絶縁層の上に提供されて、それにより界面を規定し、前記第1レーザビームにより生じるエネルギー密度が、前記アモルファスシリコンと絶縁層の界面に至るまで前記アモルファスシリコンを溶融するのに十分であることを特徴とする方法。
  4. 請求項1乃至3の何れか一項に記載の方法において、
    前記第1および第2レーザビームが、同じレーザ光源によって生成されることを特徴とする方法。
  5. 請求項1乃至4の何れか一項に記載の方法において、
    レーザアニーリングの間、前記半導体基板が室温に保たれることを特徴とする方法。
  6. 請求項1乃至5の何れか一項に記載の方法において、
    前記基板の複数の領域が、先ず、前記第1レーザビームに曝され、前記複数の領域の各々が、その後、前記第2レーザビームに曝されることを特徴とする方法。
  7. 前記基板の表面領域に垂直な方向に少なくとも1マイクロメートルの粒径を有する大粒径ポリシリコンを製造するための大粒径ポリシリコンを製造するための請求項1乃至6の何れか一項に記載の方法の使用。
  8. 前記基板の表面領域に垂直な方向に延在する縦方向粒子ポリシリコンを製造するための請求項1乃至6の何れか一項に記載の方法の使用。
  9. センサ、MEMS、NEMS、不揮発性メモリ、揮発性メモリ、NANDフラッシュ、DRAM、ポリシリコン接点および配線を製造するための請求項1乃至6の何れか一項に記載の方法の使用。
JP2016544424A 2014-01-24 2015-01-22 ポリシリコンの形成方法 Active JP6487928B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14290007.5 2014-01-24
EP14290007.5A EP2899749A1 (en) 2014-01-24 2014-01-24 Method for forming polycrystalline silicon by laser irradiation
PCT/EP2015/051280 WO2015110548A1 (en) 2014-01-24 2015-01-22 Method for forming polysilicon

Publications (2)

Publication Number Publication Date
JP2017508276A JP2017508276A (ja) 2017-03-23
JP6487928B2 true JP6487928B2 (ja) 2019-03-20

Family

ID=50236119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016544424A Active JP6487928B2 (ja) 2014-01-24 2015-01-22 ポリシリコンの形成方法

Country Status (8)

Country Link
US (1) US10020192B2 (ja)
EP (2) EP2899749A1 (ja)
JP (1) JP6487928B2 (ja)
KR (1) KR102201923B1 (ja)
CN (1) CN106030759B (ja)
SG (1) SG11201605112TA (ja)
TW (1) TWI650801B (ja)
WO (1) WO2015110548A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3252800A1 (en) * 2016-05-31 2017-12-06 Laser Systems & Solutions of Europe Deep junction electronic device and process for manufacturing thereof
KR102497781B1 (ko) * 2017-09-29 2023-02-08 삼성디스플레이 주식회사 폴리실리콘층의 제조 방법 및 박막 트랜지스터
CN114784148B (zh) * 2022-06-15 2022-09-23 浙江晶科能源有限公司 太阳能电池的制备方法及太阳能电池、光伏组件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102863A (ja) * 1997-09-25 1999-04-13 Toshiba Corp 多結晶半導体膜の製造方法
JP2001326190A (ja) * 2000-05-17 2001-11-22 Nec Corp 薄膜処理方法及び薄膜処理装置
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
CN1354495A (zh) * 2000-09-05 2002-06-19 索尼株式会社 半导体薄膜及其生产方法和设备、及生产单晶薄膜的方法
JP2002083768A (ja) * 2000-09-05 2002-03-22 Sony Corp 単結晶薄膜の製造方法、単結晶薄膜基板及び半導体装置
TW589667B (en) * 2001-09-25 2004-06-01 Sharp Kk Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
US7470602B2 (en) * 2002-10-29 2008-12-30 Sumitomo Heavy Industries, Ltd. Crystalline film and its manufacture method using laser
JP4481040B2 (ja) * 2003-03-07 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005129769A (ja) * 2003-10-24 2005-05-19 Hitachi Ltd 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置
KR100707026B1 (ko) * 2003-11-26 2007-04-11 비오이 하이디스 테크놀로지 주식회사 비정질실리콘막의 결정화 방법
JP2006093212A (ja) * 2004-09-21 2006-04-06 Sumitomo Heavy Ind Ltd 多結晶層の形成方法、半導体装置の製造方法、及び半導体装置
US7605019B2 (en) * 2006-07-07 2009-10-20 Qimonda Ag Semiconductor device with stacked chips and method for manufacturing thereof
US20080070423A1 (en) * 2006-09-15 2008-03-20 Crowder Mark A Buried seed one-shot interlevel crystallization
DE102008045533B4 (de) * 2008-09-03 2016-03-03 Innovavent Gmbh Verfahren und Vorrichtung zum Ändern der Struktur einer Halbleiterschicht
JP2011216665A (ja) * 2010-03-31 2011-10-27 Sharp Corp 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法

Also Published As

Publication number Publication date
EP3097578A1 (en) 2016-11-30
TWI650801B (zh) 2019-02-11
KR20160110404A (ko) 2016-09-21
CN106030759B (zh) 2018-09-14
US20160343569A1 (en) 2016-11-24
TW201539545A (zh) 2015-10-16
WO2015110548A1 (en) 2015-07-30
CN106030759A (zh) 2016-10-12
SG11201605112TA (en) 2016-07-28
EP3097578B1 (en) 2021-06-02
EP2899749A1 (en) 2015-07-29
US10020192B2 (en) 2018-07-10
JP2017508276A (ja) 2017-03-23
KR102201923B1 (ko) 2021-01-12

Similar Documents

Publication Publication Date Title
KR100873927B1 (ko) 기판상의 반도체막 영역의 레이저 결정화 처리를 위한 공정 및 마스크 투영 시스템
TWI401731B (zh) 使用脈衝序列退火方法將薄膜固相再結晶的方法
TW201230185A (en) Apparatus and method for forming an aperture in a substrate
JP5105984B2 (ja) ビーム照射装置、及び、レーザアニール方法
JP6487928B2 (ja) ポリシリコンの形成方法
US20130082195A1 (en) Method and apparatus for irradiating a semiconductor material surface by laser energy
JP2003031497A5 (ja)
TWI521601B (zh) 多晶矽的製造方法
US20140057460A1 (en) Methods of thermally processing a substrate
TW201605138A (zh) 掃描脈衝退火裝置及方法
TWI633589B (zh) 一種雷射退火裝置及雷射退火方法
KR100496251B1 (ko) 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
JP6785573B2 (ja) コーティングを有する基板の製造方法、及び、対応するコーティングを有する基板
JP5235462B2 (ja) レーザ加工方法及び半導体装置
WO2015127031A1 (en) Sequential laser firing for thin film processing
Fortunato et al. Historical evolution of pulsed laser annealing for semiconductor processing
RU111533U1 (ru) Устройство для формирования упорядоченных микроструктур дислокаций в приповерхностном слое полупроводников
KR102034136B1 (ko) 박막 트랜지스터 기판의 제조방법
KR101764877B1 (ko) 폴리실리콘 증착 방법 및 이를 위한 증착 장치
TW201343300A (zh) 形成一吸氣層的方法
US20170148726A1 (en) Semiconductor processing method and semiconductor device
KR100575235B1 (ko) 레이저 광학계 및 이를 이용한 결정화 방법
KR20170010735A (ko) 폴리실리콘 증착 방법 및 이를 위한 증착 장치
JP2008311494A (ja) 結晶性半導体膜の製造方法、及び、レーザー装置
KR20160017157A (ko) 비정질 실리콘 막을 결정화하는 방법 및 상기 방법을 이용하여 형성된 결정질 실리콘 막을 포함하는 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190222

R150 Certificate of patent or registration of utility model

Ref document number: 6487928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250