TWI401731B - 使用脈衝序列退火方法將薄膜固相再結晶的方法 - Google Patents

使用脈衝序列退火方法將薄膜固相再結晶的方法 Download PDF

Info

Publication number
TWI401731B
TWI401731B TW099115994A TW99115994A TWI401731B TW I401731 B TWI401731 B TW I401731B TW 099115994 A TW099115994 A TW 099115994A TW 99115994 A TW99115994 A TW 99115994A TW I401731 B TWI401731 B TW I401731B
Authority
TW
Taiwan
Prior art keywords
layer
seed region
substrate
energy
region
Prior art date
Application number
TW099115994A
Other languages
English (en)
Other versions
TW201112314A (en
Inventor
Stephen Moffatt
Aaron Muir Hunter
Bruce E Adams
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201112314A publication Critical patent/TW201112314A/zh
Application granted granted Critical
Publication of TWI401731B publication Critical patent/TWI401731B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Description

使用脈衝序列退火方法將薄膜固相再結晶的方法
本發明一般關於製造半導體元件的方法。更特定言之，本發明是關於熱處理基材的方法。
積體電路(IC)市場持續地需要更大的記憶體容量、更快的切換速度、以及更小的特徵結構尺寸。工業上主要採用的步驟之一是將在大熔爐中批式處理矽晶圓改成在小腔室中單一晶圓處理以符合此等需求。在此單一晶圓處理期間，晶圓通常被加熱至高溫使得可在界定於晶圓中之多個IC元件中產生多種化學及物理反應。
可相對於塊體半導體基材(例如，矽晶圓)及絕緣層上覆矽(SOI)基材中之一或二者來製造積體電路。形成SOI基材的一種方法包括在絕緣體上磊晶生長單晶矽。磊晶矽單晶晶圓由於其絕佳的特性而已廣泛的使用來做為製造離散半導體、雙極IC等的晶圓。磊晶矽單晶晶圓由於其絕佳的軟性誤差(soft error)及鎖定(latch up)特性，亦廣泛的使用在微處理器單元或快閃記憶體元件中。不幸地，磊晶生長的矽傾向形成結晶缺陷(例如錯位及疊層缺失)，而可能在所得製造的元件中或元件之間導致非所欲的漏電。此外，磊晶生長技術因為其需要在基材與覆層之間具有緊密的晶格匹配而具有非常緩慢的生長速率，因而大大地減少了產量並造成較高的運作花費。
因此，需要一種可有效地在基材上形成一高品質單晶層之改良方法。
本發明實施例可提供使用一種使用一系列序列能量脈衝之電磁能量將薄膜固相再結晶的方法。明確地說，本發明實施例提供一種將沉積在一基材上之一層相轉變的方法，包含以下步驟：在該基材上沉積一絕緣層；在該絕緣層的一期望區中形成一晶種區域，該晶種區域具有呈一第一相結構的一第一材料；在該晶種區域及該絕緣層的至少一部分上沉積具有一第二相的一第一材料層；及使用該晶種區域作為一晶種，朝向該晶種區域的一表面引導複數電磁能量脈衝維持一段足以再結晶及轉化該第一材料層的時間，其中該晶種區域的該表面上沉積有該第一材料層，以使該第一材料層自該第二相結構轉為該第一相結構並具有如下方該晶種區域之相同晶粒結構及晶體定向。
本發明實施例也提供一種在一基材上磊晶生長結晶層的方法，包含以下步驟：在該基材上沉積一第一絕緣層；在該第一絕緣層中形成一第一晶種區域，該第一晶種區域具有一呈結晶態之第一材料；在該第一晶種區域及該第一絕緣層的至少一部分上沉積呈非晶態之第一材料的一第一層；在第一材料之該第一層上沉積一第二絕緣層；在該第二絕緣層中形成一第二晶種區域，該第二晶種區域具有呈結晶態的第一材料；在該第二晶種區域及該第二絕緣層的至少一部分上沉積呈非晶態之第一材料的一第二層；使用該第一晶種區域作為一晶種，朝向該第一晶種區域的一表面引導複數第一電磁能量脈衝維持一段足以再結晶及轉化第一材料之該第一層的時間，其中該第一晶種區域的該表面上沉積有第一材料之該第一層，以使第一材料之該第一層自非晶態轉為結晶態並具有如下方該第一晶種區域之相同晶粒結構及結晶定向；及使用該第二晶種區域作為一晶種，朝向該第二晶種區域的一表面引導具有不同於該第一電磁能量之波長及脈衝數量的一第二電磁能量維持一段足以再結晶及轉化第一材料之該第二層的時間，其中該第二晶種區域的該表面上沉積有第一材料之該第二層，以使第一材料之該第二層自非晶態轉為結晶態並具有如下方該第二晶種區域之相同晶粒結構及結晶定向。
本發明實施例進一步提供一種在一基材上磊晶生長一單晶矽層的方法，包含以下步驟：在該基材之一表面上沉積一絕緣層；在該絕緣層之一期望區中形成一介層孔，其中使用單晶矽材料填充該介層孔；在該介層孔及該絕緣層的至少一部分上沉積一非晶矽層；及使用在該介層孔中之該單晶矽材料作為一晶種，朝向該介層孔的一表面引導複數電磁能量脈衝以磊晶再生長該非晶矽層，其中該非晶矽層位於該介層孔之該表面上，使得該非晶矽層再結晶以具有如下方該單晶矽材料之相同晶粒結構及結晶定向。
本發明一般提供使用複數電磁能量脈衝將薄膜固相再結晶的方法。在一實施例中，可使用本發明的方法藉由將複數能量脈衝傳遞至非晶層所沉積的結晶晶種區域或層上來退火整個基材表面或基材表面的選定區域以再結晶該非晶層，使其具有如下方結晶晶種區域或層之相同晶粒結構或結晶定向。如後文所述，退火製程一般包括以一系列的序列能量脈衝來傳遞足夠的能量以誘導非晶層的受控結晶，並使用實質上為純且有序(pure ordered)之晶體之下方區域作為晶種的，使得具有新組態之晶體或晶粒的單晶層遍及非晶層逐漸形成。
第1A圖例示本發明實施例的一等角視圖，其可用來實行本發明。在一實施例中，能量源20適於在基材10的界定區域或退火區域12上投射能量，以優先在退火區域12中退火某一期望區域。在一實施例中，如第1A圖中所示，基材中僅有一或多個界定區域(例如退火區域12)在任何給定時間下暴露至來自能量源20的輻射。在本發明的一態樣中，基材10的單一區域相繼暴露至傳遞自能 量源20的期望量能量，以使基材的期望區域優先退火。在一實例中，藉由相對電磁輻射源之輸出來移動基材(例如，習知X-Y平台、精密平台)及(或)相對基材平移輻射源的輸出，相繼暴露基材表面上的區域。一般而言，使用一或多個習知電致動器17(例如，線性馬達、導螺桿及伺服馬達)來控制基材10的移動及位置，其中該或該等習知電致動器可為個別精密平台(未圖示)的一部分。可使用來支撐及定位基材10的習知精密平台及熱交換裝置15可購自加州羅內特帕克市的Parker Hannifin公司。在另一實施例中，同時相繼暴露整個基材10的表面(例如，相繼暴露所有的退火區域12)。
在圖示於第1A圖的態樣中，退火區域12(及傳遞至退火區域的輻射)經調整尺寸以匹配晶片(die)13(例如，在第1A圖中圖示40個「晶片」)或形成在基材表面上的半導體元件(例如，記憶體晶片)的尺寸。在一態樣中，退火區域12之邊界經對準且經調整尺寸以貼合界定各晶片13之邊界的「刻痕」或「刻劃」線10A。在一實施例中，在實行退火製程之前，使用通常出現在基材表面上的對準標記及其他習知技術將基材對準至能量源20的輸出，使得退火區域12可適當地對準至晶片13。相繼置放退火區域12使得其僅重疊在晶片13間之固有的未使用間隙及邊界中，例如刻劃或刻痕線，降低基材上元件形成之區域中能量重疊的需要，且從而降低重疊退火區域間之製程結果的變異。因此，由於可將相繼置放之 退火區域12間所傳遞能量的任何重疊減到最少，因為改變基材關鍵區域暴露至能量源20傳遞之能量而產生的製程變異量減到最少。在一實例中，各個相繼置放之退火區域12為尺寸約22mm乘約33mm的矩形區域(例如，面積726平方公厘(mm2 ))。在一態樣中，形成在基材表面上之各個相繼置放之退火區域12的面積介於約4mm2 (例如2mm x 2mm)至約1000mm2 (例如，25mm x 40mm)之間。應了解退火區域12的尺寸可取決於製程方案所需來調整。如下文所述，在一實施例中，退火區域12的尺寸可經調整以匹配形成在絕緣層中或絕緣層正表面上之結晶晶種區域的尺寸。在一實例中，退火區域12的尺寸可經調整以處理具有約30nm2 至約60nm2 之表面積的晶種區域。在一實例中，晶種區域可包含許多遍佈絕緣層或在絕緣層邊緣安置的晶種區域。
應注意，退火區域12之邊緣的形狀可為任何不背離本發明如本文所述之範疇的形狀。一般而言，期望能將每單位時間具有均勻能量密度(例如，瓦/平方公厘-秒(Watt/mm2 -sec))之能量脈衝傳遞至整個退火區域12，使得在退火區域12之所有部分的退火製程是均勻的。舉例來說，期望能將具有小於約5%之均勻性的能量脈衝傳遞至整個退火區域12，其中均勻性是藉由將標準差除以平均值來測量。
能量源20一般適於傳遞電磁能量以優先退火基材表 面特定的期望區域。電磁能量的一般來源包括(但不限於)：光輻射源(例如雷射或閃光燈)、電子束源、離子束源、及(或)微波能量源。在一態樣中，將基材10暴露至雷射的多個能量脈衝，其中該雷射在期望的時間內以一或多個適當波長發出輻射。在一態樣中，特製能量源20的多個能量脈衝，使得傳遞至整個退火區域12之能量及(或)在脈衝時間內所傳遞之能量為最佳化，而不會熔化或幾乎熔化已沉積在基材表面上之區域或一特定層(例如，在本發明實施例中的非晶矽層)，但傳遞足夠能量以促進非晶層410的磊晶再生長(自結晶晶種區域的表面逐漸生長)。因此，在退火區域下方之結晶晶種區域的顯著部分被激活且傳播通過該非晶層，從而再結晶沉積在上述區域的非晶層。以此方式，各個脈衝完成微退火(micro-anneal)循環，而在靠近無序退火區域之底部處導致有序晶體之一些晶格面的磊晶生長。同時，來自能量源20的多個能量脈衝可受控調整，使得傳遞至整個退火區域12之能量能夠在非晶層中自一晶格面或自一小群晶格平面中同時移除大量的損害。
在一實施例中，微調能量源20的波長使得輻射的顯著部分被設置在基材10上之層所吸收。對於在含矽層上實行的退火製程而言，輻射的波長可小於約800nm，且可在深紫外線(UV)、紅外線(IR)或其他期望波長下傳遞。在一實施例中，能量源20是一強光源(例如雷射)，其適於以介於約500nm至約11微米之間的波長傳遞輻射。在另一實施例中，能量源20可為特徵為複數輻射發射燈(例如氙、氬或氪放電燈)的鎢絲鹵素燈或閃光燈。在此例子中，可使用快門來管理脈衝(將在下文討論)。在所有例子中，使用在退火製程中的能量脈衝一般歷時相對短的時間，例如約1奈秒(nsec)至約10毫秒(msec)的數量級。
第1B圖為第1A圖中之設備的示意側視圖。功率源102耦接至能量源20。在一實施例中，能量源20包含能量產生器104(其可為如以上所述的光源)，及光學組件108。能量產生器104經配置以產生能量並將其引導至光學組件108中，其轉而依期望調整能量的形狀以傳遞至基材10。光學組件108一般包含透鏡、濾光器、鏡子等，其可經配置以聚焦、極化、去極化、過濾或調整能量產生器104產生之能量的同調性，以傳遞均勻的能量柱至退火區域12。光學組件108的一範例更詳細地揭露於2007年7月31所申請之美國專利申請號11/888,433(標題為「APPARATUS AND METHOD OF IMPORVING BEAN SHAPING AND BEAM HOMOGENIZATION」，其全文倂入本文參考。
為了傳遞能量脈衝，能量產生器104可含有一脈衝雷射，其經配置而以單一波長或同時以兩個波長來發射光。在一實施例中，能量產生器104可包含Nd:YAG雷射，其具有一或多個內部頻率轉換器以致使雷射以不同雷射頻率來發射光。或者，能量產生器104可經配置以同時發射三或多個波長，或進一步替代地或此外地以提供可調波長(wavelength-tunable)輸出。在一實例中，使用在能量產生器104中的雷射頭是Q開關式(Q-switched)以發射短、強脈衝，其中脈衝歷時時間為(例如)1奈秒至1秒。
在一實施例中，為了實現脈衝雷射，設備可含有開關106。開關106可為能在一微秒(μsec)或更短時間內開啟或關閉的快速快門。或者，開關106可為光學開關，例如不透明晶體，當臨界強度的光撞擊到不透明晶體時，其將在小於一微秒的時間內變得透明。在一些實施例中，光學開關可經配置以在小於一奈秒內改變狀態。光學開關藉由阻斷朝向基材引導之電磁能量的連續射束來產生脈衝。藉由控制器21操作開關，且開關可設在能量產生器104的外側，例如耦接至或緊固至能量產生器104的外側區，或開關可設在能量產生器104的內側。在一替代實施例中，能量產生器可藉由電子構件來切換。控制器21可經配置以如需要切換功率源102的開關，或可提供電容器110使得其可藉由功率源充電並藉由控制器21的電路激發而放電至能量產生器104。藉由電容器的電開關是一種自開關(self-switching)，因為電容器110提供的能量降低至一特定的功率閥值時，能量產生器104將停止產生能量。當電容器110藉由功率源102充電時，隨後其可放電至能量產生器104以產生另一能量脈衝。在一些實施例中，可配置電開關以在一奈秒內切換功率開關。
在一實施例中，如第1A圖所示，期望在熱處理期間藉由使基材10的表面與熱交換裝置15之基材支撐表面16熱接觸來控制基材的溫度。熱交換裝置15通常適於在退火製程之前或退火製程期間加熱及(或)冷卻基材。在此組態中，可使用熱交換裝置15(例如可得自加州聖塔克拉拉應用材料公司之習知基材加熱器)來改良基材退火區域的後製程性質。一般而言，將基材10置放在基材腔室(未示出)(含有熱交換裝置15)的封閉製程環境(未示出)中。放有基材的製程環境內在製程期間可被抽空或含有適於期望製程的氣體。例如，本發明實施例可使用在需要提供特定氣體至腔室的沉積或佈植製程中。該等氣體可為反應性，例如用於沉積製程的前趨物，或非反應性，例如通常使用在習知熱處理中的惰性氣體。
在一實施例中，可在實行退火製程之前預熱基材，使得漸增之退火能量的需求減到最少，其可降低任何由於快速加熱或冷卻基材的誘導應力且也可使基材之退火區的缺陷密度減到最小。在第1A圖所示的一態樣中，熱交換裝置15含有電阻加熱元件15A與溫度控制器15C，適於加熱設置在基材支撐表面16上的基材。溫度控制器15C聯通控制器21。在一態樣中，期望預熱基材至介於約20℃至約750℃間的溫度。在一態樣中，其中基材是由含矽材料所形成，期望預熱基材至介於約20℃至約500℃間的溫度。
在另一實施例中，期望在製程期間冷卻基材以降低任何由於退火製程期間添加能量至基材產生的內部擴散。在需要漸進熔化基材的製程中，隨後的冷卻可增加再生長速度，其可增加製程期間多個區域的非晶化。在一組態中，熱交換裝置15含有一或多個流體通道15B及低溫冷卻器15D，其適於冷卻設置在基材支撐表面16上的基材。在一態樣中，習知低溫冷卻器15D(其與控制器21聯通)適於透過一或多個流體通道15B傳遞冷卻流體。在一態樣中，期望冷卻基材至介於約-240℃至約20℃間的溫度。
控制器21(第1A圖)通常經設計以利於本文所述之熱處理技術的控制及自動化，且通常控制器21可包括中央處理單元(CPU)(未示出)、記憶體(未示出)、及支援電路(或I/O)(未示出)。CPU可為任何使用在工業設備中用於控制多種製程及硬體(例如，習知電磁輻射偵測器、馬達、雷射硬體)及監控製程(例如，基材溫度、基材支撐件溫度、來自脈衝雷射的能量、偵測器訊號)的電腦處理器。記憶體(未示出)連接至CPU且可為一或多個可讀記憶體，例如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟、硬碟、或任何其他形式的數位儲存器，本地或遠端。可在記憶體內編碼及儲存軟體指令及資料以指示CPU。支援電路(未示出)也連接至CPU而以習知方式支援處理器。支援電路可包括習知快取、電源、時脈電路、輸入/輸出電路、子系統等。可藉由控制器讀取程式(或電腦指令)來判定在基材上可執行何種任務。較佳地，程式可藉由控制器的軟體讀取且包括編碼以監控及控制基材位置、在各個電磁脈衝中傳遞的能量、一或多個電磁脈衝的時序、各脈衝以時間為函數的強度及波長、基材多個區域的溫度、及其組合。
如上所述，能量源20一般適於傳遞電磁能量以優先熔化基材10的特定期望區域。電磁能量的一般來源可包括(但不限於)：一光學輻射源、一電子束源、一離子束源、及(或)一微波能量源。在本發明的一實施例中，能量源20適於傳遞光學輻射(例如雷射)以選擇性將基材的期望區域加熱到熔點。在一態樣中，基材10暴露至雷射的能量脈衝，且該雷射以一或多個適當波長發出輻射，且所發出的輻射具有期望能量密度(W/cm2 )及(或)脈衝歷時時間以增強特定期望區域的優先熔化。對於在含矽基材上實行的雷射退火製程而言，輻射的波長通常小於約800nm。在其他例子中，退火製程通常發生在基材之給定區域上而歷時一相對短的時間，例如約1秒或更短的數量級。使用在退火製程的期望波長及脈衝輪廓可鑒於基材的材料性質並取決於雷射製程的光及熱模擬來決定。
第2A-2C圖例示多種自能量源20傳遞至退火區域12(第1A-1B圖)之能量脈衝屬性的實施例，其中能量脈衝屬性經調整為時間的函數以達成改良的熱對比及退火製程結果。在一實施例中，期望以時間的函數改變雷射脈衝的形狀，及(或)改變傳遞能量的波長以增強欲熔化之基材區域的熱輸入，並使至其他區域的熱輸入減到最少。在一態樣中，也期望能改變傳遞至基材的能量。
第2A圖圖示呈梯形的電磁輻射脈衝(例如，脈衝201)。在此例子中，在脈衝201的兩個區段(例如202及204)中，傳遞的能量是以時間為函數改變。儘管第2A圖例示一脈衝201輪廓或形狀(其中能量相對於時間以線性方式改變)，由於以脈衝傳遞之能量的時間變異可(例如)具有二次、三次、或四次塑形曲線，此圖並不意欲將本發明範疇限制於此。在另一態樣中，以時間為函數呈脈衝傳遞之能量的輪廓或形狀可為二階、三階、或指數形曲線。在另一實施例中，在製程期間使用具有不同形狀(例如，矩形及三角形調變脈衝，正弦及矩形調變脈衝、矩形、三角形及正弦調變脈衝等)的脈衝是有利的，以達成期望的退火結果。
在第2A圖所示的實施例中，調整區段202的斜率、脈衝201的形狀、區段203的形狀、在功率位準的時間(例如，區段203位在能量位準E1 )、區段204的斜率、及(或)區段204的形狀以控制退火製程。應注意，由於考量粒子及製程結果變異，一般不希望使材料在退火區域內汽化。因此期望調整能量脈衝的形狀以快速地將退火區域的溫度提升至目標溫度而不使該區域過熱並造成粒子汽化。在一實施例中，如第2C圖所示，可調整脈衝201的形狀使得其具有多個區段(例如，區段202、203A、203B、203C及204)而使用來快速將退火區域提升至目標溫度且隨後保持材料在該溫度一段期望時間(例如t1 )，同時防止材料在退火區域內汽化。時間的長度、區段的形狀及各脈衝區段的歷時時間可隨尺寸、熔化深度、及退火區域中含有的材料改變而改變。
在一實施例中，在不同的時間點將二或多個電磁輻射脈衝傳遞至基材的一區域，使得基材表面上之區域的溫度可輕易的受到控制。第2B圖圖示兩個脈衝201A及201B的圖形，其間隔一段時間或週期(t)來傳遞，以選擇性加熱基材表面上的特定區域。在此組態中，藉由調整相繼脈衝間的週期，可輕易地控制基材表面上之區域所達到的尖峰溫度。例如，藉由減少脈衝間的週期(t)或頻率，傳遞第二脈衝201B之前在第一脈衝201A中傳遞的熱量將有較少時間得以分散，其將造成在基材中達到的尖峰溫度高於當增加脈衝間之週期時所達到的溫度。藉由以此方式調整週期，可輕易地控制能量及溫度。在一態樣中，期望確保各脈衝自身不具有足夠能量使基材達到目標溫度，但結合脈衝使退火區域12達到目標溫度。相對於傳遞單一能量脈衝，此傳遞多個脈衝的製程(例如，二或多個脈衝)將傾向減少基材材料所經受的熱衝擊。熱衝擊可導致基材損害及產生粒子，粒子的產生將於後續在基材上施行的製程步驟中產生缺陷。
第3圖為根據本發明實施例例示製程300的流程圖。第4A-4G圖例示第3圖所示之製程300之基材在多階段的示意截面圖。在步驟302，如第4A圖所示，絕緣層402形成在基材400的正表面404上。基材可具有或不具有如電晶體之半導體元件設置於其中。在一實施例中，絕緣層402為介電層，例如氧化物或氮化物。在一實例中，絕緣層為形成在含矽基材之正表面上的氧化矽層。可使用習知熱氧化製程來形成絕緣層，例如熔爐退火製程、快速熱氧化製程、大氣壓或低壓CVD製程、電漿增強CVD製程、PVD製程、原子層沉積(ALD)、蒸發技術、或使用噴塗(sprayed-on)、旋塗(spin-on)、滾塗(roll-on)、網印或其他相似類型的沉積製程。在一實施例中，絕緣層為一厚度介於約50至約3,000間的氧化矽層。應了解上述絕緣層的討論並非意欲限制於本文所述之發明的範疇中。可基於腔室方案採用任何其他介電材料，例如二氧化矽、碳化矽(SiCx )、氧化鋁(AlOx )、氮化矽(SiNx )、氮氧化矽及(或)摻雜碳的氧化矽、例如SiOx Cy ，例如可購自加州聖塔克拉拉應用材料公司的BLACK DIAMOND低k介電材料，或其他類似材料。
一般而言，本文所使用的術語「基材」，代表可由任何具有一些自然導電能力的材料或經調變以提供導電性的材料形成的物體。一般的基材材料包括(但不限於)半導體(例如矽(Si)及鍺(Ge))，以及其他展現半導體性質的化合物。此等半導體材料一般包括III-V族化合物及II-VI族化合物。代表性的III-V族半導體化合物包括(但不限於)砷化鎵(GaAs)、磷化鎵(GaP)、及氮化鎵(GaN)。一般而言，術語「半導體基材」包括塊體半導體基材以及具有沉積層沉積於其上的基材。為此，在半導體基材中藉由本發明方法處理的沉積層是藉由生長同質磊晶(例如，矽上矽)或異質磊晶(例如，矽上GaAs)所形成。例如，本發明方法可使用異質磊晶方法形成的砷化鎵及氮化鎵基材。相似地，也可應用本發明方法在絕緣基材(例如，絕緣層上覆矽[SOI]基材)上形成之相對薄的結晶矽層上形成積體元件，例如薄膜電晶體(TFT)。雖然並未在圖式中示出，應了解基材表面可含有特徵結構，例如電晶體接合區、介層孔、接觸窗、接線、或任何其他內連線切面(例如，垂直或水平內連線)。本文所使用的「基材表面」代表任何實行膜沉積的基材表面。例如，基材表面可包括先前所述的絕緣層。
在步驟304，在絕緣層402的期望位置形成介層孔或穿孔。在一實施例中，如第4B圖中所示，使用選擇材料移除製程(例如濕蝕刻或乾蝕刻型製程)來選擇性蝕刻絕緣層402，直到開口406達成期望厚度d1 ，暴露基材400上表面的一部分。在一實施例中，開口406的厚度介於約500埃()至約1,000埃()。在一實施例中，在絕緣層402上形成光阻圖案之後，可使用光阻圖案作為蝕刻遮罩來形成開口406。應了解，開口406可延伸至下方的基材400中，或具有如圖示小於d1 之厚度的厚度，而不會暴露基材400上表面的一部分，只要當待填充開口406的結晶晶種材料(隨後將被沉積在後續的步驟中)自電磁輻射的一系列的序列脈衝接收到足夠能量時便足以引發非晶層的再結晶。
在步驟306，如第4C圖中所示，具有結晶基底材料之結構的結晶晶種層408沉積在絕緣層402上及在開口406中。在一實施例中，使用習知沉積製程來形成結晶晶種層408，例如化學氣相沉積(CVD)、電漿增強CVD、原子層沉積(ALD)或其他類似製程。隨後，在步驟308，如第4D圖中所示，使用化學機械研磨(CMP)來平坦化基材400的正表面404，從而獲得填充結晶晶種材料的開口406。或者，可藉由選擇性磊晶生長製程來形成結晶晶種層408，例如氣相磊晶製程、液相磊晶製程、或分子束磊晶製程等。在此情形中，結晶晶種層408一般自暴露的基材表面經由開口406生長以達成實質上單晶、無缺陷層。在一實施例中，結晶晶種層408具有實質上相同於絕緣層402之厚度(意即，d1 )的厚度。在任一種情況中，以實質相同於絕緣層402之厚度的結晶晶種材料來填充開口406，產生結晶晶種區域408。結晶晶種區域408一般充當為提供結晶源的晶種，當自電磁輻射的一系列序列脈衝接收到足夠能量時(如後文將討論的脈衝序列退火製程)，自此初使化待沉積於其上之非晶層410的磊晶再生，並向四面八方傳播，例如橫向分散至遍及非晶層表面，從而在基材表面上之形成呈結晶相的期望材料層。
在一實施例中，結晶晶種區域408為具有期望表面積之柱狀形式。在一實施例中，結晶晶種區域408的表面 積介於約30nm2 至約60nm2 。在一實例中，結晶晶種區域408的表面積約50nm2 。在另一實施例中，結晶晶種區域408的表面積介於約726mm2 至約1000mm2 。雖然在第4C圖中絕緣層402內只有一個開口406，在一些實施例中，具有超過一個開口406是有利的，開口406具有結晶晶種材料填充其中。在一實施例中，一或多個結晶晶種區域408位在絕緣層402的邊緣區。在另一實施例中，一或多個結晶晶種區域408遍佈絕緣層402表面間隔散布。第5圖為基材400的俯視圖，例示形成於非晶層410下方並遍佈絕緣層402間隔散布的一或多個結晶晶種區域408。應了解，結晶晶種區域408的形式並非意欲限制為上述特定形式或形狀，當使用如上述之脈衝序列退火製程處理時，只要結晶晶種區域408的排列有利於非晶層之固相再結晶的整體速度，其將沉積在結晶晶種區域408及絕緣層402上。例如，結晶晶種區域408可為量子點形式、多個點的期望圖案、或任何預定形狀。或者，結晶晶種材料可以位於絕緣層402上方之層的形式呈現。在此情況中，結晶晶種層可具有適合的厚度，介於約50埃(Å)至約1,000埃(Å)之間，或任何取決於製程方案所需之期望厚度。
在一實施例中，結晶晶種區域408可含有單晶矽。在另一實施例中，結晶晶種區域408可含有單晶鍺。或者，結晶晶種區域408可含有Six Ge1-x 合金或其他可展現半導體性質的化合物。此等半導體化合物可包括摻雜或未 摻雜的III-V族化合物，或II-VI族化合物。適當的IV族元素或化合物實例包括鍺、鍺化矽、及碳化矽。適當的III-V族化合物實例包括銻化鎵、砷化鎵、氮化鎵、磷化鎵、銻化鋁、砷化鋁、氮化鋁、磷化鋁、銻化銦、砷化銦、氮化銦、磷化銦、及其三元或四元化合物。適當的II-VI族化合物實例包括硒化鋅、硫化鋅、硒化鈣、硫化鈣、及其三元或四元化合物。或者，在一實施例中，結晶晶種區域408可含有II-VI族或III-V族的二元化合物、II-VI族或III-V族的三元化合物、II-VI族或III-V族的四元化合物，或其混合物或其組合物。取決於應用所需，如後文所述，為了充當待形成在絕緣層402及結晶晶種層408上方之非晶層的磁性介質源，結晶晶種區域408可含有金屬、類金屬、或磁性金屬(例如鐵(Fe)、鈷(Co)、鎳(Ni))、及其合金。
在步驟310，非晶層410沉積在基材400的正表面404上、覆蓋結晶晶種區域408及至少一部分的絕緣層402。在一態樣中，如第4E圖中所示，非晶層410遍佈結晶晶種區域408及絕緣層402的正表面沉積。在一實施例中，非晶層410可含有一般與形成在結晶晶種區域408中之材料匹配的非晶材料。例如，當結晶晶種區域408含有鍺材料時，非晶層410可為非晶鍺層。或者，當結晶晶種區域408含有矽材料時，非晶層410可為非晶矽層。
可使用習知沉積製程來形成非晶層410，例如化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)、或其他相似類型的沉積製程，例如熱線化學氣相沉積(HWCVD)，或原子層沉積(ALD)。非晶層410可具有相對薄或任何期望的厚度。在一實施例中，所形成的非晶層410具有介於約50埃()至約1,000埃()的厚度。在一實例中，所形成的非晶層410具有約200埃()的厚度。
在步驟312，將使用複數電磁輻射脈衝412或脈衝序列退火製程的退火製程傳遞至基材400之正表面404的區域，或一次傳遞至基材的整個正表面404。來自微退火雷射脈衝序列的能量促進非晶層410之一些單層的磊晶再生，漸進地從單晶表面再結晶化非晶層410。本文之脈衝序列退火製程一般藉由協同第1A圖及第1B圖所述之設備實行，其允許複數相同的電磁輻射脈衝傳遞至基材，各脈衝完成單一微退火製程而在期望深度中在一毫秒(msec)或更短時間內，加熱基材數個微米深或基材的數個原子層至次熔化(submelt)溫度，例如對矽基材加熱至約1300℃，且隨後允許所賦予能量在晶體晶格內完整地耗散，使得受影響之晶格層的溫度回到靠近受控預熱溫度的低溫。預熱溫度表示在傳遞第一脈衝之前維持基材的溫度，且可介於約400℃至約800℃之間。在各微退火循環中，沒有黏接在晶體晶格的原子被略微移出原子半徑。因為沒有自傳遞脈衝接收到足夠的能量，那些黏接晶格的原子通常不會移動。在此方式中，各微退火循環將個別填隙原子移動至期望的晶格位置。當填隙原子填充晶格位置時，其他未安置的填隙原子經由基材擴散，直到其在晶體晶格內找到一期望位置。以此方式，可使用脈衝序列退火(Pulse Train Annealing，此後稱「PTA」)來控制晶體晶格內之填隙原子的原子位置。因此，可使用PTA製程在原子長度尺度下於半導體元件內控制原子的移動。
在一實施例中，使用複數電磁輻射脈衝412或脈衝序列退火的退火製程傳遞至所形成之結晶晶種區域408的表面(意即，在結晶晶種區域408與非晶層410間的介面)維持一段期望時間，各脈衝經配置以在基材的至少一部分上實行微退火製程，如上所述及第4F圖所示。典型的電磁能量源包括(但不限於)光學輻射源、電子束源、及(或)微波能量源。
在一實施例中，採取短暫脈衝(short-duration pulse)形式來發射能量，各脈衝歷時約一奈秒(nsec)至約一秒。在一實施例中，脈衝歷時時間介於約10奈秒至約20毫秒。在一實施例中，各脈衝一般將以至少10毫瓦(mW)(例如介於約10mW至10W)之能量位準傳遞約0.2 J/cm2 至約100 J/cm2 能量密度。在一實施例中，例如，藉由各脈衝傳遞的能量密度約0.5 J/cm2 。選擇用於脈衝的光波長以在基材之晶體晶格內致使原子移動最佳化，促進非晶層410的磊晶再生。在本發明的一些實施例中，能量脈衝是在紅外線光譜的波長範圍內傳遞。其他實施例使用的脈衝光是在UV光譜的範圍內或結合不同光譜的波長。用於脈衝的能量或光波長可取決於結晶晶種區域408的深度、及非晶層410之材料或厚度而改變。在一實施例中，(例如)當非晶層410含有非晶矽，光可具有能產生高於約1,410℃之溫度的能量，此後非晶矽可在這溫度熔化。
如上所述，使用複數脈衝來促進非晶層410的磊晶再生。可使用數目自10至100,000個複數脈衝使原子在約單一晶格平面或約一個原子的距離至數個晶格平面或至數個原子距離的範圍內產生移動。在一實施例中，可使用至少30個脈衝(例如介於約30至約100,000個脈衝)來退火及再結晶非晶層410。在其他實施例中，使用至少50個脈衝(例如介於約50至約100,000個脈衝)來退火及再結晶非晶層410。在另一實施例中，使用至少70個脈衝(例如介於約70至約100,000個脈衝)來退火及再結晶非晶層410。在另一實施例中，使用至少100個脈衝(例如介於約100至約100,000個脈衝)來退火及再結晶非晶層410。在另一實施例中，使用至少介於約10,000至約70,000個脈衝(例如約50,000個脈衝)來退火及再結晶非晶層410。如上所述，各脈衝完成一個完整的微退火循環。在施加下一個脈衝之前，允許能量脈衝在基材內完整的耗散而停止移動。以此方式調整脈衝的數量可控制原子在非晶層的晶體晶格內的重新排列。
不受限於理論，據信撞擊基材表面的各個脈衝將在晶體晶格內產生變異而在基材400傳播。若脈衝間的時間間距短於耗散個別脈衝傳遞之熱所需的時間，熱會堆積在晶格中，且升高晶格的溫度。然而，若所傳遞之脈衝間的時間間距太長，各脈衝的添加效應將無法致使基材中的溫度升高，且因此各脈衝的熱效應將會侷限在晶體晶種區域408之區，或只在基材表面下方之區，例如高達約100埃或表面的更下方，取決於脈衝的歷時時間及強度。因此，加熱基材至低於其熔點的溫度，但高到足以允許晶格原子重新排列及非晶層的再生長。在一實施例中，藉由對基材表面傳遞介於約0.2 J/cm2 至約100 J/cm2 的能量脈衝所賦予至晶體晶格的振動能量，可在各脈衝結束之後在約1微秒內以熱的形式耗散且輻射出去。應瞭解，本文所述在半導體基材上實行雷射退火製程所需的能量可非常的大。例如，在8至10奈秒(ns)的脈衝歷時時間下，自能量源傳遞的能量劑量可介於約1至約10焦耳，其等同於在各脈衝內對退火區域傳遞介於約100MW至約1,250MW的平均總功率。若退火區域具有介於約4mm2 至約1000mm2 之面積，平均能量密度將介於約0.1MW/mm2 至約313MW/mm2 之間。雖然各脈衝較佳傳遞相等的能量，在一些實施例中，根據預定配方(recipe)改變傳遞脈衝的能量(例如，以期望的圖案斜升或下降)是有利的。
應瞭解，可取決於結晶晶種區域及期望的移動量來微調電磁輻射的強度和波長。使用的能量波長範圍一般從微波(例如約3公分)經由可見光至深紫外線(例如約 150奈米(nm))。可在雷射應用中使用範圍自約300奈米至約1000奈米的波長，例如小於約800奈米的波長。由於雷射退火製程的效果取決於能量源傳遞之能量藉由待被退火材料的透射、吸收及反射，可微調傳遞能量的波長(λ)或多個波長，使得其可在基材中傳遞期望數量之能量以達期望深度。因此，退火層410愈薄，在非晶層410傳播所需的電磁輻射波長愈短。以此方式，可以深度選擇方式使非晶層磊晶再生長。
藉由傳遞複數個相同的電磁輻射脈衝，上述的脈衝序列退火製程允許在非晶層410內控制原子移動的原子能階，其中各脈衝執行完整的微退火循環。在步驟314，傳遞至結晶晶種區域408表面或藉由結晶晶種區域408吸收之電磁輻射的各個脈衝，在結晶晶種區域408表面處或附近提供原子能量，自此初始化非晶層410的磊晶再生並傳播至四面八方，例如橫向遍佈非晶層410表面，使得非晶層410逐漸再結晶並具有如下方結晶晶種區域408的相同晶粒結構及晶體定向，如第4G圖所示。
雖然本文所述的晶種區域是結晶相，應瞭解本發明的概念也可應用至不同相的晶種區域，例如多晶形。在以多晶形晶種材料填充開口406的一實施例中，當自一系列的電磁輻射序列脈衝接收到足夠的能量時(例如，上述的PTA製程)，多晶形晶種區域將提供一結晶源，自此初始化多晶形晶種的生長並傳播遍及沉積於其上的非晶層，從而在基材表面上以多晶相形成期望的材料層。
第6圖為根據本發明另一實施例例示製程600的流程圖。第7A-7L圖例示第6圖中所示之製程600的基材在多個階段的示意截面圖。由於描述於步驟602至步驟610之製程步驟相似於上述協同步驟302至步驟310實行之製程，個別的製程步驟將不在此重新討論。
在步驟612，第二絕緣層702形成在非晶層410上。第二絕緣層702可含有相似於絕緣層402的介電材料。在步驟612實施的沉積製程及步驟一般相同於上述協同步驟302所實行的製程。第二絕緣層702可具有或不具有相同於絕緣層402之厚度，取決於製程方案所需。
在步驟614，使用選擇材料移除製程(其一般相同於協同步驟304實行的製程)來選擇性蝕刻第二絕緣層702，直到開口706達成期望厚度d2 ，暴露非晶層410之上表面的一部分，如第7G圖所示。在一實施例中，開口706之厚度d2 介於50埃()至約1,000埃()。應瞭解，開口706可如圖示具有小於厚度d2 的厚度，而不暴露非晶層410上表面的一部分。
在步驟616，如第7H圖所示，在第二絕緣層702上及開口706中沉積第二結晶晶種層708(其具有一結晶基底材料)。在步驟616所實行之第二結晶晶種層708的形成一般相同於上述協同步驟306所實行的製程。隨後，在步驟618，如第7I圖所示，使用CMP或相似製程來平坦化基材400的正表面404，故獲得填充結晶晶種材料的開口706。或者，可藉由上述協同步驟306之選擇性磊晶生長製程來形成第二結晶晶種層708。在一實施例中，第二結晶晶種層708(第7I圖)可具有實質上相同於第二絕緣層702之厚度(意即，d2 )的厚度。在任一種方式中，以實質上相同於第二絕緣層702之厚度的結晶晶種材料來填充開口706，產生第二結晶晶種區域708。
在一實施例中，第二結晶晶種區域708為柱狀、層狀、量子點形式或任何其他期望的點圖案，或具有如上述協同步驟308之相似情況(例如，表面積或厚度)的形狀。同理，第二結晶晶種區域708如第5圖中所示具有超過一個區域是有利的，當自一系列的電磁輻射序列脈衝(例如，先前所述的脈衝序列退火製程)接收足夠能量時，得以增加待被沉積在第二結晶晶體區域708上之第二非晶層的固相再結晶速度。
取決於製程方案所需，在一實施例中，第二結晶晶種區域708可含有相似於結晶晶種區域408之材料或化合物的材料或化合物。例如，當結晶晶種區域408含有矽材料時，第二結晶晶種區域708可含有鍺材料，或反之亦然。在一實施例中，第二結晶晶種區域708可含有不同於結晶晶種區域408之材料或化合物的材料或化合物。在一實施例中，第二結晶晶種區域708可含有單晶矽。在另一實施例中，第二結晶晶種區域708可含有單晶鍺。或者，第二結晶晶種區域708可含有矽鍺。在又另一實施例中，第二結晶晶種區域708可如先前所述實例含有摻雜或未摻雜的第IV族元素或化合物、或III-V族化合物及II-VI族化合物或實質上由摻雜或未摻雜的第IV族元素或化合物、或III-V族化合物及II-VI族化合物構成。第二結晶晶種區域708可含有金屬、類金屬、或諸如鐵(Fe)、鈷(Co)、鎳(Ni)及其合金的磁性材料，以作為待形成在第二絕緣層702及第二結晶晶體區域708上之非晶層的磁性介質源。
在步驟620，在基材400之正表面404上沉積第二非晶層710，覆蓋第二結晶晶種區域708及第二絕緣層702的至少一部分。在一態樣中，如第7J圖所示，遍佈第二結晶晶種區域708之上表面及第二絕緣層702沉積第二非晶層710。在一實施例中，第二非晶層710可含有一般匹配形成在第二結晶晶種區域708中之材料的非晶材料。例如，當第二結晶晶種區域708含有鍺材料時，第二非晶層710可為非晶鍺層。或者，當第二結晶晶種區域708含有矽材料時，第二非晶層710可為非晶矽層。
在第7J圖所示的實施例中，當非晶層410及結晶晶種區域408形成在結構的較低位置時，第二非晶層710及第二結晶晶種區域708形成在結構的較高位置。在一實施例中，第二非晶層710與第二結晶晶種區域708一般平行並相對於非晶層410及結晶晶種區域408。在第二結晶晶種區域708與結晶種區域408為柱狀、點狀形式、或任何期望形狀時，從結構上方俯視時，第二結晶晶種區域708可對準結晶晶種區域408或未對準。雖然本文並未示出，應了解取決於應用所需，基材400下方及(或)第二絕緣層702與非晶層410之間可有其他半導體元件，例如電晶體。
可使用一般相同於協同步驟310所實行之製程的沉積製程來形成第二非晶層710。在一實施例中，第二非晶層710可具有相對薄的厚度或期望厚度。在一實施例中，所形成的第二非晶層710的厚度介於約50埃()至約1,000埃()。在一實例中，第二非晶層的厚度約200埃()。然而，應了解可取決於製程方案所需而沉積不同厚度。
在步驟622，將使用複數電磁輻射能量711或脈衝序列退火將退火製程傳遞至基材400之正表面404的區域，一次傳遞至基材的整個正表面404。此處所述的脈衝序列退火製程一般以相同於協同步驟312實行之製程的方式傳遞。然而，由於雷射退火製程的效果取決於能量源傳遞之能量藉由待被退火材料的透射、吸收及反射，可微調傳遞能量的波長(λ)或多個波長，使得其可在基材中傳遞期望數量之能量以達期望深度。應注意，各光子傳遞之能量也可隨著波長(E=hc/λ)的函數改變，且因此波長愈短，各光子傳遞的能量愈大。在一些例子中，某些材料(諸如矽)具有隨著厚度及波長改變的吸收邊限，其限制基材材料所吸收的波長。因此，取決於製成基材之材料的厚度及類型，可改變發出之輻射的波長以對基材達成期望能量傳送而使損害減到最小並促進基材暴露區域的均勻加熱。以此方式，當使用多層結晶晶種層及非晶層時，如第7J圖所示之實施例，為了傳遞期望能量以在基材內達成期望深度而不熔化目標層下方的層，取決於材料的厚度及類型，可調整複數電磁輻射脈衝的能量或波長。
在採用多個層的實施例中，例如第7J圖所示的結構，一系列的電磁輻射能711序列脈衝可以小於約1064奈米的波長傳遞能量至結晶晶種區域408，或藉由結晶晶種區域408的表面所吸收，而在結晶晶種區域408表面處或附近提供原子能量，自此初始化沉積其上之非晶層410的磊晶再生長並傳播到四面八方，例如橫向遍佈非晶層410的表面。退火的目的是為了在晶體晶格中有規律地遍及非晶層410重新排序原子，使用結晶晶種區域408作為晶種，使得非晶層410逐漸地再結晶並具有如下方結晶晶種區域408的相同晶粒結構及晶體定向。步驟622中例示及第7K圖中所示的轉化矽層標為元件符號410’。隨後，一系列的電磁輻射711序列脈衝經調適以小於約800奈米之波長傳遞至能量至第二結晶晶種區域708表面或藉由第二結晶晶種區域708表面所吸收，自此初始化結晶晶種的生長並傳播到四面八方，例如橫向遍佈第二非晶層710的表面，從而再結晶第二非晶層710。轉化矽層在步驟624中及第7L圖中標為元件符號710’。在一實例中，自電磁源傳遞至第二結晶晶種區域708之電磁能量的波長約532奈米。在又另一實例中，自電磁源傳遞至第二結晶晶種區域708之電磁能量的波長約216奈米至約193奈米。在本發明的一態樣中，Q開關，Nd-YAG(摻雜銣之釔鋁石榴石)雷射適於以介於約266奈米至1064奈米之波長傳遞能量。儘管脈衝的時序、歷時時間、輪廓(例如，能量相對於時間)及脈衝的數目相似於上述協同步驟312所實施的條件，可取決於製程方案所需調整這些參數。例如，取決於期望之結晶晶種區域的深度及移動量，施加至結晶晶種區域408的電磁能量介於約30個脈衝至約10,000個脈衝，同時施加至第二結晶晶種區域708的電磁能量介於約10,000個脈衝至約100,000個脈衝，或反之亦然。
應了解，本發明並非意欲限制於所述的兩個結晶晶種區域及兩個非晶層。由於可藉由改變能量脈衝的輪廓以深度選擇方式再生長非晶層，可採用任何數量之層。在具有多層之結構的例子中(例如，二或多個結晶晶種區域及非晶層)，先前已經經過再結晶的非晶層可變成鄰近其之一非晶層(但未結晶)的新結晶晶種源，從而增加再結晶製程的整體速度。
應了解，例示於第4及7圖中之步驟的數量及順序並非意欲將本發明之範疇限制於本文所述，由於可添加一或多個步驟，可在不背離本文所述發明之基本範疇下刪除及(或)重新排序步驟。例如，在第7J及7K圖所示的實施例中，可首先以短波長(例如介於約266奈米至約532奈米)將一系列的能量序列脈衝傳遞至第二結晶晶種區域708的表面，且隨後以長波長(例如介於約800奈米至約1064奈米)將一系列的能量序列脈衝傳遞至結晶晶種區域408的表面。或者，可在沉積第二絕緣層702之前，使用脈衝序列退火製程沉積第一非晶層410，使得第二絕緣層702及第二結晶晶種層708形成在已經再結晶的第一非晶層410上。此外，雖然例示的電磁能量被傳遞至結晶晶種區域所在的地方，在一些實施例中，可以實質覆蓋結構整個正表面的方式來傳遞電磁能量。
雖然前述是針對本發明實施例，但可在不背離本發明之基本範圍及由以下申請專利範圍所決定之範圍的情況下，發展出其他及進一步的實施例。
10A‧‧‧線
10‧‧‧基材
12‧‧‧退火區域
13‧‧‧晶片
15A‧‧‧電阻加熱元件
15B‧‧‧流體通道
15C‧‧‧溫度控制器
15D‧‧‧低溫冷卻器
16‧‧‧基材支撐表面
17‧‧‧習知電致動器
20‧‧‧能量源
21‧‧‧控制器
102‧‧‧功率源
104‧‧‧能量產生器
15A‧‧‧電阻加熱元件
15B‧‧‧流體通道
15C‧‧‧溫度控制器
15D‧‧‧低溫冷卻器
16‧‧‧基材支撐表面
17‧‧‧習知電致動器
20‧‧‧能量源
21‧‧‧控制器
102‧‧‧功率源
104‧‧‧能量產生器
106‧‧‧開關
108‧‧‧光學組件
110‧‧‧電容器
201A‧‧‧第一脈衝
201B‧‧‧第二脈衝
203A、203B、203C、203、204‧‧‧區段
300‧‧‧製程
302、304、306、308、310、312、314‧‧‧步驟
400‧‧‧基材
402‧‧‧絕緣層
404‧‧‧正表面
406‧‧‧開口
408‧‧‧結晶晶種層/區域
410‧‧‧非晶層
412‧‧‧電磁輻射
600‧‧‧製程
602、610、612、614、616、618、620、622、624、626‧‧‧步驟
702‧‧‧第二絕緣層
706‧‧‧開口
708‧‧‧第二結晶晶種層/區域
710‧‧‧第二非晶層
711‧‧‧電磁輻射/能量
藉由參照上述實施例與發明內容之說明，可詳細了解本發明之前述特徵，其中部分係說明於伴隨之圖式中。然應注意的是，伴隨之圖式僅說明了本發明的典型實施例，因而不應視為對其範疇之限制，亦即本發明亦可具有其他等效實施方式。
第1A圖例示一雷射退火設備的示意等角圖，該設備適於將能量投射在本文所述實施例之基材的界定區域上。
第1B圖例示根據本發明實施例例示於第1A圖中之雷射退火設備的示意圖。
第2A-2C圖例示將自能量源傳遞至退火區域之能量脈衝調整為時間函數的多種實施例，以達成改良的熱對比及退火製程結果。
第3圖為說明根據本發明一實施例之製程的流程圖。
第4A-4G圖例示第3圖中所示製程之基材在多個階段的示意截面圖。
第5圖為基材的俯視圖，該俯視圖顯示一或多個結晶晶種區域彼此間隔開來並遍佈絕緣層，該絕緣層形成在非晶層下方。
第6圖為例示根據本發明另一實施例例示一製程的流程圖。
第7A-7L圖例示第6圖中之基材在多個階段的示意截面圖。
為了使其容易了解，已儘可能指定使用相同的元件符號來代表各圖中的相同元件。可預期一個實施例中的一些元件和特徵結構可有益於結合在其他實施例中，而無需多加說明。
300．．．製程
302、304、306、308、310、312、314．．．步驟

Claims (8)

  1. 一種在一基材上磊晶生長結晶層的方法，包含以下步驟：在該基材上沉積一第一絕緣層；在該第一絕緣層中形成一第一晶種區域，該第一晶種區域具有一呈結晶態之第一材料；在該第一晶種區域及該第一絕緣層的至少一部分上沉積呈非晶態之第一材料的一第一層；在第一材料之該第一層上沉積一第二絕緣層；在該第二絕緣層中形成一第二晶種區域，該第二晶種區域具有呈結晶態的第一材料；在該第二晶種區域及該第二絕緣層的至少一部分上沉積呈非晶態之第一材料的一第二層；使用該第一晶種區域作為一晶種，朝向該第一晶種區域的一表面引導複數第一電磁能量脈衝維持一段足以再結晶及轉化第一材料之該第一層的時間，其中該第一晶種區域的該表面上沉積有第一材料之該第一層，以使第一材料之該第一層自非晶態轉為結晶態並具有如下方該第一晶種區域之相同晶粒結構及結晶定向；及使用該第二晶種區域作為一晶種，朝向該第二晶種區域的一表面引導具有不同於該第一電磁能量之波長及脈衝數量的一第二電磁能量維持一段足以再結晶及轉化第一材料之該第二層的時間，其中該第二晶種區域的該表 面上沉積有第一材料之該第二層，以使第一材料之該第二層自非晶態轉為結晶態並具有如下方該第二晶種區域之相同晶粒結構及結晶定向。
  2. 如申請專利範圍第1項之方法，其中該第一電磁能量及該第二電磁能量的各脈衝具有小於熔化或幾乎熔化第一材料之該第一層及該第二層之一部分所需的能量。
  3. 如申請專利範圍第1項之方法，其中該第一材料包含一選自以下物質所構成之群組的摻雜或未摻雜半導體材料或化合物：矽、鍺、Six Ge1-x 合金、III-V族或II-VI族半導體化合物、II-VI族或III-V族的二元化合物、II-VI族或III-V族的三元化合物、II-VI族或III-V族的四元化合物，或上述物質之混合物或上述物質之組合物。
  4. 如申請專利範圍第3項之方法，其中該第一材料更包含一磁性介質，該磁性介質選自以下物質所構成的群組：鐵、鈷、鎳及上述金屬之合金。
  5. 如申請專利範圍第1項之方法，其中第一材料之該第二層包含不同於第一材料之該第一層的一半導體材料或化合物。
  6. 如申請專利範圍第1項之方法，其中該第一電磁能量是以約800奈米至約1100奈米間的波長傳遞，及該第二電磁能量是以約490奈米至約570奈米間的波長傳遞。
  7. 如申請專利範圍第1項之方法，其中該第一晶種區域與該第二晶種區域是呈一層形式並具有介於約50Å至約1,000Å的厚度。
  8. 如申請專利範圍第1項之方法，其中該第一晶種區域及該第二晶種區域是呈一預定形狀形式並具有介於約30nm2 至約1000mm2 的表面積及介於約50Å至約1,000Å的厚度。
TW099115994A 2009-09-16 2010-05-19 使用脈衝序列退火方法將薄膜固相再結晶的方法 TWI401731B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24311809P 2009-09-16 2009-09-16
US12/764,723 US8247317B2 (en) 2009-09-16 2010-04-21 Methods of solid phase recrystallization of thin film using pulse train annealing method

Publications (2)

Publication Number Publication Date
TW201112314A TW201112314A (en) 2011-04-01
TWI401731B true TWI401731B (zh) 2013-07-11

Family

ID=43730987

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099115994A TWI401731B (zh) 2009-09-16 2010-05-19 使用脈衝序列退火方法將薄膜固相再結晶的方法

Country Status (7)

Country Link
US (1) US8247317B2 (zh)
EP (1) EP2478553A4 (zh)
JP (1) JP5690828B2 (zh)
KR (1) KR101730797B1 (zh)
CN (1) CN102498552B (zh)
TW (1) TWI401731B (zh)
WO (1) WO2011034641A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10435812B2 (en) 2012-02-17 2019-10-08 Yale University Heterogeneous material integration through guided lateral growth
US8895416B2 (en) * 2013-03-11 2014-11-25 Alliance For Sustainable Energy, Llc Semiconductor device PN junction fabrication using optical processing of amorphous semiconductor material
KR102078851B1 (ko) 2013-03-11 2020-04-08 삼성전자 주식회사 에피택셜층 형성 방법
WO2014144698A2 (en) * 2013-03-15 2014-09-18 Yale University Large-area, laterally-grown epitaxial semiconductor layers
JP2015032704A (ja) * 2013-08-02 2015-02-16 株式会社東芝 半導体装置の製造方法及び半導体製造装置
US9312164B2 (en) * 2014-04-13 2016-04-12 Texas Instruments Incorporated Localized region of isolated silicon over dielectric mesa
US9978589B2 (en) 2014-04-16 2018-05-22 Yale University Nitrogen-polar semipolar and gallium-polar semipolar GaN layers and devices on sapphire substrates
WO2015160909A1 (en) 2014-04-16 2015-10-22 Yale University Method of obtaining planar semipolar gallium nitride surfaces
TWI699817B (zh) * 2014-09-04 2020-07-21 澳大利亞商新南創新私人有限公司 用雷射形成虛擬鍺基板的方法
US10249780B1 (en) * 2016-02-03 2019-04-02 Stc.Unm High quality AlSb for radiation detection
JP2019531245A (ja) 2016-08-12 2019-10-31 イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ 成長の際に窒素極性ファセットを排除することによる異種基板上で成長する積層欠陥のない半極性および非極性ＧａＮ
SG11201906390SA (en) * 2017-02-21 2019-08-27 Ev Group E Thallner Gmbh Method and device for bonding substrates
US10453913B2 (en) 2017-04-26 2019-10-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device
US10923344B2 (en) * 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10283365B1 (en) * 2017-11-13 2019-05-07 Globalfoundries Inc. Technique and related semiconductor devices based on crystalline semiconductor material formed on the basis of deposited amorphous semiconductor material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
US20070166963A1 (en) * 2006-01-16 2007-07-19 Samsung Electronics Co., Ltd. Method of forming a semiconductor thin film
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57155764A (en) * 1981-03-20 1982-09-25 Fujitsu Ltd Manufacture of semiconductor device
JPS6151821A (ja) * 1984-08-20 1986-03-14 Fujitsu Ltd 半導体装置の製造方法
JPS6163018A (ja) * 1984-09-04 1986-04-01 Agency Of Ind Science & Technol Ｓｉ薄膜結晶層の製造方法
JPH0777196B2 (ja) * 1984-12-06 1995-08-16 セイコーエプソン株式会社 単結晶シリコン膜の形成方法
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
TWI222225B (en) * 2003-07-24 2004-10-11 Au Optronics Corp Manufacturing method of low-temperature polysilicon thin-film transistor
JP4578877B2 (ja) * 2003-07-31 2010-11-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR100578787B1 (ko) * 2004-06-12 2006-05-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2006086436A (ja) * 2004-09-17 2006-03-30 Seiko Epson Corp 半導体装置の製造方法、電気光学装置及び電子デバイス
KR100599043B1 (ko) * 2005-03-18 2006-07-12 삼성전자주식회사 반도체 장치의 제조 방법
FR2896338B1 (fr) * 2006-01-17 2008-04-18 St Microelectronics Crolles 2 Procede de realisation d'une couche monocristalline sur une couche dielectrique
KR100681262B1 (ko) * 2006-01-24 2007-02-09 삼성전자주식회사 스택형 반도체 장치의 제조 방법
US7700461B2 (en) * 2006-03-17 2010-04-20 Samsung Electronics Co., Ltd. Methods of laterally forming single crystalline thin film regions from seed layers
KR100818285B1 (ko) * 2006-11-17 2008-04-01 삼성전자주식회사 단결정 실리콘 로드 제조방법
JP2008218468A (ja) * 2007-02-28 2008-09-18 Univ Of Ryukyus ３次元集積回路装置及びその製造方法
KR101329352B1 (ko) * 2007-10-17 2013-11-13 삼성전자주식회사 반도체 장치의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
US20070166963A1 (en) * 2006-01-16 2007-07-19 Samsung Electronics Co., Ltd. Method of forming a semiconductor thin film
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus

Also Published As

Publication number Publication date
JP5690828B2 (ja) 2015-03-25
KR101730797B1 (ko) 2017-04-27
KR20120089677A (ko) 2012-08-13
US8247317B2 (en) 2012-08-21
JP2013505578A (ja) 2013-02-14
TW201112314A (en) 2011-04-01
EP2478553A4 (en) 2014-03-05
US20110065264A1 (en) 2011-03-17
CN102498552A (zh) 2012-06-13
WO2011034641A1 (en) 2011-03-24
EP2478553A1 (en) 2012-07-25
CN102498552B (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
TWI401731B (zh) 使用脈衝序列退火方法將薄膜固相再結晶的方法
US10840100B2 (en) Method of thermal processing structures formed on a substrate
JP6525919B2 (ja) パルス列アニーリング方法および装置
US20110108108A1 (en) Flash light annealing for thin films
KR20020096933A (ko) 칩 가공 시스템을 위한 애드온 모듈로서 실리콘 이중막디바이스를 형성하는 방법
CN115336019A (zh) 用于量子比特应用的全半导体约瑟夫逊结器件
KR101323222B1 (ko) 기판상에 형성되는 구조체의 열적 프로세싱을 위한 장치 및 방법
JP2005005463A (ja) 急速エネルギー伝送のアニール装置及び方法