KR20160017157A - 비정질 실리콘 막을 결정화하는 방법 및 상기 방법을 이용하여 형성된 결정질 실리콘 막을 포함하는 반도체 소자 - Google Patents
비정질 실리콘 막을 결정화하는 방법 및 상기 방법을 이용하여 형성된 결정질 실리콘 막을 포함하는 반도체 소자 Download PDFInfo
- Publication number
- KR20160017157A KR20160017157A KR1020140098087A KR20140098087A KR20160017157A KR 20160017157 A KR20160017157 A KR 20160017157A KR 1020140098087 A KR1020140098087 A KR 1020140098087A KR 20140098087 A KR20140098087 A KR 20140098087A KR 20160017157 A KR20160017157 A KR 20160017157A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon film
- amorphous silicon
- capping layer
- crystallizing
- excimer laser
- Prior art date
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 8
- 229910052710 silicon Inorganic materials 0.000 title description 8
- 239000010703 silicon Substances 0.000 title description 8
- 239000010408 film Substances 0.000 claims abstract description 88
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010409 thin film Substances 0.000 claims abstract description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 abstract description 13
- 230000003746 surface roughness Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000000137 annealing Methods 0.000 abstract 1
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 239000007790 solid phase Substances 0.000 description 3
- NAXKFVIRJICPAO-LHNWDKRHSA-N [(1R,3S,4R,6R,7R,9S,10S,12R,13S,15S,16R,18S,19S,21S,22S,24S,25S,27S,28R,30R,31R,33S,34S,36R,37R,39R,40S,42R,44R,46S,48S,50R,52S,54S,56S)-46,48,50,52,54,56-hexakis(hydroxymethyl)-2,8,14,20,26,32,38,43,45,47,49,51,53,55-tetradecaoxa-5,11,17,23,29,35,41-heptathiapentadecacyclo[37.3.2.23,7.29,13.215,19.221,25.227,31.233,37.04,6.010,12.016,18.022,24.028,30.034,36.040,42]hexapentacontan-44-yl]methanol Chemical compound OC[C@H]1O[C@H]2O[C@H]3[C@H](CO)O[C@H](O[C@H]4[C@H](CO)O[C@H](O[C@@H]5[C@@H](CO)O[C@H](O[C@H]6[C@H](CO)O[C@H](O[C@H]7[C@H](CO)O[C@@H](O[C@H]8[C@H](CO)O[C@@H](O[C@@H]1[C@@H]1S[C@@H]21)[C@@H]1S[C@H]81)[C@H]1S[C@@H]71)[C@H]1S[C@H]61)[C@H]1S[C@@H]51)[C@H]1S[C@@H]41)[C@H]1S[C@H]31 NAXKFVIRJICPAO-LHNWDKRHSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명에 따른 비정질 실리콘 막을 결정화하는 방법은 반도체 기판의 적어도 일부에 비정질 실리콘 막을 형성하는 단계; 상기 비정질 실리콘 막 위에 캡핑 층을 형성하는 단계; 상기 캡핑층이 형성된 비정질 실리콘 막의 미리 정해진 위치에 엑시머 레이저를 이용하여 열처리하는 단계를 포함한다.
본 발명에 따른 반도체 소자에 형성되는 비정질 실리콘 막의 적어도 일부를 결정화하는 방법을 이용하면 하드마스크, 박막 트랜지스터의 채널층 등에 형성된 비정질 실리콘 막을 액시머 레이저 어닐링 법을 이용하여 일부를 결정질 실리콘 막으로 형성한 경우에도 표면 거칠기가 불량해지지 않음으로서, 엑시머 레이저 어닐링 이후에 추가의 표면을 평탄하게 하는 단계가 필요 없으므로, 결정질 실리콘 막의 제조가 용이해진다.
본 발명에 따른 반도체 소자에 형성되는 비정질 실리콘 막의 적어도 일부를 결정화하는 방법을 이용하면 하드마스크, 박막 트랜지스터의 채널층 등에 형성된 비정질 실리콘 막을 액시머 레이저 어닐링 법을 이용하여 일부를 결정질 실리콘 막으로 형성한 경우에도 표면 거칠기가 불량해지지 않음으로서, 엑시머 레이저 어닐링 이후에 추가의 표면을 평탄하게 하는 단계가 필요 없으므로, 결정질 실리콘 막의 제조가 용이해진다.
Description
본 발명은 각종 반도체 소자에 형성되는 비정질 실리콘 막의 적어도 일부를 결정화하는 방법 및 상기 방법에 의하여 형성된 결정질 실리콘 막을 포함하는 반도체 소자에 관한 것이다.
반도체 소자의 제조공정은 실리콘 웨이퍼 상에 설계된 회로 패턴에 따라 수 십개의 서로 다른 종류의 막을 형성하는 과정으로 이루어진다. 그 중 비정질 실리콘 막은 하드마스크, 채널층 등으로 사용되는데, 상기 비정질 실리콘 막은 적어도 일부를 결정화 함으로서 투과도를 개선하고 오정렬을 방지할 수 있으므로, 비정질 실리콘 막의 적어도 일부를 결정질 실리콘 막으로 결정화하기 위한 다양한 방법이 제안되고 있다.
종래의 비정질 실리콘 막을 결정질 실리콘 막으로 결정화하는 방법으로는 반응로 속에서 로를 가열하여 비정질 실리콘을 결정화하는 고상결정화(Solid Phase Crystallization, SPC)법, 빛을 이용하여 비정질 실리콘 막을 급속히 가열하여 결정화시키는 고속열처리(Rapid Thermal Annealing; RTA)법, 엑시머 레이저를 비정질 실리콘 막에 순간적으로 조사하여 비정질 실리콘 막을 고온으로 순간적으로 가열하여 결정화하는 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA)법, 비정질 실리콘 막에 선택적으로 증착된 금속을 씨드로 하여 결정화를 유도하는 금속유도결정화(Metal Induced Crystallization; MIC)법 등이 있다.
엑시머 레이저 어닐링법은 비정질 실리콘 위에 높은 에너지를 갖는 레이저 펄스를 조사하여 비정질 실리콘 막을 결정화시키는 방법으로서, 실리콘 막의 공정온도만 올라가고, 하부의 기판 온도는 크게 올라가지 않으므로 고온에 노출됨으로서 기판이 변형되지 않는다는 장점이 있다. 그러나, 레이저를 이용한 결정화 방법은 실리콘 액상이 고상으로 변화하면서 밀도차가 발생하여 불균일하게 결정화가 된다. 그러면, 상대적으로 결정화가 늦어지는 부분에서는 표면에 돌기부가 형성되어 결정질 실리콘 막의 표면 거칠기가 불량해지는 단점이 있다. 이러한 문제점을 해결하기 위해서는 엑시머 레이저 어닐링 이후에 HF 표면처리, 레이저 큐어링 등의 방법을 이용하여 실리콘 막의 거친 표면을 매끄럽게 하는 추가 공정이 필요한 실정이다.
따라서, 본 발명은 반도체 소자에 형성되는 비정질 실리콘 막의 적어도 일부를 결정화하는 방법으로서, 하드마스크, 박막 트랜지스터의 채널층 등에 형성된 비정질 실리콘 막을 액시머 레이저 어닐링 법을 이용하여 일부를 결정질 실리콘 막으로 형성한 경우에도 표면 거칠기가 불량해지지 않음으로서, 엑시머 레이저 어닐링 이후에 추가의 표면을 평탄하게 하는 단계가 필요없는 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 비정질 실리콘 막의 적어도 일부를 결정화하는 방법을 이용하여 형성된 실리콘 막이 포함된 반도체 소자를 제공하는 것을 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 비정질 실리콘 막을 결정화하는 방법은:
반도체 기판의 적어도 일부에 비정질 실리콘 막을 형성하는 단계;
상기 비정질 실리콘 막 위에 캡핑 층을 형성하는 단계;
상기 캡핑층이 형성된 비정질 실리콘 막의 미리 정해진 위치에 엑시머 레이저를 이용하여 열처리하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 방법은 상기 캡핑층을 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 캡핑층은 SiO2 또는 SiNx 막인 것이 바람직하다.
또한, 상기 비정질 실리콘 막은 하드마스크인 것이 바람직하다.
또는, 상기 비정질 실리콘 막은 채널층일 수 있다.
또한, 상기 캡핑층은 에칭에 의하여 제거되는 것이 바람직하다.
또한, 상기 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 소자는:
반도체 기판의 적어도 일부에 비정질 실리콘 막을 형성하는 단계; 상기 비정질 실리콘 막 위에 캡핑 층을 형성하는 단계; 및 상기 캡핑층이 형성된 비정질 실리콘 막의 미리 정해진 위치에 엑시머 레이저를 이용하여 열처리하는 단계에 의하여 형성된 결정질 실리콘 막을 포함하는 것을 특징으로 한다.
또한, 상기 비정질 실리콘 막은 하드마스크인 것이 바람직하다.
이 경우, 상기 비정질 실리콘 막 중 결정질 실리콘 막으로 형성되는 부분의 하부에는 얼라인 키가 형성된 것이 바람직하다.
또한, 상기 반도체 소자는 박막 트랜지스터이고, 비정질 실리콘 막은 채널층일 수 있다.
본 발명에 따른 반도체 소자에 형성되는 비정질 실리콘 막의 적어도 일부를 결정화하는 방법을 이용하면 하드마스크, 박막 트랜지스터의 채널층 등에 형성된 비정질 실리콘 막을 액시머 레이저 어닐링 법을 이용하여 일부를 결정질 실리콘 막으로 형성한 경우에도 표면 거칠기가 불량해지지 않음으로서, 엑시머 레이저 어닐링 이후에 추가의 표면을 평탄하게 하는 단계가 필요 없으므로, 결정질 실리콘 막의 제조가 용이해진다.
또한, 반도체 소자의 하드마스크로서 본 발명에 따른 결정질 실리콘 막을 이용하면 하드마스크의 투과도가 높아지고 오정렬을 방지할 수 있다.
도 1은 종래의 하드마스크로서 비정질 실리콘 막을 형성된 반도체 소자에서 비정질 실리콘 막의 일부를 결정화하는 방법을 개략적으로 도시하는 도면; 및
도 2는 본 발명의 바람직한 실시예에 따른 하드마스크로서 비정질 실리콘 막을 형성된 반도체 소자에서 비정질 실리콘 막의 일부를 결정화하는 방법을 개략적으로 도시하는 도면이다.
도 2는 본 발명의 바람직한 실시예에 따른 하드마스크로서 비정질 실리콘 막을 형성된 반도체 소자에서 비정질 실리콘 막의 일부를 결정화하는 방법을 개략적으로 도시하는 도면이다.
본 발명의 바람직한 실시예에 따른 반도체 소자에 형성된 비정질 실리콘 막의 적어도 일부를 결정화하는 방법을 이하에서 상세하게 설명한다.
도 1은 종래의 하드마스크로서 비정질 실리콘 막을 형성된 반도체 소자에서 비정질 실리콘 막의 일부를 결정화하는 방법을 개략적으로 도시하는 도면이다. 도 1(a)에서 보듯이, 얼라인 키(Align-Key)가 형성된 반도체 기판 위에 비정질 실리콘(Amorphose Silicon) 막을 형성한다. 이어서, 도 1(b)에서 보듯이, 비정질 실리콘 중 하부에 얼라인 키가 형성된 영역의 상부에서 엑시머 레이저 어닐링 처리를 한다. 그러면, 엑시머 레이저 어닐링 처리가 된 비정질 실리콘은 결정화되어 결정질 실리콘이 형성된다.
그런데, 실리콘 액상이 다시 고상으로 변화하면서 밀도차가 발생하여 불균일하게 결정화가 되므로, 상대적으로 결정화가 늦어지는 부분에서는 표면에 돌기부가 형성되어 결정질 실리콘 막의 표면 거칠기가 불량해진다. 따라서 엑시머 레이저 어닐링 이후에 HF 표면처리, 레이저 큐어링 등의 방법을 이용하여 실리콘 막의 거친 표면을 매끄럽게 한다.
도 2는 본 발명의 바람직한 실시예에 따른 반도체 소자에서 비정질 실리콘 막의 일부를 결정화하는 방법을 개략적으로 도시하는 도면이다. 도 2(a)에서 보듯이, 얼라인 키(Align-Key)가 형성된 반도체 기판 위에 비정질 실리콘(Amorphose Silicon) 막을 형성하고, 그 위에 SiO2 또는 SiNx 박막의 캡핑 층(Caping layer)을 형성한다.
이어서, 도 2(b)에서 보듯이, 비정질 실리콘 중 하부에 알라인 키가 형성된 영역의 상부에서 엑시머 레이저 어닐링 처리를 한다. 그러면, 엑시머 레이저 어닐링 처리가 된 비정질 실리콘은 결정화되어 결정질 실리콘이 형성된다. 이어서, SiO2 또는 SiNx 박막인 캡핑층을 에칭 등의 방법으로 제거하면 비정질 실리콘 막의 일부가 결정화된 결정질 실리콘 막이 형성된다.
본 발명의 바람직한 실시예에 따르면 비정질 실리콘 막 위에 캡핑층을 형성한 후 엑시머 레이저 열처리를 하여 비정질 실리콘 막을 결정화하므로 캡핑층에 의하여 돌기부가 형성되는 것이 방지된다. 따라서, 결정질 실리콘 막의 표면이 돌출부로 인하여 거칠어지는 것을 방지하고, 표면이 매끈한 결정질 실리콘 막을 얻을 수 있다.
이상으로 본 발명의 바람직한 실시예에 따른 비정질 실리콘 막의 적어도 일부를 결정화하는 방법을 상세하게 설명하였다. 하지만, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자는 상기 구성의 다양한 수정 및 변형이 가능하다는 점을 이해할 것이다. 따라서 본 발명의 범위는 오직 뒤에서 설명할 특허청구범위에 의해서만 한정된다.
Claims (10)
- 반도체 기판의 적어도 일부에 비정질 실리콘 막을 형성하는 단계;
상기 비정질 실리콘 막 위에 캡핑 층을 형성하는 단계; 및
상기 캡핑층이 형성된 비정질 실리콘 막의 미리 정해진 위치에 엑시머 레이저를 이용하여 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 비정질 실리콘 막을 결정화하는 방법. - 청구항 1에 있어서, 상기 방법은 상기 캡핑층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 비정질 실리콘 막을 결정화하는 방법.
- 청구항 1에 있어서, 상기 캡핑층은 SiO2 또는 SiNx 막인 것을 특징으로 하는 반도체 소자의 비정질 실리콘 막을 결정화하는 방법.
- 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 비정질 실리콘 막은 하드마스크인 것을 특징으로 하는 반도체 소자의 비정질 실리콘 막을 결정화하는 방법.
- 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 비정질 실리콘 막은 채널층인 것을 특징으로 하는 반도체 소자의 비정질 실리콘 막을 결정화하는 방법.
- 청구항 2에 있어서, 상기 캡핑층은 에칭에 의하여 제거되는 것을 특징으로 하는 반도체 소자의 비정질 실리콘 막을 결정화하는 방법.
- 반도체 기판의 적어도 일부에 비정질 실리콘 막을 형성하는 단계; 상기 비정질 실리콘 막 위에 캡핑 층을 형성하는 단계; 및 상기 캡핑층이 형성된 비정질 실리콘 막의 미리 정해진 위치에 엑시머 레이저를 이용하여 열처리하는 단계에 의하여 형성된 결정질 실리콘 막을 포함하는 것을 특징으로 하는 반도체 소자.
- 청구항 7에 있어서,또한, 상기 비정질 실리콘 막은 하드마스크인 것을 특징으로 하는 반도체 소자.
- 청구항 8에 있어서, 상기 비정질 실리콘 막 중 결정질 실리콘 막으로 형성되는 부분의 하부에는 얼라인 키가 형성된 것을 특징으로 하는 반도체 소자.
- 청구항 7에 있어서, 상기 반도체 소자는 박막 트랜지스터이고, 비정질 실리콘 막은 채널층인 것을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140098087A KR20160017157A (ko) | 2014-07-31 | 2014-07-31 | 비정질 실리콘 막을 결정화하는 방법 및 상기 방법을 이용하여 형성된 결정질 실리콘 막을 포함하는 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140098087A KR20160017157A (ko) | 2014-07-31 | 2014-07-31 | 비정질 실리콘 막을 결정화하는 방법 및 상기 방법을 이용하여 형성된 결정질 실리콘 막을 포함하는 반도체 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160017157A true KR20160017157A (ko) | 2016-02-16 |
Family
ID=55447707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140098087A KR20160017157A (ko) | 2014-07-31 | 2014-07-31 | 비정질 실리콘 막을 결정화하는 방법 및 상기 방법을 이용하여 형성된 결정질 실리콘 막을 포함하는 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20160017157A (ko) |
-
2014
- 2014-07-31 KR KR1020140098087A patent/KR20160017157A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9269820B2 (en) | Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof | |
| JP4140772B2 (ja) | シリコンの結晶化方法 | |
| JP2010145984A (ja) | 有機電界発光表示装置及びその製造方法 | |
| JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
| JP2004140326A (ja) | 薄膜表面の平坦化方法 | |
| US9589796B2 (en) | Method of defining poly-silicon growth direction | |
| EP3097578B1 (en) | Method for forming polysilicon | |
| US20140356980A1 (en) | Method and process to reduce stress based overlay error | |
| KR100623690B1 (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| KR20160017157A (ko) | 비정질 실리콘 막을 결정화하는 방법 및 상기 방법을 이용하여 형성된 결정질 실리콘 막을 포함하는 반도체 소자 | |
| TW201503261A (zh) | 多晶矽的製造方法 | |
| CN106783532B (zh) | 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板 | |
| KR100611762B1 (ko) | 박막트랜지스터의 제조 방법 | |
| KR102034136B1 (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR100646962B1 (ko) | 결정화 방법 및 그 결정화 방법을 이용한 박막트랜지스터및 그의 제조방법 | |
| WO2018109996A1 (ja) | 酸化物半導体装置の製造方法 | |
| JP6785573B2 (ja) | コーティングを有する基板の製造方法、及び、対応するコーティングを有する基板 | |
| CN104022042B (zh) | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 | |
| CN107799398B (zh) | 多晶硅薄膜的制作方法、薄膜、晶体管、基板及激光设备 | |
| WO2019107108A1 (ja) | レーザ照射装置、レーザ照射方法及び投影マスク | |
| KR100579178B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| JP2005057155A (ja) | 多結晶シリコン層の結晶方法 | |
| US9171719B2 (en) | Method of defining poly-silicon growth direction | |
| KR20130056500A (ko) | 다결정 실리콘층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| KR20070096865A (ko) | 반도체 소자, 반도체 장치 및 그들의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |