KR102198698B1 - 방열 및 전자파 차폐 기능이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지 - Google Patents

방열 및 전자파 차폐 기능이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지 Download PDF

Info

Publication number
KR102198698B1
KR102198698B1 KR1020180097718A KR20180097718A KR102198698B1 KR 102198698 B1 KR102198698 B1 KR 102198698B1 KR 1020180097718 A KR1020180097718 A KR 1020180097718A KR 20180097718 A KR20180097718 A KR 20180097718A KR 102198698 B1 KR102198698 B1 KR 102198698B1
Authority
KR
South Korea
Prior art keywords
layer
chip
printed circuit
circuit board
film
Prior art date
Application number
KR1020180097718A
Other languages
English (en)
Other versions
KR20190020636A (ko
Inventor
김학모
Original Assignee
김학모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김학모 filed Critical 김학모
Publication of KR20190020636A publication Critical patent/KR20190020636A/ko
Application granted granted Critical
Publication of KR102198698B1 publication Critical patent/KR102198698B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15763—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material

Abstract

본 발명은 집적회로 칩; 인쇄회로기판층; 및 그라파이트층을 포함하고, 상기 집적회로 칩은 상기 인쇄회로기판층의 일면에 직접 또는 실장 소자로 연결되며, 상기 그라파이트층은 상기 인쇄회로기판층의 반대 일면에 라미네이트된 것인, 칩온필름형 반도체 패키지와, 이를 포함하는 표시 장치에 관한 것이다.

Description

방열 및 전자파 차폐 기능이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지{CHIP ON FILM TYPE SEMICONDUCTOR PACKAGE WITH LAMINATED GRAPHITE HAVING IMPROVCED HEAT DISSIPATION AND SHIELDING ELECTROMAGNETIC INTERFERENCE}
본 발명은 표시 장치, 디스플레이를 구동시키는 주요 부품인 그라파이트 라미네이트 칩온필름형 반도체 패키지에 관한 것이다.
본 출원은 2017년 8월 21일에 한국 특허청에 제출된 한국 특허출원 제 10-2017-0105442호의 출원일의 이익을 주장하며, 그 내용 전부는 본 명세서에 포함된다.
최근 고해상도 디스플레이에 관한 관심이 고조되면서 드라이버집적회로, 특히, 디스플레이 드라이버 구동 드라이버집적회로 칩(Display Driver Integrated circuit Chip)의 동작 시 발열량이 커지면서 온도가 작동범위 이상으로 올라가 디스플레이의 화질에 영향을 주거나 정상적 작동을 저해하거나 또는 고온으로 인한 파손이 발생되어 수명이 단축되기도 한다.
이러한 고해상도 디스플레이 디스플레이에서, 지금까지는 다른 방식으로 방열 효과를 내려고 하고 있으나 그 효과가 점점 한계에 도달하고 있어서 더욱 혁신적인 방식이 요구되고 있다.
또한, 스마트폰으로 대표되는 휴대전화기기 뿐만 아니라, 성능이 고도화되고 있는 TV 및 컴퓨터에서는 해당 모듈 중 RF 관련 모듈에 의하여 발생된 EMI(electromagnetic interference) 또는 고속으로 동작되는 집적회로 칩에서 발생된 전자파 간섭으로 인하여, 드라이버 집적회로가 영향을 받아, 액정 패널 또는 OLED 패널에서 노이즈가 발생하거나 변색의 문제점이 자주 나타나고 있으며,예전에 비하여 LCD 화면이 매우 크고, 화면 주파수가 매우 고속화되고 있어서 미세한 전자파 간섭 영향으로 인하여 화면에 큰 노이즈를 발생시킬 수 있다.
액정 디스플레이 구동 집적회로 또한 예전에 비하여 특성이 고도화되면서 고속 및 고주파로 동작되고 있어서 구동 집적회로의 자체에서 생성된 EMI가 액정 디스플레이의 화질에 영향을 미치거나 다른 집적회로 칩에 영향을 주는 경우가 발생하고 있다.
따라서, 전자파 간섭으로부터 디스플레이 구동 집적회로를 보호하거나 디스플레이 구동 집적회로 에서 발생된 전자파 간섭으로부터 다른 집적회로 칩을 보호하기 위한 차폐 기술이 요구되고 있다.
본 발명은 고해상도 디스플레이의 드라이버집적회로 칩의 동작 시 발생하는 발열 문제 및 전자파 간섭 문제를 개선 및 해결하기 위한 것으로, 드라이버집적회로 칩에서 발생된 열을 효과적으로 방열할 수 있는 칩온필름형 반도체 패키지 및 이를 포함하는 표시장치를 제공하고자 한다.
본 발명은 집적회로 칩; 인쇄회로기판층; 및 그라파이트층을 포함하고, 상기 집적회로 칩은 상기 인쇄회로기판층의 일면에 직접 또는 실장 소자로 연결되며, 상기 그라파이트층은 상기 인쇄회로기판층의 반대 일면에 라미네이트된 것인, 칩온필름형 반도체 패키지를 제공한다.
또한, 본 발명은 상기 칩온필름형 반도체 패키지; 기판; 및 디스플레이 패널;을 포함하는 표시장치를 제공한다.
본 발명에 따른 칩온필름형 반도체 패키지 및 이를 포함하는 표시장치는 디스플레이의 동작 및 화질에 영향을 주는 집적회로 칩의 열을 외부 방향으로 방열시켜 그 영향을 최소화할 수 있다.
또한, 집적회로 칩의 온도가 고온이 되는 것을 방지하여 동작이 최적 상태로 안정화되면서 디스플레이의 화질 또한 최적상태로 유지되고 또한 드라이버집적회로 칩이 고온으로 인한 파괴가 감소하면서 드라이버집적회로 칩의 수명이 증가되어 디스플레이의 수명 또한 연장할 수 있다.
구체적으로, 그라파이트가 인쇄회로기판에 라미네이트되어, 회로부품에서 발생한 열을 반대면 방향으로 빠르게 하는 방열 효과 뿐만 아니라, 그라파이트 자체의 도전 특성으로 인하여, 전자파 간섭 차폐 효과가 우수하며, 디스플레이 구동 집적회로 칩의 기능이 열화되지 않고 일정하게 유지하게 할 수 있으며, 다른 집적회로 칩의 기능의 열화 역시 방지할 수 있다.
이로 인하여, 디스플레이의 화질을 지속적으로 유지시킴과 동시에 구동 집적회로 칩의 수명이 증가되어, 디스플레이의 수명 또한 연장할 수 있다.
또한, 본 발명의 일 실시예에 따른 칩온필름형 반도체 패키지는 본딩 작업 시 그라파이트가 라미네이트되었음에도, 필름 반대편의 시인성을 개선하여 외곽 리드 접착 패드가 그라파이트층 방향에서도 필름 반대편 외곽 리드 접착 패드가 육안으로 확인이 가능함으로 인하여, 칩온필름형 반도체 패키지와 디스플레이 기판 등과의 접착 공정 시 접착의 정확도 및 접착의 강도가 개선할 수 있다.
도 1은 인쇄회로기판층(202)의 기재부(103) 방향 일면에 그라파이트층(106)이 라미네이트된 필름에 인쇄회로기판층(202)의 회로 패턴층(123) 방향 일면에 방향 실장 소자(109)를 배치하고 빈 공간에 충진제(100)를 충진한 후 집적회로 칩(101)을 적층한 칩온필름형 반도체 패키지의 단면의 일 예를 도시한 것이다.
도 2는 집적회로 칩(101)이 상기 인쇄회로기판층(202)의 일면에 직접 또는 실장 소자(109)로 연결된 구조를 칩온필름형 반도체 패키지의 상부 방향의 평면도로 도시한 것이다.
도 3은 그라파이트층이 라미네이트된 칩온필름형 반도체 패키지의 하부 방향의 평면도로 도시한 것이다.
도 4는 기재부(103)의 일면에 회로 패턴층(102)이 구비되어 있는 일반적인 인쇄회로기판층(202)을 도시한 것이다.
도 5는 도 4와 같은 인쇄회로기판층(202)의 기재부(103) 방향 일면에 흑연 분말(302)을 접착층(104) 위로 배치한 후, 롤러(301)로 회로 패턴층(102) 및 기재부(103) 양 방향으로 가압하여 그라파이트층(106)을 인쇄회로기판층(202)의 일면에 라미네이트하는 공정을 도시한 것이다.
도 6은 도 4와 같은 인쇄회로기판층(202)의 기재부(103) 방향 일면에 그라파이트 필름(401)을 접착층(104) 위로 배치한 후, 롤러(301)로 회로 패턴층(102) 및 기재부(103) 양 방향으로 가압하여 그라파이트층(106)을 인쇄회로기판층(202)의 일면에 라미네이트하는 공정을 도시한 것이다.
도 7은 인쇄회로기판층(202)의 기재부(103) 방향 일면에 그라파이트층(106)이 라미네이트된 칩온필름형 반도체 패키지의 제조 공정 과정 상 필름 단면의 일 예를 도시한 것이다.
도 8은 인쇄회로기판층(202)의 기재부(103) 방향 일면에 접착층(104)과 그라파이트층(106) 순서대로 라미네이트된 칩온필름형 반도체 패키지의 제조 공정 과정 상 필름 단면의 일 예를 도시한 것이다.
도 9는 인쇄회로기판층(202)의 기재부(103) 방향 일면에 그라파이트층(106)이 라미네이트되고, 그라파이트층(106)의 기재부(103) 반대 방향 일면에 접착층(107)과 보호필름층(108)을 순서대로 적층된 칩온필름형 반도체 패키지의 제조 공정 과정 상 필름 단면의 일 예를 도시한 것이다.
도 10은 인쇄회로기판층(202)의 기재부(103) 방향 일면에 접착층(104)과 그라파이트층(106) 순서대로 라미네이트되고, 그라파이트층(106)의 기재부(103) 반대 방향 일면에 접착층(107)과 보호필름층(108)을 순서대로 적층된 칩온필름형 반도체 패키지의 제조 공정 과정 상 필름 단면의 일 예를 도시한 것이다.
도 11은 인쇄회로기판층(202)의 기재부(103) 방향 일면에 접착층(104), 보호필름층(105)으로 적층되고, 상기 보호필름층(105)의 상기 기재부(103) 방향 일면에 그라파이트층(106)이 라미네이트된 칩온필름형 반도체 패키지의 제조 공정 과정 상 필름 단면의 일 예를 도시한 것이다.
도 12는 도 8의 인쇄회로기판층(202)의 기재부(103) 방향 일면에 접착층(104)과 그라파이트층(106) 순서대로 라미네이트된 필름에, 인쇄회로기판층(202)의 회로 패턴층(123) 방향 일면에 방향 실장 소자(109)를 배치하고 빈 공간에 충진제(100)를 충진한 후 집적회로 칩(101)을 적층한 칩온필름형 반도체 패키지의 단면의 일 예를 도시한 것이다.
도 13은 도 9의 인쇄회로기판층(202)의 기재부(103) 방향 일면에 그라파이트층(106)이 라미네이트된 필름에, 인쇄회로기판층(202)의 회로 패턴층(123) 방향 일면에 방향 실장 소자(109)를 배치하고 빈 공간에 충진제(100)를 충진한 후 집적회로 칩(101)을 적층한 칩온필름형 반도체 패키지의 단면의 일 예를 도시한 것이다.
도 14는 도 10의 인쇄회로기판층(202)의 기재부(103) 방향 일면에 접착층(104)과 그라파이트층(106) 순서대로 라미네이트되고, 그라파이트층(106)의 기재부(103) 반대 방향 일면에 접착층(107)과 보호필름층(108)을 순서대로 적층된 필름에, 인쇄회로기판층(202)의 회로 패턴층(123) 방향 일면에 방향 실장 소자(109)를 배치하고 빈 공간에 충진제(100)를 충진한 후 집적회로 칩(101)을 적층한 칩온필름형 반도체 패키지의 단면의 일 예를 도시한 것이다.
도 15는 도 11의 인쇄회로기판층(202)의 기재부(103) 방향 일면에 접착층(104), 보호필름층(105)으로 적층되고, 상기 보호필름층(105)의 상기 기재부(103) 방향 일면에 그라파이트층(106)이 라미네이트된 필름에, 인쇄회로기판층(202)의 회로 패턴층(123) 방향 일면에 방향 실장 소자(109)를 배치하고 빈 공간에 충진제(100)를 충진한 후 집적회로 칩(101)을 적층한 칩온필름형 반도체 패키지의 단면의 일 예를 도시한 것이다.
도 16은 인쇄회로기판층(202)의 일면에 직접 또는 실장 소자(109)로 연결된 집적회로 칩(101)과 외곽 리드 접착 패드(204)가, 상기 집적회로의 길이 방향과 수직방향으로 배치된 구조의 칩온필름형 반도체 패키지를 상부 방향의 평면도로 도시한 것이다.
도 17은 상기 외곽 리드 접착 패드(204)가 집적회로 칩(101)의 길이 방향과 수직방향으로 배치되고, 상기 그라파이트층(106)은 상기 외곽 리드 접착 패드가 배치된 상기 인쇄회로기판층(202) 면적의 반대 일면을 제외한 면적에 2 개 이상으로 이격되어 라미네이트된 구조의 칩온필름형 반도체 패키지를 그라파이트층이 라미네이트된 하부 방향의 평면도로 도시한 것이다.
도 18은 인쇄회로기판층(202)의 그라파이트층이 2 개 이상으로 이격되어 라미네이트된 일면에 직접 또는 실장 소자(109)로 연결된 집적회로 칩(101)과 외곽 리드 접착 패드(204)가, 상기 집적회로의 길이 방향과 수직방향으로 배치된 구조의 칩온필름형 반도체 패키지를 상부 방향의 평면도로 도시한 것이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 칩온필름형 반도체 패키지 및 그 제조방법의 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 칩온필름형 반도체 패키지 및 이를 제조하는 방법을 설명한다.
이하, 본 발명의 구성 및 특성을 실시예를 이용하여 설명하나, 이들 실시예는 본 발명을 예시하는 것일 뿐 한정하는 것은 아니다.
이하에서는, 도 1을 참조하여, 칩온필름형 반도체 패키지의 구조를 살펴본다.
본 발명에 따른 칩온필름형 반도체 패키지는 집적회로 칩(101); 인쇄회로기판층(202); 및 그라파이트층(106)을 포함한다.
상기 집적회로 칩(101)은 상기 인쇄회로기판층(202)의 일면에 직접 또는 실장 소자(109)로 연결된다. 상기 실장 소자(109)는 상기 인쇄회로기판층(202)의 회로와 상기 집적회로 칩(101)을 전기적으로 연결하는 것이면 이를 제한하지 않으나, 구체적으로 범프일 수 있으며, 그 재질은 금, 구리, 니켈 또는 이들의 조합일 수 있다.
본 발명의 일 실시예에 있어서, 상기 인쇄회로기판층(202)은 회로 패턴층(102) 및 기재부(103)를 포함할 수 있다. 상기 회로 패턴층(102)은 상기 집적회로 칩(101)과 전기적 회로를 구성하는 패턴일 수 있으며, 회로를 구성할 수 있는 물질이면 이를 제한하지 않으나, 그 재질은 금, 구리, 니켈 또는 이들의 조합일 수 있다. 상기 기재부(103)는 절연 재질이면 이를 제한하지 않으나, 연성 필름일 수 있고, 판대면 구조가 가시적인 투명 필름일 수 있으며, 구체적으로, 폴리이미드 필름일 수 있다.
본 발명의 일 실시예에 있어서, 상기 인쇄회로기판층(202)의 두께는 25 μm 내지 50 μm일 수 있다. 두께가 25 μm 미만이면, 굽힘이나 찢어짐에 대한 강도가 저하되며, 50 μm 초과면 유연성이 저하되어 굽힘성이 악화될 수 있다.
본 발명의 일 실시예에 있어서, 상기 집적회로 칩(101)과 상기 인쇄회로기판층(202) 사이 상기 실장 소자(109)의 노출 면적은 충진제(110)로 매립될 수 있다. 상기 충진제(110)는 상기 실장 소자(109)의 공기 노출로 인한 산화를 억제할 수 있는 것이면 이를 제한하지 않으나, 구체적으로 액체 레진, 에폭시 레진일 수 있다.
도 2는 집적회로 칩(101)이 상기 인쇄회로기판층(202)의 일면에 직접 또는 실장 소자(109)로 연결된 구조를 칩온필름형 반도체 패키지의 상부 방향의 평면도로 도시한 것이다.
본 발명의 일 실시예에 있어서, 상기 집적회로 칩(101)은 디스플레이 드라이버 집적회로 칩(Display Driver Integrated Circuit chip, DDI chip)인 것일 수 있다.
상기 그라파이트층(106)은 상기 인쇄회로기판층(202)의 반대 일면에 라미네이트된 것이다.
도 3은 그라파이트층이 라미네이트된 칩온필름형 반도체 패키지의 하부 방향의 평면도로 도시한 것이다.
본 발명의 일 실시예에 있어서, 상기 그라파이트층(106)은 탄소화된 고분자 필름 또는 흑연 분말로 형성된 필름일 수 있다.
도 4는 기재부(103)의 일면에 회로 패턴층(102)이 구비되어 있는 일반적인 인쇄회로기판층(202)을 도시한 것이다.
도 5는 도 4와 같은 인쇄회로기판층(202)의 기재부(103) 방향 일면에 흑연 분말(302)을 접착층(104) 위로 배치한 후, 롤러(301)로 회로 패턴층(102) 및 기재부(103) 양 방향으로 가압하여 그라파이트층(106)을 인쇄회로기판층(202)의 일면에 라미네이트하는 공정을 도시한 것이다.
도 6은 도 4와 같은 인쇄회로기판층(202)의 기재부(103) 방향 일면에 그라파이트 필름(401)을 접착층(104) 위로 배치한 후, 롤러(301)로 회로 패턴층(102) 및 기재부(103) 양 방향으로 가압하여 그라파이트층(106)을 인쇄회로기판층(202)의 일면에 라미네이트하는 공정을 도시한 것이다.
본 발명의 일 실시예에 있어서, 상기 그라파이트 필름(401)은 인조 그라파이트, 구체적으로 탄소화된 고분자 필름일 수 있다.
본 발명의 일 실시예에 있어서, 상기 고분자 필름은 폴리이미드 필름일 수 있다.
본 발명의 일 실시상태에 있어서, 상기 탄소화는 탄화 단계 및 그라파이트 단계를 포함하는 열처리 방법을 실시하는 것이다.
본 발명의 일 실시상태에 있어서, 상기 탄화 단계는 제 1 온도구간을 갖는 제 1 히터내로 폴리이미드 필름을 도입시킴으로써 상기 고분자 필름을 탄화시켜 탄소질 필름으로 변환시키는 단계를 포함한다.
본 발명의 일 실시상태에 있어서, 상기 제 1 온도 구간은 500±50℃ 내지 1000℃로 순차 상승하는 구간이다.
본 발명의 일 실시상태에 있어서, 상기 그라파이트 단계는 선형적으로 온도가 상승하는 구간인 제 2 온도 구간을 갖는 제 2 히터내로 상기 탄소질 필름을 도입시켜 그라파이트 필름으로 변환시키는 단계를 포함한다.
본 발명의 일 실시상태에 있어서, 상기 제 2 히터는 4000 mm 내지 6000 mm의 길이를 갖는다.
본 발명의 일 실시상태에 있어서, 상기 제 2 온도 구간은 1000℃ 내지 2800℃로 순차 상승하는 구간이다.
본 발명의 일 실시상태에 있어서, 상기 제 2 온도 구간은 1000℃ 내지 1500℃의 제 2-1 온도 구간, 1500℃ 내지 2200℃의 제 2-2 온도구간, 및 2200℃ 내지 2800℃의 제 2-3 온도 구간을 포함한다.
본 발명의 일 실시상태에 있어서, 상기 그라파이트 단계는 상기 제 2-1 온도구간 내에서 상기 탄소질 필름을 횡방향으로 0.33 mm/초 내지 1.33 mm/초로 이동하게 하고, 상기 제 2 히터의 내부 온도를 분당 1℃ 내지 5℃로 상승시키면서 1 시간 내지 4시간 동안 상기 탄소질 필름에 대하여 열처리를 진행하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 그라파이트층(106)의 두께는 5 μm 내지 40 μm일 수 있다. 5 μm 미만이면 방열 효과가 저하되며, 40 μm 초과면 역시 방열 효과가 저하된다.
본 발명의 일 실시예에 있어서, 상기 그라파이트층(106)과 상기 인쇄회로기판층(202)의 사이에 접착층(104, 107)을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 접착층(104, 107)은 압력이 가해질 경우 접착 활성이 나타나거나, 강화되는 감압 접착제(PSA, Pressure sensitive adhesive)일 수 있으며, 구체적으로 아크릴계 접착제 또는 폴리이미드, 폴리에틸렌 테레프탈레이트, 양면 테이프일 수 있다.
본 발명의 일 실시예에 있어서, 상기 접착층(104, 107)은 전도성 입자가 포함 될 수 있다.
본 발명의 일 실시예에 있어서, 상기 접착층(104, 107)의 두께는 3.5 μm 내지 5 μm일 수 있다.
도 7은 인쇄회로기판층(202)의 기재부(103) 방향 일면에 그라파이트층(106)이 라미네이트된 칩온필름형 반도체 패키지의 제조 공정 과정 상 필름 단면의 일 예를 도시한 것이다.
도 8은 인쇄회로기판층(202)의 기재부(103) 방향 일면에 접착층(104)과 그라파이트층(106) 순서대로 라미네이트된 칩온필름형 반도체 패키지의 제조 공정 과정 상 필름 단면의 일 예를 도시한 것이다.
본 발명의 일 실시예에 있어서, 상기 그라파이트층(106)의 일면에 보호필름층(108)을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 보호필름층(108)은 상기 그라파이트층(106)의 인쇄회로기판층(202)의 기재부(103) 방향 일면에 적층될 수 있다.
본 발명의 일 실시예에 있어서, 상기 보호필름층(108)은 절연 필름일 수 있으며, 구체적으로, 폴리에스테르계 수지 필름일 수 있고, 폴리에틸렌 테레프탈레이트(PET), 폴리부틸렌 테레프탈레이트 (PBT), 폴리트리메틸렌테레프탈레이트(PTET), 폴리사이클로헥실렌 테레프탈레이트(PCHT) 및 폴리에틸렌 나프탈 레이트(PEN) 또는 이들의 조합을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 보호필름층(108)의 두께는 1.5 μm 내지 3.0 μm일 수 있다.
도 9는 인쇄회로기판층(202)의 기재부(103) 방향 일면에 그라파이트층(106)이 라미네이트되고, 그라파이트층(106)의 기재부(103) 반대 방향 일면에 접착층(107)과 보호필름층(108)을 순서대로 적층된 칩온필름형 반도체 패키지의 제조 공정 과정 상 필름 단면의 일 예를 도시한 것이다.
도 10은 인쇄회로기판층(202)의 기재부(103) 방향 일면에 접착층(104)과 그라파이트층(106) 순서대로 라미네이트되고, 그라파이트층(106)의 기재부(103) 반대 방향 일면에 접착층(107)과 보호필름층(108)을 순서대로 적층된 칩온필름형 반도체 패키지의 제조 공정 과정 상 필름 단면의 일 예를 도시한 것이다.
본 발명의 일 실시예에 있어서, 상기 보호필름층(108)은 상기 그라파이트층(106)의 인쇄회로기판층(202)의 기재부(103) 반대 방향 일면에 적층될 수 있다.
도 11은 인쇄회로기판층(202)의 기재부(103) 방향 일면에 접착층(104), 보호필름층(105)으로 적층되고, 상기 보호필름층(105)의 상기 기재부(103) 방향 일면에 그라파이트층(106)이 라미네이트된 칩온필름형 반도체 패키지의 제조 공정 과정 상 필름 단면의 일 예를 도시한 것이다.
도 1은 도 7의 인쇄회로기판층(202)의 기재부(103) 방향 일면에 그라파이트층(106)이 라미네이트된 필름에 인쇄회로기판층(202)의 회로 패턴층(123) 방향 일면에 방향 실장 소자(109)를 배치하고 빈 공간에 충진제(100)를 충진한 후 집적회로 칩(101)을 적층한 칩온필름형 반도체 패키지의 단면의 일 예를 도시한 것이다.
도 12는 도 8의 인쇄회로기판층(202)의 기재부(103) 방향 일면에 접착층(104)과 그라파이트층(106) 순서대로 라미네이트된 필름에, 인쇄회로기판층(202)의 회로 패턴층(123) 방향 일면에 방향 실장 소자(109)를 배치하고 빈 공간에 충진제(100)를 충진한 후 집적회로 칩(101)을 적층한 칩온필름형 반도체 패키지의 단면의 일 예를 도시한 것이다.
도 13은 도 9의 인쇄회로기판층(202)의 기재부(103) 방향 일면에 그라파이트층(106)이 라미네이트된 필름에, 인쇄회로기판층(202)의 회로 패턴층(123) 방향 일면에 방향 실장 소자(109)를 배치하고 빈 공간에 충진제(100)를 충진한 후 집적회로 칩(101)을 적층한 칩온필름형 반도체 패키지의 단면의 일 예를 도시한 것이다.
도 14는 도 10의 인쇄회로기판층(202)의 기재부(103) 방향 일면에 접착층(104)과 그라파이트층(106) 순서대로 라미네이트되고, 그라파이트층(106)의 기재부(103) 반대 방향 일면에 접착층(107)과 보호필름층(108)을 순서대로 적층된 필름에, 인쇄회로기판층(202)의 회로 패턴층(123) 방향 일면에 방향 실장 소자(109)를 배치하고 빈 공간에 충진제(100)를 충진한 후 집적회로 칩(101)을 적층한 칩온필름형 반도체 패키지의 단면의 일 예를 도시한 것이다.
본 발명의 일 실시예에 있어서, 상기 보호필름층(108)은 상기 그라파이트층(106)의 인쇄회로기판층(202)의 기재부(103) 반대 방향 일면에 적층될 수 있다.
도 15는 도 11의 인쇄회로기판층(202)의 기재부(103) 방향 일면에 접착층(104), 보호필름층(105)으로 적층되고, 상기 보호필름층(105)의 상기 기재부(103) 방향 일면에 그라파이트층(106)이 라미네이트된 필름에, 인쇄회로기판층(202)의 회로 패턴층(123) 방향 일면에 방향 실장 소자(109)를 배치하고 빈 공간에 충진제(100)를 충진한 후 집적회로 칩(101)을 적층한 칩온필름형 반도체 패키지의 단면의 일 예를 도시한 것이다.
본 발명의 일 실시예에 있어서, 상기 인쇄회로기판층(202)의 일면에 외곽 리드 접착 패드(Outer Lead Bonder pad, 204)를 더 포함할 수 있다.
상기 외곽 리드 접착 패드 (204)는 상기 인쇄회로기판층(202)의 회로와 디스플레이 패널을 전기적으로 연결하는 것이면 이를 제한하지 않으나, 그 재질은 금, 구리, 니켈 또는 이들의 조합일 수 있다.
본 발명의 일 실시예에 있어서, 상기 외곽 리드 접착 패드(204)는 상기 집적회로의 길이 방향과 수직방향으로 배치된 것일 수 있다.
도 16은 인쇄회로기판층(202)의 일면에 직접 또는 실장 소자(109)로 연결된 집적회로 칩(101)과 외곽 리드 접착 패드(204)가, 상기 집적회로의 길이 방향과 수직방향으로 배치된 구조의 칩온필름형 반도체 패키지를 상부 방향의 평면도로 도시한 것이다.
본 발명의 일 실시예에 있어서, 상기 그라파이트층(106)은 상기 외곽 리드 접착 패드가 배치된 상기 인쇄회로기판층(202) 면적의 반대 일면을 제외한 면적에 라미네이트된 것일 수 있다. 이러한 구조의 칩온필름형 반도체 패키지는 인쇄회로기판층(202)에 배치된 외곽 리드 접착 패드(204)가 그라파이트층(203)이 라미네이트된 방향에서 시인성이 개선되어, 그라파이트층(203) 방향에서도 외곽 리드 접착 패드(204)가 육안으로 확인이 가능함으로 인하여 시인성이 개선되고, 외곽 리드 접착 공정 (Outer Lead Bonding process, OLB process) 시 접착의 정확도 및 접착의 강도가 개선된다.
본 발명의 일 실시예에 있어서, 상기 그라파이트층(106)은 2 개 이상으로 이격되어 라미네이트된 것일 수 있다. 이 경우, 그라파이트층(203) 방향에서도 집적회로 칩의 개별 단위 구역이 구분되어, 외곽 리드 접착 공정 (Outer Lead Bonding process, OLB process) 시 접착의 정확도 및 접착의 강도가 개선된다.
도 17은 상기 외곽 리드 접착 패드(204)가 집적회로 칩(101)의 길이 방향과 수직방향으로 배치되고, 상기 그라파이트층(106)은 상기 외곽 리드 접착 패드가 배치된 상기 인쇄회로기판층(202) 면적의 반대 일면을 제외한 면적에 2 개 이상으로 이격되어 라미네이트된 구조의 칩온필름형 반도체 패키지를 그라파이트층이 라미네이트된 하부 방향의 평면도로 도시한 것이다.
도 18은 인쇄회로기판층(202)의 그라파이트층이 2 개 이상으로 이격되어 라미네이트된 일면에 직접 또는 실장 소자(109)로 연결된 집적회로 칩(101)과 외곽 리드 접착 패드(204)가, 상기 집적회로의 길이 방향과 수직방향으로 배치된 구조의 칩온필름형 반도체 패키지를 상부 방향의 평면도로 도시한 것이다.
본 발명의 일 실시예에 있어서, 상기 집적회로 칩(101)은 상기 인쇄회로기판층(202)의 길이 방향과 수직방향으로 배치된 것일 수 있다.
본 발명의 일 실시예에 있어서, 인쇄회로기판층(202)과 그라파이트층(106)은 각각 필름형태로 롤에 감긴 상태에서, 두 개의 롤러(301)로 양면이 가압되어 롤투롤(roll to roll)/릴투릴(reel to reel) 공정으로 1차 라미네이트될 수 있다. 이 경우, 롤러의 압력은 3 내지 3 kg일 수 있다. 또한, 그라파이트층(106)의 일면에는 운반 필름 (carrier film)이 롤투롤로 공급되어 적층될 수 있으며, 1차 라미네이트필름은 인쇄회로기판층(202)/그라파이트층(106)/운반 필름층(미도시) 또는 인쇄회로기판층(202)/접착층(104)/그라파이트층(106)/운반 필름층(미도시) 순서로 적층될 수 있다.
본 발명의 일 실시예에 있어서, 상기 1차 라미네이트 필름과 접착층(104, 107)은 각각 필름형태로 롤에 감긴 상태에서, 두 개의 롤러(301)로 양면이 가압되어 롤투롤/릴투릴 공정으로 2차 라미네이트될 수 있다. 이 경우, 롤러의 압력은 3 내지 20 kg일 수 있다. 또한, 그라파이트층(106)의 일면에는 이형 필름 (release film)이 롤투롤로 공급되어 적층될 수 있으며, 2차 라미네이트필름은 인쇄회로기판층(202)/접착층(104)/그라파이트층(106)/접착층(107)/이형 필름층(미도시) 또는 인쇄회로기판층(202) )/접착층(107)/그라파이트층(106)/이형 필름층(미도시) 순서로 적층될 수 있다.
본 발명의 일 실시예에 있어서, 상기 2차 라미네이트 필름과 보호필름층(105, 108)은 각각 필름형태로 롤에 감긴 상태에서, 두 개의 롤러(301)로 양면이 가압되어 롤투롤/릴투릴 공정으로 2차 라미네이트될 수 있다. 이 경우, 롤러의 압력은 3 내지 20 kg일 수 있으며, 롤러의 온도는 70 내지 90 oC 일 수 있다. 또한, 3차 라미네이트필름은 인쇄회로기판층(202)/접착층(104)/그라파이트층(106)/접착층(107)/보호필름층(108) 또는 인쇄회로기판층(202))/접착층(107)/그라파이트층(106)/보호필름층(108) 순서로 적층될 수 있다.
이하는 전술한 칩온필름형 반도체 패키지; 기판; 및 디스플레이 패널;을 포함하는 표시장치에 대하여, 설명한다.
본 발명의 일 실시예에 있어서, 상기 기판은 상기 칩온필름형 반도체 패키지의 외곽 리드 접착 패드(204)와 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판은 외곽 리드 접착 패드(미도시)를 더 포함하고, 상기 칩온필름형 반도체 패키지의 외곽 리드 접착 패드(204)와 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판은 외곽 리드 접착 패드(미도시)를 더 포함하고, 상기 칩온필름형 반도체 패키지의 외곽 리드 접착 패드(204)와 전기적으로 연결될 수 있다. 이 경우, 상기 기판의 외곽 리드 접착 패드(미도시)와 상기 칩온필름형 반도체 패키지의 외곽 리드 접착 패드(204) 사이에는 이방성 도전필름(Anisotropic Conductive Film; ACF) 층을 더 포함할 수 있다. 상기 기판의 외곽 리드 접착 패드(미도시)/상기 이방성 도전필름층/상기 칩온필름형 반도체 패키지의 외곽 리드 접착 패드(204)은 순서대로 배치된 후 외곽 리드 접착 공정(OLB process)로 적층될 수 있다.
본 발명의 일 실시예에 있어서, 디스플레이 패널은 액정 디스플레이 또는 발광 소자 디스플레이일 수 있으며, 그 구성 모듈은 통상적으로 사용되는 디스플레이 패널의 모듈을 포함할 수 있다.
상기 칩온필름형 반도체 패키지는 상기 기판과 상기 디스플레이 패널에 전기적으로 연결되어, 집적회로 칩의 구동 신호에 따라, 디스플레이 패널의 해당 픽셀을 전기적 신호에 의하여 구동 제어할 수 있다.
상기한 설명은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 사항으로 정할 것이 아니고 특허 청구 범위와 특허 청구 범위에 균등한 것에 의하여 정하여져야 한다.
101 : 드라이버집적회로 칩
102 : 인쇄회로필름층의 회로패턴층
103 : 인쇄회로필름층의 기재층
104, 107 : 접착층
105, 108 : 보호필름층
106 : 그라파이트층
109 : 드라이버집적회로 칩과 인쇄회로필름과의 전기적 연결을 위한 범프
110 : 충진제
202 : 인쇄회로필름층
301 : 롤러
302 : 그라파이트 파우더
401 : 그라파이트 필름

Claims (12)

  1. 집적회로 칩;
    인쇄회로기판층; 및
    그라파이트층을 포함하고,
    상기 집적회로 칩은 상기 인쇄회로기판층의 일면에 직접 또는 실장 소자로 연결되며, 상기 그라파이트층은 상기 인쇄회로기판층의 반대 일면에 라미네이트된 것이며,
    상기 인쇄회로기판층의 일면에 위치한 외곽 리드 접착 패드를 더 포함하고,
    상기 그라파이트층은 상기 외곽 리드 접착 패드가 배치된 상기 인쇄회로기판층 면적의 반대 일면을 제외한 면적에 라미네이트된 것이며,
    상기 집적회로 칩은 상기 인쇄회로기판층의 길이 방향과 수직방향으로 배치된 것이고, 상기 집적회로 칩의 길이 방향은 상기 집적회로 칩의 변 중 상대적으로 길이가 긴 변의 방향이고, 상기 인쇄회로기판층의 길이 방향은 상기 인쇄회로기판층의 변 중 상대적으로 길이가 긴 변의 방향인 것이며,
    상기 그라파이트층은 상기 인쇄회로기판층의 일면에 배치된 후 상기 그라파이트층의 일면과 상기 인쇄회로기판층의 반대 일면에 두개의 롤러로 가압하여 라미네이트된 것이며, 상기 집적회로 칩은 인쇄회로기판층의 일면에 상기 그라파이트층이 라미네이트된 이후에 반대 일면에 배치되는 것이고,
    상기 그라파이트층은 탄소화된 고분자 필름층이며, 상기 탄소화는 탄화 단계 및 그라파이트 단계를 포함하는 열처리 방법을 실시하는 것이고, 상기 탄화 단계는 제 1 온도구간을 갖는 제 1 히터내로 고분자 필름층을 도입시킴으로써 상기 고분자 필름을 탄화시켜 탄소질 필름으로 변환시키는 단계를 포함하고, 상기 그라파이트 단계는 선형적으로 온도가 상승하는 구간인 제 2 온도 구간을 갖는 제 2 히터내로 상기 탄소질 필름을 도입시켜 그라파이트 필름으로 변환시키는 단계를 포함하는 것이며, 상기 제 1 온도 구간은 500±50℃ 내지 1000℃로 순차 상승하는 구간이고, 상기 제 2 온도 구간은 1000℃ 내지 2800℃로 순차 상승하는 구간인, 칩온필름형 반도체 패키지.
  2. 제1항에 있어서,
    상기 그라파이트층과 상기 인쇄회로기판층의 사이에 접착층을 더 포함하는, 칩온필름형 반도체 패키지.
  3. 제1항에 있어서,
    상기 그라파이트층의 일면에 보호필름층을 더 포함하는, 칩온필름형 반도체 패키지.
  4. 제1항에 있어서,
    상기 그라파이트층의 두께는 5 μm 내지 40 μm인, 칩온필름형 반도체 패키지.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 그라파이트층은 상기 인쇄회로기판층의 양면에 라미네이트된 것인, 칩온필름형 반도체 패키지.
  10. 삭제
  11. 제1항에 있어서,
    상기 집적회로 칩은 디스플레이 드라이버 집적회로 칩인 것인, 칩온필름형 반도체 패키지.
  12. 제1항 내지 제4항, 제9항 및 제11항 중 어느 한 항에 따른 칩온필름형 반도체 패키지;
    기판; 및
    디스플레이 패널;을 포함하는 표시장치.
KR1020180097718A 2017-08-21 2018-08-21 방열 및 전자파 차폐 기능이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지 KR102198698B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170105442 2017-08-21
KR1020170105442 2017-08-21

Publications (2)

Publication Number Publication Date
KR20190020636A KR20190020636A (ko) 2019-03-04
KR102198698B1 true KR102198698B1 (ko) 2021-01-05

Family

ID=65439051

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180097718A KR102198698B1 (ko) 2017-08-21 2018-08-21 방열 및 전자파 차폐 기능이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
KR1020180097719A KR102198697B1 (ko) 2017-08-21 2018-08-21 시인성 및 작업성이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020180097719A KR102198697B1 (ko) 2017-08-21 2018-08-21 시인성 및 작업성이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지

Country Status (5)

Country Link
US (2) US11355687B2 (ko)
KR (2) KR102198698B1 (ko)
CN (2) CN109844943B (ko)
TW (2) TWI781215B (ko)
WO (2) WO2019039848A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355687B2 (en) * 2017-08-21 2022-06-07 Hag Mo Kim Graphite-laminated chip-on-film-type semiconductor package having improved heat dissipation and electromagnetic wave shielding functions
KR102644356B1 (ko) * 2019-06-10 2024-03-06 주식회사 엘엑스세미콘 방열 칩 온 필름 패키지
KR102304963B1 (ko) 2019-10-18 2021-09-27 엔트리움 주식회사 반도체 패키지
WO2022071719A1 (ko) * 2020-09-29 2022-04-07 주식회사 아모그린텍 칩 온 필름용 단열시트, 이를 포함하는 단열 칩 온 필름 패키지 및 디스플레이 장치
KR20220126393A (ko) * 2021-03-09 2022-09-16 주식회사 아모그린텍 디스플레이 광원용 단열시트, 이를 포함하는 단열 광원모듈, 단열 백라이트 유닛 및 디스플레이 장치
CN114038869B (zh) * 2021-05-14 2023-01-13 重庆康佳光电技术研究院有限公司 显示面板、显示背板及其制作方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
WO2007053710A2 (en) * 2005-11-01 2007-05-10 Donnelly Corporation Interior rearview mirror with display
US7129422B2 (en) * 2003-06-19 2006-10-31 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
JP2008287960A (ja) * 2007-05-16 2008-11-27 Nec Lighting Ltd 照明装置
US8092908B2 (en) * 2007-05-17 2012-01-10 Kaneka Corporation Graphite film and graphite composite film
KR20100072508A (ko) * 2008-12-22 2010-07-01 오리온피디피주식회사 플라즈마 디스플레이 패널의 방열 시트 구조
KR101214292B1 (ko) 2009-06-16 2012-12-20 김성진 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치
US8508056B2 (en) * 2009-06-16 2013-08-13 Dongbu Hitek Co., Ltd. Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
US8287996B2 (en) * 2009-12-21 2012-10-16 Intel Corporation Coating for a microelectronic device, treatment comprising same, and method of managing a thermal profile of a microelectronic die
KR20120122266A (ko) * 2011-04-28 2012-11-07 매그나칩 반도체 유한회사 칩온필름형 반도체 패키지
US8410508B1 (en) * 2011-09-12 2013-04-02 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) package having wavelength conversion member and wafer level fabrication method
TW201349577A (zh) * 2012-05-22 2013-12-01 Hugetemp Energy Ltd 照明裝置
TW201403766A (zh) * 2012-07-09 2014-01-16 矽品精密工業股份有限公司 基板結構、封裝件及其製法
JP5550706B2 (ja) * 2012-10-31 2014-07-16 日立アロカメディカル株式会社 超音波探触子
KR101483553B1 (ko) * 2013-09-06 2015-01-21 주식회사 바른전자 근거리 무선통신용 페라이트 안테나를 구비하는 반도체 패키지 및 그의 제조 방법
US20170133353A1 (en) * 2015-05-27 2017-05-11 Bridge Semiconductor Corporation Semiconductor assembly with three dimensional integration and method of making the same
KR102266187B1 (ko) * 2014-12-09 2021-06-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US9953957B2 (en) * 2015-03-05 2018-04-24 Invensas Corporation Embedded graphite heat spreader for 3DIC
US20180047589A1 (en) * 2015-05-04 2018-02-15 Eoplex Limited Lead carrier with print formed package components and conductive path redistribution structures
KR101718855B1 (ko) * 2015-07-15 2017-03-22 (주)인테코 전자파 차폐 및 방열용 복합 시트의 제조 방법
KR20170019023A (ko) * 2015-08-10 2017-02-21 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조 방법
KR102333201B1 (ko) * 2015-08-27 2021-12-01 엘지디스플레이 주식회사 디스플레이 장치
US9659844B2 (en) * 2015-08-31 2017-05-23 Texas Instruments Incorporated Semiconductor die substrate with integral heat sink
US10043737B2 (en) * 2015-12-02 2018-08-07 Novatek Microelectronics Corp. Chip on film package
CN108474949A (zh) 2015-12-24 2018-08-31 星风Ip公司 虚拟现实头戴式显示器
CN106098654B (zh) * 2016-06-20 2018-12-14 绍兴杭铭饰品有限公司 一种散热优化的集成电路封装
JP6942377B2 (ja) 2016-09-27 2021-09-29 ガードネック カンパニー リミテッドＧｕａｒｄｎｅｃ Ｃｏ．，Ｌｔｄ． 多孔炭素質フィルム層を含む燃料電池用ガス拡散層
US11355687B2 (en) * 2017-08-21 2022-06-07 Hag Mo Kim Graphite-laminated chip-on-film-type semiconductor package having improved heat dissipation and electromagnetic wave shielding functions

Also Published As

Publication number Publication date
KR20190020636A (ko) 2019-03-04
CN109844944B (zh) 2024-02-02
TW201921621A (zh) 2019-06-01
CN109844943B (zh) 2024-01-30
US20210074625A1 (en) 2021-03-11
US20200355958A1 (en) 2020-11-12
CN109844944A (zh) 2019-06-04
KR20190020637A (ko) 2019-03-04
US11437556B2 (en) 2022-09-06
TWI803509B (zh) 2023-06-01
TWI781215B (zh) 2022-10-21
US11355687B2 (en) 2022-06-07
WO2019039847A1 (ko) 2019-02-28
CN109844943A (zh) 2019-06-04
WO2019039848A1 (ko) 2019-02-28
TW201917843A (zh) 2019-05-01
KR102198697B1 (ko) 2021-01-05

Similar Documents

Publication Publication Date Title
KR102198698B1 (ko) 방열 및 전자파 차폐 기능이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
CN109459895B (zh) 显示面板和显示装置
US9113545B2 (en) Tape wiring substrate and chip-on-film package including the same
US9818732B2 (en) Chip-on-film package and device assembly including the same
EP2936949B1 (en) Narrow border displays for electronic devices
KR101148467B1 (ko) 전자종이 표시장치
KR100723492B1 (ko) 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
US8816212B2 (en) Flexible device and fabricating method thereof
US9305990B2 (en) Chip-on-film package and device assembly including the same
US20180049324A1 (en) Semiconductor packages and display devices including the same
US20150060931A1 (en) Semiconductor packages and display devices including semiconductor packages
US20100244243A1 (en) Semiconductor device
KR101166069B1 (ko) 씨오에프형 반도체 패키지 및 이를 위한 테이프 배선 기판
KR101189255B1 (ko) 칩온필름형 반도체 패키지
KR102096765B1 (ko) 연성 회로 기판 및 이를 포함하는 전자 장치
TW201034543A (en) Display apparatus, display module and flexible circuit board
KR102475400B1 (ko) 칩 온 필름용 하이브리드 단열부재
KR102250825B1 (ko) Ｃｏｆ 패키지
US11842945B2 (en) Chip on film package and display apparatus including the same
KR102616317B1 (ko) Cof 패키지
JP2009170617A (ja) 半導体装置
KR20230055000A (ko) 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
JP2007322692A (ja) 表示パネルの製造方法
CN116330761A (zh) 缓冲板、包括该缓冲板的显示设备和制造该缓冲板的方法
JP2007036011A (ja) 半導体チップおよびこれを用いた電気部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant