JP2007036011A - 半導体チップおよびこれを用いた電気部品 - Google Patents

半導体チップおよびこれを用いた電気部品 Download PDF

Info

Publication number
JP2007036011A
JP2007036011A JP2005218668A JP2005218668A JP2007036011A JP 2007036011 A JP2007036011 A JP 2007036011A JP 2005218668 A JP2005218668 A JP 2005218668A JP 2005218668 A JP2005218668 A JP 2005218668A JP 2007036011 A JP2007036011 A JP 2007036011A
Authority
JP
Japan
Prior art keywords
semiconductor chip
protective film
anisotropic conductive
conductive material
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005218668A
Other languages
English (en)
Inventor
Shintaro Takahashi
晋太郎 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
Original Assignee
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Display Corp filed Critical Kyocera Display Corp
Priority to JP2005218668A priority Critical patent/JP2007036011A/ja
Publication of JP2007036011A publication Critical patent/JP2007036011A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 異方性導電材による接続信頼性の向上を容易に図ることのできる半導体チップおよび電気部品を提供する。
【解決手段】 半導体チップ４のパッシべーション膜１２の表面に樹脂製保護膜１３を分割形成し、この半導体チップ４のバンプ５と基板２の接続端子３とを異方性導電材６により接続する。
【選択図】 図１

Description

本発明は、異方性導電材により半導体チップのバンプを接続端子に接続するのに好適な半導体チップおよびこれを用いた電気部品に関する。
従来から半導体チップを搭載した電気部品が知られている。例えば、液晶表示パネル、プラズマディスプレイパネル、ＥＬパネルなどの電気光学表示パネルにおいては、基板の端子形成部に配置されている接続端子に、駆動用ＬＳＩ、駆動用ＩＣ、マイクロプロセッサ、マイクロコンピュータなどのベアチップと称される半導体チップのバンプ（突起電極）を異方性導電材を用いて直接接続するＣＯＧ（Chip On Glass）実装方式の電気光学表示パネルがある。
また、部品間の電気的な接続を行う可撓配線板においては、可撓配線板の端子形成部に設けられた接続端子としてのチップ部品搭載用ランドに、半導体チップのバンプを異方性導電材を用いて実装したＣＯＦ（Chip On Film）方式の実装可撓配線板がある。この種の実装可撓配線板としては、半導体チップだけでなく、ＬＥＤ、抵抗、コンデンサなどの各種のチップ化されたチップ部品が実装されているものもある。
さらに、プリント配線板などの回路基板の端子形成部に設けられた接続端子としてのチップ部品搭載用ランドに、異方性導電材を用いて半導体チップを含む各種のチップ部品が実装されているものもある。
異方性導電材としては、フィルム状に形成されている異方性導電膜（ＡＣＦ：Anisotropic Conductive Film ）や、ペースト状に形成されている異方性導電ペーストなどを挙げることができる。このような異方性導電材は、熱硬化型樹脂および／または熱可塑性樹脂などの樹脂を主成分とする絶縁性を具備する接着剤（バインダ）と導電粒子とにより構成されたものが一般的であり、絶縁性を有する接着剤中に導電粒子が分散されていることにより、厚み方向（接続方向）に導電性を有し、面方向（水平方向）に絶縁性を有する電気的異方性を備えたものである。そして、異方性導電材による接続は、基本的には熱圧着であり、導電粒子が電気的な接続の機能を分担し、加熱により硬化した接着剤が圧接状態を保持する機能を分担するようになっている。
従来の半導体チップを異方性導電材により実装した電気部品について、液晶パネル、ＥＬパネル、プラズマパネルなどの電気光学表示パネルを例示して説明する。
図３および図４は、従来の半導体チップを異方性導電材により実装した電気部品の一例を示すものであり、図３は全体構成の要部を示す概略断面図、図４は図３の半導体チップを回路形成面側から見て示す概略平面図である。
図３に示すように、電気部品としての電気光学表示パネル１０１において、ガラスなどにより形成された基板１０２の端子形成部１０２ａの上面には、複数の接続端子１０３（一部のみ図示）が所定のパターンで配置されている。これらの接続端子１０３には、接続対象となるほぼ直方体状に形成された半導体チップ１０４のバンプ１０５が異方性導電材としてのＡＣＦ１０６の一部を構成する導電粒子１０７を介して個別に接続されており、この接続状態は、ＡＣＦ１０６の他の一部を構成する樹脂を主成分とする接着剤１０８によって保持されるようになっている。
半導体チップ１０４は、シリコン基体１０９の一面たる下面に所望の回路１１０が形成されており、この回路１１０の形成されている面は、回路形成面１１１とされている。そして、回路形成面１１１の周辺部には、図４に示すように、複数のバンプ１０５が全体としてほぼ四角枠状に設けられている。また、回路形成面１１１のバンプ１０５の形成部位を除く部位には、回路１１０を保護するための表面保護用のパッシべーション膜１１２が設けられている。このパッシべーション膜１１２は、例えば、厚さ１μｍ程度の窒化ケイ素（Ｓｉ３Ｎ４）により形成されており、回路１１０を被覆するようになっている。
また、近年の半導体チップ１０４においては、例えば、接続端子１０３とバンプ１０５とのＡＣＦ１０６による接続時における熱圧着時において、半導体チップ１０４が長手方向に反るような変形によりパッシべーション膜１１２にクラックが入るなどの、半導体チップ１０４に加わる外部からの機械的なストレスによりパッシべーション膜１１２がダメージを受けるのを防止することが容易にできるなどの理由により、パッシべーション膜１１２の表面に、樹脂製保護膜１１３が設けられている。この樹脂製保護膜１１３は、例えば、厚さ２〜５μｍ程度のポリイミドなどにより形成されている。また、樹脂製保護膜１１３は、パッシべーション膜１１２の表面のうちのバンプ１０５の形成されている部位の内側に横長矩形状に設けられている。なお、樹脂製保護膜１１３としてポリイミドを用いることにより、外部からのアルファ線を遮断することができるので、半導体チップ１０４の誤動作などの不具合を防止することもできるようになっている。
しかしながら、前述した従来の電気光学表示パネル１０１においては、ＡＣＦ１０６による接続端子１０３とバンプ１０５との電気的な接続の信頼性に劣るという問題点があった。
すなわち、半導体チップ１０４のパッシべーション膜１１２の表面に樹脂製保護膜１１３を設けた構成の場合には、ＡＣＦ１０６の導電粒子１０７により電気的に接続されるバンプ１０５と接続端子１０３との複数の接続部分の一部が剥離して断線が発生する場合があるという問題点があった。
特に、近年のスリムパッケージと称される厚さが薄く、長さの長い直方体状の半導体チップ１０４において長手方向の両端側などに配置されている接続部分の剥離による断線が顕著である。
このような接続部分の剥離の原因としては、樹脂製保護膜１１３を設けた構成の場合において、バンプ１０５と接続端子１０３との接続部分の一部が剥離して断線が発生するという現象から、無アルカリガラスなどの透明なガラスにより形成されている基板１０２の線膨張係数（２．２×１０−６／℃程度）と、シリコンにより形成されている半導体チップ１０４の線膨張係数（３．５×１０−６／℃程度）とがほぼ同一であるのに対して、ポリイミドにより形成されている樹脂製保護膜１１３の線膨張係数（２．２×１０−５／℃程度）が基板１０２および半導体チップ１０４のそれぞれの線膨張係数より一桁大きく、ＡＣＦ１０６の熱圧着時、詳しくは、ＡＣＦ１０６の接着剤１０８が硬化した後の樹脂製保護膜１１３の熱膨張または熱収縮による影響を受けるためと考えられる。
すなわち、ＡＣＦ１０６の接着剤１０８が熱硬化性樹脂を主成分とする場合には、接着剤１０８を加熱により架橋させて硬化した状態において、ガラス転移温度を越えた加熱による樹脂製保護膜１１３の熱膨張が半導体チップ１０４の熱膨張より大きいために、半導体チップ１０４は長手方向の中央部が基板１０２に接近するように下方に凸となるように反るように変形する。これは、ＡＣＦ１０６に対する加熱温度が、接着剤１０８を確実に架橋させるために、接着剤１０８のガラス転移温度より高く設定されていることに起因している。
また、加熱後の冷却により室温に戻るまでの樹脂製保護膜１１３の熱収縮が半導体チップ１０４の熱収縮より大きいために、半導体チップ１０４は長手方向の中央部が基板１０２から離間するように上方に凸となるように反るように変形する。このような半導体チップ１０４の変形により、硬化したＡＣＦ１０６の接着剤１０８により保持されている接続部分、特に、長手方向の両端側に配置されている接続部分に大きなストレスが加わって接続部分の剥離が発生するものと考えられる。
ＡＣＦ１０６の接着剤１０８が熱可塑性樹脂を主成分とする場合には、加熱により可塑化させた後の冷却による硬化（固化）状態において、冷却によりガラス転移温度から室温に戻るまでの樹脂製保護膜１１３の熱収縮が半導体チップ１０４の熱収縮より大きいために、半導体チップ１０４は長手方向の中央部が基板１０２から離間するように上方に凸となるように反るように変形する。このような半導体チップ１０４の変形により、硬化したＡＣＦ１０６の接着剤１０８により保持されている接続部分、特に、長手方向の両端側に配置されている接続部分に大きなストレスが加わって接続部分の剥離が発生するものと考えられる。
したがって、ＡＣＦ１０６の接着剤１０８が熱硬化性樹脂および熱可塑性樹脂のいずれであっても、ＡＣＦ１０６の接着剤１０８が硬化して導電粒子１０７による接続端子１０３とバンプ１０５との接続状態を保持している状態において、冷却による樹脂製保護膜１１３の熱収縮により、接続端子１０３とバンプ１０５との接続部分に悪影響を及ぼす半導体チップ４の変形が生じているものと考えられる。
なお、異方性導電材としてＡＣＦ１０６の代わりに異方性導電ペーストを用いた場合にも、ＡＣＦ１０６を用いた場合と同様に、接続部分に剥離が発生する場合があるという問題点があった。
そこで、接続部分に剥離が発生するのを確実に防止することのできる異方性導電材による電気的な接続の信頼性に優れた半導体チップおよびこれを用いた電気部品が求められている。
本発明はこの点に鑑みてなされたものであり、異方性導電材による接続信頼性の向上を容易に図ることのできる半導体チップおよびこれを用いた電気部品を提供することを目的とする。
前述した目的を達成するため、本発明に係る半導体チップの特徴は、接続対象となる電気部品の接続端子に接続されるバンプが設けられている回路形成面に、表面保護用のパッシべーション膜が設けられているとともに、前記パッシべーション膜の表面に樹脂製保護膜が設けられている半導体チップにおいて、前記樹脂製保護膜が分割形成されている点にある。そして、このような構成を採用したことにより、分割形成された樹脂製保護膜は、それぞれの熱膨張および熱収縮を分割形成しない場合に比べて小さくすることができるので、樹脂製保護膜の熱膨張または熱収縮により生じる半導体チップの変形を小さくすることができる。
本発明に係る電気部品の特徴は、端子形成部に配置されている接続端子に、本発明の半導体チップのバンプが異方性導電材により接続されている点にある。そして、このような構成を採用したことにより、半導体チップの樹脂製保護膜が分割形成されているので、接続端子に半導体チップのバンプを異方性導電材の熱圧着により接続する場合、それぞれの樹脂製保護膜の熱膨張および熱収縮を小さくすることができる。その結果、異方性導電材の熱圧着時における樹脂製保護膜の熱膨張または熱収縮により生じる半導体チップの変形を無視しうる程度に小さくすることができるので、硬化した異方性導電材の接着剤により保持されている接続部分に加わるストレスにより接続端子とバンプとの接続部分に剥離が発生するのを確実に防止することができる。
本発明に係る半導体チップによれば、樹脂製保護膜が分割形成されているので、それぞれの樹脂製保護膜の熱膨張または熱収縮を小さくすることができるので、樹脂製保護膜の熱膨張または熱収縮により生じる半導体チップの変形を小さくすることができる。
また、本発明に係る電気部品によれば、樹脂製保護膜が分割形成されている半導体チップが用いられているので、接続端子に半導体チップのバンプを異方性導電材の熱圧着により接続する場合、それぞれの樹脂製保護膜の熱膨張および熱収縮を小さくすることができる。その結果、異方性導電材の熱圧着時における樹脂製保護膜の熱膨張または熱収縮により生じる半導体チップの変形を無視しうる程度に小さくすることができるので、硬化した異方性導電材の接着剤により保持されている接続部分に加わるストレスにより接続端子とバンプとの接続部分に剥離が発生するのを確実に防止することができる。
したがって、本発明の半導体チップおよびこれを用いた電気部品によれば、異方性導電材による接続信頼性の向上を容易に図ることができる。
以下、本発明を図面に示す実施形態により説明する。
図１および図２は本発明に係る半導体チップを異方性導電材により実装した電気部品の実施形態を示すものであり、図１は全体構成の要部を示す概略断面図、図２は図１の半導体チップを回路形成面側から見て示す概略平面図である。
本実施形態は、基板の端子形成部に半導体チップとしての駆動用ＬＳＩを異方性導電材としてのＡＣＦによりＣＯＧ実装した電気光学表示パネルを例示している。
図１に示すように、本実施形態の電気部品としての電気光学表示パネル１において、無アルカリガラスなどにより形成された基板２の端子形成部２ａの上面には、複数の接続端子３（一部のみ図示）が所定のパターンで配列されている。これらの接続端子３には、接続対象となるほぼ直方体状に形成された半導体チップ４のバンプ５が異方性導電材としてのＡＣＦ６の一部を構成する導電粒子７を介して個別に接続されており、この接続状態は、ＡＣＦ６の他の一部を構成する樹脂を主成分とする接着剤８によって保持されている。
なお、電気光学表示パネル１としては、液晶表示パネル、プラズマディスプレイパネル、ＥＬパネルなどの各種のものから選択使用することができる。また、異方性導電材としては、異方性導電ペーストを用いてもよい。
前記半導体チップ４は、シリコン基体９の一面たる下面に所望の回路１０が形成されており、この回路１０の形成されている面は、回路形成面１１とされている。そして、回路形成面１１の周辺部には、図２に示すように、複数のバンプ５が全体としてほぼ四角枠状に設けられている。
前記回路形成面１１のバンプ５の形成部位を除く面には、回路１０を保護するための表面保護用のパッシべーション膜１２が設けられている。このパッシべーション膜１２は、例えば、窒化ケイ素（Ｓｉ３Ｎ４）により厚さ１μｍ程度に形成されており、回路１０を保護するように被覆している。
前記パッシべーション膜１２の表面には、例えば、厚さ２〜５μｍ程度のポリイミドなどにより分割形成された樹脂製保護膜１３が設けられている。
本実施形態の樹脂製保護膜１３は、図２に詳示するように、平面ほぼ矩形状をなす３つの小面積体１３ａによって左右方向に３分割形成されている。また、各小面積体１３ａは、左右方向に示す長辺の長さが５ｍｍ以下で、左右方向に相互に隣位する小面積体１３ａの相互間の間隔が長さの１／１５０以上で、上下方向に示す短辺の長さが５ｍｍ以下となるように形成されている。
具体的には、各小面積体１３ａとして、長辺が３ｍｍ、短辺が２ｍｍ、間隔が２０μｍに形成されている。この小面積体１３ａおよびその間隔としては、ＡＣＦ６の熱圧着時における樹脂製保護膜１３の熱膨張または熱収縮により、導電粒子７を介した接続端子３とバンプ５との接続部位に剥離などの悪影響を及ぼさないサイズであればよく、仕様や設計コンセプトなどの必要に応じて設定することができる。
なお、樹脂製保護膜１３の配列パターンとしては、マトリックス状、ストライプ状、モザイク状などの各種のパターンから選択することができる。
また、樹脂製保護膜１３を構成する小面積体１３ａの平面形状としては、正方形、長方形、三角形などの各種の形状を単独もしくは組み合わせて用いることができる。この場合、間隔の形状としては、直線状、曲線状などを単独もしくは組み合わせて用いることができる。
さらにまた、樹脂製保護膜１３の形成方法としては、パッシべーション膜１２の表面の予め設定された部分に印刷した後にイミド化して硬化させたり、パッシべーション膜１２の表面の全面にコーティングした後に不要部分をエッチングにより除去するなどの各種の方法から選択使用することができる。
またさらに、半導体チップ４としては、駆動用ＬＳＩ、駆動用ＩＣ、マイクロプロセッサ、マイクロコンピュータなどのベアチップと称される各種のものから選択使用することができる。
その他の構成については、従来公知の電気光学表示パネルおよび半導体チップと同様とされているので、その詳しい説明および図示は省略する。
つぎに、前述した構成からなる本実施形態の作用について説明する。
本実施形態の半導体チップ４によれば、樹脂製保護膜１３が３つの小面積体１３ａに３分割形成されているので、分割形成された樹脂製保護膜１３、すなわち各小面積体１３ａは、それぞれの熱膨張および熱収縮を分割形成しない従来の樹脂製保護膜１１３に比べて小さくすることができるので、ＡＣＦ６の熱圧着時における樹脂製保護膜１３の熱膨張または熱収縮により生じる半導体チップ４の変形を小さくすることができる。
また、本実施形態の電気部品としての電気光学表示パネル１によれば、端子形成部２ａに配置されている接続端子３に、本実施形態の半導体チップ４のバンプ５が異方性導電材としてのＡＣＦ６により接続されているので、半導体チップ４の分割形成された樹脂製保護膜１３、すなわち、小面積体１３ａは、接続端子３に半導体チップ４のバンプ５をＡＣＦ６の熱圧着により接続した場合、それぞれの熱膨張および熱収縮を小さくすることができる。その結果、ＡＣＦ６の熱圧着時における樹脂製保護膜１３の熱膨張または熱収縮により生じる半導体チップ４の変形を無視しうる程度に小さくすることができるので、硬化したＡＣＦ６の接着剤８により保持されている接続部分に加わるストレスにより接続端子３とバンプ５との接続部分に剥離が生じて断線が発生するのを確実に防止することができる。
したがって、本実施形態の半導体チップ４およびこの半導体チップ４をＣＯＧ実装した電気光学表示パネル１によれば、ＡＣＦ６による接続信頼性の向上を容易に図ることができる。
なお、ＡＣＦ６の熱圧着時における樹脂製保護膜１３の熱膨張および熱収縮による半導体チップ４の変形については、発明が解決しようとする課題の欄に記載してあるので、その詳しい説明については省略する。
また、本実施形態の電気光学表示パネル１によれば、半導体チップ４のパッシべーション膜１２の表面に３つの小面積体１３ａにより３分割形成された樹脂製保護膜１３が設けられているので、ＡＣＦ６により接続端子３に半導体チップ４のバンプ５を接続する際に、ＡＣＦ６の接着剤８が相互に隣位する小面積体１３ａの相互間の間隔に入り込んでアンカー効果を発揮するので接着強度が増加するという副次的な効果を得ることができる。
本発明は、電気光学表示パネルに限らず、異方性導電材により半導体チップを搭載する可撓配線板、実装回路基板などの各種の電気部品に用いることができる。
そして、本発明の電気部品を電気光学表示パネルとした場合には、電気光学表示パネルにおける異方性導電材を用いた半導体チップのＣＯＧ実装などの接続信頼性を容易に向上することができる。
また、本発明の電気部品を可撓配線板とした場合には、可撓配線板における異方性導電材を用いた半導体チップのＣＯＦ実装などの接続信頼性を容易に向上することができる。
なお、本発明は、前述した実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。
本発明に係る半導体チップを異方性導電材により実装した電気光学表示パネルの全体構成の要部を示す概略断面図 図１の半導体チップを回路形成面側から見て示す概略平面図 従来の半導体チップを異方性導電材により実装した電気部品の一例の全体構成の要部を示す概略断面図 図３の半導体チップを回路形成面側から見て示す概略平面図
符号の説明
１ 電気光学表示パネル
２ 基板
２ａ 端子形成部
３ 接続端子
４ 半導体チップ
５ バンプ
６ ＡＣＦ
７ 導電粒子
８ 接着剤
９ シリコン基体
１０ 回路
１１ 回路形成面
１２ パッシべーション膜
１３ 樹脂製保護膜
１３ａ 小面積体

Claims (2)

  1. 接続対象となる電気部品の接続端子に接続されるバンプが設けられている回路形成面に、表面保護用のパッシべーション膜が設けられているとともに、前記パッシべーション膜の表面に樹脂製保護膜が設けられている半導体チップにおいて、
    前記樹脂製保護膜が、分割形成されていることを特徴とする半導体チップ。
  2. 端子形成部に配置されている接続端子に、請求項１に記載の半導体チップのバンプが、異方性導電材により接続されていることを特徴とする電気部品。
JP2005218668A 2005-07-28 2005-07-28 半導体チップおよびこれを用いた電気部品 Pending JP2007036011A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005218668A JP2007036011A (ja) 2005-07-28 2005-07-28 半導体チップおよびこれを用いた電気部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005218668A JP2007036011A (ja) 2005-07-28 2005-07-28 半導体チップおよびこれを用いた電気部品

Publications (1)

Publication Number Publication Date
JP2007036011A true JP2007036011A (ja) 2007-02-08

Family

ID=37794886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005218668A Pending JP2007036011A (ja) 2005-07-28 2005-07-28 半導体チップおよびこれを用いた電気部品

Country Status (1)

Country Link
JP (1) JP2007036011A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021009811A1 (ja) * 2019-07-12 2021-01-21 シャープ株式会社 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021009811A1 (ja) * 2019-07-12 2021-01-21 シャープ株式会社 表示装置
CN114097015A (zh) * 2019-07-12 2022-02-25 夏普株式会社 显示装置
US20220320457A1 (en) * 2019-07-12 2022-10-06 Sharp Kabushiki Kaisha Display device

Similar Documents

Publication Publication Date Title
KR102367317B1 (ko) 인쇄회로기판 어셈블리
US9148957B2 (en) Electronic circuit substrate, display device, and wiring substrate
JP4968665B2 (ja) フラットディスプレイパネル及び接続構造
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
US10314172B2 (en) Flexible substrate and display device
KR102198698B1 (ko) 방열 및 전자파 차폐 기능이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
US6995474B1 (en) Electrical conducting structure and liquid crystal display device comprising the same
JP2005086044A (ja) 高信頼性パッケージ
JP4740708B2 (ja) 配線基板、及び半導体装置
JP2012164846A (ja) 半導体装置、半導体装置の製造方法、及び表示装置
KR101772490B1 (ko) 인쇄회로기판 어셈블리
US20100044880A1 (en) Semiconductor device and semiconductor module
WO2017138443A1 (ja) 半導体装置及び表示装置
CN102623419A (zh) 具有增强的热辐射性能的薄膜覆晶型半导体封装
JP2007042736A (ja) 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
CN112993607A (zh) 显示装置、显示装置的制造方法及印刷布线基板
JP2007036011A (ja) 半導体チップおよびこれを用いた電気部品
US20170263689A1 (en) Display device
CN102170753A (zh) 一种线路板引脚结构
JP2017188613A (ja) フレキシブルプリント基板
TWI793323B (zh) 印刷電路板以及具有其的顯示裝置
US11189597B2 (en) Chip on film package
JP5078631B2 (ja) 半導体装置
US20120018861A1 (en) Tape carrier substrate
US20230044345A1 (en) Layout structure of flexible circuit board