TW201921621A - 改善視覺外觀性及加工性的層壓石墨的膜上晶片型半導體封裝及其顯示設備 - Google Patents

改善視覺外觀性及加工性的層壓石墨的膜上晶片型半導體封裝及其顯示設備

Info

Publication number
TW201921621A
TW201921621A TW107129170A TW107129170A TW201921621A TW 201921621 A TW201921621 A TW 201921621A TW 107129170 A TW107129170 A TW 107129170A TW 107129170 A TW107129170 A TW 107129170A TW 201921621 A TW201921621 A TW 201921621A
Authority
TW
Taiwan
Prior art keywords
layer
wafer
semiconductor package
circuit board
printed circuit
Prior art date
Application number
TW107129170A
Other languages
English (en)
Other versions
TWI803509B (zh
Inventor
金學模
Original Assignee
金學模
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 金學模 filed Critical 金學模
Publication of TW201921621A publication Critical patent/TW201921621A/zh
Application granted granted Critical
Publication of TWI803509B publication Critical patent/TWI803509B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15763—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

本發明涉及一種膜上晶片型半導體封裝及包括其的顯示設備，所述膜上晶片型半導體封裝包括：積體電路晶片；印製電路板層；外引線鍵合墊；及石墨層，所述積體電路晶片直接或藉由貼裝元件連接到所述印製電路板層的一面上，所述外引線鍵合墊位於印製電路板層的一面上，所述石墨層層壓在所述印製電路板層的相反一面上。

Description

改善視覺外觀性及加工性的層壓石墨的膜上晶片型半導體封裝及其顯示設備
本發明涉及一種作為驅動顯示設備、顯示器的主要部件的層壓石墨的膜上晶片型半導體封裝。
本申請要求於2017年8月21日向韓國專利局提交的韓國專利申請號為10-2017-0105442的優先權，其所有內容均包括在本說明書中。
近年來，隨著對高解析度顯示器的關注度高漲，在操作驅動積體電路，尤其，在操作顯示器驅動積體電路晶片（Display Driver Integrated Circuit chip, DDI Chip）時，隨著發熱量增加，溫度上升到操作範圍以上，由此影響顯示器的畫質，或者阻礙顯示器的正常操作，或者因高溫而損壞，因此還會縮短壽命。
針對所述高解析度顯示器，到目前為止試圖以其他方式實現散熱效果，但其效果逐漸到達瓶頸，因此需要更具創新性的方式。
並且，在以智慧型手機為代表的行動電話以及性能高度化的電視（TV）及電腦中，相應模組中的射頻（RF）相關模組所產生的電磁干擾（electromagnetic interference，EMI）或在高速操作的積體電路晶片中產生的電磁波干擾影響到驅動積體電路，從而在液晶面板或有機發光二極管（OLED）面板中產生噪音，或者經常出現變色問題，並且，相比於以前，液晶顯示器（LCD）畫面非常大，畫面頻率變得非常高速化，因此，由於細微的電磁波干擾的影響，可能在畫面上產生很大的噪點。
並且，液晶顯示器驅動積體電路相比較於以前，特性變高度化而以高速和高頻率操作，因此發生由驅動積體電路自身產生的EMI影響顯示器的畫質或者影響其他積體電路晶片的情況。
因此，需要一種遮蔽技術，以保護顯示器驅動積體電路免受電磁波干擾，或者保護其他積體電路晶片免受顯示器驅動積體電路中產生的電磁波干擾。
另外，當使用散熱及電磁波的遮蔽性能優異的石墨材料來設置散熱層時，設置在印製電路板的一面的外引線鍵合墊等在散熱層方向上的視覺外觀性下降，從而存在黏合製程的準確性下降且黏合強度減少的問題，因此難以將石墨材料作為散熱層來使用。
（一）要解決的技術問題
本發明是為了改善並解決在操作高解析度顯示器的驅動積體電路晶片時產生的散熱問題及電磁波干擾問題而提出的，並且其目的在於提供一種能夠對驅動積體電路晶片中產生的熱有效進行散熱，並且改善散熱層的視覺外觀性的降低，在半導體封裝的黏合製程時，能夠改善準確性和黏合強度的膜上晶片型半導體封裝及包括其的顯示設備。
（二）技術手段
本發明提供一種膜上晶片型半導體封裝，包括：積體電路晶片；印製電路板層；及石墨層，所述積體電路晶片直接或藉由貼裝元件連接到所述印製電路板層的一面，所述石墨層層壓在所述印製電路板層的相反一面上。
並且，本發明提供一種顯示設備，包括：所述膜上晶片型半導體封裝；基板；及顯示器面板。
（三）有益效果
本發明的膜上晶片型半導體封裝及包括其的顯示設備可以將影響顯示器的操作及畫質的積體電路晶片的熱向外部方向散發，從而使其影響最小化。
並且，藉由防止積體電路晶片的溫度過高來使操作穩定在最佳狀態，顯示器的畫質也保持在最佳狀態，並且，減少由於驅動積體電路晶片的溫度過高而導致的損壞，增加驅動積體電路晶片的壽命，從而也能夠延長顯示器的壽命。
具體地，石墨層壓在印製電路板，因此不僅將電路部件所產生的熱向相反一面方向快速散發的效果優異，而且由於石墨本身的導電特性，電磁波干擾遮蔽效果優異，使得顯示器驅動積體電路晶片的功能不會劣化而保持恆定，並且，也能夠防止其他積體電路晶片的功能的劣化。
因此，持續保持顯示器的畫質的同時，增加驅動積體電路晶片的壽命，從而還能夠延長顯示器的壽命。
並且，在進行彎曲操作時，即使在膜的相反一側層壓有大幅降低視覺外觀性的石墨，藉由改善膜的相反一側的視覺外觀性，在石墨層方向上也能夠用肉眼確認膜的相反一側的外引線鍵合墊，從而在與膜上晶片型半導體封裝和顯示器基板等的黏合製程時，能夠改善黏合的準確度及黏合的強度。
下面，參照圖式對本發明的膜上晶片型半導體封裝及其製造方法的實施例進行詳細說明，以使本發明所屬技術領域具有通常知識者能夠容易實施。
下面，參照圖式對本發明的膜上晶片型半導體封裝及其製造方法進行說明。
下面，藉由實施例說明本發明的結構及特性，但是，所述實施例僅僅例示本發明，而並不限定本發明。
下面，參照第1圖說明膜上晶片型半導體封裝的結構。
本發明的膜上晶片型半導體封裝包括：積體電路晶片101；印製電路板層202；外引線鍵合墊204；及石墨層106。
所述積體電路晶片101直接或藉由貼裝元件109連接到所述印製電路板層202的一面。所述貼裝元件109只要是對所述印製電路板層202的電路與所述積體電路晶片101進行電性連接，就不做限制，所述貼裝元件具體可以為凸塊（bump），其材質可以是金、銅、鎳或其組合。
本發明的一個實施例中，所述印製電路板層202可以包括電路圖案層102和基材部103。所述電路圖案層102可以是與所述積體電路晶片101組成電路的圖案，只要是組成電路的物質，並不做限制，其材質可以是金、銅、鎳或其組合。
本發明的一個實施例中，所述印製電路板層202的厚度可以是25μm至50μm。當厚度小於25μm時，抗彎曲或撕裂的強度下降，當厚度超過50μm時，柔軟性下降，從而可能導致彎曲性變差。
本發明的一個實施例中，所述積體電路晶片101與所述印製電路板層202之間的所述貼裝元件109的暴露面積可以用填料110來填埋。對於所述填料110，只要能夠抑制由於所述貼裝元件109被暴露在空氣而導致的氧化，則不做限制，所述填料具體可以是液體樹脂、環氧樹脂。
第2圖是積體電路晶片101直接或藉由貼裝元件109連接到所述印製電路板層202的一面上的結構的膜上晶片型半導體封裝的上部方向的平面圖。
本發明的一個實施例中，所述積體電路晶片101可以是顯示器驅動積體電路晶片（Display Driver Integrated Circut chip，DDI chip）。
所述石墨層106層壓在印製電路板層202的相反一面上。
第3圖是層壓有石墨層的膜上晶片型半導體封裝的下部方向的平面圖。
本發明的一個實施例中，所述石墨層106可以是碳化的高分子膜或由石墨粉末形成的膜。
第4圖是示出基材部103的一面上設有電路圖案層102的一般的印製電路板層202的圖。
第5圖是示出在如第4圖所示的印製電路板層202的基材部103方向的一面上，將石墨粉末302設置在黏合層104上之後，利用軋輥301向圖案層102及基材部103兩個方向施壓，從而將石墨層106層壓在印製電路板層202的一面上的製程的圖。
第6圖是示出在如第4圖所示的印製電路板層202的基材部103方向的一面上，將石墨膜401設置在黏合層104上之後，利用軋輥301向電路圖案層102及基材部103兩個方向施壓，從而將石墨106層壓在印製電路板層202的一面上的製程的圖。
本發明的一個實施例中，所述石墨膜401可以是人造石墨，具體可以為碳化的高分子膜。
本發明的一個實施例中，所述高分子膜可以是聚醯亞胺膜。
本發明的一個實施方式中，所述碳化是實施包括碳化步驟和石墨步驟的熱處理方法。
本發明的一個實施方式中，所述碳化步驟包括將聚醯亞胺膜導入具有第一溫度區間的第一加熱器內，從而使所述高分子膜碳化並轉變為碳質膜的步驟。
本發明的一個實施方式中，所述第一溫度區間是500±50℃至1000℃的依次上升的區間。
本發明的一個實施方式中，所述石墨步驟包括將所述碳質膜導入具有作為溫度線性上升的區間的第二溫度區間的第二加熱器內，並轉變為石墨膜的步驟。
本發明的一個實施方式中，所述第二加熱器的長度為4000mm至6000mm。
本發明的一個實施方式中，所述第二溫度區間為1000℃至2800℃的依次上升的區間。
本發明的一個實施方式中，所述第二溫度區間包括1000℃至1500℃的第2-1溫度區間、1500℃至2200℃的第2-2溫度區間及2200℃至2800℃的第2-3溫度區間。
本發明的一個實施方式中，所述石墨步驟包括在所述第2-1溫度區間內，以0.33mm/秒至1.33mm/秒，橫向移動所述碳質膜，並使所述第二加熱器的內部溫度每分鐘上升1℃至5℃的同時，對所述碳質膜進行熱處理1至4小時的步驟。
本發明的一個實施例中，所述石墨層106的厚度可以為5μm至40μm。
本發明的一個實施例中，在所述石墨層106與所述印製電路板層202之間還可以包括黏合層104、107。
本發明的一個實施例中，所述黏合層104、107可以是在施加壓力時顯現或強化黏合活性的壓敏黏合劑（Pressure sensitive adhesive，PAS），具體可以是丙烯酸類黏合劑或聚醯亞胺、聚對苯二甲酸乙二醇酯、雙面膠。
本發明的一個實施例中，所述黏合層104、107可以包括導電顆粒。
本發明的一個實施例中，所述黏合層104、107的厚度可以是3.5μm至5μm。
第7圖是示出在印製電路板層202的基材部103方向的一面上層壓有石墨層106的膜上晶片型半導體封裝的製造製程過程中的膜剖面的一個例子的圖。
第8圖是示出在印製電路板層202的基材部103方向的一面上依次層壓有黏合層104和石墨層106的膜上晶片型半導體封裝的製造製程過程中膜剖面的一個例子的圖。
本發明的一個實施例中，在所述石墨層106的一面上還可以包括保護膜層108。
本發明的一個實施例中，所述保護膜層108可以層疊在所述石墨層106的印製電路板層202的基材部103方向的一面上。
本發明的一個實施例中，所述保護膜層108可以是絕緣膜，具體可以為聚酯類樹脂膜，並且可以包括聚對苯二甲酸乙二醇酯（PET）、聚對苯二甲酸丁二醇酯（PBT）、聚對苯二甲酸丙二醇酯（PTET）、聚對苯二甲酸環己酯（PCHT）及聚萘二甲酸乙二醇酯（PEN）或其組合。
本發明的一個實施例中，所述保護膜層108的厚度可以為1.5μm至3.0μm。
第9圖是示出在印製電路板層202的基材部103方向的一面上層壓石墨層106，在石墨層的基材部103的相反方向的一面上依次層疊黏合層107和保護膜層108的膜上晶片型半導體封裝的製造製程過程中的膜剖面的一個例子的圖。
第10圖是示出在印製電路板層202的基材部103方向的一面上依次層壓有黏合層104和石墨層106，在石墨層106的基材部103的相反方向的一面上依次層疊黏合層107和保護膜層108的膜上晶片型半導體封裝的製造製程中的膜剖面的一個例子的圖。
本發明的一個實施例中，所述保護膜層108可以層疊在所述石墨層106的印製電路板層202的基材部103的相反方向的一面上。
第11圖是示出在印製電路板層202的基材部103方向的一面上層疊有黏合層104、保護膜層105，在所述保護膜層105的所述基材部103方向的一面上層壓有石墨層106的膜上晶片型半導體封裝的製造製程過程中的膜剖面的一個例子的圖。
第1圖是示出第7圖的印製電路板層202的基材部103方向的一面上層壓有石墨層106的膜中，在印製電路板層202的電路圖案層102方向的一面上設置貼裝元件109，並在間隙中填充填料110之後，層疊積體電路晶片101的膜上晶片型半導體封裝的剖面的一個例子的圖。
第12圖是第8圖的印製電路板層202的基材部103方向的一面上依次層壓有黏合層104和石墨層106的膜中，在印製電路板層202的電路圖案層102方向的一面上設置貼裝元件109，並在間隙中填充填料110之後，層疊積體電路晶片101的膜上晶片型半導體封裝的剖面的一個例子的圖。
第13圖是第9圖的印製電路板層202的基材部103方向的一面上層壓石墨層106的膜中，在印製電路板層202的電路圖案層102方向的一面上設置貼裝元件109，並在間隙中填充填料110之後，層疊積體電路晶片101的膜上晶片型半導體封裝的剖面的一個例子的圖。
第14圖是示出第10圖的印製電路板層202的基材部103方向的一面上依次層壓黏合層104和石墨層106，石墨層106的基材部103的相反方向的一面上依次層疊黏合層107和保護膜層108的膜中，在印製電路板層202的電路圖案層102方向的一面上設置貼裝元件109，並在間隙中填充填料110之後，層疊積體電路晶片101的膜上晶片型半導體封裝的剖面的一個例子的圖。
本發明的一個實施例中，所述保護膜層108可以層疊在所述石墨層106的印製電路板層202的基材部103的相反方向的一面上。
第15圖是示出第11圖的印製電路板層202的基材部103方向的一面上層疊有黏合層104、保護膜層105，所述保護膜層105的所述基材部103方向的一面上層壓有石墨層106的膜中，在印製電路板層202的電路圖案層102方向的一面上設置貼裝元件109，並在間隙中填充填料110之後，層疊積體電路晶片101的膜上晶片型半導體封裝的剖面的一個例子的圖。
所述外引線鍵合墊（Outer Lead Bonder pad）204位於印製電路板層的一面上。
所述外引線鍵合墊204只要是電性連接所述印製電路板層202的電路與顯示器面板，則不做限制，所述外引線鍵合墊的材質可以是金、銅、鎳或其組合。
本發明的一個實施例中，所述外引線鍵合墊204可以以平行於所述積體電路的長度方向的方向設置。
第16圖是在印製電路板層202的一面上直接或藉由貼裝元件109連接的積體電路晶片101和外引線鍵合墊204以平行於所述積體電路的長度方向的方向設置的膜上晶片型半導體封裝的上部方向的平面圖。
本發明的一個實施例中，所述石墨層106可以層壓在除了設置有所述外引線鍵合墊的所述印製電路板層202面積的相反一面的面積上。對這種結構的膜上晶片型半導體封裝來說，改善了設置在印製電路板層202的外引線鍵合墊204在層壓有石墨層203的方向上的視覺外觀性，從而在石墨層203方向上也可以藉由肉眼確認外引線鍵合墊204，因此改善視覺外觀性，並且外引線鍵合製程（Outer Lead Bonding process，OLB process）時改善黏合的準確度及黏合的強度。
第17圖是所述外引線鍵合墊204以與積體電路晶片101的長度方向平行的方向設置，所述石墨層203層壓在除了設置所述外引線鍵合墊的所述印製電路板層202的面積的相反一面的面積的膜上晶片型半導體封裝的層壓石墨層的下部方向的平面圖。
本發明的一個實施例中，所述石墨層106可以是由兩個以上隔開而層壓。此時，在石墨層203方向上也區分積體電路晶片的個別單位區域，從而外引線鍵合製程（Outer Lead Bondig process，OLB process）時改善黏合的準確度及黏合的強度。
第18圖是所述外引線鍵合墊204以與積體電路晶片101的長度方向平行的方向設置，所述石墨層106以隔開的方式層壓在除了設置所述外引線鍵合墊的所述印製電路板層202的面積的相反一面的面積的膜上晶片型半導體封裝的層壓石墨層的下部方向的平面圖。
本發明的一個實施例中，所述積體電路晶片101可以以與所述印製電路板層202的長度方向平行的方向設置。此時，即使所述石墨層106層壓在除了設有所述外引線鍵合墊的所述印刷電路基板層202面積的相反一面的面積上，以使在石墨層203方向上也可以藉由肉眼確認外引線鍵合墊204，也會改善視覺外觀性和黏合的準確度及黏合的強度，並且，在層壓並層疊石墨層106時，可藉由卷對卷在印製電路板層202上實施連續按壓製程，從而能夠改善加工性。
本發明的一個實施例中，印製電路板層202和石墨層106分別在以膜形態捲繞輥的狀態下，兩面被兩個軋輥301施壓，並可以藉由卷對卷（roll to roll）/（reel to reel）製程進行第一次層壓。此時，軋輥的壓力可以是3~30kg。並且，在石墨層106的一面上，承載膜（carrier film）可以藉由卷對卷供應並層疊，第一次層壓膜可以以印製電路板層202/石墨層106/承載膜層（未示出）或印製電路板層202/黏合層104/石墨層106/承載膜層（未示出）的順序層疊。
本發明的一個實施例中，所述第一次層壓膜和黏合層104、107分別在以膜的形態捲繞輥的狀態下，兩面被兩個軋輥301施壓，並可以藉由卷對卷（roll to roll）/（reel to reel）製程進行第二次層壓。此時，軋輥的壓力可以是3~20kg。並且，在石墨層106的一面上，離型膜（release film）可以藉由卷對卷供應並層疊，第二次層壓膜可以以印製電路板層202/黏合層104/石墨層106/黏合層107/離型膜層（未示出）或印製電路板層202/黏合層107/石墨層106/離型膜層（未示出）的順序層疊。
本發明的一個實施例中，所述第二次層壓膜和保護膜層105、108分別在以膜形態捲繞輥的狀態下，兩面被兩個軋輥301施壓，並可以藉由卷對卷（roll to roll）/（reel to reel）製程進行第二次層壓。此時，軋輥的壓力可以是3~20kg，軋輥的溫度可以是70~90℃。並且，第三次層壓膜可以以印製電路板層202/黏合層104/石墨層106/黏合層107/保護膜層108或印製電路板層202/黏合層107/石墨層106/保護膜層108的順序層疊。
下面，對包括所述膜上晶片型半導體封裝、基板及顯示器面板的顯示設備進行說明。
本發明的一個實施例中，所述基板可以與所述膜上晶片型半導體封裝的外引線鍵合墊204電性連接。
本發明的一個實施例中，所述基板還包括外引線鍵合墊（未示出），並可以與所述膜上晶片型半導體封裝的外引線鍵合墊204電性連接。
本發明的一個實施例中，所述基板還包括外引線鍵合墊（未示出），並且可以與所述膜上晶片型半導體封裝的外引線鍵合墊204電性連接。此時，在所述基板的外引線鍵合墊（未示出）與所述膜上晶片型半導體封裝的外引線鍵合墊204之間還可以包括異方性導電膠膜（Anisotropic Conductive Film，ACF）層。所述基板的外引線鍵合墊（未示出）/所述各向異性導電膜/所述膜上晶片型半導體封裝的外引線鍵合墊204可以依次設置後藉由外引線鍵合製程（OLB process）層疊。
本發明的一個實施例中，顯示器面板可以是液晶顯示器或發光元件顯示器，其結構模組可以包括通常使用的顯示器面板的模組。
所述膜上晶片型半導體封裝與所述基板及所述顯示器面板電性連接，可以根據積體電路晶片的驅動訊號，藉由電訊號驅動並控制顯示器面板的相應像素。
以上說明應被理解為優選實施例的示例，而不是限定發明的範圍。因此本發明應該由申請專利範圍和申請專利範圍的等同物來確定而不是由以上說明的內容來確定。
101‧‧‧驅動積體電路晶片
102‧‧‧電路圖案層
103‧‧‧基材部
104、107‧‧‧黏合層
105、108‧‧‧保護膜層
106、203‧‧‧石墨層
109‧‧‧貼裝元件
110‧‧‧填料
202‧‧‧印製電路板層
204‧‧‧外引線鍵合墊
301‧‧‧軋輥
302‧‧‧石墨粉末
401‧‧‧石墨膜
第1圖是示出印製電路板層202的基材部103方向的一面上層壓有石墨層106的膜中，在印製電路板層202的電路圖案層102方向的一面上設置貼裝元件109，並在間隙中填充填料110之後，層疊積體電路晶片101的膜上晶片型半導體封裝的剖面的一個例子的圖。
第2圖是積體電路晶片101直接或藉由貼裝元件109連接到所述印製電路板層202的一面的結構的膜上晶片型半導體封裝的上部方向的平面圖。
第3圖是層壓有石墨層的膜上晶片型半導體封裝的下部方向的平面圖。
第4圖是示出在基材部103的一面上設有電路圖案層102的一般的印製電路板層202的圖。
第5圖是示出在如第4圖所示的印製電路板層202的基材部103方向的一面上，將石墨粉末302設置在黏合層104上之後，利用軋輥301向電路圖案層102及基材部103兩個方向施壓，從而將石墨層106層壓在印製電路板層202的一面上的製程的圖。
第6圖是示出在如第4圖所示的印製電路板層202的基材部103方向的一面上，將石墨膜401設置在黏合層104上之後，利用軋輥301向電路圖案層102及基材部103兩個方向施壓，從而將石墨層106層壓在印製電路板層202的一面上的製程的圖。
第7圖是示出在印製電路板層202的基材部103方向的一面上層壓有石墨層106的膜上晶片型半導體封裝的製造製程過程中的膜剖面的一個例子的圖。
第8圖是示出在印製電路板層202的基材部103方向的一面上依次層壓有黏合層104和石墨層106的膜上晶片型半導體封裝的製造製程過程中的膜剖面的一個例子的圖。
第9圖是示出在印製電路板層202的基材部103方向的一面上層壓有石墨層106，在石墨層106的基材部103的相反方向的一面上依次層疊黏合層107和保護膜層108的膜上晶片型半導體封裝的製造製程過程中的膜剖面的一個例子的圖。
第10圖是示出在印製電路板層202的基材部103方向的一面上依次層壓黏合層104和石墨層106，在石墨層106的基材部103的相反方向的一面上依次層疊黏合層107和保護膜層108的膜上晶片型半導體封裝的製造製程過程中的膜剖面的一個例子的圖。
在本發明的一個實施例中，所述保護膜層108可以層疊在所述石墨層106的印製電路板層202的基材部103的相反方向的一面上。
第11圖是在印製電路板層202的基材部103方向的一面上層疊黏合層104、保護膜層105，在所述保護膜層105的所述基材部103方向的一面上層壓有石墨層106的膜上晶片型半導體封裝的製造製程過程中的膜剖面的一個例子的圖。
第12圖是第8圖的印製電路板層202的基材部103方向的一面上依次層壓有黏合層104和石墨層106的膜中，在印製電路板層202的電路圖案層102方向的一面上設置貼裝元件109，並在間隙中填充填料110之後，層疊積體電路晶片101的膜上晶片型半導體封裝的剖面的一個例子的圖。
第13圖是第9圖的印製電路板層202的基材部103方向的一面上層壓有石墨層106的膜中，在印製電路板層202的電路圖案層102方向的一面上設置貼裝元件109，並在間隙中填充填料110之後，層疊積體電路晶片101的膜上晶片型半導體封裝的剖面的一個例子的圖。
第14圖是示出第10圖的印製電路板層202的基材部103方向的一面上依次層壓有黏合層104和石墨層106，石墨層106的基材部103的相反方向的一面上依次層疊黏合層107和保護膜層108的膜中，在印製電路板層202的電路圖案層102方向的一面上設置貼裝元件109，並在間隙中填充填料110之後，層疊積體電路晶片101的膜上晶片型半導體封裝的剖面的一個例子的圖。
第15圖是示出第11圖的印製電路板層202的基材部103方向的一面上層疊黏合層104、保護膜層105，所述保護膜層105的所述基材部103方向的一面上層壓有石墨層106的膜中，在印製電路板層202的電路圖案層102方向的一面上設置貼裝元件109，並在間隙中填充填料110之後，層疊積體電路晶片101的膜上晶片型半導體封裝的剖面的一個例子的圖。
第16圖是在印製電路板202的一面上直接或藉由貼裝元件109連接的積體電路晶片101和外引線鍵合墊204以與所述積體電路的長度方向平行的方向設置的膜上晶片型半導體封裝的上部方向的平面圖。
第17圖是所述外引線鍵合墊204以與積體電路晶片101的長度方向平行的方向設置，所述石墨層203層壓在除了設置所述外引線鍵合墊的所述印製電路板202的面積的相反一面的面積上的膜上晶片型半導體封裝的層壓石墨層的下部方向的平面圖。
第18圖是所述外引線鍵合墊204以與積體電路晶片101的長度方向平行的方向設置，所述石墨層106在除了設置所述外引線鍵合墊的所述印製電路板202的面積的相反一面的面積上，隔開而層壓的膜上晶片型半導體封裝的層壓石墨層的下部方向的平面圖。

Claims (11)

  1. 一種膜上晶片型半導體封裝，其包括： 一積體電路晶片； 一印製電路板層； 一外引線鍵合墊；以及 一石墨層， 其中，該積體電路晶片直接或藉由一貼裝元件連接到該印製電路板層的一面上，該外引線鍵合墊位於該印製電路板層的一面上，該石墨層層壓在該印製電路板層的相反一面上。
  2. 如申請專利範圍第1項所述的膜上晶片型半導體封裝，在該石墨層與該印製電路板層之間進一步包括一黏合層。
  3. 如申請專利範圍第1項所述的膜上晶片型半導體封裝，在該石墨層的一面上進一步包括一保護薄膜層。
  4. 如申請專利範圍第1項所述的膜上晶片型半導體封裝，其中，該石墨層的厚度為5μm至40μm。
  5. 如申請專利範圍第1項所述的膜上晶片型半導體封裝，其中，該石墨層為碳化的高分子膜或由石墨粉末形成的膜。
  6. 如申請專利範圍第1項所述的膜上晶片型半導體封裝，其中，該外引線鍵合墊以與該積體電路的長度方向平行的方向設置。
  7. 如申請專利範圍第1項所述的膜上晶片型半導體封裝，其中，該石墨層層壓在除了設置有該外引線鍵合墊的該印製電路板層面積的相反一面的面積上。
  8. 如申請專利範圍第1項所述的膜上晶片型半導體封裝，其中，該石墨層層壓在該印製電路板層的兩面上。
  9. 如申請專利範圍第1項所述的膜上晶片型半導體封裝，其中，該積體電路晶片以與該印製電路板層的長度方向平行的方向設置。
  10. 如申請專利範圍第1項所述的膜上晶片型半導體封裝，其中，該積體電路晶片為顯示器驅動積體電路晶片。
  11. 一種顯示設備，其包括： 如申請專利範圍第1項至第10項中的任一項所述的膜上晶片型半導體封裝； 一基板；及 一顯示器面板。
TW107129170A 2017-08-21 2018-08-21 改善視覺外觀性及加工性的層壓石墨的膜上晶片型半導體封裝及其顯示設備 TWI803509B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0105442 2017-08-21
KR20170105442 2017-08-21
??10-2017-0105442 2017-08-21

Publications (2)

Publication Number Publication Date
TW201921621A true TW201921621A (zh) 2019-06-01
TWI803509B TWI803509B (zh) 2023-06-01

Family

ID=65439051

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107129164A TWI781215B (zh) 2017-08-21 2018-08-21 改善散熱及電磁波屏蔽功能的層壓石墨的膜上晶片型半導體封裝
TW107129170A TWI803509B (zh) 2017-08-21 2018-08-21 改善視覺外觀性及加工性的層壓石墨的膜上晶片型半導體封裝及其顯示設備

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107129164A TWI781215B (zh) 2017-08-21 2018-08-21 改善散熱及電磁波屏蔽功能的層壓石墨的膜上晶片型半導體封裝

Country Status (5)

Country Link
US (2) US11355687B2 (zh)
KR (2) KR102198698B1 (zh)
CN (2) CN109844943B (zh)
TW (2) TWI781215B (zh)
WO (2) WO2019039848A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792486B (zh) * 2021-05-14 2023-02-11 大陸商重慶康佳光電技術研究院有限公司 顯示面板、顯示背板及其製作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355687B2 (en) * 2017-08-21 2022-06-07 Hag Mo Kim Graphite-laminated chip-on-film-type semiconductor package having improved heat dissipation and electromagnetic wave shielding functions
KR102644356B1 (ko) * 2019-06-10 2024-03-06 주식회사 엘엑스세미콘 방열 칩 온 필름 패키지
KR102304963B1 (ko) 2019-10-18 2021-09-27 엔트리움 주식회사 반도체 패키지
WO2022071719A1 (ko) * 2020-09-29 2022-04-07 주식회사 아모그린텍 칩 온 필름용 단열시트, 이를 포함하는 단열 칩 온 필름 패키지 및 디스플레이 장치
KR20220126393A (ko) * 2021-03-09 2022-09-16 주식회사 아모그린텍 디스플레이 광원용 단열시트, 이를 포함하는 단열 광원모듈, 단열 백라이트 유닛 및 디스플레이 장치

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
WO2007053710A2 (en) * 2005-11-01 2007-05-10 Donnelly Corporation Interior rearview mirror with display
US7129422B2 (en) * 2003-06-19 2006-10-31 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
JP2008287960A (ja) * 2007-05-16 2008-11-27 Nec Lighting Ltd 照明装置
US8092908B2 (en) * 2007-05-17 2012-01-10 Kaneka Corporation Graphite film and graphite composite film
KR20100072508A (ko) * 2008-12-22 2010-07-01 오리온피디피주식회사 플라즈마 디스플레이 패널의 방열 시트 구조
KR101214292B1 (ko) 2009-06-16 2012-12-20 김성진 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치
US8508056B2 (en) * 2009-06-16 2013-08-13 Dongbu Hitek Co., Ltd. Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
US8287996B2 (en) * 2009-12-21 2012-10-16 Intel Corporation Coating for a microelectronic device, treatment comprising same, and method of managing a thermal profile of a microelectronic die
KR20120122266A (ko) * 2011-04-28 2012-11-07 매그나칩 반도체 유한회사 칩온필름형 반도체 패키지
US8410508B1 (en) * 2011-09-12 2013-04-02 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) package having wavelength conversion member and wafer level fabrication method
TW201349577A (zh) * 2012-05-22 2013-12-01 Hugetemp Energy Ltd 照明裝置
TW201403766A (zh) * 2012-07-09 2014-01-16 矽品精密工業股份有限公司 基板結構、封裝件及其製法
JP5550706B2 (ja) * 2012-10-31 2014-07-16 日立アロカメディカル株式会社 超音波探触子
KR101483553B1 (ko) * 2013-09-06 2015-01-21 주식회사 바른전자 근거리 무선통신용 페라이트 안테나를 구비하는 반도체 패키지 및 그의 제조 방법
US20170133353A1 (en) * 2015-05-27 2017-05-11 Bridge Semiconductor Corporation Semiconductor assembly with three dimensional integration and method of making the same
KR102266187B1 (ko) * 2014-12-09 2021-06-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US9953957B2 (en) * 2015-03-05 2018-04-24 Invensas Corporation Embedded graphite heat spreader for 3DIC
US20180047589A1 (en) * 2015-05-04 2018-02-15 Eoplex Limited Lead carrier with print formed package components and conductive path redistribution structures
KR101718855B1 (ko) * 2015-07-15 2017-03-22 (주)인테코 전자파 차폐 및 방열용 복합 시트의 제조 방법
KR20170019023A (ko) * 2015-08-10 2017-02-21 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조 방법
KR102333201B1 (ko) * 2015-08-27 2021-12-01 엘지디스플레이 주식회사 디스플레이 장치
US9659844B2 (en) * 2015-08-31 2017-05-23 Texas Instruments Incorporated Semiconductor die substrate with integral heat sink
US10043737B2 (en) * 2015-12-02 2018-08-07 Novatek Microelectronics Corp. Chip on film package
CN108474949A (zh) 2015-12-24 2018-08-31 星风Ip公司 虚拟现实头戴式显示器
CN106098654B (zh) * 2016-06-20 2018-12-14 绍兴杭铭饰品有限公司 一种散热优化的集成电路封装
JP6942377B2 (ja) 2016-09-27 2021-09-29 ガードネック カンパニー リミテッドＧｕａｒｄｎｅｃ Ｃｏ．，Ｌｔｄ． 多孔炭素質フィルム層を含む燃料電池用ガス拡散層
US11355687B2 (en) * 2017-08-21 2022-06-07 Hag Mo Kim Graphite-laminated chip-on-film-type semiconductor package having improved heat dissipation and electromagnetic wave shielding functions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792486B (zh) * 2021-05-14 2023-02-11 大陸商重慶康佳光電技術研究院有限公司 顯示面板、顯示背板及其製作方法

Also Published As

Publication number Publication date
KR20190020636A (ko) 2019-03-04
CN109844944B (zh) 2024-02-02
CN109844943B (zh) 2024-01-30
US20210074625A1 (en) 2021-03-11
US20200355958A1 (en) 2020-11-12
CN109844944A (zh) 2019-06-04
KR102198698B1 (ko) 2021-01-05
KR20190020637A (ko) 2019-03-04
US11437556B2 (en) 2022-09-06
TWI803509B (zh) 2023-06-01
TWI781215B (zh) 2022-10-21
US11355687B2 (en) 2022-06-07
WO2019039847A1 (ko) 2019-02-28
CN109844943A (zh) 2019-06-04
WO2019039848A1 (ko) 2019-02-28
TW201917843A (zh) 2019-05-01
KR102198697B1 (ko) 2021-01-05

Similar Documents

Publication Publication Date Title
TWI803509B (zh) 改善視覺外觀性及加工性的層壓石墨的膜上晶片型半導體封裝及其顯示設備
CN109638058B (zh) 柔性显示装置的制作方法及柔性显示装置
US9070680B2 (en) Chip on film type semiconductor package
CN101574022B (zh) 电子电路装置及其制造方法以及显示装置
WO2010010743A1 (ja) 電子回路装置、その製造方法及び表示装置
JP5008767B2 (ja) 基板モジュールおよびその製造方法
US11133262B2 (en) Semiconductor packages and display devices including the same
US10950672B2 (en) Flexible display device with hardened layer, display apparatus, and method for manufacturing the flexible display device
KR101866901B1 (ko) 다층형 캐리어 필름 및 이를 이용한 소자 전사 방법과 이 방법을 이용하여 전자제품을 제조하는 전자제품 제조방법
KR101166069B1 (ko) 씨오에프형 반도체 패키지 및 이를 위한 테이프 배선 기판
KR101189255B1 (ko) 칩온필름형 반도체 패키지
KR20180049822A (ko) 칩온필름형 반도체 패키지
KR20090029084A (ko) 이방성 전도 필름 및 그를 포함하는 표시 장치
TW201034543A (en) Display apparatus, display module and flexible circuit board
US10777498B2 (en) Chip on film package with reinforcing sheet
KR20110034057A (ko) 전기적 단락을 방지하기 위한 전기적 접합 구조물 및 그 제조방법
KR20200080617A (ko) 표시 장치 및 이의 제조 방법
TWI824642B (zh) 軟性電路板及其製造方法
TW201011382A (en) Chip, chip-on-glass package and liquid crystal panel