CN101574022B - 电子电路装置及其制造方法以及显示装置 - Google Patents

电子电路装置及其制造方法以及显示装置 Download PDF

Info

Publication number
CN101574022B
CN101574022B CN200780044882XA CN200780044882A CN101574022B CN 101574022 B CN101574022 B CN 101574022B CN 200780044882X A CN200780044882X A CN 200780044882XA CN 200780044882 A CN200780044882 A CN 200780044882A CN 101574022 B CN101574022 B CN 101574022B
Authority
CN
China
Prior art keywords
electronic unit
anisotropic conductive
electronic
conductive layer
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200780044882XA
Other languages
English (en)
Other versions
CN101574022A (zh
Inventor
盐田素二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101574022A publication Critical patent/CN101574022A/zh
Application granted granted Critical
Publication of CN101574022B publication Critical patent/CN101574022B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

本发明提供一种能够小型化的电子电路装置及其制造方法以及显示装置。本发明是一种具有第1电子部件和第2电子部件通过各向异性导电层与第3电子部件连接的构造的电子电路装置，上述第1电子部件通过第1各向异性导电层与第3电子部件连接，上述第2电子部件通过从第3电子部件侧起按顺序层叠的第1各向异性导电层和第2各向异性导电层与第3电子部件连接。

Description

电子电路装置及其制造方法以及显示装置 
技术领域
本发明涉及一种电子电路装置及其制造方法以及显示装置。更详细地说，涉及一种通过各向异性导电材料使电子部件彼此电连接的电子电路装置及其制造方法以及显示装置。 
背景技术
使用各向异性导电材料作为用于将具有对置的多个电极的电子部件彼此连接的连接材料。各向异性导电材料是如下的连接材料：其将电子部件彼此电连接，使得保持对置的电极彼此导通的状态、并且保持相邻的电极彼此的绝缘，并且能够机械地将电子部件彼此固定。由此，能够将半导体集成电路(以下也称作“IC”)、大规模集成电路(以下也称作“LSI”)等半导体元件搭载(安装)到例如印刷基板、构成液晶显示面板的基板等布线基板上。 
在此，说明在构成液晶显示面板的玻璃基板上安装IC和柔性印刷基板(以下也称作“FPC(Flexible Printed Circuit：柔性印刷基板)”)的现有技术。图4是示出现有的液晶显示面板的安装构造的示意图，(a)是立体示意图，(b)是图4的(a)中P-Q线截面图。如图4所示，在现有的液晶显示面板36中，在构成液晶显示面板36的一方玻璃基板(TFT阵列基板)39a的伸出部22上安装有驱动用IC28和FPC基板30。更具体地说，玻璃基板39a在伸出部22的驱动用IC28和FPC基板30侧具有电路布线23、24。驱动用IC 28在玻璃基板39a侧具有突块(bump)电极29。FPC基板30在基底材料32上形成有引线电极31。并且，在玻璃基板39a上的包含电路布线23、24的区域中，配置有作为各向异性导电材料的固化物的各向异性导电层33a，另一方面，在玻璃基板39a上的包含电路布线24的区域中，配置有作为各向异性导电材料的固化物的各向异性导电层33b。各向异性导电层33a、33b分别是例如使具有导电性的粒子34a、34b分散到环氧系树脂中的导电层。并且，各向异性导电层33a、33b能够在厚度 方向上表现导电性，另一方面在面方向上表现绝缘性。由此，驱动用IC 28的突块电极29通过导电粒子34a电连接到电路布线23、24，并且，驱动用IC 28通过包含在各向异性导电层33a中的树脂固定在玻璃基板39a上。另一方面，FPC基板30的引线电极31通过包含在各向异性导电层33b中的导电粒子34b电连接到电路布线24，并且，FPC基板30与驱动用IC 28的情况相同地被固定到玻璃基板39a上。 
下面，说明上述现有的液晶显示面板36的制造方法。首先，准备在玻璃基板39a上形成有电路布线23、24的液晶显示面板36(在玻璃基板39a、39b之间通过密封材料37封入了液晶38)。接着，对在玻璃基板39a的面内包含电路布线23、24的区域提供各向异性导电膜(以下也称作“ACF”)等各向异性导电材料(各向异性导电层33a固化之前的材料)。接着，进行电路布线23、24与驱动用IC 28的突块电极29的对位之后，在规定条件下将驱动用IC 28热压接到电路布线23、24上。然后，同样地对包含电路布线24的区域提供ACF等各向异性导电材料(各向异性导电层33b固化之前的材料)，将FPC基板30热压接到电路布线24上。这样，能够将驱动用IC 28、FPC基板30等外部电路安装到液晶显示面板36上。 
但是，近年来，电视机、个人计算机用显示器、便携终端用显示器等电子仪器对节省空间有强烈需求，需要使显示区域以外的区域进一步小型化。为此，如何减小驱动用IC、柔性印刷基板等外部电路的安装区域(边框区域)变得重要。 
然而，在现有的液晶显示面板36中，考虑到安装驱动用IC 28和FPC基板30时的位置偏差，各向异性导电层33a、33b被配置在比实际搭载驱动用IC 28和FPC基板30的区域更大的区域上。另外，当各个部件的配置区域下方存在用于连接其它部件的ACF时，存在因压接平衡被破坏而导致压接不良的情况，另外，即使不在部件的配置区域下方，当在ACF之间发生部分重合时，也存在因压力不均匀而产生贴合不良的情况，因此各向异性导电层33a和各向异性导电层33b需要隔离配置。因而，当考虑各个各向异性导电层33a、33b的配置精度时，驱动用IC 28和FPC基板30之间的距离(间隔)A2 需要确保所需的最低限(例如至少0.4mm以上)。因而，在现有的液晶显示面板36中窄边框化存在限制。 
在这种状况下，为了提高生产率、简化制造工序以及提高合格率，公开了将用于安装驱动用IC、FPC基板等各外部电路的ACF共用化的技术。 
更具体地说，公开了如下的电光学装置(例如参照专利文献1)：该电光学装置中，集成电路芯片通过各向异性导电膜导电连接到布线图案，各向异性导电膜覆盖连接布线部。 
另外，公开了一种显示装置，该显示装置将第1构件和第2构件通过共用的各向异性导电膜安装到构成显示面板的至少一个基板上(例如参照专利文献2)。 
并且，公开了一种面板的安装方法(例如参照专利文献3)，其包括：对形成有电路布线的1个面板中包含应放置多个部件的多个位置的闭合区域供给各向异性导电材料的工序；以及通过各向异性导电材料将电路布线和上述部件热压接的工序。 
然而，在所安装的各外部电路(被接体)之间存在特性差异，特别是驱动用IC和FPC基板，具有硬度差异(坚硬或者柔软)、材质差异(硅系材料或者聚酰亚胺膜)等特性差异。因而，难以开发包括不同电子部件在内的多个外部电路能够共用的各向异性导电膜。即，在共用现有的ACF的情况下，即使对某一部件进行了充分的导通和固定，也难以对其它构件进行充分的导通和固定。因而，目前在提高安装构造可靠性这一点还有改善余地。 
与此相对，作为用于在基板上搭载多种电路基板的接合片，公开了将多个片连接而一体化所构成的接合片(例如参照专利文献4)。由此，能够一体地形成驱动用IC用ACF和FPC基板用ACF。然而，为了实现该接合片，存在技术和成本的问题，另外，为了贴合该接合片，需要提高贴合精度。 
另外，公开了如下液晶显示装置(例如参照专利文献5)：其具有用于将驱动用集成电路连接到面板连接用电极和外部电路连接用图案电极的各向异性导电薄膜，通过热固化性各向异性导电薄膜 将柔性印刷基板设置在驱动用集成电路的背面，柔性印刷基板通过外部电路连接用图案电极和驱动用集成电路的侧壁部的导电性图案被连接。由此，据记载能够缩短外部电路连接用图案电极的长度，但是实现这种液晶显示装置在技术上是非常困难的。另外，在该液晶显示装置中，用于连接外部电路连接用图案和驱动用集成电路的ACF没有被配置在背面图案和柔性印刷基板之间。 
并且，公开了通过将各向异性导电材料等导电性构件用于显示面板与FPC、FPC与布线基板之间的连接来使面板外形小型化的技术(例如参照专利文献6)。然而，该技术与TCP(Tape CarrierPackage：带载封装)技术有关，另外也不能减小面板(基板)尺寸，因而在减小安装区域(边框区域)这方面还有进一步改善的余地。 
此外，作为将各向异性导电膜用于液晶面板的技术，公开了如下技术(例如参照专利文献7)：在层叠三层液晶层得到的液晶面板中，通过各向异性导电膜将所有扫描电极和信号电极电连接到外侧电极基板。 
另外，作为通过各向异性导电膜将半导体元件相互连接的方法，公开了包括如下工序的方法(例如参照专利文献8)：将各向异性导电膜分别转印到两个半导体元件的连接部，使其厚度存在偏差；通过将两个半导体元件贴合、消除各向异性导电膜的厚度偏差并固定来连接该两个半导体元件。 
并且，公开了如下多层各向异性导电膜层叠体(例如参照专利文献9)：剥离薄膜不包含硅，其拉伸强度大于等于10kN/cm2、其表面张力小于等于350μN/cm2，接合在剥离薄膜表面的第1各向异性导电膜的剥离力小于等于2N/5cm，比接合在剥离薄膜背面的第2各向异性导电膜的剥离力大0.05N/5cm以上。由此，将剥离性与剥离薄膜各不相同的ACF重合，将其层叠体一起提供。此外，该多层各向异性导电膜层叠体抑制从ACF卷退绕时的阻塞(blocking)，并且确保ACF的剥离性。 
专利文献1：日本特开2001-242799号公报 
专利文献2：日本特开2002-305220号公报 
专利文献3：日本特开平5-313178号公报 
专利文献4：日本特开2006-56995号公报 
专利文献5：日本特开平9-101533号公报 
专利文献6：日本特开2000-347593号公报 
专利文献7：日本特开平10-228028号公报 
专利文献8：日本特开平10-145026号公报 
专利文献9：日本特开2001-171033号公报 
发明内容
发明要解决的问题
本发明是鉴于上述现状而完成的，其目的在于提供一种能够小型化的电子电路装置及其制造方法。 
用于解决问题的方案
本发明的发明人对能够小型化的电子电路装置进行了各种研究，最后关注于各向异性导电层的配置形态。并且发现：将第1电子部件通过第1各向异性导电层与第3电子部件连接，第2电子部件通过从第3电子部件侧起按顺序层叠的第1各向异性导电层和第2各向异性导电层与第3电子部件连接，由此能够使电子电路装置小型化，想到能够很好地解决上述问题而完成了本发明。 
即，本发明是一种电子电路装置，具有将第1电子部件和第2电子部件通过各向异性导电层与第3电子部件连接的构造，上述第1电子部件通过第1各向异性导电层与第3电子部件连接，上述第2电子部件通过从第3电子部件侧起按顺序层叠的第1各向异性导电层和第2各向异性导电层与第3电子部件连接，前述第1各向异性导电层的厚度大于第2各向异性导电层的厚度。由此，在制造工序中不需要考虑作为第1和第2各向异性导电层材料的各向异性导电材料的配置精度。因而，能够进一步减小第1和第2电子部件的配置距离，因此能够实现电子电路装置的小型化。 
上述第1和第2各向异性导电层是在厚度方向上表现导电性、另一方面在平面方向上表现绝缘性的层。另外，第1各向异性导电层通常被配置为覆盖第1电子部件与第3电子部件相对的区域和第2电子部件与第3电子部件相对的区域。另一方面，第2各向异性导电层通常被配置为覆盖第2电子部件与第3电子部件相对的区域。这样，优选第1各向异性导电层配置为至少覆盖第1电子部件与第3电子部件相对的区域和第2电子部件与第3电子部件相对的区域，优选第2各向异性导电层配置为至少覆盖第2电子部件与第3电子部件相对的区域，并且不覆盖第1电子部件与第3电子部件相对的区域。 
另外，这样一来，本发明也可以是如下的电子电路装置：其由三个以上的电子部件构成，具有第1电子部件和第2电子部件通过各向异性导电层与第3电子部件电气和机械连接的构造，上述各向异性导电层具有将在厚度方向上配置在第3电子部件侧的第1各向异性导电层和在厚度方向上配置在第2电子部件侧的第2各向异性导电层层叠的构造，上述第1各向异性导电层设置为覆盖配置(搭载)第1电子部件和第2电子部件的区域，上述第2各向异性导电层设置为覆盖配置(搭载)第2电子部件的区域。另外，本发明也可以是如下的电子电路装置：其由三个以上电子部件构成，具有第1电子部件和第2电子部件通过各向异性导电层与第3电子部件电气以及机械连接的构造，上述各向异性导电层具有将在厚度方向上配置在第3电子部件侧的第1各向异性导电层和在厚度方向上配置在第2电子部件侧的第2各向异性导电层层叠的构造，上述第1各向异性导电层设置为至少覆盖配置(搭载)第1电子部件和第2电子部件的区域，上述第2各向异性导电层设置为至少覆盖配置(搭载)第2电子部件的区域，并且不覆盖配置(搭载)第1电子部件的区域。 
作为上述第1～第3电子部件的种类，可举出有源元件、无源元件(芯片部件)、集成安装有无源元件的组件、布线基板(电路基板)等。有源元件可举出半导体集成电路(IC)、大规模集成电路(L SI)等半导体元件。无源元件可举出LED(Light Emitting Diode：发光二极管)、电容器、传感器等。布线基板更具体地可举出PWB(Printed Wiring Board：印刷线路板)、FPC基板等印刷基板、构成液晶显示面板等显示面板的基板(面板构成基板)等。这样，布线 基板通常是在绝缘基板(基底材料)上和/或绝缘基板内设有布线的电子部件。此外，PWB也可以是PCB(Printed Circuit Board：印刷基板)。 
本发明的电子电路装置的结构只要必须形成这种结构要素即可，可以包括也可以不包括其它结构要素，没有特殊限制。 
下面详细说明本发明的电子电路装置的优选方式。此外，也可以组合使用下面所示的各种方式。 
上述第1和第2电子部件的种类没有特殊限制，但是优选不同种类的电子部件。目前，使不同的部件之间的安装距离变小是特别困难的。但是，根据本发明，即使在第3电子部件上搭载有不同构件的第1和第2电子部件，也能够使电子电路装置小型化。因此，在这种方式下能够更显著地达到本发明的效果。 
上述第3电子部件的种类没有特殊限制，但是优选布线基板。这样，优选本发明的电子电路装置具有通过各向异性导电层在作为第3电子部件的布线基板上搭载(安装)至少两个电子部件的构造。 
在将本发明的电子电路装置用于液晶显示装置等显示装置用的控制装置的情况下，优选上述第1和第2电子部件是有源元件和印刷基板的组合，第3电子部件是布线基板。由此，能够实现显示装置的窄边框化。更具体地说，优选上述第1电子部件和第2电子部件是半导体元件和柔性印刷基板的组合，上述第3电子部件优选是面板构成基板。此外，此时本发明的电子电路装置可以是第1电子部件为半导体元件而第2电子部件为柔性印刷基板的方式，也可以是第1电子部件为柔性印刷基板而第2电子部件为半导体元件的方式。 
优选上述第1各向异性导电层和第2各向异性导电层是不同种类的各向异性导电层。这样，优选第1和第2各向异性导电层的性质和/或材质不同。由此，能够根据第1和第2电子部件的种类、表面形态等来调整第1和第2各向异性导电层的特性。即，能够使用与第1电气部件密接性良好的材料作为第1各向异性导电层的材料(以下也称作“第1各向异性导电材料”)，另一方面，能够使用与第2电气部件密接性良好的材料作为第2各向异性导电层的材料(以下也称 作“第2各向异性导电材料”)。其结果是，能够提高第1和第2电子部件与第3电子部件之间的密接性，因此能够提高电子电路装置的可靠性。 
优选上述第1电子部件具有与第2电子部件不同的表面形态。这样，在安装具有不同表面形态的两个电子部件的情况下，以往难以共用各向异性导电材料。但是，在本发明中能够变更第1和第2各向异性导电层的性质和/或材质，因此能够使用具有适合第1和第2电子部件的特性的第1和第2各向异性导电材料来安装第1和第2电子部件。因而，在将具有不同表面形态的第1和第2电子部件安装到第3电子部件上的情况下，能够更显著地提高电子电路装置的可靠性。此外，所谓表面形态不同，更具体地说是优选与各向异性导电层的密接性、表面形状、以及表面材质中的至少一个不同。 
上述第1各向异性导电层和第2各向异性导电层的性质和材质没有特殊限制，但是优选上述第1各向异性导电层和第2各向异性导电层的储能模量不同。由此，能够配置使第1和第2电子部件与第3电子部件之间的密接性更良好的第1和第2各向异性导电层。因而，能够进一步提高电子电路装置的可靠性。更具体地说，优选上述第1各向异性导电层和第2各向异性导电层是储能模量为1.5～2.0×109Pa的各向异性导电层和储能模量为1.2～1.3×109Pa的各向异性导电层的组合。储能模量为1.5～2.0×109Pa的各向异性导电层适合用作有源元件尤其是半导体元件用各向异性导电层。另一方面，储能模量为1.2～1.3×109Pa的各向异性导电层适合用作印刷基板尤其是FPC基板用各向异性导电层。因而，具有这种各向异性导电层的电子电路装置适合用作显示装置用控制装置。此外，在使用储能模量小于1.5×109Pa、或者超过2.0×109Pa的各向异性导电层的情况下，有时无法将有源元件尤其是半导体元件可靠地安装到第3电子部件上。另外，在使用储能模量小于1.2×109Pa、或者超过1.3×109Pa的各向异性导电层的情况下，有时无法将印刷基板尤其是FPC基板可靠地安装到第3电子部件上。并且，此时，本发明的电子电路装置可以是第1各向异性导电层的储能模量为1.5～2.0×109Pa、第2各向 异性导电层的储能模量为1.2～1.3×109Pa的方式，也可以是第1各向异性导电层的储能模量为1.2～1.3×109Pa、第2各向异性导电层的储能模量为1.5～2.0×109Pa的方式。 
这样，在将本发明用作显示装置用控制装置的情况下，优选如下方式：上述第1电子部件是半导体元件，上述第2电子部件是柔性印刷基板，上述第3电子部件是显示面板构成基板，上述第1各向异性导电层的储能模量为1.5～2.0×109Pa，上述第2各向异性导电层的储能模量为1.2～1.3×109Pa；或者上述第1电子部件是柔性印刷基板，上述第2电子部件是半导体元件，上述第3电子部件是显示面板构成基板，上述第1各向异性导电层的储能模量为1.2～1.3×109Pa，上述第2各向异性导电层的储能模量为1.5～2.0×109Pa。 
上述第1和第2各向异性导电层的材质(第1和第2各向异性导电材料)没有特殊限制，可举出膏状(液体状)的各向异性导电材料(各向异性导电膏；ACP)、薄膜状的各向异性导电材料(各向异性导电膜、各向异性导电薄膜；ACF)等。然而，从制造工序简化、电路高精细化(间距密集(fine pitch)化)的观点出发，优选各向异性导电层由薄膜状的各向异性导电材料形成。即，优选上述第1各向异性导电层和第2各向异性导电层中的至少一方由各向异性导电膜形成，更优选上述第1各向异性导电层和第2各向异性导电层由各向异性导电膜形成。此外，上述第1和第2各向异性导电层的平面形状没有特殊限制，但是从简化制造工序的观点出发，优选各边大致正交的多边形，更优选大致方形。 
优选上述第1各向异性导电层的厚度大于第2各向异性导电层的厚度。上述第1电子部件需要通过第1各向异性导电层与第3电子部件可靠地连接，另一方面，上述第2电子部件需要通过第1各向异性导电层和第2各向异性导电层与第3电子部件可靠地连接。如果将上述第1各向异性导电层的膜厚如以往那样设定为当第1各向异性导电层仅用于连接第1电子部件和第3电子部件时合适的膜厚，将上述第2各向异性导电层的膜厚如以往那样设定为当第2各向异性导电层仅用于连接第2电子部件和第3电子部件时合适的膜厚的情况下，在本发明中，对第2和第3电子部件之间提供的各向异性导电材料(第1和第2各向异性导电材料)的量变得过多，有可能在第2与第3电子部件之间产生由各向异性导电材料流出不足(挤出不足)导致的连接不良。因而，优选在本发明中调节第1和第2各向异性导电材料、即第1和第2各向异性导电层厚度的平衡。更具体地说，如上所述，通过将第2各向异性导电层的膜厚减小到小于第1各向异性导电层的膜厚，能够有效地抑制在第2和第3电子部件之间产生连接不良的情况。因而，在第2和第3电子部件之间能够产生更良好的连接状态。
本发明还是一种具有第1电子部件和第2电子部件通过各向异性导电层与第3电子部件连接的构造的电子电路装置的制造方法，该制造方法包括以下工序：供给第1各向异性导电材料，使其覆盖第3电子部件中配置(搭载)第1电子部件和第2电子部件的区域的工序(第1供给工序)；供给第2各向异性导电材料，使其覆盖第3电子部件中配置(搭载)第2电子部件的区域、或者覆盖第2电子部件中与第3电子部件连接的面(第2供给工序)；以及通过第1各向异性导电材料和第2各向异性导电材料将第2电子部件压接到第3电子部件上的工序，前述第1各向异性导电材料的厚度大于第2各向异性导电材料的厚度。由此，无需考虑第1和第2各向异性导电材料的配置精度。因而，能够进一步减小第1和第2电子部件的配置距离，因此能够制造出小型化的电子电路装置。此外，压接优选热压接。另外，第1和第2各向异性导电材料是在厚度方向上表现导电性、另一方面在平面方向上表现绝缘性的材料。并且，第1和第2各向异性导电材料分别是各向异性导电层的材料，经过固化变成上述第1和第2各向异性导电层。 
这样，本发明是一种具有第1电子部件和第2电子部件通过各向异性导电层与第3电子部件连接的构造的电子电路装置的制造方法，上述制造方法也可以包括以下工序：供给第1各向异性导电材料，使其至少覆盖第3电子部件中配置第1电子部件和第2电子部件的区域(第1供给工序)；供给第2各向异性导电材料，使其至少覆盖第3电子部件中配置第2电子部件的区域、并且不覆盖配置第1电子部件的区域，或者至少覆盖第2电子部件与第3电子部件连接的区域(第2供给工序)；以及通过第1各向异性导电材料和第2各向异性导电材料将第2电子部件压接到第3电子部件上的工序。 
本发明的电子电路装置的制造方法只要具有这些工序即可，其它工序没有特殊限制，但是通常包括通过第1各向异性导电材料将第1电子部件压接(优选热压接)到第3电子部件上的工序。此外，第2供给工序通常是在第1供给工序之后进行。 
下面详细说明本发明的电子电路装置的制造方法的优选方式。此外，也可以组合使用下面所示的各种方式。 
优选上述电子电路装置的制造方法包括如下工序：连续进行通过第1各向异性导电材料将第1电子部件热压接到第3电子部件上的热压接和通过第1各向异性导电材料和第2各向异性导电材料将子部件热压接到第3电子部件上的热压接。假如在通过其它工序进行第1和第2电子部件热压接的情况下，在第1各向异性导电材料中的进行在后的热压接时应该安装第1或者第2电子部件的区域有可能在进行在先热压接时就固化。然而，通过连续处理第1和第2电子部件的热压接，进行在后的热压接时，也能够使第1各向异性导电材料中的进行在后热压接时应该安装第1或者第2电子部件的区域保持为未固化的状态。这样，可以说优选上述电子电路装置的制造方法包括：进行通过第1各向异性导电材料将第1电子部件热压接到第3电子部件上的第1热压接和通过第1各向异性导电材料和第2各向异性导电材料将第2电子部件热压接到第3电子部件上的的第2热压接的工序，在第1各向异性导电材料和第2各向异性导电材料中的至少一方的、进行在后处理的热压接时热压接第1电子部件或者第2电子部件的区域处于未固化状态的期间，进行上述该第1热压接和第2热压接中在后处理的热压接。此外，上述未固化状态只要是能够使电子部件彼此连接并接合的程度的状态即可，不需要完全未固化状态，但是优选大致没有发生固化的状态。另外，从相同的观点出发，上述电子电路装置的制造方法也可以包括以下工序：不停顿地进行通过第1各向异性导电材料将第1电子部件热压接到第3电子部件上的热压接和通过第1各向异性导电材料和第2各向异性导电材料将第2电子部件热压接到第3电子部件上的热压接，或者，包括以下工序：在同一压接装置内连续进行通过第1各向异性导电材料将第1电子部件热压接到第3电子部件上的热压接和通过第1各向异性导电材料和第2各向异性导电材料将第2电子部件热压接到第3电子部件上的热压接。
优选上述电子电路装置的制造方法包括进行通过第1各向异性导电材料将第1电子部件热压接到第3电子部件上的第1热压接和通过第1各向异性导电材料和第2各向异性导电材料将第2电子部件热压接到第3电子部件上的第2热压接的工序，优选一边冷却进行在后处理的热压接时配置第1电子部件或者第2电子部件的区域一边进行上述第1热压接和第2热压接中在先处理的热压接。假如在通过其它工序进行第1和第2电子部件的热压接的情况下，在第1各向异性导电材料中的进行在后热压接时应该安装第1或者第2电子部件的区域有可能在进行在先热压接时固化。然而，通过一边冷却第3电子部件中的进行在后处理的热压接时配置第1电子部件或者第2电子部件的区域一边进行在先处理的热压接，能够使第1各向异性导电材料中的进行在后处理的热压接时应该安装第1或者第2电子部件的区域更可靠地保持未固化状态。另外，能够减小第1各向异性导电材料中的进行在先的热压接时固化的区域。因而，能够将使进行在后热压接时安装的电子部件和进行在先热压接时安装的电子部件进一步靠近配置，其结果是能够使电子电路装置进一步小型化。此外，第3电子部件中的进行在后处理的热压接时压接第1电子部件或者第2电子部件的区域的冷却温度没有特殊限制，但是优选90℃以下。另一方面，当冷却温度超过90℃时，进行在先热压接时第1各向异性导电材料会发生显著固化，有时在进行在后热压接时第1或者第2电子部件无法可靠地进行热压接。 
上述电子电路装置的制造方法也可以包括同时进行通过第1各向异性导电材料将第1电子部件热压接到第3电子部件上的热压接和通过第1各向异性导电材料和第2各向异性导电材料将第2电子部件热压接到第3电子部件上的热压接的工序。由此，能够通过未固化状态的第1各向异性导电材料和第2各向异性导电材料进行第1电子部件和第2电子部件的热压接，因此与分别进行第1电子部件的热压接和第2电子部件的热压接的情况相比，能够更可靠地使第1电子部件和第2电子部件与第3电子部件连接。另外，如上所述，不需要冷却配置第1或者第2电子部件的区域，也不需要在热压接装置中设置冷却设备等，因此能够抑制设备成本。并且，能使第1电子部件和第2电子部件进一步靠近配置，其结果是能使电子电路装置进一步小型化。另外，上述电子电路装置的制造方法也可以是包括同时进行通过第1各向异性导电材料将第1电子部件热压接到第3电子部件上的热压接和通过第1各向异性导电材料和第2各向异性导电材料将第2电子部件热压接到第3电子部件上的热压接的工序的方式。此外，在本说明书中，所谓同时进行热压接不需要严格地同时进行热压接，实质上，即只要是以能够通过同一热压接装置实现的程度同时进行热压接即可。 
此外，本发明的电子电路装置制造方法中的电子电路装置的结构要素的形态能够适当应用本发明的电子电路装置中叙述的各种形态。尤其是，从与本发明的电子电路装置同样的观点出发，优选上述第1各向异性导电材料的厚度大于第2各向异性导电材料的厚度。 
本发明还是包括本发明的电子电路装置的显示装置、或者包括通过本发明的电子电路装置的制造方法所制造的电子电路装置的显示装置。根据本发明，能够使电子电路装置小型化，因此能够进一步减小显示装置的边框区域(窄边框化)。 
发明效果
根据本发明的电子电路装置，在制造工序中不需要考虑作为第1和第2各向异性导电层材料的各向异性导电材料的贴合精度。因而，能够进一步减小第1和第2电子部件的配置距离，因此能够实现电子电路装置的小型化。 
附图说明
图1是示出实施方式1的电子电路装置的安装构造的示意图，(a)是立体示意图，(b)是图1的(a)中的X-Y线处的截面图。 
图2的(a)～(d)是示出制造工序中的实施方式1的电子电路装置的立体示意图。 
图3的(a)～(c)是示出其它制造工序中的实施方式1的电子电路装置的立体示意图。 
图4是示出现有的液晶显示面板的安装构造的示意图，(a)是立体示意图，(b)是图4的(a)中的P-Q线处的截面图。 
图5的(a)和(b)是示出实施方式1的电子电路装置的其它安装构造的立体示意图。 
附图标记说明：
1a、1b：基板；2、22：伸出部；3、4、23、24：电路布线；5：驱动用IC用输出焊盘；6：驱动用IC用输入焊盘；7：FPC基板连接焊盘；8、28：驱动用IC；9、29：突块电极；10、30：FPC基板；11、31：引线电极；12、32：基底材料；13a、13b、13c、13d、13e、13f、13g、13h、13i、13j、13、33a、33b：各向异性导电层；14a、14b、34a、34b：导电粒子(具有导电性的粒子)；15a、15b：各向异性导电膜(ACF)；16、36：液晶显示面板；17、37：密封材料；18、38：液晶；19c、19d、19e、19f、19g、19h、19i、19j、19Y、19X：电子部件；39a、39b：玻璃基板；100：电子电路装置；A1、A2：驱动用IC与FPC基板之间的距离(间隔)。 
具体实施方式
下面通过实施方式参照附图来进一步详细说明本发明，但是本发明并非局限于这些实施方式。 
实施方式1
图1是示出实施方式1的电子电路装置的安装构造的示意图，(a)是立体示意图，(b)是图1的(a)中的X-Y线处的截面图。 
如图1所示，电子电路装置100具有：液晶显示面板16，其具 有作为第3电子部件的基板1a；驱动用IC 8，其是通过各向异性导电层13安装(搭载)在基板1a上的第1和第2电子部件；以及柔性布线基板(FPC基板)10。 
液晶显示面板16具有通过密封材料17将液晶18封入基板(面板构成基板)1a、1b之间的构造。基板1a、1b通常发挥作为滤色器基板和TFT阵列基板的功能。在IC 8和FPC基板10侧形成电路布线3、4。在电路布线3与驱动用IC 8的连接部具有驱动用IC用输出焊盘5。另一方面，在电路布线4与驱动用IC 8和FPC基板10的连接部具有驱动用IC用输入焊盘6和FPC基板连接焊盘7。 
驱动用IC 8在基板1a侧具有高度约15μm的突块电极9，该突块电极9发挥驱动用IC 8的连接端子的功能。这样，驱动用IC 8通过COG(Chip On Glass：晶玻接装)方式裸芯片安装到基板1a上。另外，驱动用IC 8发挥栅极驱动器、源极驱动器等驱动器的功能。因而，驱动用IC 8也可以称作COG芯片、液晶驱动器、驱动器IC等。此外，驱动用IC 8当然也可以是LSI。 
FPC基板10在基板1a侧的基底材料12上形成高度约33μm的引线电极11，该引线电极11发挥FPC基板10的连接端子的功能。基底材料12由聚酰亚胺等树脂形成。另外，基底材料12是柔性薄膜，由此FPC基板10能够弯曲，能够进一步节省电子电路装置100的空间。此外，FPC基板10也可以搭载控制器IC、电源IC等IC(LSI)芯片、电阻、陶瓷电容器等电子部件(未图示)。 
并且，在包含配置有驱动用IC用输出焊盘5、驱动用IC用输入焊盘6以及FPC基板连接焊盘7的区域的驱动用IC 8和FPC基板10的安装区域中，配置有各向异性导电层13a。另一方面，在包含配置有FPC基板连接焊盘7的区域的FPC基板10的安装区域中配置有各向异性导电层13b。这样，当将安装电子部件的构件(在本实施方式中是基板1a)侧设为下方，将远离安装电子部件的构件的一侧设为上方时，各向异性导电层13具有将下层的各向异性导电层13a和上层的各向异性导电层13b层叠的构造。 
各向异性导电层13a、13b分别是将具有导电性的粒子(以下也 称作“导电粒子”)14a、14b分散到具有1.5～2.0×109Pa和1.2～1.3×109Pa储能模量的树脂(更具体地说，例如环氧系树脂等热固化性树脂)中的导电层。导电粒子14a、14b的直径分别是3～5μm和5～10μm左右。各向异性导电层13a、13b的导电粒子含有量分别是30～50×103个/mm2和6～10×103个/mm2左右。这种各向异性导电层13a、13b能够在厚度方向(相对于基板1a是法线方向)上表现导电性，另一方面在面方向上表现绝缘性。由此，驱动用IC 8的突块电极9通过导电粒子14a电连接到驱动用IC用输出焊盘5和驱动用IC用输入焊盘6，并且，驱动用IC 8通过各向异性导电层13a中所包含的树脂热压接(固定)到基板1a上。另一方面，FPC基板10的引线电极11通过各向异性导电层13a、13b中所包含的导电粒子14a、14b电连接到FPC基板连接焊盘7，并且，FPC基板10与驱动用IC 8的情况相同地热压接(固定)到基板1a上。这样，在FPC基板10的引线电极11和基板1a的FPC基板连接焊盘7之间，存在不同的各向异性导电层13a、13b。 
此外，导电粒子14b比导电粒子14a大。因而，引线电极11主要是通过导电粒子14b电连接到FPC基板连接焊盘7。 
另外，各向异性导电层13a、13b的储能模量分别是1.5～2.0×109Pa和1.2～1.3×109Pa。由此，各向异性导电层13a、13b分别能够发挥与驱动用IC 8和FPC基板10的良好密接性。 
能够利用Rheometorics公司制造的Solid analyzer RSA-2作为测量装置，通过动态粘弹性试验来测量储能模量。此外，由于设备的制约，通常将频率条件设为0.1～100rad/sec左右的范围。 
下面，利用图2说明电子电路装置100的制造方法。图2的(a)～(d)是示出制造工序中的实施方式1的电子电路装置的立体示意图。 
首先，如图2的(a)所示，准备通过一般方法在基板1a的伸出部2上形成电路布线3、4的液晶显示面板16。即，作为基板1a，在玻璃等绝缘基板的密封材料17的内侧以矩阵状形成开关元件、总线布线(栅极布线和源极布线)、像素电极等构件，并且在绝缘基板 的伸出部2上形成电路布线3、4。这样，基板1a通常是TFT阵列基板，基板1b通常是滤色器基板。此外，电路布线3、4是由与总线布线相同的布线层形成。另外，电路布线3与总线布线连接，也可以与总线布线形成为一体。另一方面，作为基板1b，在玻璃等绝缘基板的密封材料17的内侧形成公共电极、滤色器层等构件。并且，通过密封材料17将液晶(例如向列型(nematic)液晶)18封入两个基板1a、1b之间。此外，绝缘基板的材质通常是玻璃，但是也可以是透光性的树脂等。 
然后，如图2的(b)所示，对基板1a供给各向异性导电膜(ACF)15a(是各向异性导电层13a的材料，是固化前的材料)，使其覆盖驱动用IC 8和FPC基板10的安装区域(包含电路布线3、4的区域)(ACF 15a的供给工序)。另外，同样对FPC基板10供给各向异性导电膜(ACF)15b(是各向异性导电层13b的材料，是固化前的材料)，使其覆盖FPC基板10的安装面(形成引线电极11的面)(ACF 15b的供给工序)。ACF 15a是将导电粒子14a分散到环氧系树脂等热固化性树脂中的薄膜，优选其厚度为15～25μm左右。当ACF 15a的厚度超过25μm时，ACF 15a的流出变得不充分，有可能产生压接不良的情况，当小于15μm时，会引起ACF 15a填充不足，有可能降低连接可靠性。ACF 15b是将导电粒子15b分散到环氧系树脂等热固化性树脂中的薄膜，优选其厚度为10～20μm左右。当ACF 15b的厚度超过20μm时，ACF 15b的流出变得不充分，有可能产生压接不良的情况，当小于10μm时，会引起ACF 15b填充不足，有可能降低连接可靠性。 
此外，以往，ACF 15b的厚度通常设定为20～30μm左右。另一方面，在本实施方式中，如后所述，在压接ACF 15b的区域中已经配置有ACF 15a。因而，ACF 15b设定为从以往的厚度减去ACF 15a的厚度的厚度。由此，能够抑制由于ACF 15a、15b供给过多造成的流出不足(挤出不足)所导致的连接不良的产生。这样，优选对应于一个电子部件(在本实施方式中是FPC基板10)而供给的ACF(在本实施方式中是ACF 15b)的厚度小于对应于至少两个电子部件(在 本实施方式中是驱动用IC 8和FPC 10)而供给的ACF(在本实施方式中是ACF 15a)的厚度。 
此外，也可以对基板1a的ACF 15a上供给ACF 15b，使其覆盖FPC 10的安装区域。 
然后，进行驱动用IC 8和FPC基板10的安装工序(热压接工序)。首先，将驱动用IC 8安装(热压接)到液晶显示面板16上。更具体地说，如图2的(c)所示，进行驱动用IC用输出焊盘5和驱动用IC用输入焊盘6与驱动用IC 8的突块电极9的对位后，在规定条件下将驱动用IC 8热压接到电路布线3、4上。作为该热压接条件，例如设为连接温度180～190℃、连接时间5～15秒、压力60～80MPa。由此，能够使ACF 15a中安装驱动用IC 8的区域及其周边区域完全固化。另一方面，ACF 15a中安装FPC基板10的区域能够保持未固化的状态。 
此外，对于驱动用IC 8的热压接，优选一边通过冷却机构等来冷却基板1a中安装FPC基板10的区域(更具体地说，例如冷却到80℃左右)，一边进行驱动用IC 8的热压接。由此，在安装有驱动用IC8的区域以外的区域中能够进一步减小ACF 15a固化的面积。因而，能够使安装FPC基板10的区域进一步靠近安装驱动用IC 8的区域，因此能够使电子电路装置100进一步小型化。另外，在驱动用IC 8的热压接后也能更可靠地使安装FPC基板10的区域保持未固化的状态。 
然后，将FPC基板10安装(热压接)到液晶显示面板16上。更具体地说，如图2的(d)所示，进行FPC基板10的引线电极11与FPC基板连接焊盘7的对位后，在使ACF 15a、15b重合的状态下，在规定条件下将FPC基板10热压接到电路布线4上。作为该热压接的条件，例如设为连接温度180～190℃、连接时间10～20秒、压力1.5～2.5MPa。由此，保持未固化状态的ACF 15a的一部分与ACF 15b一起完全固化。此时，ACF 15a、15b无需保持未固化的状态，因此也无需通过冷却机构等来冷却基板1a。 
此外，优选使用多个压接装置、具备多个压接单元的压接装置等来依次连续进行驱动用IC 8的热压接和FPC基板10的热压接。由此，在FPC基板10被热压接以前的期间内，能够有效地使ACF 15a的安装FPC基板10的区域保持未固化的状态。此外，从更快速、即更连续进行驱动用IC 8的热压接和基板10的热压接的观点出发，优选使用具备多个压接单元的压接装置来连续地进行驱动用IC 8的热压接和FPC基板10的热压接。
另外，优选使用具备多个压接单元的压接装置等来实质上同时进行驱动用IC 8的热压接和FPC基板10的热压接。由此，能够将驱动用IC 8和FPC基板10更可靠地连接到液晶显示面板16上，能够提高电子电路装置100的可靠性。另外，如上所述，无需在压接装置上设置冷却机构，因此能够抑制设备成本。并且，能够通过未固化状态的ACF 15a、15b将驱动用IC 8和FPC基板10热压接到液晶显示面板16上，因此能够使安装FPC基板10的区域进一步靠近安装驱动用IC 8的区域，其结果是能够使电子电路装置100进一步小型化。 
由此，能够容易地制作电子电路装置100。 
以上，根据电子电路装置100，在FPC基板10的安装区域中从液晶显示面板16侧起重合配置各向异性导电层13a和各向异性导电层13b。因而，无需考虑ACF 15a和ACF 15b的贴合精度，能够仅考虑驱动用IC 8、FPC基板10等电子部件的搭载精度来决定驱动用IC8和FPC基板10之间的距离(间隔，图1的(b)中的A1)。其结果是，能够将距离A1缩短为比图4的(b)中示出的距离A2短，因此与需要考虑ACF的贴合精度和电子部件的搭载精度这两者的现有的电子电路装置相比，电子电路装置100能够使装置小型化。因而，在将电子电路装置100应用于液晶显示装置等显示装置中的情况下，能够减小面板构成基板的边框区域，因此能够使显示装置的边框变窄。 
此外，作为电子电路装置100的制造方法，除了上述方法以外，还可以是如图3所示的方法。图3的(a)～(c)是示出其它制造工序中的实施方式1的电子电路装置的立体示意图。 
首先，如图3的(a)所示，与上述方法相同，对基板1a供给各向异性导电膜(ACF)15b，使其覆盖驱动用IC 8和FPC基板10的安装区域(ACF 15b的供给工序)。另外，同样地对驱动用IC 8供给各向异性导电膜(ACF)15a，使其覆盖驱动用IC 8的安装面(形成突块电极9的一面)(ACF 15a的供给工序)。优选此时的ACF 15b的厚度与以往的FPC基板10连接用的ACF的厚度相同，更具体地说，优选20～30μm左右。当ACF 15b的厚度超过30μm时，ACF 15b的流出变得不充分，有可能产生压接不良，当小于20μm时，会引起ACF 15b填充不足，有可能降低连接可靠性。 
另一方面，优选此时的ACF 15a的厚度小于以往的驱动用IC 8连接用ACF的厚度，设定为从以往的厚度减去ACF 15b厚度所得到的厚度。更具体地说，优选ACF 15a的厚度为5～10μm左右。当ACF15a的厚度超过10μm时，ACF 15a的流出变得不充分，有可能产生压接不良，当小于5μm时，引起ACF 15a填充不足，有可能降低连接可靠性。 
此外，也可以将ACF 15a供给到基板1a的ACF 15b上，使其覆盖驱动用IC 8的安装区域。 
然后，进行FPC基板10和驱动用IC 8的安装工序(热压接工序)。首先，将FPC基板10安装(热压接)到液晶显示面板16上。更具体地说，如图3的(b)所示，进行FPC基板10的引线电极11与FPC基板连接焊盘7的对位后，在规定条件下将FPC基板10热压接到电路布线4上。作为该热压接的条件，例如设为连接温度180～190℃、连接时间10～20秒、压力1.5～2.5MPa。由此，能够使ACF 15b的安装FPC基板10的区域及其周边区域完全固化。另一方面，ACF 15b的安装驱动用IC 8的区域能够保持未固化的状态。 
此外，与上述方法同样，优选一边通过冷却机构等来冷却基板1a的安装驱动用IC 8的区域(更具体地说，例如冷却到80℃左右)，一边进行FPC基板10的热压接。 
然后，将驱动用IC 8安装(热压接)到液晶显示面板16上。更具体地说，如图3的(c)所示，进行驱动用IC用输出焊盘5和驱动用IC用输入焊盘6与突块电极9的对位后，在使ACF 15a、15b重合的 状态下，在规定条件下将驱动用IC 8热压接到电路布线3上。作为该热压接的条件，例如设为连接温度180～190℃、连接时间5～15秒、压力60～80MPa。由此，保持未固化状态的ACF 15b的一部分与ACF15a一起完全固化。此时，ACF 15a、15b无需保持未固化的状态，因此也无需通过冷却机构等来冷却基板1a。 
此外，与上述方法相同，优选使用多个压接装置、具备多个压接单元的压接装置等来依次连续进行FPC基板10的热压接和驱动用IC 8的热压接。由此，在驱动用IC 8被热压接以前的期间内，能够使ACF 15b的安装驱动用IC 8的区域有效地保持未固化的状态。此外，从与上述方法相同的观点出发，优选使用具备多个压接单元的压接装置来连续地进行FPC基板10的热压接和驱动用IC 8的热压接。 
另外，与上述方法相同，从有效地实现电子电路装置100的可靠性的提高、设备成本的抑制以及电子电路装置100的进一步小型化的观点出发，优选使用具备多个压接单元的压接装置等来实质上同时进行FPC基板10的热压接和驱动用IC 8的热压接。 
通过该方法，也能够容易地制作电子电路装置100。 
另外，在本实施方式中，使用ACF 15a、15b来形成各向异性导电层13a、13b，但是各向异性导电层13a、13b也可以使用其它各向异性导电材料、例如各向异性导电膏(ACP)等来形成。 
另外，电子电路装置100也可以具有如下构造：除了作为第1和第2电子部件的驱动用IC 8和FPC基板10以外，其它电子部件例如LED、电容器、传感器等无源元件也通过各向异性导电层13a和/或各向异性导电层13b搭载在作为第3电子部件的基板1a上。 
并且，在电子电路装置100中使用了在基板1a的一边设有伸出部2的液晶显示面板16，但是伸出部2、驱动用IC 8以及FPC基板10的配置位置没有特殊限制。即，电子电路装置100也可以是将驱动用IC 8和FPC基板10安装在设置于基板1a的两边的L形伸出部上的方式，也可以是将驱动用IC 8和FPC基板10安装在分别设置于基板1a、1b的一边的伸出部上的方式。 
并且，在实施方式1中，用将本发明用于液晶显示装置的例子说明了本发明。然而，本发明的电子电路装置不限于液晶显示装置，还能够应用于各种显示装置、例如有机电致发光(EL)显示装置、无机EL显示装置、等离子显示面板(PDP)、真空荧光显示(VFD)装置、电子纸等各种显示装置中。另外，本发明的电子电路装置不限于显示装置，还能够应用于各种电子设备，例如便携电话、PDA(Personal Digital Assistant：个人数字助理)、OA设备、个人计算机等。即，本发明也可以是通过具有层叠构造的各向异性导电层将两个IC搭载在FPC基板上的方式、通过具有层叠构造的各向异性导电层将IC和FPC基板搭载在PWB上的方式等。 
另外，在本实施方式中，通过两种各向异性导电层搭载的电子部件是驱动用IC或者FPC基板中的一个，但是在本发明中对通过多个各向异性导电层搭载的电子部件的数量没有特殊限制，也可以是两个以上。图5的(a)和(b)是示出实施方式1的电子电路装置中的其它安装构造的立体示意图。如图5的(a)所示，本实施方式的电子电路装置100例如也可以具有如下构造：电子部件19c通过各向异性导电层13c与被搭载部件(电子部件19X)连接，电子部件19d通过从电子部件19X侧起按顺序层叠的各向异性导电层13c和各向异性导电层13d与电子部件19X连接，电子部件19e通过从电子部件19X侧起按顺序层叠的各向异性导电层13c和各向异性导电层13e与电子部件19X连接，电子部件19f通过从电子部件19X侧起按顺序层叠的各向异性导电层13c和各向异性导电层13f与电子部件19X连接。 
此外，例如能够通过如下方式来制作图5的(a)中示出的电子电路装置100：提供各向异性导电层13c的材料(例如各向异性导电膜)使其覆盖被搭载部件(电子部件19X)的搭载电子部件19c、电子部件19d、电子部件19e以及电子部件19f的区域后，进行依次提供各向异性导电层13d的材料(例如各向异性导电膜)、各向异性导电层13e的材料(例如各向异性导电膜)以及各向异性导电层13f的材料(例如各向异性导电膜)的工序，然后将电子部件19c、电子 部件19d、电子部件19e以及电子部件19f连续地连接到电子部件19X上。 
另外，如图5的(b)所示，本实施方式的电子电路装置100例如也可以具有如下构造：电子部件19g通过各向异性导电层13g连接到被搭载部件(电子部件19Y)，电子部件19h通过从电子部件19Y侧起按顺序层叠的各向异性导电层13g和各向异性导电层13h连接到电子部件19Y上，电子部件19i通过从电子部件19Y侧起按顺序层叠的各向异性导电层13h和各向异性导电层13i连接到电子部件19Y上，电子部件19j通过从电子部件19Y侧起按顺序层叠的各向异性导电层13i和各向异性导电层13j连接到电子部件19Y上。这样，本实施方式的电子电路装置100也可以具有各向异性导电层13g、各向异性导电层13h、各向异性导电层13i以及各向异性导电层13j交错重叠的构造。 
此外，例如能够通过如下方式来制作图5的(b)中示出的电子电路装置100：提供各向异性导电层13g的材料(例如各向异性导电膜)，使其覆盖被搭载部件(电子部件19Y)的搭载电子部件19g和电子部件19h的区域，然后提供各向异性导电层13h的材料(例如各向异性导电膜)，使其覆盖电子部件19Y的搭载电子部件19h和电子部件19i的区域，然后提供各向异性导电层13i的材料(例如各向异性导电膜)，使其覆盖电子部件19Y的搭载电子部件19i和电子部件19j的区域，然后提供各向异性导电层13j的材料(例如各向异性导电膜)，使其覆盖电子部件19Y的搭载电子部件19j的区域，之后将电子部件19g、电子部件19h、电子部件19i以及电子部件19j连续地连接到电子部件19Y上。 
本申请以2007年2月22日申请的日本国专利申请2007-42701号为基础，主张基于巴黎公约和进入国家的法律的优先权。该申请的全部内容被引用到本申请中作为参照。 

Claims (18)

1.一种电子电路装置，其具有将第1电子部件和第2电子部件通过各向异性导电层与第3电子部件连接的构造，其特征在于：
该第1电子部件通过第1各向异性导电层与第3电子部件连接，
该第2电子部件通过从第3电子部件侧起按顺序层叠的第1各向异性导电层和第2各向异性导电层与第3电子部件连接，
前述第1各向异性导电层的厚度大于第2各向异性导电层的厚度。
2.根据权利要求1所述的电子电路装置，其特征在于：
前述第1电子部件和第2电子部件是不同种类的电子部件。
3.根据权利要求1所述的电子电路装置，其特征在于：
前述第3电子部件是布线基板。
4.根据权利要求1所述的电子电路装置，其特征在于：
前述第1电子部件具有与第2电子部件不同的表面形态。
5.根据权利要求1所述的电子电路装置，其特征在于：
前述第1电子部件和第2电子部件是半导体元件和柔性印刷基板的组合，
前述第3电子部件是面板构成基板。
6.根据权利要求1所述的电子电路装置，其特征在于：
前述第1各向异性导电层和第2各向异性导电层是不同种类的各向异性导电层。
7.根据权利要求1所述的电子电路装置，其特征在于：
前述第1各向异性导电层和第2各向异性导电层的储能模量不同。
8.根据权利要求1所述的电子电路装置，其特征在于：
前述第1各向异性导电层和第2各向异性导电层是储能模量为1.5～2.0×109Pa的各向异性导电层和储能模量为1.2～1.3×109Pa的各向异性导电层的组合。
9.根据权利要求1所述的电子电路装置，其特征在于：
前述第1电子部件是半导体元件，
前述第2电子部件是柔性印刷基板，
前述第3电子部件是面板构成基板，
前述第1各向异性导电层的储能模量为1.5～2.0×109Pa，
前述第2各向异性导电层的储能模量为1.2～1.3×109Pa。
10.根据权利要求1所述的电子电路装置，其特征在于：
前述第1电子部件是柔性印刷基板，
前述第2电子部件是半导体元件，
前述第3电子部件是面板构成基板，
前述第1各向异性导电层的储能模量为1.2～1.3×109Pa，
前述第2各向异性导电层的储能模量为1.5～2.0×109Pa。
11.根据权利要求1所述的电子电路装置，其特征在于：
前述第1各向异性导电层和第2各向异性导电层中的至少一方由各向异性导电膜形成。
12.一种电子电路装置的制造方法，所述电子电路装置具有将第1电子部件和第2电子部件通过各向异性导电层与第3电子部件连接的构造，其特征在于，该制造方法包括以下工序：
提供第1各向异性导电材料，使其覆盖第3电子部件的配置第1电子部件和第2电子部件的区域；
提供第2各向异性导电材料，使其覆盖第3电子部件的配置第2电子部件的区域，或者覆盖第2电子部件的与第3电子部件连接的面；以及
通过第1各向异性导电材料和第2各向异性导电材料将第2电子部件压接到第3电子部件上，
前述第1各向异性导电材料的厚度大于第2各向异性导电材料的厚度。
13.根据权利要求12所述的电子电路装置的制造方法，其特征在于：
前述电子电路装置的制造方法包括如下工序：连续地进行通过第1各向异性导电材料将第1电子部件热压接到第3电子部件上的热压接和通过第1各向异性导电材料和第2各向异性导电材料将第2电子部件热压接到第3电子部件上的热压接。
14.根据权利要求12所述的电子电路装置的制造方法，其特征在于：
前述电子电路装置的制造方法包括如下工序：进行通过第1各向异性导电材料将第1电子部件热压接到第3电子部件上的第1热压接和通过第1各向异性导电材料和第2各向异性导电材料将第2电子部件热压接到第3电子部件上的第2热压接，
在第1各向异性导电材料和第2各向异性导电材料中的至少一方的、进行在后处理的热压接时热压接第1电子部件或者第2电子部件的区域为未固化状态的期间，进行该第1热压接和第2热压接中在后处理的热压接。
15.根据权利要求12所述的电子电路装置的制造方法，其特征在于：
前述电子电路装置的制造方法包括如下工序：进行通过第1各向异性导电材料将第1电子部件热压接到第3电子部件上的第1热压接和通过第1各向异性导电材料和第2各向异性导电材料将第2电子部件热压接到第3电子部件上的第2热压接，
一边冷却第3电子部件的进行在后处理的热压接时配置第1电子部件或者第2电子部件的区域，一边进行该第1热压接和第2热压接中在先处理的热压接。
16.根据权利要求12所述的电子电路装置的制造方法，其特征在于：
前述电子电路装置的制造方法包括如下工序：同时进行通过第1各向异性导电材料将第1电子部件热压接到第3电子部件上的热压接和通过第1各向异性导电材料和第2各向异性导电材料将第2电子部件热压接到第3电子部件上的热压接。
17.一种显示装置，其特征在于：
包括权利要求1～11中的任一项所述的电子电路装置。
18.一种显示装置，其特征在于：
包括通过权利要求12～16中的任一项所述的电子电路装置的制造方法所制造的电子电路装置。
CN200780044882XA 2007-02-22 2007-10-19 电子电路装置及其制造方法以及显示装置 Expired - Fee Related CN101574022B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP042701/2007 2007-02-22
JP2007042701 2007-02-22
PCT/JP2007/070471 WO2008102476A1 (ja) 2007-02-22 2007-10-19 電子回路装置、その製造方法及び表示装置

Publications (2)

Publication Number Publication Date
CN101574022A CN101574022A (zh) 2009-11-04
CN101574022B true CN101574022B (zh) 2011-04-20

Family

ID=39709759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780044882XA Expired - Fee Related CN101574022B (zh) 2007-02-22 2007-10-19 电子电路装置及其制造方法以及显示装置

Country Status (3)

Country Link
US (1) US20100321908A1 (zh)
CN (1) CN101574022B (zh)
WO (1) WO2008102476A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011516412A (ja) * 2008-03-05 2011-05-26 ビカス セラピューティクス，エルエルシー 癌および粘膜炎の治療のための組成物および方法
JP4814277B2 (ja) * 2008-04-18 2011-11-16 ソニーケミカル＆インフォメーションデバイス株式会社 接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜
JP2011198779A (ja) * 2008-07-22 2011-10-06 Sharp Corp 電子回路装置、その製造方法及び表示装置
RU2454843C1 (ru) * 2008-09-29 2012-06-27 Шарп Кабусики Кайся Модуль платы и способ для его производства
JP5410538B2 (ja) * 2009-09-30 2014-02-05 シャープ株式会社 基板モジュールおよびその製造方法
KR101712043B1 (ko) * 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
KR101204570B1 (ko) * 2010-12-01 2012-11-26 삼성전기주식회사 전자종이 표시장치 및 이의 제조방법
US20120267782A1 (en) * 2011-04-25 2012-10-25 Yung-Hsiang Chen Package-on-package semiconductor device
KR20140038164A (ko) * 2012-09-20 2014-03-28 삼성디스플레이 주식회사 액정 표시 장치
JP6392149B2 (ja) * 2015-03-18 2018-09-19 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法
JP6391882B1 (ja) * 2016-12-27 2018-09-19 積水化学工業株式会社 液晶表示素子用シール剤、上下導通材料、及び、液晶表示素子
WO2018139474A1 (ja) * 2017-01-24 2018-08-02 大日本印刷株式会社 調光セル、調光体及び移動体
CN108574158B (zh) * 2017-03-14 2020-10-09 群创光电股份有限公司 显示装置及其制造方法
CN106950763A (zh) * 2017-03-28 2017-07-14 武汉华星光电技术有限公司 显示模组及终端
CN106909006A (zh) * 2017-04-25 2017-06-30 昆山龙腾光电有限公司 黏贴结构及采用该黏贴结构的导电构造和液晶显示装置
CN107422553B (zh) * 2017-09-05 2020-12-25 Tcl华星光电技术有限公司 一种阵列基板及显示面板
CN108388054B (zh) * 2018-02-14 2021-11-19 武汉天马微电子有限公司 显示面板与显示装置
US11224131B2 (en) * 2018-04-04 2022-01-11 Lenovo (Singapore) Pte. Ltd. Systems and methods for surface mounting cable connections
JP7444593B2 (ja) * 2019-12-13 2024-03-06 シャープ株式会社 表示装置、表示装置の製造方法およびプリント配線基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166934A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 回路接続材料、これを用いたフィルム状回路接続材料、回路部材の接続構造及びその製造方法
JP2006235295A (ja) * 2005-02-25 2006-09-07 Citizen Watch Co Ltd 液晶表示パネル

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502889A (en) * 1988-06-10 1996-04-02 Sheldahl, Inc. Method for electrically and mechanically connecting at least two conductive layers
JPH0477134U (zh) * 1990-11-15 1992-07-06
JPH08114810A (ja) * 1994-10-14 1996-05-07 Toshiba Corp 液晶パネル製造装置および圧着装置
JPH09148731A (ja) * 1995-11-17 1997-06-06 Fujitsu Ltd 配線基板間の接続構造の製造方法
JPH1056099A (ja) * 1996-08-12 1998-02-24 Shinko Electric Ind Co Ltd 多層回路基板およびその製造方法
JP3610787B2 (ja) * 1998-03-24 2005-01-19 セイコーエプソン株式会社 半導体チップの実装構造体、液晶装置及び電子機器
JP3660175B2 (ja) * 1998-11-25 2005-06-15 セイコーエプソン株式会社 実装構造体及び液晶装置の製造方法
JP2000286293A (ja) * 1999-03-29 2000-10-13 Nitto Denko Corp 半導体装置および半導体素子実装用回路基板
JP2001223240A (ja) * 2000-02-10 2001-08-17 Nitto Denko Corp 半導体装置
JP3491595B2 (ja) * 2000-02-25 2004-01-26 ソニーケミカル株式会社 異方導電性接着フィルム
CN1630680A (zh) * 2002-01-10 2005-06-22 东丽株式会社 双轴取向热塑性树脂薄膜
JP3910527B2 (ja) * 2002-03-13 2007-04-25 シャープ株式会社 液晶表示装置およびその製造方法
US7059874B2 (en) * 2002-03-19 2006-06-13 Paricon Technologies, Inc. Anisotropic conductive elastomer based electrical interconnect with enhanced dynamic range
US7625497B2 (en) * 2003-11-21 2009-12-01 Board Of Regents Of The Nevada System Of Higher Education On Behalf Of The University Of Nevada, Reno Materials and methods for the preparation of anisotropically-ordered solids
US7139060B2 (en) * 2004-01-27 2006-11-21 Au Optronics Corporation Method for mounting a driver IC chip and a FPC board/TCP/COF device using a single anisotropic conductive film
CN100539305C (zh) * 2005-02-16 2009-09-09 Jsr株式会社 复合导电性薄板及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166934A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 回路接続材料、これを用いたフィルム状回路接続材料、回路部材の接続構造及びその製造方法
JP2006235295A (ja) * 2005-02-25 2006-09-07 Citizen Watch Co Ltd 液晶表示パネル

Also Published As

Publication number Publication date
CN101574022A (zh) 2009-11-04
US20100321908A1 (en) 2010-12-23
WO2008102476A1 (ja) 2008-08-28

Similar Documents

Publication Publication Date Title
CN101574022B (zh) 电子电路装置及其制造方法以及显示装置
WO2010010743A1 (ja) 電子回路装置、その製造方法及び表示装置
US7134879B2 (en) Anisotropic conductive material body, display apparatus, method for producing the display apparatus, and conductive member
US6061246A (en) Microelectric packages including flexible layers and flexible extensions, and liquid crystal display modules using the same
US8493538B2 (en) Flat display panel
US6424400B1 (en) Display panel including a printed circuit board having a larger opening than the outside shape of the driving IC chip
US6456353B1 (en) Display driver integrated circuit module
US20120080789A1 (en) SEMICONDUCTOR CHIP AND MOUNTING STRUCTURE OF THE SAME (as amended)
US7109575B2 (en) Low-cost flexible film package module and method of manufacturing the same
CN101080137B (zh) 多层印刷电路板和液晶显示单元
US11133262B2 (en) Semiconductor packages and display devices including the same
WO2007105763A1 (ja) 回路基板、電子回路装置及び表示装置
TW200523610A (en) Driver chip and display apparatus including the same
CN101252105A (zh) 电路板结构、覆晶电路和驱动电路的布线结构
KR20090029084A (ko) 이방성 전도 필름 및 그를 포함하는 표시 장치
KR20070056499A (ko) 액정 표시 장치
JP2003068795A (ja) 表示装置およびその製造方法
KR19990015787A (ko) 패드 마진을 줄인 cog형 액정 패널
KR20080011870A (ko) 액정표시장치
KR100735683B1 (ko) 하나의 이방성 전도필름을 이용하여 액정패널에 부착되는반도체칩 및 플렉시블 인쇄회로기판을 포함하는액정표시장치 및 그 제조방법
JP4484750B2 (ja) 配線基板およびそれを備えた電子回路素子ならびに表示装置
JP2005259924A (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
KR20060125326A (ko) 액정 표시 장치
JP2007184344A (ja) 電気光学装置、実装構造体、電子機器及び実装用接着材
KR100615831B1 (ko) 인쇄회로기판 및 이를 채용한 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

Termination date: 20201019

CF01 Termination of patent right due to non-payment of annual fee