KR102091534B1 - 칩 스케일 패키지 발광 디바이스 및 그 제조 방법 - Google Patents

칩 스케일 패키지 발광 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR102091534B1
KR102091534B1 KR1020160183990A KR20160183990A KR102091534B1 KR 102091534 B1 KR102091534 B1 KR 102091534B1 KR 1020160183990 A KR1020160183990 A KR 1020160183990A KR 20160183990 A KR20160183990 A KR 20160183990A KR 102091534 B1 KR102091534 B1 KR 102091534B1
Authority
KR
South Korea
Prior art keywords
soft buffer
array
buffer layer
semiconductor die
led semiconductor
Prior art date
Application number
KR1020160183990A
Other languages
English (en)
Other versions
KR20170080528A (ko
Inventor
쳔 치에
왕 충-시
Original Assignee
마븐 옵트로닉스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마븐 옵트로닉스 씨오., 엘티디. filed Critical 마븐 옵트로닉스 씨오., 엘티디.
Publication of KR20170080528A publication Critical patent/KR20170080528A/ko
Application granted granted Critical
Publication of KR102091534B1 publication Critical patent/KR102091534B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

칩 스케일 패키지(CSP) LED 디바이스 및 그 제조 방법이 공개된다. CSP LED 디바이스는 플립칩 LED 반도체 다이와 패키지 구조를 포함하고 패키지 구조는 소프트 버퍼층, 축광 구조 및 봉지 구조를 포함한다. 소프트 버퍼층은 플립칩 LED 반도체 다이 위에 형성되는 상부와 플립칩 LED 반도체 다이의 가장자리 면을 커버하기 위해 형성되는 단부를 포함하고 상부는 볼록면을 포함하고 단부는 볼록면과 완만하게 인접하는 연장면을 포함한다. 축광 구조는 소프트 버퍼층 위에 형성되어 소프트 버퍼층의 볼록면 및 연장면을 커버한다. 경도가 버퍼층의 경도보다 낮지 않은 봉지 구조는 축광 구조 위에 형성된다. 그러므로 CSP LED 디바이스는 플립칩 LED 반도체 다이와 패키지 구조 사이의 접착력을 강화함으로써 신뢰도를 향상시키고 더 일정한 상관 색 온도(CCT), 더 일관된 공간 색 및 더 높은 광학 효율과 같은 광학 성능을 향상시킨다.

Description

칩 스케일 패키지 발광 디바이스 및 그 제조 방법{CHIP SCALE PACKAGING LIGHT EMITTING DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 발광 디바이스(light emitting diode (LED) device) 및 그 제조방법에 관한 것으로 특히 칩 스케일 패키지 발광 다이오드(LED) 디바이스에 관한 것으로서 동작 중에 광 방사(optical radiation)를 발생시키는 플립칩 LED 반도체 다이(flip-chip LED semiconductor die)를 포함한다.
LED는 교통 신호등, 백라이트 유닛, 일반 조명, 휴대용 디바이스, 자동차 조명 등과 같은 다양한 응용에서 광범위하게 사용된다. 일반적으로 LED 반도체 다이는 리드 프레임(lead frame)과 같은 패키지 구조 내부에 배치되어 패키지 LED 디바이스를 형성한다. LED 반도체 다이는 형광체 변환 백색 LED 디바이스(phosphor-converted white LED device)를 형성하기 위해 추가로 배치되어 형광체와 같은 축광 물질에 의해 커버될 수 있다.
최근 칩스케일 패키지(CSP) LED 디바이스의 개발은 훌륭한 이점들 때문에 더 많은 관심을 모았다. 일반적인 예로서, 백색광 CSP LED 디바이스는 일반적으로 청색광 LED 반도체 다이와 소형 칩스케일 크기의 LED 반도체 다이를 커버하는 축광 구조로 구성된다. 청색 LED 반도체 다이는 전형적으로 상면 및 네 개의 주변 가장자리 면들에서 동시에 청색광을 방출하는 플립칩 LED 다이다. 네 개의 주변 가장자리 면들뿐만 아니라 상면에서 방출되는 청색광의 파장을 저역 변환(down-convert)시키기 위해 축광 구조가 배치되어 LED 반도체 다이를 커버한다. 축광 구조를 통과한 후에 청색광의 일 부분은 더 높은 파장(더 낮은 에너지)광으로 변환되어 다른 파장 스펙트럼을 가진 상기 광은 다음 목표 색 온도 백색 광을 발생시키기 위해 이후에 기 설정된 비율로 혼합된다. 균일하게 청색광을 변환시키는 목적을 달성하기 위해 축광 구조는 상면 및 네 개의 주변 가장자리 면들 위에 있는 축광 물질의 동일한 두께 및 동일한 분포 밀도를 포함하는 것, 이른 바, 축광 구조의 컨포멀 코팅층(conformal coating layer)을 형성하는 것이 바람직하다.
표면 실장형(PLCC) LED 디바이스와 비교해 보면, CSP 발광 디바이스는 다음과 같은 이점들을 나타낸다. (1) 본딩 와이어(bonding wire) 및 리드 프레임을 사용하지 않아 재료비가 상당히 절감된다. (2) LED 반도체 다이와 일반적으로 인쇄 회로 기판(PCB)인 마운팅 기판(mounting substrate) 사이의 열 저항은 그 사이에 리드 프레임의 사용 없이 더 감소된다. 그러므로 동일한 구동 전류에서 LED 동작 온도는 더 낮아진다. 다시 말해, CSP LED 디바이스를 위한 더 많은 광 전력을 얻기 위해 더 적은 전기 에너지가 소비될 수 있다. (3) 더 낮은 동작 온도는 CSP LED 디바이스에 더 높은 LED 반도체 양자 효율을 제공한다. (4) 광원의 훨씬 더 작은 폼 팩터(form factor)는 모듈 레벨 LED 픽스쳐(module-level LED fixture)에 더 많은 설계 유연성을 제공한다. (5) 작은 발광 면적을 가지는 CSP LED 디바이스는 포인트 소스(point source)와 더 유사하므로 2차 광학계(secondary optics) 설계를 더 용이하게 한다. 소형 CSP LED 디바이스는 자동차 전조등과 같은 일부 투사되는 광 응용들에 특정되는 더 높은 광 강도를 가진 작은 에텐듀 광(small-Etendue light)을 발생시키기 위해 설계될 수 있다.
그러나 CSP LED 디바이스가 많은 이점을 가지고 있더라도 축광 구조 및 LED 반도체 다이 간 접착력은 PLCC 유형 LED 디바이스의 접착력에 비해 상대적으로 약하다. CSP LED 디바이스의 경우 리드 프레임 또는 서브마운트(submount)가 생략될 수 있어서 축광 구조는 리드 프레임 또는 서브마운트와 접촉하는 추가 표면 없이 주로 또는 오직 표면이 LED 반도체 다이와 접촉하게 된다. 그러므로 축광 구조의 접촉 면적은 서브마운트 면적에 대한 추가 접촉 없이 LED 반도체 다이 표면으로만 상대적으로 한정된다. 한정된 접촉 면적은 일반적으로 축광 구조와 LED 반도체 다이 사이의 접촉력을 약화시킨다. 더 나아가 축광 구조 물질(일반적으로 유기 수지 물질로 구성됨)의 열팽창계수(CTE)는 일반적으로 LED 반도체 다이 물질(일반적으로 무기 물질로 구성됨)의 열팽창계수보다 훨씬 더 크다. CSP LED 디바이스를 동작시키는 동안 열 순환 중 명백한 CTE의 불일치는 이러한 두 물질들의 인터페이스들 사이에서 내부 스트레스를 유발할 것이다. LED 반도체 다이에 대한 약한 접착력으로 인해 축광 구조는 LED 반도체 다이에서 쉽게 탈층(delaminated)되고 박리(peeled off)되는 경향이 있다. 축광 구조의 탈층은 CSP 유형 LED 디바이스의 동작 시 주요 CSP 고장 메커니즘들 중 하나다. 이러한 단점은 CSP LED 디바이스의 신뢰도에 영향을 주고 CSP LED 응용에 실질적인 제약이 된다.
CSP 유형 LED 디바이스의 또 다른 문제점은 낮은 색 균일도다. 낮은 색 균일도를 발생시키는 주요 메커니즘은 두 가지다. 1. 축광 구조의 일정하지 않은 기계 치수 및 2. 하나의 디바이스에서 또 다른 디바이스로 축광 구조 내 조절 불가능한 형광체 입자 분포다. CSP 유형 LED 디바이스를 제조하기 위한 상대 제조 프로세스에서는, 우선 형광체 입자는 형광체 슬러리(phosphor slurry)를 형성하기 위해 바인더 수지 물질 내에서 혼합된다; 그리고 이어서 형광체 슬러리는 몰딩, 스크린 인쇄, 스프레이 등과 같은 방법을 이용하여 축광 구조를 형성하기 위해 LED 반도체 다이 위에 배치된다. 형광체 슬러리가 축광 구조를 형성하기 위해 사용되는 경우 축광 구조의 기하학적 치수의 정확한 조절이 CSP LED 디바이스의 요구되는 상호 색 온도(CCT)를 달성하는 데 바람직하다는 것을 알게 될 것이다. 그러나 대량 생산 제조 프로세스에서 정확하고 균일하게 각각의 축광 구조의 치수를 조절하는 것은 매우 어렵다. 대량 생산 시 축광 구조의 기하학적 치수가 정확하게 조절되더라도 축광 구조 내부의 형광 물질의 입자 분포를 조절하는 메커니즘이 없다. 사실상 형광체 물질의 분포 조절은 CSP LED 디바이스의 CCT와 같은 광 특성을 결정하는 가장 중요한 요인들 중 하나다. 그러므로 축광 구조를 형성하기 위해 LED 반도체 다이의 상면과 네 개의 가장자리 면들을 커버하는 형광체 입자의 컨포멀 코팅을 달성하여 CSP LED 디바이스의 균일한 광변환 특성을 대량 생산 제조 프로세스에서 달성하는 것이 상당히 바람직하다.
구체적으로, 대량 생산 공정에서 여러 제조 단계는 저조한 제조량의 결과를 가져오는 CSP 유형 LED 디바이스에 대한 낮은 색 균일도를 발생시킬 수 있었다. 예를 들어 CSP LED 디바이스의 축광 구조는 몰딩 (또는 스크린 인쇄) 프로세스를 통해 형광체 물질로부터 형성되는 경우, 선행 단계는 몰드 (또는 스텐실(stencil))의 내부 표면 안에 어레이를 형성하기 위해 다수의 LED 반도체 다이를 배열하는 것이다. 그러나 LED 반도체 다이의 어레이를 형성하는 부정확한 배열은 축광 구조의 상측 및 가장자리 측면들의 일정하지 않은 두께를 형성할 것이다. 게다가, 축광 구조의 어레이가 형성된 후에 이어서 CSP LED 디바이스의 어레이를 분리하기 위해 보통 싱귤레이션(singulation) 프로세스가 활용된다. 다이싱 톱의 불완전한 위치 조절은 하나의 CSP LED 디바이스로부터 또 다른 CSP LED 디바이스까지의 축광 구조의 가장자리 면의 두께를 일정하지 않게 만들 것이다. 또한 형광체 슬러리 내부의 형광체 물질의 입자 분포가 조절될 수 없어서 색 균일도 확보를 저해한다. 결과적으로 LED 디바이스의 비균일적인 축광 구조를 통과하는 광은 낮은 색 균일도를 생산할 것이다. 심지어 각각의 CSP LED 디바이스의 경우 청색광이 경험할 축광 구조의 다양한 형광체 변환 거리 때문에 다른 시야각에 대한 낮은 공간 색 균일도가 일반적이다. 낮은 색 균일도는 대량 생산에서 저조한 제조량을 발생시킨다.
대안으로 스프레이 코팅 프로세스가 컨포멀하게 코팅된 형광체층을 가지는 축광 구조를 형성하기 위한 또 다른 제조 프로세스다. LED 반도체 다이의 부정확한 배열로 인해 발생되는 문제는 몰딩 또는 스크린 인쇄 프로세스보다는 스프레이 프로세스를 사용하여 완화시킬 수 있다. 그러나 스프레이 프로세스를 사용하여 축광 구조를 제조하는 경우 또 다른 문제점이 발생한다. 제조 시 중력효과가 형광체 입자들을 침전시키기 때문에 LED 반도체 다이의 수직 가장자리 면 옆에 있는 형광체 입자들을 확보하기 어렵다는 것을 알 수 있다. 이러한 중력효과는 LED 반도체 다이의 가장자리 면 위에 형광체 물질들의 실질적으로 연속적인 층을 형성하는 것을 어렵게 만들 것이다. 투명하고 연속적인 수지층이 LED 반도체 다이의 가장자리 면 위에 형성될 수 있다고 하더라도 수지재 안에 있는 형광체 입자층은 위치적으로 불연속적이다. 즉, 스프레이 프로세스를 활용하여 축광 구조가 제조되는 것은 "보이드"의 실질적으로 크고 광학적으로 투명한 구조를 형성할 것이다. 그러므로 LED 반도체 다이에서 조사되는 청색광은 보이드에서 더 많이 누설되어 청색광은 형광체 물질에 의한 파장 변환의 기회가 더 적은 상태로 직접 통과하게 된다. 일반적으로 네 개의 수직 가장자리 면에서 발견되는 보이드가 CSP LED 디바이스의 가장자리 면에서 청색광이 더 많이 누설되도록 할 것이라는 것을 알게 될 것이다. 그러므로 청색 링은 이러한 스프레이 프로세스를 활용하여 제조된 CSP LED 디바이스를 위해 발생된다. 다시 말해 스프레이 프로세스는 일반적으로 형광체 분말의 바람직한 컨포멀 코팅이 되는 축광 구조를 달성하기 위해 사용될 수 없다. 더 나아가 스프레이 구조가 얇은 축광 구조를 형성하기 위해 사용된다면 LED 반도체 다이의 상부 바로 위에 있는 축광 구조의 상부는 입자 응집 효과(paricle aggregation effect)를 갖는 경향이 있다. 이렇게 응집된 형광체 분말 분포는 내부에서 혼합된 많은 형광체 물질 없이 광학적으로 투명한 수지재로 구성된 실질적으로 큰 광학 보이드를 발생시킬 것이다. 이러한 형광체 물질 응집 효과는 바람직하지 않은 "청색광 스팟(blue light spots)"을 가지는 형광체 변환 LED에 대한 주 원인이다. 실질적으로 크고 실질적으로 투명한 보이드에서 누설되는 청색 광은 청색 광의 위치 상 강한 강도를 발생시킬 수 있어 낮은 공간 색 균일도를 발생시키고 또한 사람의 눈에 해로운 청색 광의 위험요소를 일으킨다. 형광체 분말 응집으로 인한 기타 부작용에는 낮은 색 균일도, 저조한 제조량 및 낮은 형광체 파장 변환 효율성이다.
CSP 유형 LED 디바이스를 사용할 때 마주하게 되는 또 다른 문제는 디바이스 신뢰도다. CSP 유형 LED 디바이스의 주요 기술 특징 중 하나는 서브마운트 기판 또는 리드 프레임을 포함하지 않는다는 것과 LED 반도체 다이에서 하부 본딩 패드(underneath bonding pad)를 직접적으로 노출한다는 점이다. 서브마운트 기판 없이 CSP LED 디바이스의 축광 구조 또한 하부에서 노출된다. 리플로우 솔더링(reflow soldering) 프로세서는 보통 CSP LED 디바이스가 PCB와 같은 응용 기판 위에 결합될 때 사용된다. 리플로우 솔더링 프로세스 중에 솔더링 플럭스(soldering flux)는 일반적으로 CSP LED 디바이스와 기판 사이의 결합품질을 향상시키기 위해 사용된다. 그러나 솔더링 플러스에 함유된 첨가물이 실리콘 바인더 물질(silicon binder material)에서 흔히 발견되는 벤젠 구조와 반응하는 경향이 있다. 그러나 축광 구조는 실리콘 수지재로 구성될 수 있다. 이러한 화학 반응은 축광 구조의 하면 위에 유해한 다크 레이어를 형성할 것이다. 따라서 CSP LED 디바이스의 광학 효율 및 신뢰도가 악화될 것이다.
그러므로 대량 생산 해결책을 제공하는 것은 LED 반도체 다이와 축광 구조 사이의 향상된 인터페이스 접착력을 제공하고 공간 색 균일도 및 CCT 비닝 일관성을 향상시키며 광학 효율을 늘리고 축광 구조의 하면 위에 부정적인 다크 레이어가 형성되는 것을 예방함으로써 CSP LED 디바이스의 상기 문제점을 해결하기 위해 필요하다.
본 발명의 일부 실시예의 목적은 CSP LED 디바이스에 작은 방사 조도 면적, 향상된 신뢰도, 공간 색 균일도, CCT 비닝 일관성, 광학 효율 및 낮아진 열 저항을 제공하는 것이다.
본 발명의 실시예의 또 다른 목적은 공개된 CSP LED 디바이스를 제조하기 위한 제조 방법을 제공하는 것이다.
목적을 실현하기 위해 LED 반도체 다이와 패키지 구조를 포함하고 패키지 구조는 소프트 버퍼층, 축광 구조(photoluminescent structure) 및 봉지 구조(encapsulant structure)를 포함하는 CSP LED 디바이스가 본 발명의 일부 실시예에 따라 공개된다. LED 반도체 다이는 상면, 하면, 모서리 면 및 전극 세트를 포함하는 플립칩 LED 반도체 다이다. 상기 모서리 면이 형성되어 상기 상면 및 하면 사이에서 연장되고 상기 전극 세트는 하면에 배치된다. 소프트 버퍼층은 일부 실시예의 고분자수지재로 만들어지거나 고분자수지재를 포함한다. 소프트 버퍼층은 LED 반도체 다이 상면에 형성되거나 배치된 상부와 LED 반도체 다이의 모서리 면을 커버하도록 형성된 단부(edge portion)를 포함한다. 상기 상부는 볼록면을 나타내고 상기 단부는 상기 볼록면을 부드럽게 인접하는 연장면을 포함한다. 축광 구조는 볼록면과 연장면을 커버하는 소프트 버퍼층 위에 형성된다. 축광 구조는 실리콘, 에폭시, 고무 등과 같은 수지 바인더 물질과 바인더 물질 안에 분산되어 있는 축광 물질을 포함한다. 경도가 소프트 버퍼층의 경도보다 작지 않은 고분자 물질로 만들어질 수 있는 봉지 구조는 축광 구조 위에 형성된다.
상기 목적을 실현하기 위해 일부 실시예의 CSP LED 디바이스의 제조 방법은 LED 반도체 다이의 어레이를 형성하기 위해 이형 필름 위에 다수의 LED 반도체 다이를 배열하는 것, LED 반도체 다이의 어레이 위에 연결된 패키지 구조의 어레이를 형성하는 것, 그리고 다수의 CSP LED 디바이스를 형성하기 위해 패키지 구조의 어레이를 싱귤레이팅하는 것을 포함하며 상기 이형 필름은 패키지 구조를 싱귤레이팅 하기 전 또는 후에 제거될 수 있다.
LED 반도체 다이의 어레이 위에 있는 패키지 구조의 어레이를 형성하는 상기 방법은 다음과 같은 단계를 더 포함한다: 1. LED 반도체 다이의 어레이 위에 소프트 버퍼층의 어레이를 형성하는 것으로 볼록면을 나타내는 각각의 소프트 버퍼층의 상부는 각각의 LED 반도체 다이의 상면에 배치되고 상부 볼록면에 인접하는 연장면을 포함하는 각각의 소프트 버퍼층의 단부가 형성되어 각각의 LED 반도체 다이의 가장자리 면을 커버하는 단계; 2. 상기 볼록면과 연장면을 커버하는 소프트 버퍼층의 어레이 위에 축광 구조의 어레이를 형성하는 것으로 축광 구조를 형성하기 위해 축광 물질과 고분자 물질을 차례대로 증착하는 방법이 사용될 수 있는 단계; 그리고 3. 축광 구조의 어레이 위에 봉지 구조의 어레이를 형성하는 것으로 봉지 구조의 경도가 소프트 버퍼층의 경도보다 작지 않은 단계다.
따라서 본 발명의 일부 실시예에 따라 향상된 CSP LED 디바이스는 적어도 다음과 같은 이점들을 제공한다.
첫째, 본 발명의 일부 실시예에 따른 CSP LED 디바이스는 동작 중에 신뢰도를 향상시켰다. 상대 CSP LED 디바이스의 경우, 축광 구조가 LED 반도체 다이와 직접 접촉되도록 형성된다. 축광 구조는 일반적으로 고분자 바인더 물질 안에 분산된 분말의 형태로 있는 세라믹 형광체 물질을 포함하는 것을 알게 될 것이다. 그러나 일반적으로 세라믹 물질은 CSP 제조 프로세스 중에 LED 반도체 다이와 화학적 결합을 형성하지 않을 것이고 따라서 세라믹 물질은 LED 반도체 다이와의 접착력 또는 결합력이 약하다. 축광 구조 및 LED 반도체 다이 사이의 접착력은 주로 고분자 바인더 물질로부터 향상된다. 형광체 분말이 고분자 바인더 물질 내부에서 분산될 때 고분자 물질과 LED 반도체 다이의 표면 사이의 접촉면을 감소시킨다. 반면에 본 발명의 일부 실시예에 따른 CSP LED 디바이스의 경우, 소프트 버퍼층이 고분자 물질과 LED 반도체 다이 사이의 완전한 접촉을 제공한다. 그러므로 축광 구조와 LED 반도체 다이 사이의 결합력은 소프트 버퍼층을 도입함으로써 상당히 향상될 수 있다. 따라서 소프트 버퍼층은 접착 증진층으로서의 기능을 한다.
게다가 소프트 버퍼층은 더 낮은 경도를 가질 수 있어서 CSP LED 디바이스 내 부품들 중 CTE의 불일치 인해 유도된 내부 스트레스를 완화한다. 따라서 소프트 버퍼층은 스트레스 완화층으로서의 기능도 한다.
그러므로 본 발명의 일부 실시예에 따른 CSP LED 디바이스의 신뢰도는 패키지 구조가 LED 반도체 다이에서 박리되는 것을 방지함으로써 동작 중 상당히 향상된다.
둘째, 본 발명의 일부 실시예에 따른 소프트 버퍼층의 단부의 연장면은 경사면(slope)의 더 작은 경사도를 가지는 상대적으로 완만한 면이다. 소프트 버퍼층의 연장면이 더 작은 경사도를 가지는 것이 바람직하므로 LED 반도체 다이의 가장자리 면의 더 급격한 수직 "스텝"을 완만하게 한다. 완만하고 더 작은 경사도의 소프트 버퍼층이 없으면 형광체 물질은 중력으로 인해 바인더 물질 내부에 침전하는 경향이 있을 수 있으므로 실질적으로 연속적인 컨포멀 형광체 코팅층을 형성하기 위해 LED 반도체 다이의 가장자리 면에 형광체 분말을 확보하는 것이 어려울 수 있다. 반면 본 발명의 일부 실시예에 따른 소프트 버퍼층은 중력에 의해 발생되는 형광체 분말의 침전 효과를 상당히 줄일 수 있으므로 실질적으로 연속적인 형광체 분말 분포는 소프트 버퍼층의 단부를 따라 형성된다. 다시 말해 축광 구조 내 형광체 분말을 가진 근사 컨포멀 코팅은 본 발명의 일부 실시예를 따라 실현된다. 그러므로 CSP LED 디바이스 내 청색 광 누설 문제는 해결된다. 따라서 본 발명의 일부 실시예에 따른 CSP LED 디바이스는 향상된 공간 색 균일도 및 향상된 CCT 비닝 일관성을 나타낸다. 따라서 소프트 버퍼층은 축광 구조 내 형광체 분말의 근사 컨포멀 코팅의 형성을 용이하게 하기 위한 완만한 층으로서의 기능을 한다.
셋째, 본 발명의 CSP LED 디바이스의 일부 실시예에 따라 축광 구조의 제조 프로세스 중에 예를 들어 미국 특허 US2010/0119839(참조에 의해 전부 통합됨)에 공개된 바와 같이 축광층과 고분자 수지층은 순차적으로 분리되어 형성되는 것이 바람직하다. 공개된 형광체 증착 방법을 활용하여 매우 작은 형광체층이 형성될 수 있다. 한 이점은 형광체 입자가 균일하고, 얇고 작은 컨포멀 코팅층처럼 증착된다는 것이다. 따라서 그로 인해 축광 물질의 실질적으로 큰 "보이드"가 형성되지 않을 것이다. 결과적으로 "청색 광 스팟" 및 청색 광 누설 문제는 해결되고 사람의 눈에 해로운 청색 광의 위험요소 또한 감소된다. 또 다른 이점은 일단 고충진밀도(high packing density)를 가진 축광 구조가 본 발명의 일부 실시예에 따른 CSP LED 디바이스에 대해 형성되는 경우 축광 구조는 향상된 변환 효율성을 나타내고 따라서 전체적인 광학 효율이 향상된다.
넷째, 본 발명의 CSP LED 디바이스의 일부 실시예에 따라 소프트 버퍼층을 형성하기 위한 제조 물질은 솔더링 플럭스 내에 함유된 첨가물과 화학적으로 반응할 물질(예를 들어 벤젠)을 포함하지 않는 고분자 물질에서 선택되는 것이 바람직하다. 리플로우 솔더링 프로세스는 보통 PCB와 같은 응용 기판 위에 CSP LED 디바이스를 결합할 때 사용된다. 리플로우 솔더링 프로세스 중에 솔더링 플럭스는 일반적으로 CSP LED 디바이스와 기판 사이의 결합품질을 향상시키기 위해 활용된다. 그러나 솔더링 플럭스 내에 함유된 첨가물은 실리콘 바인더 물질에서 발견되는 벤젠과 반응하는 경향이 있다. 벤젠을 함유하는 고분자 물질로 소프트 버퍼층이 만들어지는 경우 이러한 화학 반응이 축광 구조의 하면 위에 유해한 다크 레이어를 형성할 것이다. 그러나 소프트 버퍼층이 벤젠이 없는, 실질적으로 벤젠이 결여된 고분자 물질로 구성되는 경우 추후 결합 프로세스 중에 플럭스 첨가물에 접촉하는 것으로부터 축광 구조를 차단할 것이다. 그러므로 CSP LED 디바이스가 리플로우 솔더링 프로세스를 통해 기판 위에 결합될 때 솔더링 플럭스 내 함유된 첨가물은 소프트 버퍼층에 의해 실질적으로 CSP LED 디바이스의 아래 영역에 한정되고 축광 구조에 미치지 못하게 억제된다. 따라서 이렇게 유해한 화학 반응은 (예를 들어) 솔더링 플럭스의 첨가물과 축광 구조를 제조하기 위해 사용되는 실리콘 바인더 물질에서 볼 수 있는 벤젠 사이에서 상당히 방지된다. 따라서 이러한 화학 반응의 결과인 다크 레이어는 상당히 감소되고 CSP LED 디바이스의 광학 효율 및 신뢰도를 저하시키는 또 다른 유형이 방지된다. 다시 말해 소프트 버퍼층은 환경 장벽 층으로서의 기능도 한다.
본 발명의 기타 측면 및 실시예도 고려된다. 상기 요약 및 이하 발명의 상세한 설명은 본 발명을 어느 특정 실시예에 한정하는 것이 아니고 단지 본 발명의 일부 실시예를 기재한 것이다.
도 1A, 도 1B, 그리고 도 1C는 본 발명의 첫 번째 실시예에 따른 CSP LED 디바이스의 횡단면의 개략도이고 도 1D 및 도 1E는 기타 실시예에 따른 소프트 버퍼층의 연장면의 기타 형태를 도시하는 개략도다.
도 2는 본 발명의 두 번째 실시예에 따른 CSP LED 디바이스의 횡단면의 개략도다.
도 3A, 도 3B 및 도 3C는 본 발명의 세 번째 실시예에 따른 CSP LED 디바이스의 횡단면의 개략도다.
도 4A, 도 4B, 도 4C, 도 4D, 도 4E 및 도 4F는 본 발명의 일부 실시예에 따른 CSP LED 디바이스를 형성하기 위한 제조 방법의 단계를 도시하는 횡단면의 개략도다.
[정의]
다음 정의는 본 발명의 일부 실시예와 관련하여 기재된 기술 측면의 일부에 적용된다. 마찬가지로 이러한 정의는 본 설명에 따라 확대될 수 있다.
본 설명에 사용된 바와 같이 단수 용어 "한(a)", "일(an)" 그리고 "상기(the)"는 본문에서 명확하게 가리키지 않는 한 복수의 참조 대상을 포함한다. 그러므로 예를 들어 한 층(a layer)에 대한 언급은 본문이 명백하게 교시하지 않는 경우 여러 층들을 포함할 수 있다.
본 설명에 사용된 바와 같이 용어 "세트"는 하나 이상의 부품들의 집합을 가리킨다. 그러므로 예를 들어 층 세트는 하나의 층 또는 다수의 층들을 포함할 수 있다. 한 세트의 부품들 또한 해당 세트의 부재들을 언급하는 것일 수 있다. 한 세트의 부품들은 동일하거나 다를 수 있다. 일부 사례에서, 한 세트의 부품들은 하나 이상의 공통된 특징을 공유할 수 있다.
본 설명에 사용된 바와 같이 용어 "인접한"은 근처 또는 인접한 것을 가리킨다. 인접한 부품들은 서로 이형되거나 서로 실질적으로 또는 직접적으로 접촉할 수 있다. 일부 사례에서, 인접한 부품들은 서로 연결되거나 서로 일체형으로 형성될 수 있다. 일부 실시예의 설명에서 부품이 또 다른 부품 "위" 또는 "상부 위"에 제공되는 것은 전자 부품과 후자 부품 사이에 위치하는 하나 이상의 낀 부품들이 있는 경우뿐만 아니라 전자 부품이 직접적으로 후자 부품 위에 있는 (예를 들어 직접 물리적으로 접촉된) 경우를 포함한다. 일부 실시예의 설명에서 부품이 또 다른 부품 아래 제공되는 것은 전자 부품과 후자 부품 사이에 하나 이상의 낀 부품들이 위치하는 경우뿐만 아니라 전자 부품이 직접적으로 후자 부품 아래에 있는 (예를 들어 직접 물리적으로 접촉된) 경우를 포함한다.
본 설명에 사용된 바와 같이 용어 "연결하다", "연결된" 그리고 "연결"은 운영상 결합 또는 연결된 것을 가리킨다. 연결된 부품들은 서로 직접적으로 연결되거나 또 다른 부품 세트들을 통한 것처럼 서로 간접적으로 연결될 수 있다.
본 설명에 사용된 바와 같이 용어 "대략", "실질적으로" 그리고 "실질적인"은 상당 정도(considerable degree or extent)를 가리킨다. 사건 또는 상황과 관련하여 사용될 때 상기 용어들은 사건 또는 상황이 본 설명에 기재된 제조 동작의 전형적인 공차레벨을 설명하는 것과 같이 근사치가 발생하는 사례들 뿐만 아니라 사건 또는 상황이 정확하게 발생하는 사례들을 가리킬 수 있다. 예를 들어 수치와 관련되어 사용될 때 상기 용어들은 수치의 ±5%보다 작거나 동일하고, ±4%보다 작거나 동일하고, ±3%보다 작거나 동일하고, ±2%보다 작거나 동일하고, ±1%보다 작거나 동일하고, ±0.5%보다 작거나 동일하고, ±0.1%보다 작거나 동일하고 또는 ±0.05%보다 작거나 동일한 것과 같이 ±10%보다 작거나 동일한 범위의 변화를 포함할 수 있다.
축광과 관련하여 본 설명에 사용된 바와 같이 용어 "효율" 또는 "양자 효율"은 입력 광자의 수에 대한 출력 광자의 수의 비율을 가리킨다.
본 설명에 사용된 바와 같은 용어 "크기"는 특정 치수를 가리킨다. 구형의 물체(예를 들어 입자)인 경우에는 해당 물체의 크기는 해당 물체의 다이어미터를 가리킬 수 있다. 물체가 비구형인 경우에는 물체의 크기는 물체의 다양한 직교 치수의 평균을 가리킬 수 있다. 그러므로 예를 들어 구형인 물체의 크기는 물체의 주축 및 부축의 평균을 가리킬 수 있다. 특정 크기를 가진 것으로서 물체 세트를 가리키는 경우 물체들은 해당 크기 정도 크기들의 분포를 포함할 수 있는 것으로 간주된다. 따라서 본 설명에 사용된 것과 같은 물체 세트의 크기는 평균 크기, 중간 크기 또는 최대 크기와 같이 크기의 분포 중 전형적인 크기를 가리킬 수 있다.
도 1A는 본 발명에 따른 CSP LED 디바이스의 첫 번째 실시예의 횡단면의 개략도를 도시한다. CSP LED 디바이스(1A)는 LED 반도체 다이 (10)와 패키지 구조(200)를 포함하고 상기 패키지 구조(200)는 소프트 버퍼층(20), 축광구조(30) 및 봉지 구조(40)를 포함한다.
상기 LED 반도체 다이(10)는 상면(11), 하면(12), 가장자리 면(13) 그리고 전극 세트(14)를 포함하는 플립칩 LED 반도체 다이다. 상면(11)과 하면(12)은 실질적으로 평행하게 형성되어 반대쪽에서 서로 마주 본다. 가장자리 면(13)이 형성되어 상면(11)과 하면(12) 사이에서 연장되고 상면(11)의 림, 외곽테(111)와 하면(12)의 림, 외곽테(outer rim)를 연결한다. 다시 말해 가장자리 면(13)은 상면(11)의 외곽테(111)와 하면(12)의 외곽테를 따라 형성된다.
전극 세트(14) 또는 다수의 전극은 하면(12)에 배치된다. 전기 에너지(도시되지 않음)는 전극 세트(14)를 통해 LED 반도체 다이(10)에 적용되어 전계발광소자(electro-luminescence)가 발생되고 상면(11)과 가장자리 면(13)에서 조사된다. 기재된 실시예의 이러한 플립칩 유형 반도체 다이(10) 내 상면(11)에는 전극이 배치되지 않는다.
소프트 버퍼층(20)은 1) CSP LED 디바이스(1A)의 부품들 중 CTE의 불일치에 의해 유발되는 내부 스트레스를 완화하고, 2) LED 반도체 다이(10)와 패키지 구조(200) 사이의 결합력을 증가시키며, 3) 근사 컨포멀 코팅을 실현하기 위해 소프트 버퍼층(20) 위에 축광 구조(30)의 형성을 용이하게 하기 위해 배치된다. 구체적으로 소프트 버퍼층(20)은 실리콘, 에폭시, 고무 등과 같은 투명한 고분자 물질로 바람직하게 만들어진 상대적으로 부드러운 물질이다. 설명하자면, 소프트 버퍼층(20)은 상부(21)와 단부(22)(현재 하나의 단일 공정으로 형성됨)를 포함한다. 상부(21)는 LED 반도체 다이(10)의 상면(11)에 형성되고 단부(22)는 LED 반도체 다이(10)의 가장자리 면(13)을 커버하도록 형성된다. 또한 소프트 버퍼층(20)은 실질적으로 LED 반도체 다이(10)의 상면(11)과 가장자리 면(13)을 완전히 커버하지만 LED 반도체 다이(10)의 전극 세트(14)는 커버하지 않는다.
도 1B(축광 구조(30)와 봉지 구조(40)를 포함하지 않는 CSP LED 디바이스(1A)의 횡단면)에 도시된 바와 같이, 상부(21)는 볼록면(211)(상부(21)의 상면)을 나타낸다. 볼록면(211)의 최고점은 상면(11)의 중심점과 가깝고 LED 반도체 다이(10)의 광축과 일직선 상에 있으며 볼록면(211)의 최저점은 상면(11)의 외곽테(111)에 근접한다. 소프트 버퍼층은 경화를 통해 바람직하게 액체 고분자 물질로 만들어지므로 액체 고분자 물질의 밀착력의 효과로 인해 볼록 형태가 형성된다. 그렇게 해서 상부(21)는 볼록면(211)을 나타낸다. 볼록면(211)의 최고점에서 상면(11)까지의 거리(도 1B에 도시된 수직 방향을 따라)는 LED 반도체 다이(10)의 두께의 거의 절반보다 작아서 볼록면(211)이 급격한 경사를 가지지 않으므로 실질적으로 연속적인 형광체 층의 추후 형성을 용이하게 하는 것이 바람직하다. 예를 들어 볼록면(211)의 최고점에서 상면(11)까지의 거리가 LED 반도체 다이(10)의 두께의 대략 45% 이하, 대략 40% 이하, 대략 30% 이하, 대략 20% 이하 또는 대략 15%이하일 수 있다.
단부(22)는 볼록면(211)과 연결되는 연장면(221)(단부(22)의 상면)을 포함한다. 연장면(221)은 연속적으로 볼록면(211)과 연결되어 연장면(221)과 볼록면(211) 둘 다 인접하는 경계에서 실질적으로 동일한 곡률을 갖는 것을 알게 될 것이다. 연속적으로 또는 완만하게 연결되는 연장면(221)과 볼록면(211)은 소프트 버퍼층(20) 위 축광 구조(30)의 추후 형성에 도움이 될 것이다.
연장면(221)과 볼록면(211)은 LED 반도체 다이(10)의 상면(11)의 외곽테(111) 근처에서 서로 연결되고 인접할 수 있어서 외곽테(111)는 볼록면(211)과 연장면(221)에 거의 근접하거나 가깝다. 다시 말해, LED 반도체 다이(10)의 외곽테(111)와 연장면(221)과 볼록면(211) 사이의 인접 경계는 실질적으로 감소된 시프트(shift) 또는 간격(spacing)과 평행하며 바람직하게는 이러한 시프트는 허용되는 것만큼 작고 제조 프로세스의 제조 역량에 의해 특정된다.
도 1B에 도시된 것처럼 연장면(221)은 오목면을 포함하는 것이 바람직하며, 다시 말해 연장면(221)의 곡률은 볼록면(211)의 곡률과 반대다. 또한 연장면(221)은 LED 반도체 다이(10)의 가장자리 면(13)으로부터 더 멀어질 수록 더 평평해지고 결국 곡률은 0이 된다. 이러한 목표 프로파일을 포함하는 연장면은 축광 구조(30)의 형성을 용이하게 할 것이다. 기타 실시예들에 따라 연장면(221)은 경사면(도 1D) 또는 볼록면(도 1E)을 포함할 수 있다.
소프트 버퍼층(20)은 실리콘과 같은 액체 고분자 물질을 LED 반도체 다이(10) 위에 분사하여 형성되는 것이 바람직하고 고분자 물질은 LED 반도체 다이(10)의 상면(11)과 가장자리 면(13)에 밀착된다. 액체 고분자 물질 자체 내부의 표면 장력과 밀착력의 상호작용에 의해 상부(21)와 단부(22)를 포함하는 소프트 버퍼층(20)의 형태가 만들어지고 경화 공정 후 형성된다.
소프트 버퍼층(20)은 LED 동작의 열 순환 중 소프트 버퍼층(20)의 더 큰 변형에 의해 CSP LED 디바이스(1A)의 부품들 중 CTE의 불일치에 의해 유발되는 내부 스트레스를 완화하기 위한 상대적으로 낮은 경도를 포함한다. 따라서 내부 스트레스로 인해 발생되는 LED 반도체 다이(10)로부터 패키지 구조(200)가 박리되는 고장 유형은 상당히 억제된다. 즉, 소프트 버퍼층(20)은 스트레스 완화층으로서의 기능을 한다. 소프트 버퍼층(20)의 경도가 너무 높은 경우 더 큰 변형을 지탱하기 위한 소프트 버퍼층(20)의 역량이 감소된다. 패키지 구조(200) 내 층들 중 내부 스트레를 완화시키는 역량도 손상된다. 소프트 버퍼층(20)의 경도는 A70 이하, A60 이하, A50 이하 또는 A40 이하 같이 쇼어경도표준에서 A80보다 크지 않는 것이 바람직하다. 소프트 버퍼층(20)의 경도는 주로 물성에 의해 결정된다. 소프트 버퍼층(20)의 적합한 제조 물질은 요구되는 경도에 의해 선택된다. 예를 들어 소프트 버퍼층(20)의 제조 물질은 실질적으로 실리콘 고무, 에폭시 등과 같이 요구되는 경도를 가진 투명한 고분자 물질이다.
축광 구조(30)는 LED 반도체 다이(10)에서 소프트 버퍼층(20)을 통해 방사되는 파장을 부분적으로 저역변환시키기 위해 소프트 버퍼층(20) 위에 배치된다. 구체적으로 축광 구조(30)는 소프트 버퍼층(20)의 볼록면(211)과 연장면(221)을 따라 소프트 버퍼층(20) 위에 컨포멀하게 형성된다.
도 1C는 봉지 구조(40)가 없는 CSP LED 디바이스(1A)의 횡단면도다. 축광 구조(30)는 상부(310)와 단부(32)를 포함한다. 축광 구조(30)의 상부(31)는 소프트 버퍼층(20)의 상부(21) 위에 형성되고 축광구조(30)의 단부(32)는 소프트 버퍼층(20)의 단부(22) 위에 형성된다. 상부(21)의 볼록면이 완만하게 연속적으로 단부(22)의 연장면(2210)에 연결되므로 축광 구조(30)의 상부(31) 또한 축광 구조(30)의 단부(32)에 완만하게 연속적으로 연결될 수 있다.
연장면(221)은 LED 반도체 다이(10)의 가장자리 면(13)에 의해 만들어지는 가파른 "스텝"을 완만하게 할 수 있는 더 작은 경사도를 가진 상대적으로 완만한 면이다. 다시 말해 소프트 버퍼층(22)은 완만한 스텝 프로파일을 포함하고 추후에 형광체 분말의 근사 컨포멀 코팅을 형성하는 것이 용이하도록 완만한 층으로서의 기능을 한다. 예를 들어 도 1C에 도시된 연장면(2210)이 수평 방향으로 형성하는 각은 대략 85도 이하, 대략 80도 이하 또는 대략 75도 이하와 같이 90도 이하의 범위 내에 있을 수 있다. 스프레잉과 같은 코팅 공정이 축광 구조(30)를 형성하기 위해 사용될 때, 소프트 버퍼층(20)의 완만한 단계 프로파일을 덮는 액체 고분자수지재 안의 중력에 의해 발생되는 축광 물질의 침전이 상당히 완화된다. 그러므로 실질적으로 연속적인 축광 물질층이 형성되어 소프트 버퍼층(20)의 볼록면(211)과 연장면(221)을 커버한다. 따라서 축광 구조(30)를 형성하기 위한 축광 물질의 근사 컨포멀 코팅이 실현된다. 다시 말해 축광 구조(30)는 실질적으로 소프트 버퍼층(20)의 모양과 유사하고 LED 반도체 다이(10)의 모양과 거의 유사한 박막 구조일 수 있다. 따라서 CPS LED 디바이스 내 청색 광 누설 문제는 해결된다.
축광 구조(30)는 축광 물질과 축광 물질을 결합하기 위해 사용되는 수지재를 포함한다. 예를 들어 바인더 물질은 실리콘, 에폭시 그리고 고무 등과 같이 투명한 고분자수지재 중 하나에서 선택된다. 바인더 물질은 소프트 버퍼층(20)을 형성하기 위해 사용되는 물질과 동일하거나 다를 수 있다. 미국 특허 US2010/0119839에 공개된 형광체 층을 형성하는 방법은 본 발명에 따른 다양한 실시예와 참조에 의해 전체적으로 통합된 기술 내용의 축광 구조(30)를 형성하기 위해 적용될 수 있다. 공개된 형광체 증착 방법을 사용하여 매우 작고 얇은 형광체층이 축광 구조(30)로서 형성될 수 있다. 한 이점은 형광체 입자가 균일하고 얇고 작은 컨포멀 코팅층으로 증착된다는 것이다. 따라서 축광 물질의 실질적으로 큰 "보이드"는 형성되지 않을 것이다. 결과적으로 "청색 광 스팟" 현상과 청색 광 누설 문제는 해결되고 사람의 눈에 해로운 청색 광의 위험요소 또한 줄어든다. 또 다른 이점은 일단 고 패킹 밀도를 가진 축광 구조(30)가 본 발명에 따른 CSP LED 디바이스(1A)의 실시예에서 형성되면 축광 구조(30)는 향상된 변환 효과를 나타내고 따라서 CSP LED 디바이스(1A)의 전반적인 광학 효율이 향상된다. 다른 굴절률을 가진 다양한 축광 물질과 고분자수지재는 축광 구조(30)를 형성하기 위해 요구되는 증착 순서에 의해 층별로 증착될 수 있으므로 광 추출 효율 및 광 변환 효율이 더 향상될 수 있다.
기재된 실시예의 축광 구조(30)는 축광 물질 및 고분자 물질을 포함한다. 상대 CSP LED 디바이스의 경우, 축광 구조는 LED 반도체 다이와 직접 접촉하도록 형성된다. 일반적으로 축광 구조는 고분자 바인더 물질 내부에 분포된 분말 형태의 세라믹 형광체 물질로 구성된다는 것을 알게 될 것이다. 그러나 세라믹 물질은 일반적으로 CSP 제조 프로세스 중에 LED 반도체 다이와 화학적 결합을 형성하지 못하므로 LED 반도체 다이와의 접착력을 감소시켰다. 축광 구조와 LED 반도체 다이 사이의 접착력은 주로 고분자 바인더 물질로부터 향상된다. 형광체 분말이 고분자 바인더 물질 내부에 분포될 때 고분자 물질과 LED 반도체 다이의 표면 사이의 접촉면의 비율이 감소하여 그로 인해 인터페이스에서 결합력이 줄어든다. 반면 본 발명에 따른 CSP LED 디바이스(1A)에 경우, 소프트 버퍼층(20)은 고분자 물질과 LED 반도체 다이(10) 사이의 완전한 접촉을 제공하고 LED 반도체 다이(10)에 대한 결합력에 비해 축광 구조(30)는 소프트 버퍼층(20)에 대한 더 큰 결합력을 가진다. 그러므로 축광 구조(30)와 LED 반도체 다이(10) 사이의 결합력은 소프트 버퍼층(20)을 도입함으로써 상당히 향상될 수 있다. 따라서 소프트 버퍼층(20)은 접착 증진층으로서의 기능을 한다.
도 1 A에 도시된 바와 같이 축광 구조(30) 위에 형성된 봉지 구조(40)는 환경 보호 구조로서 축광 구조(30)를 보호하기 위해 배치된다. 봉지 구조(40)는 축광 구조(30) 및 소프트 버퍼층(20)의 모양과 유사하지 않을 수 있다. 대신 봉지 구조(40)는 평면 구조로 제조될 수 있다. 봉지 구조(40)의 평평한 표면은 CSP LED 디바이스를 기판 위에 결합시키기 위한 추후 조립 프로세스 동안 로보트 팔로 처리하는 픽 앤 플레이스(pick-and-place)를 용이하게 할 것이다.
봉지 구조(40)의 경도는 소프트 버퍼층(20)의 경도와 동일하거나 더 크다. 바람직하게는 봉지구조(40)는 추후 조립 프로세스에서 더 잘 처리하기 위해 더 높은 강도를 제공하기 위해 소프트 버퍼층(20)보다 더 단단하다. 구체적으로 봉지 구조(40)의 경도는 D35 이상, D45 이상, 또는 D55 이상과 같이 쇼어경도표준에서 D30과 같거나 더 큰 것이 바람직하다.
제조 물질은 봉지 구조(40)의 경도를 결정한다. 봉지구조(40)의 적합한 제조 물질은 요구되는 경도에 의해 선택된다. 예를 들어 봉지 구조(40)의 제조 물질은 실리콘, 고무, 에폭시 등과 같이 요구되는 경도를 가진 실질적으로 투명한 고분자 물질이다.
상기 상세한 설명에 따라 CSP LED 디바이스(1A)는 적어도 다음과 같은 기술적 특징들을 나타낸다. 상대 CSP LED 디바이스의 경우, 축광 구조(30)는 LED 반도체 다이(10)와 직접적으로 접촉한다. 세라믹 형광체 물질의 존재는 고분자 물질과 LED 반도체 다이(10) 사이의 접촉 면적을 줄여서 둘 사이의 결합력을 감소시킨다. 반대로 CSP LED 디바이스(1A)의 경우, 소프트 버퍼층(20)의 고분자 물질이 LED 반도체 다이(10)와 전체적으로 접촉한다. 그러므로 축광 구조(30)와 LED 반도체 다이(10) 사이의 결합력은 소프트 버퍼층(20)을 포함함으로써 상당히 증가된다. 더 나아가 소프트 버퍼층(20)은 경도가 더 낮기 때문에 CSP LED 디아비스(1A) 내 부품들 중 CTE의 불일치로 인해 유발되는 내부 스트레스를 완화하기 위한 더 큰 압박 변형을 견딜 수 있다. 소프트 버퍼층(20)은 결합력을 증가시키고 내부 스트레스를 완화하기 때문에 패키지 구조(200)가 CSP LED 디바이스(1A)의 동작 중에 열 순환에 의해 발생되는 내부 스트레스로 인해 LED 반도체 다이(10)로부터 쉽게 박리되지 않는다. 다시 말해 CSP LED 디바이스(1A)의 동작 중 박리로 인한 디바이스 고장 유형이 상당히 방지되거나 신뢰도가 상당히 향상된다.
CSP LED 디바이스(1A)의 또 다른 기술적 특징으로서 소프트 버퍼층(20)의 단부(22)의 연장면(221)은 경사도의 기울기가 더 작은 상대적으로 완만한 면으로, LED 반도체 다이(10)의 가장자리 면(13)의 더 급격한 수직 스텝을 완만하게 한다. 완만하고 더 작은 경사도의 버퍼층(20)이 없으면 형광체 분말은 중력효과로 인해 바인더 물질 내에 침전하려는 경향이 있어서 형광체 물질로 연속적인 컨포멀 코팅을 형성하기 위해 LED 반도체 다이(10)의 가장자리 면(13) 위에 형광체 분말을 확보하고 있는 것이 어려울 수 있다. 반면 CSP 디바이스(1A)에 따른 소프트 버퍼층(20)은 중력에 의해 발생되는 형광체 분말의 침전 효과를 크게 감소시킬 수 있어서 실질적으로 연속적인 형광체 분말 분포가 소프트 버퍼층(20)의 단부(22)를 따라 형성된다. 다시 말해, 축광 구조(30) 내부에 형광체 분말을 가진 근사 컨포멀 코팅이 실현된다. 그러므로 CSP LED 디바이스의 청색 광 누설 문제가 해결된다. 따라서 본 발명에 따른 CSP LED 디바이스(1A)는 더 나은 공간 색 균일도를 나타내고 CCT 비닝 일관성 또한 향상된다.
CSP LED 디바이스(1A)의 또 다른 기술적 특징으로서 축광 물질과 고분자 물질의 순차적인 증착 방법이 축광 구조(30)를 형성하기 위해 사용될 수 있다. 공개된 형광체 증착 방법을 사용하여 축광 구조(30)와 같이 매우 작고 얇은 형광체층이 형성될 수 있다. 한 이점은 형광체 입자가 균일하고 얇고 작은 컨포멀 코팅층으로 증착된다는 것이다. 따라서 축광 물질의 실질적으로 큰 "보이드"가 형성되지 않을 것이다. 결과적으로 "청색 광 스팟" 현상과 청색 광 누설 문제가 해결되고 사람 눈에 해로운 청색 광의 위험요소 또한 감소된다. 또 다른 이점은 일단 고 패킹 밀도를 가진 축광 구조(30)가 CSP LED 디바이스(1A)의 실시예에서 형성되면 축광 구조(30)는 더 나은 변환 효과를 나타내고 따라서 CSP LED 디바이스(1A)의 전반적인 광학 효율이 향상된다. 다른 굴절률을 가진 다양한 축광 물질과 고분자수지재가 축광 구조(30)를 형성하기 위해 요구되는 증착 순서에 따라 층별로 증착될 수 있으므로 광 추출 효율 및 광 변환 효율이 더 향상될 수 있다는 것을 알게 될 것이다.
CSP LED 디바이스(1A)의 또 다른 기술적 특징으로서, 봉지 구조(40)의 굴절률은 축광 구조(30)의 굴절률보다 더 작게 선택될 수 있고 축광 구조(30)의 굴절률은 소프트 버퍼층(20)의 굴절률보다 더 작게 선택될 수 있다. 다시 말해 패키지 구조(200)에서 굴절률 매칭이 이뤄질 수 있다. 즉, 패키지 구조(200)의 굴절률은 주변 환경(예를 들면 공기)의 굴절률에 가깝다. 그러므로 광로를 따라 서로 다른 굴절률에 의한 전반사(TIR)는 감소될 수 있고 그로 인해 CSP LED 디바이스(1A)의 광 추출 효율이 향상된다.
CSP LED 디바이스(1A)의 또 다른 기술적 특징으로서, 봉지 구조(40)의 기하학적 치수의 경미한 편차는 봉지 구조(40) 내에 축광 물질이 포함되어 있지 않으므로 파장 변환과 관련된 광학 특성에 큰 영향을 주지 않는다. 즉, 봉지 구조(40)의 외측 덮개 치수(즉 CSP LED 디바이스(1A)의 외측 덮개 치수)를 결정하는 다이싱, 몰딩 등과 같은 제조 프로세스는 더 많은 가공 오차를 갖게 될 것이다. 그러나 CSP LED 디바이스(1A)의 공간 색 균일도 및 CCT 비닝 일관성과 같이 요구되는 광학 특성은 가공 오차 때문에 외측 덮개 치수의 편차에 영향을 받지 않는다(거의 받지 않는다).
CSP LED 디바이스(1A)의 또 다른 기술적 특징으로서, 패키지 구조(200)의 외측 덮개 치수의 길이 및 폭은 LED 반도체 다이(10)의 길이 및 폭처럼 기하학적 치수의 순서가 동일하다. PLCC 유형 LED 패키지 디바이스와 비교해보면 패키지 치수는 LED 반도체 다이(10)의 패키지 치수의 대략 3배 내지 20배 더 크다. CSP LED 디바이스(1A)의 실시예에 따른 패키지 구조(200)의 외측 덮개 치수는 LED 반도체 다이(10)의 외측 덮개 치수보다 100% 이상 또는 이하, 50% 이상 또는 이하, 또는 20% 이상 또는 이하이면 안 된다. 다시 말해, 패키지 구조(200)의 길이와 폭은 그에 상응하는 LED 반도체 다이(10)의 길이와 폭의 200% 이상 또는 이하, 150% 이상 또는 이하, 또는 120% 이상 또는 이하이면 안 된다. LED 반도체 다이(10) 밑에 배치된 추가 서브마운트(도시되지 않음)가 없으므로 CSP LED 디바이스(1A)는 소형 폼 팩터(compact form factor)를 가진다. 더 나아가 다른 응용에서의 사양을 기반으로 CSP LED 디바이스(1A)의 시야각을 더 정의하고 제한하기 위해 패키지 구조(200의 네 개의 주변 가장자리 면(부분 또는 전체)에 굴절 구조가 선택적으로 배치될 수 있다.
CSP LED 디바이스(1A)의 또 다른 기술적 특징으로서, 소프트 버퍼층(20)을 형성하기 위해 제조 물질은 솔더링 플럭스 내에 함유된 첨가물과 화학적으로 반응하는 물질(예를 들어 벤젠)을 포함하지 않는 고분자 물질에서 선택하는 것이 바람직하다. 리플로우 솔더링 프로세스는 보통 CSP LED 디바이스가 PCB와 같은 응용 기판 위에 결합될 때 사용된다. 리플로우 솔더링 프로세스 중에 솔더링 플럭스는 일반적으로 CSP LED 디바이스와 기판 사이의 결합 품질을 향상시키기 위해 사용된다. 그러나 솔더링 플럭스 내에 함유된 첨가물은 실리콘 바인더 물질에서 발견되는 벤젠과 반응하는 경향이 있다. 이러한 화학적 반응은 벤젠을 함유한 고분자 물질로 만들어지는 경우 축광 구조(30)의 하면 위에 유해한 다크 레이어를 형성할 것이다. 그러나 소프트 버퍼층(20)이 벤젠이 없거나 실질적으로 결여된 고분자 물질로 구성되고 도 1A의 실시예에 따라 배치된다면 축광 구조(30)가 추후 결합 프로세스 시 솔더링 플럭스 첨가물과 접촉하는 것을 차단할 것이다. 그러므로 CSP LED 디바이스(1A)가 리플로우 솔더링 프로세스를 통해 기판 위에 결합될 때 솔더링 플럭스에 함유된 첨가물은 실질적으로 소프트 버퍼층(20)에 의해 CSP LED 디바이스(1A)의 하면에 한정되고 축광 구조(30)에 닿지 않게 차단된다. 따라서 솔더링 플럭스의 첨가물과 축광 구조(30)를 제조하기 위해 사용되는 (예를 들어) 실리콘 바인더 물질에서 발견되는 벤젠 사이의 이러한 유해한 화학 반응은 방지된다. 따라서 이러한 화학 반응의 결과물인 다크 레이어는 상당히 감소되고 CSP LED 디바이스(1A)의 광학 효율 및 신뢰도를 저하시키는 요소도 방지된다. 다시 말해 소프트 버퍼층(20)은 또한 환경 장벽층으로서의 기능을 한다.
상기 문단들은 CSP LED 디바이스(1A)와 관련된 실시예들의 상세한 설명이다. 본 발명에 따른 CSP LED 디바이스의 기타 실시예의 상세한 설명은 다음과 같이 설명된다. 발광 디바이스의 다음 실시예에서 발견되는 특징 및 이점의 일부 상세한 설명은 CSP LED 디바이스(1A)의 특징 및 이점과 유사하므로 간결성 목적에 따라 생략된다.
도 2는 본 발명에 따른 CSP LED 디바이스의 두 번째 실시예의 횡단면의 개략도를 도시한다. CSP LED 디바이스(1B)와 CSP LED 디바이스(1A) 간의 차이는 적어도 봉지 구조(40)가 마이크로 구조 렌즈 어레이층(41)을 더 포함한다는 것이다. 마이크로 구조 렌즈 어레이층(41)과 봉지 구조(40)는 하나의 단일 프로세스에서 동시에 함께 제조될 수 있다. 마이크로 구조 렌즈 어레이층(41)은 봉지 구조(40)의 표면에 순서대로 또는 랜덤으로 배열되는 복수의 마이크로 구조(411)를 포함할 수 있다. 마이크로 구조(411)의 기타 다른 형태에는 반구, 피라미드, 원뿔, 기둥 등이 있을 수 있거나 울퉁불퉁한 표면일 수 있다.
마이크로 구조 렌즈 어레이 층(41)은 주변 환경과 함께 봉지 구조(40)의 인터페이스에서의 전반사(TIR)로 인해 다시 반사되는 CSP LED 디바이스(1B)의 내부에서 조사되는 광의 가능성을 감소시킬 수 있다. 그러므로 광이 봉지 구조(40)를 빠져나가는 것이 더 쉽다. 따라서 봉지 구조(40)의 광 추출 효율성이 향상되고 CSP LED 디바이스(1B)의 광학 효율도 증가된다.
도 3A 내지 3C는 본 발명에 따른 CSP LED 디바이스의 세 번째 실시예의 횡단면의 개략도를 도시한다. 도 3A에 도시된 바와 같이 CSP LED 디바이스(1C)와 CSP LED 디바이스(1A)의 차이점은 CSP LED 디바이스(1C)의 소프트 버퍼층(20)이 광산란 입자(23)를 더 포함할 수 있다는 것이다. 도 3B 내지 3C에 도시된 바와 같이 봉지 구조(40)는 CSP LED 디바이스 1C' 및 1C"를 형성하기 위해 광산란 입자를 더 포함할 수 있다. 소프트 버퍼층(20)과 봉지 구조(40) 모두 동시에 광산란 입자를 포함할 수 있다 (도시되지 않음).
광은 디바이스들(1C-1C")의 산란 입자(23 및 42)에 의해 분산될 것이다. 그래서 CSP LED 디바이스들(1C-1C")의 공간 색 균일도와 같은 광학 성능이 더 향상될 수 있다. 광산란 입자들(23 및 42)은 TiO2, SiO2, BN, Al2O3와 같은 무기물, 기타 금속 또는 비금속 산화물 등에서 선택될 수 있다. 광산란 입자(23)는 소프트 버퍼층(20) 안에 균일하게 분포될 수 있고 (도 3A에 도시된 바와 같이) 광산란 입자(42) 또한 봉지 구조 안에 균일하게 분포될 수 있다 (도 3B에 도시된 바와 같이). 또한 도 3C에 도시된 것처럼 광산란 입자(42)는 축광 구조(30) 위와 축광 구조(40) 안에 광산란층(43)을 형성하는 것처럼 컨포머층으로서 형성될 수 있다.
앞서 기재된 CSP LED 디바이스들(1A 내지 1C)의 경우, 소프트 버퍼층(20), 축광 구조(30) 또는 봉지 구조(40)와 같은 각각의 부품이 단층 구조 또는 다층 구조로서 형성될 수 있다. 각각의 부품이 단층 구조인 경우, 단일 경화 프로세스에 의해 제조 물질을 응고시켜 형성되고 각각 단일 경화 프로세스로서 형성된다. 각각의 부품이 다층 구조를 가지는 경우, 다수의 경화 프로세스들에 의해 제조 물질을 응고시켜 형성된다.
다음 문단은 본 발명에 따른 CSP LED 디바이스의 일부 실시예에 대한 제조 방법을 기재한다. 제조 방법은 도 1 내지 도 3에 도시된 것처럼 CSP LED 디바이스들(1A 내지 1C)와 본질적으로 동일하거나 유사한 LED 디바이스를 제조하기 위한 방법을 제공한다. 그러므로 제조 방법의 변형에 대한 일부 상세한 설명은 간결성의 목적에 따라 생략되는 것을 알게 될 것이다.
도 4A 내지 4F는 본 발명의 일부 실시예에 따른 CSP LED 디바이스 제조를 위한 제조 단계의 순서를 도시한다. 이러한 제조 프로세스는 적어도 세 개의 제조 단계를 포함한다: 이형층(release layer)(300) 위에 다수의 LED 반도체 다이(10)를 배치하는 단계; 다수의 LED 반도체 다이(10) 위에 다수의 패키지 구조(200)를 형성하는 단계; 및 다수의 패키지 구조(200)를 싱귤레이팅 하는 단계다. 각각의 제조 단계의 상세한 기술 측면은 다음과 같이 설명된다.
도 4A에 도시된 바와 같이 이형 필름과 같은 이형층(300)이 먼저 준비되어 기판(예를 들어 실리콘 기판 또는 유리 기판, 도시되지 않음) 위에 이형층(300)이 배치될 수 있다. 그 다음에 다수의 LED 반도체 다이(10)(예시에는 두 개의 LED 반도체 다이(10)가 도시되어 있다.)가 LED 반도체 다이(10)의 어레이(100)를 형성하기 위해 이형층(300) 위에 배치된다. 각각의 LED 반도체 다이(10)의 전극 세트(14)는 이형층(300) 안에 내장되어 LED 반도체 다이(10)의 하면(12)이 이형층(300)에 접착되고 이형층(300)에 의해 커버되도록 하는 것이 바람직하다.
도 4B 내지 4D에 도시된 바와 같이 이형층(300) 위에 배치되는 LED 반도체 다이(10)의 어레이(100)를 형성하기 위한 배열 이후 다수의 패키지 구조(200)가 LED 반도체 다이(10)의 어레이(100) 위에 형성된다. 이러한 제조 단계에서 다수의 패키지 구조(200)가 서로 연결된다. 구체적으로 LED 반도체 다이(10) 위에 패키지 구조(200)를 형성하는 절차는 다음의 세 단계들에서 구체화 된다.
LED 반도체 다이(10) 위에 패키지 구조(200)를 형성하기 위한 첫 번째 단계에서 도 4B에 도시된 바와 같이 소프트 버퍼층(20)의 어레이는 LED 반도체 다이(10)의 어레이(100) 위에 형성된다. 구체적으로 소프트 버퍼층(20)을 제조하기 위해 사용되는 액체 고분자 물질이 LED 반도체 다이(10)의 어레이 위에 분사되고 그 다음에 액체 고분자 물질이 퍼져 각각의 LED 반도체 다이(10)의 상면(11)과 가장자리 면(13)에 접착된다 (액체 고분자 물질은 또한 이형층(300) 위에 퍼진다). 액체 고분자 물질 자체의 표면 장력과 접착력의 상호 작용 및 균형을 통해 소프트 버퍼층(20)(예를 들어 도 1A의 첫 번째 실시예에 기재된 것과 같이 볼록한 상부(21) 및 오목한 단부(222)와 같은)이 형성된다. 그 다음에 액체 고분자 물질이 경화되어 응고된다. 따라서 소프트 버퍼층(20)의 최고점은 상면(11)의 중심점 근처에 형성되고 LED 반도체 다이(10)의 광축과 일직선 상에 있다.
스프레이 프로세스 이외에도 소프트 버퍼층(20)을 제조하기 위해 사용되는 액체 고분자 물질은 스핀코팅 또는 그와 같은 방법에 의해 LED 반도체 다이(10)의 어레이(100) 위에 코팅될 수 있다. 광산란 입자(23)는 액체 고분자 물질 내에서 미리 혼합될 수 있다는 것을 알게 될 것이다. 따라서 도 3A에 도시된 CSP LED 디바이스(1C)의 실시예에 따라 광산란 입자(23)를 포함하는 소프트 버퍼층(20)이 형성된다.
LED 반도체 다이(10) 위에 패키지 구조(200)를 형성하는 두 번 째 단계에서는 도 4C에 도시된 바와 같이 축광 구조(40)의 어레이가 볼록면(211)과 연장면(221)을 덮는 소프트 버퍼층(20)의 어레이 위에 컨포멀하게 코팅된다. 컨포멀 축광 구조(30)는 미국 특허 US2010/0119839에 공개된 방법을 사용하여 형성되는 것이 바람직하다. 구체적으로 LED 반도체 다이(10)의 어레이와 상기 제조 단계에 의해 마련되는 소프트 버퍼층(20)의 어레이를 이동시키는 캐리어 기판은 프로세스 챔버(도시되지 않음) 안에 배치되어 축광 물질 및 고분자 물질이 각각 캐리어 기판의 표면 위에 컨포멀하게 배치된다. 축광 구조(30)를 제조하기 위해 빽빽하게 가득 찬 축광 입자가 프로세스 챔버 내에 분산되어 균일하게 캐리어 기판 위에 배치된 다음 캐리어 기판은 또 다른 프로세스 챔버 안에 배치되어 고분자 물질이 복합 축광층으로서 축광 입자를 함께 결합하기 위해 캐리어 기판 위에 추후에 배치될 수 있다. 축광 입자의 층을 준비하고 고분자 바인더층을 준비하기 위한 이러한 제조 프로세스는 역순으로 실시될 수 있다.
축광구조(30)가 상기 컨포멀 코팅 프로세스를 통해 형성될 때 이형층(300) 위에 LED 반도체 다이(10)의 어레이를 형성하기 위한 배열이 어려울 수 있지만 다수의 축광 구조(30)는 컨포멀 코팅 프로세스의 본질 때문에 LED 반도체 다이(10)의 어레이 위에 균일하고 대칭적으로 형성될 수 있어서 대량 생산에 적합하다. 반대로 축광 구조가 몰딩 또는 스크린 인쇄 방법으로 형성될 때 LED 반도체 다이의 어레이의 부정확한 배열이 축광 구조의 균일성과 대칭성에 영향을 줄 것이다.
LED 반도체 다이(10) 위에 패키지 구조(200)를 형성하는 세 번째 단계에서는 도 4D에 도시된 바와 같이 봉지 구조(40)의 어레이가 축광 구조(30)의 어레이 위에 형성된다. 봉지 구조(40)를 형성하는 공정에서 봉지 구조(40)를 제조하기 위해 사용되는 액체 고분자 물질은 축광 구조(30)에 예를 들어 투여, 분사, 몰딩, 스핀코팅 등에 의해 배치되고 이후에 열 경화에 의해 응고된다. 또한 광산란 입자(42)는 액체 고분자 물질 안에서 미리 혼합될 수 있다. 따라서 광산란 입자(42)를 포함하는 봉지 구조(40)는 도 3B에 도시된 실시예를 따라 형성된다.
봉지 구조(40)가 마이크로 구조 렌즈 어레이층(41)을 더 포함하는 경우 도 2에 도시된 바와 같이 마이크로 구조 렌즈 어레이층(41)은 봉지 구조(40)를 형성하는 동시 또는 이후에 봉지 구조(40) 위에 형성될 수 있다. 몰딩 프로세스를 사용하는 경우 봉지 구조(40)와 마이크로 구조 렌즈 어레이층(410)은 하나의 단일 프로세스에서 동시에 형성될 수 있다.
LED 반도체 다이(10) 위에 패키지 구조(200)를 형성하기 위한 제조 프로세스를 사용하여 다수의 연결된 패키지 구조(200)가 형성되어 다수의 LED 반도체 다이(10)를 커버한다. 그리고 도 4E에 도시된 바와 같이 이형층(300)이 제거된다. 이후에 도 4F에 도시된 바와 같이 다수의 연결된 패키지 구조(200)가 다수의 분리된 CSP LED 디바이스(1)를 확보하기 위해 다이싱에 의해 싱귤레이트(singulate)된다. 대안으로 이형층(300)은 다수의 패키지 구조(200)가 싱귤레이트된 후에 제거될 수 있다.
다수의 연결된 패키지 구조(200)를 싱귤레이트하는 제조 프로세스 동안 소프트 버퍼층(20)의 연장면(221)이 최소 곡률 또는 경사도를 가지는 위치에서 균등하게 패키지 구조(200)를 분리하기 위해 절삭 공구(예를 들어, 톱)가 사용되는 것이 바람직하다. 다시 말해, 절삭 위치는 LED 반도체 다이(10)의 가장자리 면(13)에서 더 멀어지는 경향이 있다. 그러므로 패키지 구조(200)는 축광 구조(30)의 단부(32)의 상대적으로 평평한 구간 또는 평평한 구간(321)에서 다이싱 된다. 이러한 방식으로 CSP LED 디바이스(1)의 공간 색 균일도는 다이싱 위치 공차 내 편차에 의해 심하게 영향을 받지는 않을 것이다. 구체적으로 다이싱 프로세스에 대한 위치 공차는 CSP LED 디바이스(10)에 대한 축광 구조(30)의 평평한 구간(321)의 불규칙적인 치수를 유발할 수 있다. 그러나 LED 반도체 다이(10)에서 조사되는 광은 시야각 범위를 포함하고 평평한 구간(321)을 거의 통과하지 않으므로 평평한 구간(3211) 내 크기 변화는 공간 색 균일도에 거의 영향을 주지 않는다.
일부 실시예에 대한 요약에서 본 발명에 따른 CSP LED 디바이스의 제조 방법은 대량 생산에 적합한 일괄 프로세스(batch process)에서 LED 디바이스(1)를 제조하기 위한 방법을 제공한다. 상기 실시예에 따라 CSP LED 디바이스(1)는 향상된 신뢰도, 향상된 공간 색 균일도, 더 일관된 CCT 비닝, 그리고 더 높은 광학 효율을 나타내며 훨씬 더 작은 폼 팩터에서 실현된다.
또한 본 설명에 기재된 제조 방법에 따라 CSP LED 디바이스(1)를 제조하기 위한 몰드는 생략될 수 있다. 다시 말해 CSLP LED 디바이스(1)의 크기는 몰드의 크기에 의해 특정화되지 않고 대신 LED 반도체 다이(10)의 어레이의 배열된 피치에 의해 결정된다. 그러므로 공개된 제조 방법은 광범위한 치수의 CSP LED 디바이스를 제조하는 데 상당히 확장 가능하고 적용 가능하다.
본 발명의 설명은 특정 실시예에 대한 참조와 함께 기재되었지만 통상의 기술자들이 다양한 변화를 실시할 수 있고 첨부된 청구항에 의해 정의된 바와 같은 본 발명의 진정한 이상 및 범위에서 벗어나지 않는 범위에서 대체할 수 있는 상응하는 방식으로 대체할 수 있다. 또한 본 발명의 목적, 이상 및 범위에 특정 상황, 재료 물질의 구성, 방법, 또는 프로세스를 맞추기 위해 다양하게 수정될 수 있다. 그러한 모든 수정은 첨부된 청구항의 범위 내에서 실시되어야 한다. 특히 본 명세서에 공개된 방법은 특정 순서에 의해 실시되는 특정 동작에 대한 참조와 함께 기재되었지만 이러한 동작은 결합, 세부 분할, 또는 재배열되어 본 발명의 교시 내용에서 벗어나지 않는 상응하는 방법을 형성할 수 있다. 따라서 구체적으로 기재되지 않은 경우 동작의 순서 및 분류는 본 발명의 공개에 한정되지 않는다.

Claims (17)

  1. 발광 디바이스로서,
    상면, 상기 상면의 반대에 있는 하면, 가장자리 면 및 전극 세트를 포함하고 상기 가장자리 면은 LED 반도체 다이의 상면과 상기 LED 반도체 다이의 하면 사이에서 연장되고 상기 전극 세트는 상기 LED 반도체 다이의 상기 하면에 배치되는 플립칩 발광 다이오드(LED) 반도체 다이; 및
    상부 및 단부를 포함하고 상기 상부는 상기 LED 반도체 다이의 상기 상면에 배치되고 볼록면을 포함하며 상기 단부는 배치되어 상기 LED 반도체 다이의 가장자리 면을 커버하고 연장면을 포함하며 소프트 버퍼층의 상기 상부의 상기 볼록면은 상기 소프트 버퍼층의 상기 단부의 상기 연장면과 인접하는 상기 소프트 버퍼층;
    상기 볼록면과 상기 연장면 위로 상기 소프트 버퍼층 위에 배치되는 축광 구조; 및
    상기 축광 구조 위에 배치되고 상기 소프트 버퍼층의 경도보다 더 큰 경도를 가진 봉지 구조를 포함하는 패키지 구조를 포함하고,
    상기 LED 반도체 다이의 상기 상면은 림(rim)을 포함하고, 상기 소프트 버퍼층의 상기 볼록면과 상기 연장면의 경계는 상기 LED 반도체 다이의 상기 상면의 상기 림과 접하거나 인접하며, 상기 볼록면과 상기 연장면은 상기 경계에서 동일한 곡률을 갖는 것을 특징으로 하는 발광 디바이스.
  2. 제1항에 있어서,
    상기 패키지 구조의 폭과 길이가 상기 LED 반도체 다이의 폭과 길이의 200%를 넘지 않는 것을 특징으로 하는 발광 디바이스.
  3. 삭제
  4. 제1항에 있어서,
    상기 소프트 버퍼층의 상기 연장면의 모양은 오목형, 경사형 또는 볼록형인 것을 특징으로 하는 발광 디바이스.
  5. 제1항에 있어서,
    상기 소프트 버퍼층의 상기 경도는 쇼어경도표준에서 A80을 넘지 않고 상기 봉지 구조의 상기 경도는 쇼어경도표준에서 D30 미만이 아닌 것을 특징으로 하는 발광 디바이스.
  6. 제1항에 있어서,
    상기 소프트 버퍼층의 재료에는 실리콘, 에폭시 또는 고무 중 하나 이상 포함되고 상기 봉지 구조의 재료에는 실리콘, 에폭시 또는 고무 중 하나 이상 포함되는 것을 특징으로 하는 발광 디바이스.
  7. 제1항, 제2항 및 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 봉지 구조는 마이크로 구조 렌즈 어레이층을 더 포함하는 것을 특징으로 하는 발광 디바이스.
  8. 제1항, 제2항 및 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 소프트 버퍼층 또는 상기 봉지 구조 중 적어도 하나가 광산란 입자를 포함하는 것을 특징으로 하는 발광 디바이스.
  9. 제1항, 제2항 및 제4항 내지 제6항 중 한 항에 있어서,
    상기 봉지 구조가 광산란 입자를 포함하고 상기 축광 구조를 커버하는 광산란층을 더 포함하는 것을 특징으로 하는 발광 디바이스.
  10. 제1항, 제2항, 제4항 및 제5항 중 어느 한 항에 있어서,
    상기 패키지 구조의 상기 소프트 버퍼층, 상기 축광 구조 및 상기 봉지 구조 각각은 고분자수지재의 층을 포함하는 것을 특징으로 하는 발광 디바이스.
  11. 발광 디바이스의 제조 방법에 관한 것으로,
    플립칩 LED 반도체 다이의 어레이를 형성하기 위한 이형층(release layer) 위에 다수의 플립칩 LED 반도체 다이를 배열하는 단계;
    상기 플립칩 LED 반도체 다이의 어레이 위에 연결된 패키지 구조의 어레이를 형성하는 단계로서,
    상기 플립칩 LED 반도체 다이의 어레이 위에 소프트 버퍼층의 어레이를 형성하되, 각각의 소프트 버퍼층은 상부 및 단부를 포함하고 상기 상부는 각각의 LED 반도체 다이의 상면에 배치되고 상기 단부가 배치되어 각각의 LED 반도체 다이의 가장자리 면을 커버하고 상기 소프트 버퍼층의 상기 상부의 볼록면은 상기 소프트 버퍼층의 상기 단부의 연장면에 인접하는 것과
    상기 볼록면과 상기 연장면을 따라 상기 소프트 버퍼층의 어레이 위에 축광 구조의 어레이를 형성하는 것과
    그리고 상기 축광 구조의 어레이 위에 봉지 구조의 어레이를 형성하되, 상기 봉지 구조의 경도가 상기 소프트 버퍼층의 경도보다 더 큰 것을 포함하는 패키지 구조의 어레이를 형성하는 단계; 및
    상기 패키지 구조의 어레이를 싱귤레이트하는 단계를 포함하고,
    상기 LED 반도체 다이의 상기 상면은 림(rim)을 포함하고, 상기 소프트 버퍼층의 상기 볼록면과 상기 연장면의 경계는 상기 LED 반도체 다이의 상기 상면의 상기 림과 접하거나 인접하며, 상기 볼록면과 상기 연장면은 상기 경계에서 동일한 곡률을 갖는 것을 특징으로 하는 발광 디바이스 제조 방법.
  12. 제11항에 있어서,
    상기 플립칩 LED 반도체 다이의 어레이 위에 상기 소프트 버퍼층의 어레이를 형성하는 것에는 분사 프로세스 또는 스핀코팅 프로세스가 포함되는 것을 특징으로 하는 발광 디바이스의 제조 방법.
  13. 제11항에 있어서,
    상기 소프트 버퍼층의 어레이 위에 상기 축광 구조 어레이를 형성하는 것은 캐리어 기판을 이용하여 상기 소프트 버퍼층 어레이로 커버되는 상기 플립칩 발광 다이오드 반도체 다이 어레이를 프로세스 챔버로 이동시키는 것;
    축광 물질의 층을 상기 캐리어 기판의 표면 위에 배치하는 것; 및
    상기 축광 물질의 상기 층 위에 고분자 바인더층을 형성하는 것을 포함하는 것을 특징으로 하는 발광 디바이스 제조 방법.
  14. 제11항에 있어서,
    상기 축광 구조 어레이 위에 상기 봉지 구조 어레이를 형성하는 것은 스프레이 프로세스, 스핀코팅 프로세스, 몰딩 프로세스, 또는 투여 프로세스를 포함하는 것을 특징으로 하는 발광 디바이스 제조 방법.
  15. 제11항에 있어서,
    상기 패키지 구조의 어레이를 분리하기 전 또는 후에 상기 이형층을 제거하는 것을 더 포함하는 것을 특징으로 하는 발광 디바이스 제조 방법.
  16. 제11항에 있어서,
    상기 축광 구조의 어레이 위에 상기 봉지 구조의 어레이를 형성하는 것은 상기 봉지 구조의 어레이 위에 마이크로 구조 렌즈 어레이층을 형성하는 것을 포함하는 것을 특징으로 하는 발광 디바이스 제조 방법.
  17. 제16항에 있어서,
    상기 마이크로 구조 렌즈 어레이 층과 상기 봉지 구조의 어레이를 형성하는 것은 단일 몰딩 프로세스를 포함하는 것을 특징으로 하는 발광 디바이스 제조 방법.
KR1020160183990A 2015-12-30 2016-12-30 칩 스케일 패키지 발광 디바이스 및 그 제조 방법 KR102091534B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104144441A TWI581465B (zh) 2015-12-30 2015-12-30 晶片級封裝發光裝置及其製造方法
TW104144441 2015-12-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190023328A Division KR20190031450A (ko) 2015-12-30 2019-02-27 칩 스케일 패키지 발광 디바이스 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170080528A KR20170080528A (ko) 2017-07-10
KR102091534B1 true KR102091534B1 (ko) 2020-03-23

Family

ID=59356421

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160183990A KR102091534B1 (ko) 2015-12-30 2016-12-30 칩 스케일 패키지 발광 디바이스 및 그 제조 방법
KR1020190023328A KR20190031450A (ko) 2015-12-30 2019-02-27 칩 스케일 패키지 발광 디바이스 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020190023328A KR20190031450A (ko) 2015-12-30 2019-02-27 칩 스케일 패키지 발광 디바이스 및 그 제조 방법

Country Status (3)

Country Link
JP (1) JP6596410B2 (ko)
KR (2) KR102091534B1 (ko)
TW (1) TWI581465B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109578843A (zh) * 2018-11-21 2019-04-05 中山市木林森电子有限公司 一种新型led灯条制作工艺
JP7484457B2 (ja) 2019-06-12 2024-05-16 東レ株式会社 マイクロｌｅｄディスプレイ装置
JP7450770B2 (ja) 2020-10-15 2024-03-15 泉州三安半導体科技有限公司 発光装置
CN117497667B (zh) * 2023-12-29 2024-03-19 江西省兆驰光电有限公司 一种发光led封装方法及发光led封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313594A1 (en) * 2003-07-04 2013-11-28 Epistar Corporation Optoelectronic element and manufacturing method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031848A (ja) * 2001-07-13 2003-01-31 Seiwa Electric Mfg Co Ltd 固体発光ランプ及び固体発光ランプの製造方法
JP2006140362A (ja) * 2004-11-15 2006-06-01 Nitto Denko Corp 光半導体素子封止用シートおよび該シートを用いた光半導体装置の製造方法
US7344902B2 (en) * 2004-11-15 2008-03-18 Philips Lumileds Lighting Company, Llc Overmolded lens over LED die
US7710016B2 (en) * 2005-02-18 2010-05-04 Nichia Corporation Light emitting device provided with lens for controlling light distribution characteristic
TWI328293B (en) * 2006-10-31 2010-08-01 Epileds Tech Inc Light emitting diode and wafer level package method, wafer level bonding method thereof and circuit structure for wafer level package
JP5262054B2 (ja) * 2007-10-10 2013-08-14 日亜化学工業株式会社 発光装置の製造方法
US20100119839A1 (en) * 2008-11-13 2010-05-13 Maven Optronics Corp. System and Method for Forming a Thin-Film Phosphor Layer for Phosphor-Converted Light Emitting Devices
TWI608760B (zh) * 2008-11-13 2017-12-11 行家光電有限公司 形成螢光粉轉換發光元件之方法
JP5353602B2 (ja) * 2009-09-25 2013-11-27 凸版印刷株式会社 光源ユニットの製造方法
TWI381563B (zh) * 2009-11-20 2013-01-01 Everlight Electronics Co Ltd 發光二極體封裝及其製作方法
TWI456804B (zh) * 2010-05-20 2014-10-11 Advanced Optoelectronic Tech 發光二極體之封裝結構
JP5566785B2 (ja) * 2010-06-22 2014-08-06 日東電工株式会社 複合シート
US20120153311A1 (en) * 2010-12-17 2012-06-21 Intematix Corporation Low-cost solid-state based light emitting devices with photoluminescent wavelength conversion and their method of manufacture
CN103187408B (zh) * 2011-12-30 2015-09-23 展晶科技(深圳)有限公司 发光二极管封装结构
JP5661657B2 (ja) * 2012-01-16 2015-01-28 信越化学工業株式会社 シリコーン樹脂組成物、蛍光体含有波長変換フィルム、及びそれらの硬化物
JP2013161862A (ja) * 2012-02-02 2013-08-19 Konica Minolta Inc Ｌｅｄ装置、及びその製造方法
JP2013214716A (ja) * 2012-03-06 2013-10-17 Nitto Denko Corp 蛍光封止シート、発光ダイオード装置およびその製造方法
TW201344979A (zh) * 2012-04-27 2013-11-01 Delta Electronics Inc 發光裝置及其製造方法
JP6155827B2 (ja) * 2013-05-11 2017-07-05 日亜化学工業株式会社 発光装置の製造方法
TW201511370A (zh) * 2013-09-03 2015-03-16 Delta Electronics Inc 發光二極體裝置
JP6237181B2 (ja) * 2013-12-06 2017-11-29 日亜化学工業株式会社 発光装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313594A1 (en) * 2003-07-04 2013-11-28 Epistar Corporation Optoelectronic element and manufacturing method thereof

Also Published As

Publication number Publication date
TWI581465B (zh) 2017-05-01
TW201724564A (zh) 2017-07-01
KR20190031450A (ko) 2019-03-26
KR20170080528A (ko) 2017-07-10
JP2017152681A (ja) 2017-08-31
JP6596410B2 (ja) 2019-10-23

Similar Documents

Publication Publication Date Title
KR102339021B1 (ko) 경사 반사기를 갖는 발광 디바이스 및 그 제조 방법
US9728686B2 (en) Method of fabricating white LED devices
US7943952B2 (en) Method of uniform phosphor chip coating and LED package fabricated using method
US10763404B2 (en) Light emitting device with beveled reflector and manufacturing method of the same
US9601670B2 (en) Method to form primary optic with variable shapes and/or geometries without a substrate
US9478715B2 (en) Discrete phosphor chips for light-emitting devices and related methods
US7858408B2 (en) LED with phosphor tile and overmolded phosphor in lens
JP6187277B2 (ja) 発光装置及びその製造方法
KR100665121B1 (ko) 파장변환형 발광 다이오드 패키지 제조방법
JP6387954B2 (ja) 波長変換部材を用いた発光装置の製造方法
KR102091534B1 (ko) 칩 스케일 패키지 발광 디바이스 및 그 제조 방법
JP2009147329A (ja) Ｌｅｄパッケージにおけるテクスチャード加工された封止体表面
KR20120119350A (ko) 발광소자 모듈 및 이의 제조방법
KR102129002B1 (ko) 비대칭 형상화된 발광 디바이스, 이를 사용하는 백라이트 모듈 및 이를 제조하기 위한 방법
US10693046B2 (en) Chip scale packaging light emitting device and manufacturing method of the same
JP2019096871A (ja) 凹面を有するチップスケールパッケージ型発光素子およびその製造方法
TW201340407A (zh) 發光二極體之封裝結構與其製法
KR101440770B1 (ko) 발광소자 패키지
US11996502B2 (en) Method of manufacturing light-emitting device including step of curing sealing member while applying centrifugal force
JP7177326B2 (ja) 発光装置及び発光装置の製造方法
KR20130012818A (ko) 발광소자 모듈 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2019101000698; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190227

Effective date: 20200212

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant