JP2017152681A - チップスケールパッケージ発光素子およびその製造方法 - Google Patents

チップスケールパッケージ発光素子およびその製造方法 Download PDF

Info

Publication number
JP2017152681A
JP2017152681A JP2016257288A JP2016257288A JP2017152681A JP 2017152681 A JP2017152681 A JP 2017152681A JP 2016257288 A JP2016257288 A JP 2016257288A JP 2016257288 A JP2016257288 A JP 2016257288A JP 2017152681 A JP2017152681 A JP 2017152681A
Authority
JP
Japan
Prior art keywords
array
soft buffer
buffer layer
semiconductor die
led semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016257288A
Other languages
English (en)
Other versions
JP6596410B2 (ja
Inventor
チェン チェ−
Chieh Chen
チェン チェ−
ワン ツォン−シ
Tsung-Hsi Wang
ワン ツォン−シ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maven Optronics Co Ltd
Original Assignee
Maven Optronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maven Optronics Co Ltd filed Critical Maven Optronics Co Ltd
Publication of JP2017152681A publication Critical patent/JP2017152681A/ja
Application granted granted Critical
Publication of JP6596410B2 publication Critical patent/JP6596410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】一貫した相関色温度（CCT)、均一な色空間、および高い光学的有効性を持つチップスケールパッケージ（CSP)型LED素子およびその製造方法を提供する。
【解決手段】CSP型LED素子はフリップチップ型LED半導体ダイ１０およびパッケージ構造体２００を含み、パッケージ構造体はソフトバッファ層２０、フォトルミネセンス構造体３０およびカプセル材構造体４０を備える。ソフトバッファ層は、フリップチップ型LED半導体ダイ上に形成された上部２０と、フリップチップ型LED半導体ダイの縁面上に形成されて、縁面を被覆する縁部２２とを含み、上部は凸面を有し、縁部は凸面になだらかに隣接する拡張面を有する。フォトルミネセンス構造体はソフトバッファ層上に形成され、ソフトバッファ層の凸面および拡張面を被覆する。カプセル材構造体は、その硬さがバッファ層の硬さを下回らず、フォトルミネセンス構造体上に形成される。
【選択図】図１Ａ

Description

関連出願の引用参照
本願は、2015年12月30日出願の台湾特許出願第104144441号、ならびに当該台湾特許出願の優先権を主張する2016年1月7日出願の中国特許出願第201610009956.7号に対する利益および優先権を主張するものであり、両出願の開示全体を参照により本願に取り込む。
背景
技術分野
本開示は、発光素子およびその製造方法に関するものであり、特に動作時に光学的放射を発生するフリップチップ型LED半導体ダイを含むチップスケールパッケージ発光ダイオード（LED）素子に関する。
関連技術の説明
LEDは、信号灯、バックライト装置、一般照明器具、携帯機器、自動車用照明などを含む様々な応用分野において広く使用されている。一般的に、LED半導体ダイをリードフレームなどのパッケージ構造体内に配設して、パッケージLED素子を形成する。さらに、これに蛍光体などのフォトルミネセンス材を配して被覆し、蛍光体変換された白色LED素子を形成してもよい。
チップスケールパッケージ（CSP）のLED素子の開発は、有望な利点を有することからますます多くの注目を集めている。典型的な例としては、白色のCSP型LED素子は、通常、青色LED半導体ダイおよびコンパクトチップスケールサイズのLED半導体ダイを被覆するフォトルミネセンス構造体から成る。青色LED半導体ダイは、一般的に、上面および４つの縁面から同時に青色光を発するフリップチップ型LEDダイである。フォトルミネセンス構造体はLED半導体ダイを被覆するように配置されて、上面ならびに４つの縁面から発せられる青色光の波長をダウンコンバートする。フォトルミネセンス構造体を通過すると、青色光の一部がより高い波長（低エネルギー）の光に変換され、その後、この異なる波長スペクトルを有する光は所定の比で混合されて、所望の色温度の白色光が生成される。青色光を均一に変換するとうい目的を達成するには、フォトルミネセンス構造体の上面および４つの縁面において、フォトルミネセンス材の厚さが同じで、分布密度も同じであること、すなわちフォトルミネセンス構造体の形状適応性被膜を形成することが望ましい。
リード付きプラスチック製チップキャリア（PLCC）LED素子と比較して、CSP発光素子は次のような利点がある。すなわち、（1）ボンドワイヤおよびリードフレームが不要なため材料費がかなり安い。（2）LED半導体ダイと、通常はプリント回路基板（PCB）である取付け基板との間にリードフレームを用いずに両者間の熱抵抗がさらに削減される。したがって、駆動電流が同じでも、LED動作温度が低下する。言い換えれば、CSP型LED素子の電気エネルギー消費が少なくても、より多くの光出力が得られる。（3）動作温度が低いため、CSP型LED素子のLED半導体量子効率がより高くなる。（4）光源の形状係数がはるかに小さいので、モジュールレベルでのLED装置の設計自由度がより高くなる。（5）CSP型LED素子の発光領域が小さくて点光源に近いため、二次的な光学装置の設計が容易になる。CSP型LED素子はコンパクトなので、自動車のヘッドライトなどの投影型照明用でエタンデュの小さい光を高照度で発するように設計できる。
CSP型LED素子には多くの利点があるものの、フォトルミネセンス構造体とLED半導体ダイの間の接着強度がPLCC型LED素子と比べて比較的脆弱である。CSP型LED素子の場合は、リードフレームまたはサブマウントを省くことも可能であるため、フォトルミネセンス構造体が主体となって、または単体で、リードフレームまたはサブマウントとの表面接触を追加することなく、LED半導体ダイと表面接触を行うことができる。したがって、フォトルミネセンス構造体の接触面積は、サブマウント領域に対する接触を追加することなく、LED半導体ダイの表面のみへと相対的に減少する。接着面積が減少することで、通常、フォトルミネセンス構造体とLED半導体ダイの間の接着力は弱くなる。さらに、フォトルミネセンス構造体材料（一般的に有機樹脂材料で構成されている）の熱膨張係数（CTE）は、一般的に、LED半導体金型材料（一般的に無機材料で構成されている）よりもはるかに大きい。CSP型LED素子の動作中に、熱サイクルにおけるCTEの顕著な不一致によって、これら２つの材料の境界面に内部応力が生ずることがある。フォトルミネセンス構造体は、LED半導体ダイへの接着力が弱いために層間剥離を起こしやすく、LED半導体ダイから剥がれ落ちてしまう。フォトルミネセンス構造体の層間剥離は、CSP型LED素子の動作中の主要なCSP不良メカニズムの１つである。この欠点はCSP型LED素子の信頼性に悪い影響を及ぼし、CSP型LEDの用途に実際的な制限をもたらす。
CSP型LED素子の別の問題点は、色の均一性が悪いことである。色の均一性が悪くなることには、２つの主なメカニズムが関与している。すなわち、１．フォトルミネセンス構造体の機械的寸法が一致しないことと、２．フォトルミネセンス構造体内における１つの素子から他の素子への蛍光体粒子の分布が制御できないことである。CSP型LED素子を製造する相対的な製造プロセスでは、最初に、蛍光体粒子をバインダ樹脂材料と混合して蛍光体懸濁液が生成され、次に、蛍光体懸濁液を成形、スクリーン印刷、吹付けなどを含む方法によってLED半導体ダイ上に配設して、フォトルミネセンス構造体が形成される。蛍光体懸濁液を使用してフォトルミネセンス構造体を形成する場合、CSP型LED素子において所望の相関色温度（CCT）を実現するためにフォトルミネセンス構造体の幾何学的寸法を正確に調整することが望ましいことが理解されよう。しかしながら、量産製造工程において各フォトルミネセンス構造体の寸法を常に正確に調整することは非常に困難である。たとえ大量生産時に各フォトルミネセンス構造体の幾何学的寸法を正確に調整することができたとしても、フォトルミネセンス構造体内における蛍光体材料の粒子分布を制御するメカニズムが存在しない。事実、蛍光体材料の分布の制御は、CSP型LED素子のCCTなどの光学的特性を決定するのに最も重要な要因の１つである。したがって、LED半導体ダイの上面および４つの縁面上に蛍光体微粒子の形状適応性被膜を達成してフォトルミネセンス構造体を形成することが非常に望ましいことであり、これにより、量産製造工程においてCSP型LED素子の安定した光学的変換性を実現できる。
具体的には、量産工程ではいくつかの製造段階があるため、CSP型LED素子の色の均一性が悪くなることがあり、生産の歩留まりが低下してしまう。例えば、CSP型LED素子のフォトルミネセンス構造体を成形（またはスクリーン印刷）工程を経て形成する場合、前段階として複数のLED半導体ダイを配置して、金型（またはステンシル）の内面にアレイを形成する。しかし、LRF半導体ダイのアレイを形成する配列が不正確であると、フォトルミネセンス構造体の上面および縁面上の厚さが不揃いになってしまう。さらに、フォトルミネセンス構造体のアレイが形成された後に、通常、引き続き個別分離工程を用いて、CSP型LED素子のアレイを分離する。ダイシングソーの位置制御が不完全な場合、フォトルミネセンス構造体の縁面の厚さがCSP型LED素子ごとにばらつくことがある。また、蛍光体懸濁液内の蛍光体材料の粒子分布を調整できないと、色の均一性が妨げられる。その結果、不均一なLED素子フォトルミネセンス構造体を通過する光は、色の均一性が乏しくなる。個別CSP型LED素子でさえも、青色光が受けるフォトルミネセンス構造体の蛍光変換距離のばらつきにより、見る方向に応じて色の空間的均一性が乱れることは稀でない。色の均一性が悪いと、量産時の歩留まりが低下する。
形状適応性被覆を施された蛍光体層を備えるフォトルミネセンス構造体を形成する別の製造工程として、吹付け被覆法がある。吹付け法を用いれば、LED半導体ダイの配置が不正確なために生じた問題が、成形法またはスクリーン印刷法を用いる場合と比較して軽減することがある。しかし、吹付け法を用いてフォトルミネセンス構造体を製造すると、他の問題が生じる。製造中に重力の影響により蛍光体粒子が沈殿してしまうために、LED半導体ダイの垂直縁面に隣接するあたりに蛍光体粒子を保持することが困難になるという問題が見つかった。この重力の影響により、LED半導体ダイの縁面に実質的に連続する蛍光体材料層を形成することが困難となる。LED半導体ダイの縁面に透明の連続する層を形成することは可能であるが、樹脂材料内の蛍光粒子層は局所的に不連続になってしまう。言い換えれば、吹付け法で製造されたフォトルミネセンス構造体は、かなり大きくて光学的に透明な「空洞」構造を形成してしまう。LED半導体ダイから放射される青色光は、空洞からより多く漏れ出し、蛍光体材料による波長変換をあまり受けることなく直接透過してしまう。一般的に４つの垂直縁面で見つかる空洞では、青色光がCSP型LED素子の縁面よりも多く漏洩することになることが理解されよう。したがって、このように吹付け法を使って製造されたCSP型LED素子では青色リングが発生する。言い換えれば、一般的に、吹付け法を用いて所望の蛍光体粉末の形状適応性被膜を有するフォトルミネセンス構造体を実現することは不可能である。さらに、吹付け法を用いて薄いフォトルミネセンス構造体を形成した場合、LED半導体ダイのすぐ上に位置するフォトルミネセンス構造体の上部は粒子凝集効果を有しやすくなる。この蛍光体粉末の分布の凝集によって、蛍光体材料がほとんど混ざっていない光学的に透明な樹脂材料から成るかなり大きな空洞が発生する。この蛍光体材料の凝集効果が、蛍光体変換されたLEDが好ましくない「青色光スポット」を有する主な理由である。かなり大きくて実質的に透明な空洞から漏れ出る青色光は、局部的に強い青色の輝度を有する光を発生することがあり、その結果、色の空間的均一性が低下し、人間の目に有害な青色光の危険が生ずる。蛍光体粉末の凝集に基づくその他の副次的作用として、色の均一性の悪さ、歩留まりの低さ、および蛍光体波長変換効率の低さがある。
CSP型LED素子を使用した場合に発生する別の問題点は、素子の信頼性である。CSP型LED素子の主な技術的特徴の１つとして、サブマウント基板やリードフレームを有しないこと、およびLED半導体ダイから結合パッドの直下に直接露出していることが挙げられる。サブマウント基板を有しないために、CSP型LED素子のフォトルミネセンス構造体も同じように下側から露出している。CSP型LED素子をPCBなどの使用基板に接合する場合、一般的に、リフローはんだ付け法が用いられる。リフローはんだ付け処理時に、一般的にはんだ付けフラックスを利用してCSP型LED素子と基板の間の接着性を向上させる。ただし、はんだ付けフラックスに含まれている添加物はベンゼン構造と反応する傾向があり、この添加物はシリコーンバインダ材に広く見られる物質である。しかしながら、フォトルミネセンス構造体はシリコーン樹脂材料から構成してもよい。その化学反応によって、不都合な濃厚色の層がフォトルミネセンス構造体の下面に形成されることがある。そのため、CSP型LED素子の光学的有効性および信頼性が損なわれ得る。
したがって、CSP型LED素子における上述の問題に対処する量産上の解決策として、LED半導体ダイとフォトルミネセンス構造体との間の界面接着力を改善し、色の空間的均一性およびCCTビニングの一貫性を向上させ、光学的有効性を改善するとともに、フォトルミネセンス構造体の下面に不都合な濃厚色の層が形成されるのを防止する必要がある。
概要
本開示のいくつかの実施形態では、小さな発光面積、改善された信頼性、色の空間的均一性、CCTビニングの一貫性、光学的有効性および低い熱抵抗を備えたCSP型LED素子を提供することを目的とする。
本開示のいくつかの実施形態における別の目的は、開示されたCSP型LED素子の製造方法を提供することである。
本開示のいくつかの実施形態において、これらの目的を達成するために、CSP型LED素子は、LED半導体ダイおよびパッケージ構造体を備え、パッケージ構造体はソフトバッファ層、フォトルミネセンス構造体およびカプセル材構造体を含むことを開示する。LED半導体ダイは、上面、下面、縁面、および１組の電極を有するフリップチップ型LED半導体ダイである。縁面は上面と下面の間に形成されて延伸し、１組の電極は下面上に設置される。ソフトバッファ層は、いくつかの実施形態において、ポリマー樹脂で形成されるか、あるいはポリマー樹脂を含む。ソフトバッファ層は、LED半導体ダイの上面に形成または設置された上部、およびLED半導体ダイの縁面を被覆するように形成された縁部を含む。上部は凸面を呈し、縁部は拡張面を有して凸面に滑らかに連接する。本フォトルミネセンス構造体はソフトバッファ層上に形成され、凸面と拡張面を被覆している。フォトルミネセンス構造体は、シリコーン、エポキシ、ゴムなどの樹脂バインダ材料からなり、フォトルミネセンス材は、バインダ材料内に分散されている。カプセル材構造体は、ソフトバッファ層の硬さを下回らない硬さのポリマー材で作成可能であり、フォトルミネセンス構造体上に形成される。
上記目的を達成するために、いくつかの実施形態によるCSP型LED素子の製造方法は、複数のLED半導体ダイを剥離膜上に設置してLED半導体ダイのアレイを形成し、連結されたパッケージ構造体のアレイをLED半導体ダイのアレイ上に形成し、パッケージ構造体のアレイを個別分離して複数のCSP型LED素子を形成することを含み、剥離膜はパッケージ構造体を個別分離する前または個別分離した後に取り除くことができる。
パッケージ構造体のアレイをLED半導体ダイのアレイ上に形成する上述の方法は、さらに以下の段階から成る。すなわち、１．ソフトバッファ層のアレイをLED半導体ダイのアレイ上に形成し、各ソフトバッファ層の凸面を呈する上部は各LED半導体ダイの上面にそれぞれ配置し、各ソフトバッファ層の凸上面に隣接する拡張面を有する縁部は各LED半導体ダイの縁面をそれぞれ被覆するように形成し、２．フォトルミネセンス構造体のアレイを凸面および拡張面を被覆するソフトバッファ層のアレイ上に形成し、フォトルミネセンス材およびポリマー材を順次に堆積する方法を用いてフォトルミネセンス構造体を形成でき、３．カプセル材構造体のアレイをフォトルミネセンス構造体のアレイの上に形成し、カプセル材構造体はソフトバッファ層の硬さを下回らない硬さを有する。
これにより、本開示のいくつかの実施形態による改良されたCSP型LED素子は、少なくとも下記の有益性を提供する。
第１に、本開示のいくつかの実施形態による改良されたCSP型LED素子は、動作時に信頼性が向上する。通常のCSP型LED素子と比較した場合、フォトルミネセンス構造体はLED半導体ダイと直接に接触するように形成されている。フォトルミネセンス構造体は、一般に、ポリマーバインダ材料中に分散する粒子状のセラミック蛍光体材料から成ることが理解されよう。しかしながら、セラミック材料は一般的にCSP製造工程中にLED半導体ダイと化学的結合を生じることはなく、したがって、LED半導体ダイとの接着または結合力が弱い。フォトルミネセンス構造体とLED半導体ダイとの接着力は主にポリマーバインダ材料から生じる。蛍光体粉末がポリマーバインダ材料中に分散されていれば、それによってポリマー材とLED半導体ダイとの間の接触面積が減少し、その結果、境界面における結合力が低下する。対照的に、本開示のいくつかの実施形態によるCSP型LED素子については、ソフトバッファ層によってポリマー材とLED半導体ダイの間が十分に接触する。よって、フォトルミネセンス構造体とLED半導体ダイの間の結合力は、ソフトバッファ層を取り入れることにより大幅に向上する。このように、ソフトバッファ層は接着促進層として機能する。
さらに、ソフトバッファ層の硬度を下げることができ、それにより、CSP型LED素子内の部品間のCTEの不整合により生じる内部応力が低減する。このように、ソフトバッファ層は応力緩和層としても機能する。
したがって、パッケージ構造体がLED半導体ダイから剥離するのを防止することによって、本開示のいくつかの実施形態によるCSP型LED素子の動作時の信頼性が大幅に向上する。
第２に、本開示のいくつかの実施形態によるソフトバッファ層の縁部の拡張面は、勾配が小さい斜面を有する比較的滑らかな面である。ソフトバッファ層の縁部のやや勾配がついた拡張面は、LED半導体ダイの縁面のより急峻な垂直「段」を滑らかにするものであることが望ましい。滑らかでやや勾配がついたソフトバッファ層が無いと、蛍光体粉末は重力によってバインダ材料内で沈殿しやすくなり、LED半導体ダイの縁面上に蛍光体粉末を保持して実質的に連続する形状適応性蛍光体被膜層を形成することが困難になる可能性がある。一方、本開示のいくつかの実施形態によるソフトバッファ層の場合、蛍光体粉末の重力による沈殿を大幅に低減でき、これにより、蛍光体粉末がソフトバッファ層の縁部に沿って実質的に連続して分布する。言い換えれば、本開示のいくつかの実施形態により、フォトルミネセンス構造体内に蛍光体粉末による実質的に形状適応する被覆が実現される。その結果、CPS型LED素子における青色光漏れの問題は解決する。故に、本開示のいくつかの実施形態によるCSP型LED素子では、色の空間的均一性が改善され、CCTビニングの一貫性が向上する。このように、ソフトバッファ層は、フォトルミネセンス構造体内の蛍光体粉末による実質的に形状適応する被覆の形成を助長する滑らかな層として機能する。
第３に、本開示に係るCSP型LED素子のいくつかの実施形態によると、例えば、米国特許公開公報第US2010/0119839号（その全体を引用により取り込む）に開示されるように、フォトルミネセンス層およびポリマー樹脂層は、フォトルミネセンス構造体の製造工程において、順次かつ個別に形成されることが望ましい。この開示された蛍光体堆積方法を使用して、非常にコンパクトな蛍光体層を形成することができる。１つの利点は、均一で薄くコンパクトな形状適応性被膜層として蛍光体粒子が堆積されることである。したがって、フォトルミネセンス材のかなり大きな「空洞」が形成されることはない。その結果、「青色光スポット」現象および青色光漏洩問題が解消し、人間の目に対する青色光の危険性も低減する。別の利点は、本開示のいくつかの実施形態によるCSP型LED素子を高パッキング密度のフォトルミネセンス構造体で形成すると、フォトルミネセンス構造体の変換効率の改善が見られ、これにより、全体的な光学的効果が向上することである。
第４に、本開示のCSP型LED素子のいくつかの実施形態によると、ソフトバッファ層を形成する製造材料は、はんだ付けフラックスに含まれる添加物と化学反応を起こす可能性のある物質（例えばベンゼン）を含まないポリマー材から選択することが望ましい。CSP型LED素子を使用基板、例えばPCBに接着する場合、通常、リフローはんだ付け工程が用いられる。はんだ付けフラックスは、リフローはんだ付け工程時に、一般的にCSP型LED素子と基板の間の接着性を向上させるために使用される。しかし、はんだ付けフラックスに含まれている添加物はベンゼンと反応する傾向があり、ベンゼンはシリコーンバインダ材料に使用される物質である。ベンゼンを含むポリマー材で出来ている場合、その化学反応によって不都合な濃厚色の層がフォトルミネセンス構造体の下面に形成される。しかしながら、ソフトバッファ層がベンゼンを全く含まないか、またはほとんど含まないポリマー材から成る場合、フォトルミネセンス構造体は後続の接着工程時にフラックスの添加物に触れないように隔離される。したがって、リフローはんだ付け工程を通してCSP型LED素子を基板に接着する場合、はんだ付けフラックスに含まれている添加物は、ソフトバッファ層によって実質的にCSP型LED素子の下側に閉じ込められ、フォトルミネセンス構造体に到達することを防止できる。したがって、はんだ付けフラックスの添加物とフォトルミネセンス構造体を製造するために使用されるシリコーンバインダ材料内に見られる（例えば）ベンゼンとの間の不利な化学反応は、大きく回避される。よって、化学反応によって生じた濃厚色の層は大幅に減少し、CSP型LED素子の光学的有効性と信頼性の低下も防止することができる。言い換えれば、ソフトバッファ層は環境バリア層として機能する。
本開示のその他の態様および実施形態もまた考慮される。上述した概要および以下の詳細な説明は、本開示をいずれの特定の実施形態にも限定するものでなく、単に、開示されたいくつかの実施形態に関する説明を行うことを目的とするものである。
および および 本開示に係る第１の実施形態によるCSP型LED素子の断面を示す概略図である。 および 他の実施形態によるソフトバッファ層の拡張面の別の形状を示す概略図である。 本開示に係る第２の実施形態によるCSP型LED素子の断面を示す概略図である。 および および 本開示に係る第３の実施形態によるCSP型LED素子の断面を示す概略図である。 および および および および および 本開示に係るいくつかの実施形態によるCSP型LED素子を作成する製造方法の各段階の断面を示す概略図である。
詳細な説明
定義
本開示のいくつかの実施形態に関して述べる技術態様の一部に、以下の定義を適用する。また、これらの定義を本開示においてさらに発展させることも可能であろう。
本開示中、単数扱いの用語は、非特定と特定とを問わず、文脈上特に指示しない限り複数の対象を含むものとする。したがって、例えば、１つの層に関する説明は、特に明示しない限り複数の層を含むことがある。
本明細書で使用する用語「１組」は１または複数の構成要素の集まりを意味する。したがって、例えば、１組の層は単一の層または複数の層を含むことがある。また、１組の構成要素とは、その１組のうちの複数の部材を意味することがある。１組のうちの複数の構成要素は同じものでも、または互いに異なるものでもよい。一部の例では、１組の構成要素は１または複数の共通する特性を含んでもよい。
本明細書で使用する用語「隣接する」とは、近くにあるか、または隣り合うことを意味する。隣接する構成要素は、互いに離れて存在してもよく、または互いに実際に、すなわち直接に接触していてもよい。いくつかの例では、隣接する構成要素を互いに連結させてもよく、あるいは一体に形成してもよい。いくつかの実施形態の記載では、他の構成要素「に」または他の構成要素の「上に」設けられた構成要素とは、前者の要素が後者の要素の上に（例えば物理的に直接接触して）直接設けられる場合と、前者の要素と後者の要素の間に１または複数の介在要素が配設される場合を含んでもよい。いくつかの実施形態の記載では、他の構成要素の「下に」設けられた構成要素とは、前者の要素が後者の要素の直下に（例えば直接的な物理的接触により）設けられる場合と、前者の要素と後者の要素の間に１または複数の介在要素が配設される場合を含んでもよい。
本明細書で使用する用語「接続する」、「接続された」および「接続」は、動作上の連結または関連を意味する。接続された構成要素は互いに直接連結させてもよく、または他の１組の構成要素などによって互いに間接的に連結させてもよい。
本明細書で使用する用語「約」、「実質的に」および「実質的な」は、考慮に入れるべき度合いまたは程度を表す。事象または状況に関連付けて用いられる場合、当該事象または状況が間違いなく発生する場合の他に、当該事象または状況がほぼ発生する、例えば本明細書で述べる製造作業の典型的な許容範囲を生ずるような近接さの場合を含んでもよい。例えば、数値に関連して使用される場合、その数値±10%以内の変動範囲を含んでいてもよく、例えば、±5%以内、±4%以内、±3%以内、±2%以内、±1%以内、±0.5%以内、±0.1%以内または±0.05%以内の変動範囲を含み得る。
本明細書でフォトルミネセンスに関連して使用する用語「効率」または「量子効率」は、入力光子数に対する出力光子数の比を指す。
本明細書で使用する用語「大きさ」は特徴的寸法を指す。対象物（例えば粒子）が球状の場合、対象物の大きさとは対象物の直径を意味するものでよい。対象物が非球形の場合、対象物の大きさとは対象物の様々な直交寸法の平均値を指すものでよい。故に、例えば、楕円体の対象物の大きさは、対象物の長軸と短軸の平均値を指すものでよい。特定の大きさを有する１組の対象物について言及する場合、対象物はその特定の大きさの周囲にいくつかの大きさが分布するものと考えられる。したがって、本明細書で用いるように、１組の対象物の大きさは、大きさの平均値、中間値またはピーク値などの大きさ分布の一般的な大きさを指すものでよい。
図１Ａは、本開示によるCSP型LED素子の第１の実施形態の断面を示す概略図を示す。CSP型LED素子1Aは、LED半導体ダイ10およびパッケージ構造体200を備え、パッケージ構造体200は、ソフトバッファ層20、フォトルミネセンス構造体30およびカプセル材構造体40で構成される。
LED半導体ダイ10は、上面11、下面12、縁面13および１組の電極14を有するフリップチップ型LED半導体ダイである。上面11および下面12は実質的に平行に形成され、互いに対向している。縁面13は、上面11と下面12の間に形成されて延伸し、上面11の外縁111を下面12の外縁に接続させる。言い換えれば、縁面13は上面11の外縁111と下面12の外縁に沿って形成される。
１組の電極14、すなわち複数の電極は、下面12上に配設される。電気エネルギー（図示せず）が１組の電極14を介してLED半導体ダイ10に印加され、その結果、エレクトロルミネセンスが生じ、上面11および縁面13から射出される。図示の実施形態のこのフリップチップ型半導体ダイ10の上面11には、電極が配設されていない。
ソフトバッファ層20を配設することにより、１）CSP型LED素子1Aの部材間のCTEの不一致から生じる内部応力を低減し、２）LED半導体ダイ10とパッケージ構造体200の間の結合力を増大し、３）ソフトバッファ層10へのフォトルミネセンス構造体30の形成を促進させて実質的に形状適応する被覆を実現する。具体的には、ソフトバッファ層20は、望ましくはシリコーン、エポキシ樹脂、ゴムなどの透明ポリマー材から成る比較的柔らかい素材で出来ている。図示の都合上、ソフトバッファ層20は、上部21と縁部22から成る（１回の工程で同時に形成される）。上部21はLED半導体ダイ10の上面11上に形成され、縁部22はLED半導体ダイ10の縁面13を被覆するように形成される。さらに、ソフトバッファ層20はLED半導体ダイ10の上面11および縁面13を実質的に完全に被覆するが、LED半導体ダイ10の１組の電極14は被覆しない。
図１Ｂ（フォトルミネセンス構造体30およびカプセル材構造体40を含まないCSP型LED素子の断面図）に示すように、上部21は凸面211（上部21の上面）を呈している。凸面211の頂点は上面11の中心点に近く、LED半導体ダイ10の光軸と合致し、凸面211の底点は上面11の外縁111に近い。ソフトバッファ層20は硬化によって液体ポリマー材から形成されることが望ましいため、凸面形状は液体ポリマー材の凝集力効果によって形成される。その結果、上部21が凸面211を呈する。凸面211の頂点から上面11までの距離（図１Ｂに示す垂直方向に沿った距離）はLED半導体ダイ10の厚さの約半分よりも短いことが望ましく、したがって凸面211は急勾配ではないため、その後の実質的に連続する蛍光体層の形成が促進される。例えば、凸面211の頂点から上面11までの距離は、LED半導体ダイ10の厚さの約45%以下、約40%以下、約30%以下、約20%以下、または約15%以下でよい。
縁部22は、凸面211に接続する拡張面221（縁部22の上面）を有する。拡張面221は凸面211に連続的に接続しているため、拡張面221および凸面211は共に接続境界において全体として実質的に同じ曲率を有する。そこでソフトバッファ層20上へのフォトルミネセンス構造体30を形成すると、拡張面221と凸面211の連続的ないし滑らかな接続が得られることになる。
拡張面221および凸面211は、LED半導体ダイ10の上面11の外縁111近傍において互いに接続して隣接してもよく、これにより、外縁111は拡張面221および凸面211にほぼ１点で接するか、または隣接する。言い換えれば、LED半導体ダイ10の外縁111および拡張面221と凸面211との境界は、小さなずれまたは間隔と実質的に平行しており、このずれは、可能な限り、かつ製造工程の実装能力によって指定される限り、小さいことが望ましい。
拡張面221は、図１Ｂに示すような凹面を含むことが望ましい。言い換えれば、拡張面221の曲率は凸面211と逆である。さらに、拡張面221は、LED半導体ダイ10の縁面13から遠ざかるにつれてより平らになり、曲率は最終的にゼロに近づく。このような所望のプロフィールを有する拡張面221は、フォトルミネセンス構造体30の形成を容易にするであろう。他の実施形態によると、拡張面221は射角面（図１Ｄ）または凸面（図１Ｅ）を含んでもよい。
ソフトバッファ層20は、シリコーンなどの液体ポリマー材をLED半導体ダイ10上に吹き付けて形成することが望ましく、ポリマー材はLED半導体ダイ10の上面11および縁面13に接着する。液体ポリマー材そのものの表面張力と凝集力との相互作用により、硬化工程後に、上部21および縁部22を有するソフトバッファ層20がしかるべく形づくられて、形成される。
ソフトバッファ層20は硬度が比較的低いため、ソフトバッファ層20がより大きく歪み変形することにより、LED動作の熱サイクル中にCSP型LED素子1Aの部材間のCTEの不一致によって誘発される内部応力を軽減できる。故に、内部応力によって、パッケージ構造体200がLED半導体ダイ10から層間剥離する障害状態を大幅に抑えることができる。つまり、ソフトバッファ層20は応力緩和層として機能する。ソフトバッファ層20の硬度が大きすぎると、ソフトバッファ層20のより大きな変形に耐える能力が低下する。同様に、パッケージ構造体200内の層間内部応力を抑制する能力も低下する。ソフトバッファ層20の硬度は、ショア硬さスケールでA80を超えないことが望ましく、例えばA70以下、A60以下、A50以下、またはA40以下とする。ソフトバッファ層20の硬度は、主に材料特性によって決まる。ソフトバッファ層20に適した製造材料は、所望の硬度に基づいて選択する。例えば、ソフトバッファ層20の製造材料として、所望の硬度を有する実質的に透明なポリマー材が挙げられ、シリコーン、ゴム、エポキシ樹脂などが含まれる。
フォトルミネセンス構造体30をソフトバッファ層20上に配設することにより、LED半導体ダイ10からソフトバッファ層20を経由して放射される波長の一部をダウンコンバートする。特に、フォトルミネセンス構造体30は、ソフトバッファ層20上に、ソフトバッファ層20の凸面211および拡張面221に沿って形状適応形成される。
図１Ｃは、カプセル材構造体40を有しないCSP型LED素子1Aの断面図である。フォトルミネセンス構造体30は、上部31および縁部32を含んでいる。フォトルミネセンス構造体30の上部31はソフトバッファ層20の上部21上に形成され、フォトルミネセンス構造体30の縁部32はソフトバッファ層20の縁部22上に形成される。上部21の凸面211は縁部22の拡張面221に滑らかに連続して接続されるため、フォトルミネセンス構造体30の上部31もまた、フォトルミネセンス構造体30の縁部32に滑らかに連続して接続される。
拡張面221は僅かな傾斜を有する比較的滑らかな面であり、LED半導体ダイ10の縁面13によって形成された急勾配の「段」を滑らかにすることができる。言い換えれば、ソフトバッファ層20はなだらかな段状の外形を有し、なだらかな層として機能することで、後続の蛍光体粉末の実質的に形状適応する被膜の形成を容易にする。例えば、拡張面221が図１Ｃに示す水平方向に対して成す角度は90度未満の範囲でよく、例えば約85度以下、約80度以下、または約75度以下でもよい。吹付けなどの被覆法を用いてフォトルミネセンス構造体30を形成する場合、ソフトバッファ層20のなだらかな段状外形を覆う液体ポリマー樹脂材料内において重力によって生じるフォトルミネセンス材の沈殿を大幅に軽減できる。したがって、実質的に連続するフォトルミネセンス材層が形成されて、ソフトバッファ層の凸面211および拡張面221を覆う。故に、フォトルミネセンス構造体30を形成するフォトルミネセンス材の実質的に形状適応する被膜が得られる。言い換えれば、フォトルミネセンス構造体30は薄膜構造でよく、実質的にソフトバッファ層20の形状に一致し、またLED半導体ダイ10の形状にほぼ一致する。よって、CPS型LED素子における青色光漏れの問題が解決される。
フォトルミネセンス構造体30は、フォトルミネセンス材およびフォトルミネセンス材の結合に使用される樹脂材料を含む。例えば、バインダ材料は、シリコーン、エポキシ樹脂およびゴムなどを含む透明なポリマー樹脂材料の１つから選択できる。バインダ材料はソフトバッファ層20の形成に使用される材料と同じ物、または異なる物を選択することができる。米国特許公開公報第US2010/0119839号に開示された蛍光体層を形成する方法を適用して、本開示の様々な実施形態においてフォトルミネセンス構造体30を形成することが可能であり、同米国特許は参照によってその全体を本願に取り込む。開示された蛍光体堆積方法を使用して、非常にコンパクトな蛍光体層をフォトルミネセンス構造体として形成することができる。利点の１つは、蛍光体粒子が、均一で薄くコンパクトな形状適応性被膜層とし堆積されることである。したがって、それによってフォトルミネセンス材の実質的に大きな「空洞」が形成されることはない。その結果、「青色光スポット」現象および青色光漏れ問題が解消し、人間の目に対する青色光線の危険性も低減する。別の利点は、パッキング密度の高いフォトルミネセンス構造体30が本開示によるCSP型LED素子1Aの実施形態において形成されると、フォトルミネセンス構造体30の変換効率が向上し、これにより、CSP型LED素子1Aの全体的な光学的効果も改善することである。様々なフォトルミネセンス材および異なる屈折率を持つポリマー樹脂材料を、望ましい堆積順序で層ごとに堆積させてフォトルミネセンス構造体30を形成することが可能であり、これにより、光抽出効率および光変換効率をさらに改善できることが理解されよう。
図示した実施形態のフォトルミネセンス構造体30は、フォトルミネセンス材およびポリマー樹脂材料を含んでいる。一般的なCSP型LED素子と比較すると、フォトルミネセンス構造体はLED半導体ダイに直接接触するように形成される。フォトルミネセンス構造体は、一般的に、ポリマー結合材中に分散された粉状のセラミック蛍光体材料から成ることが理解されよう。しかしながら、セラミック材料は一般的に、CSP製造工程時にLED半導体ダイと化学結合を成すことはなく、そのため、LED半導体ダイとの接着力が弱くなる。フォトルミネセンス構造体とLED半導体ダイとの接着力は、主にポリマーバインダ材料から得られる。蛍光体粉末がポリマーバインダ材料中に分散される場合、ポリマー材とLED半導体ダイの表面との間の接触面積の割合が減少し、その結果、界面における結合力が低下する。これとは対照的に、ソフトバッファ層20によって、ポリマー材10と本開示によるCSP型LED素子1AのLED半導体ダイ10の間が十分に接触し、また、フォトルミネセンス構造体30は、LED半導体ダイ10に対する接着力と比較して、はるかに大きな接着力をソフトバッファ層20に対して有する。したがって、フォトルミネセンス構造体30とLED半導体ダイ10の間の結合力は、ソフトバッファ層の導入により大幅に改善される。このように、ソフトバッファ層20は接着促進層として機能する。
図１Ａに示すように、フォトルミネセンス構造体30上に形成されたカプセル材構造体40は、環境に配慮した保護構造体として、フォトルミネセンス構造体30を保護するために配設される。カプセル材構造体40はフォトルミネセンス構造体30およびソフトバッファ層20の形状に適合していないことがある。その代わりに、カプセル材構造体40は平坦化構造体として製造可能である。カプセル材構造体40の平面によって、後続の組立工程においてCSP型LED素子を基板に接着する際に、ロボットアームによるピックアンドプレース作業が容易になろう。
カプセル材構造体40の硬度はソフトバッファ層20の硬度と同じか、それ以上である。カプセル材構造体40がソフトバッファ層20よりも硬いことが望ましく、これにより、より高い剛性が得られ、後続の組立工程においてより取り扱いやすくなる。特に、カプセル材構造体40の硬度は、ショア硬さスケールでD30以上であることが望ましく、例えばD35以上、D45以上、またはD55以上であることが望ましい。
製造材料によってカプセル材構造体40の硬度が決まる。カプセル材構造40に適した製造材料は、所望する硬度に基づいて選択される。例えば、カプセル材構造体40の製造材料は、所望の硬度を有する実質的に透明なポリマー材であり、シリコーン、ゴム、エポキシ樹脂などが含まれる。
上述の詳細な説明によると、CSP型LED素子1Aは少なくとも以下の技術的特徴を示す。一般的なCSP型LED素子と比較すると、フォトルミネセンス構造体30はLED半導体ダイ10と直接接触する。セラミック蛍光体材料が存在することにより、ポリマー材とLED半導体ダイ10との間の接触面積が減少し、その結果、両者間の接着強度が低下する。これとは対照的に、CSP型LED素子1Aにおいては、ソフトバッファ層20のポリマー材がLED半導体ダイ10全体に接触する。したがって、フォトルミネセンス構造体30とLED半導体ダイ10の間の結合力は、ソフトバッファ層の導入により大幅に改善される。さらに、ソフトバッファ層20は硬度が低いため、大きい歪み変形に耐え、CSP型LED素子1Aの部材間におけるCTEの不一致に起因する内部応力を軽減できる。ソフトバッファ層20は接着力を増大させて内部応力を軽減するので、CSP型LED素子1Aの動作時に熱サイクルによって生じる内部応力でパッケージ構造体200がLED半導体ダイ10から簡単に剥離することはない。言い換えれば、CSP型LED素子1Aの動作時に、剥離による素子の不良状態が大幅に抑制され、あるいは信頼性が大幅に向上する。
CSP型LED素子1Aの別の技術的特徴は、ソフトバッファ層20の縁部22の拡張面221が比較的滑らかで僅かな勾配の斜面を有する面であり、そのためLED半導体ダイ10の縁面13のより急峻な垂直段が滑らかになる。滑らかでやや勾配のあるソフトバッファ層221が無いと、蛍光体粉末が重力の影響でバインダ材料内で沈澱しやすくなり、したがってLED半導体ダイ10の縁面13上に蛍光体粉末を保持して蛍光体材料で連続的な形状適応性被膜を形成することは、困難になるであろう。これに対し、CSP型LED素子1Aによるソフトバッファ層20は重力による蛍光体粉末の堆積を大幅に低減でき、その結果、実質的に連続する蛍光体粉末の分布をソフトバッファ層20の縁部22に沿って形づくる。言い換えれば、フォトルミネセンス構造体30内に、蛍光体粉末による実質的に形状適応する被膜を実現できる。これにより、CPS型LED素子における青色光漏れの問題が解消する。故に、本開示によるCSP型LED素子1Aは、色の空間的均一性により優れ、さらにCCTのビニングの一貫性の改善が得られる。
CSP型LED素子1Aの別の技術的特徴として、フォトルミネセンス材およびポリマー材の順次堆積方法を用いてフォトルミネセンス構造体30を形成できる。開示された蛍光体堆積方法を使用して、非常にコンパクトで薄い蛍光体層をフォトルミネセンス構造体30として形成できる。利点の１つは、蛍光体粒子が、均一で薄くコンパクトな形状適応性被膜層として堆積されることである。そのため、フォトルミネセンス材によるかなり大きな「空洞」がそれ相応に形成されることはない。結果として、「青色光スポット」現象および青色光漏れ問題が解消し、人間の目に対する青色光線の危険性も減少する。別の利点は、高いパッキング密度のフォトルミネセンス構造体30がCSP型LED素子1Aの実施形態において形成されると、フォトルミネセンス構造体30の変換効率が改善し、その結果、CSP型LED素子1Aの全体的な光学効率も改善する。様々なフォトルミネセンス材および異なる屈折率を持つポリマー樹脂材料を層ごとに望ましい堆積順序で堆積させてフォトルミネセンス構造体30を形成することにより、光抽出効率および光変換効率をさらに向上できることがご理解されよう。
CSP型LED素子1Aの別の技術的特徴として、カプセル材構造体40の屈折率は、フォトルミネセンス構造体30の屈折率よりも小さくなるように選択でき、フォトルミネセンス構造体の屈折率はソフトバッファ層20の屈折率よりも小さくなるように選択できる。言い換えれば、パッケージ構造体200において屈折率の一致を実現できる。言い換えれば、パッケージ構造体200の屈折率は、周囲環境（すなわち空気）の屈折率に近づいている。したがって、光路に沿った反射率の違いによる総内部反射率（TIR）を低減でき、それに応じてCSP型LED素子1Aの光抽出効率が向上する。
CSP型LED素子1Aの別の技術的特徴として、カプセル材構造体40内にはフォトルミネセンス材が含まれていないため、カプセル材構造体40の僅かな幾何学的寸法誤差が波長変換関連の光学的特性に大きな影響を及ぼすことはない。言い換えれば、カプセル材構造体40の外殻寸法を決定する（それによりCSP型LED素子1Aの外殻寸法を決定する）製造工程、例えばダイシングや成形加工などのほうが、機械加工公差がより大きいであろう。しかしながら、CSP型LED素子1Aの色の空間的均一性およびCCTビニングの一貫性など、望ましい光学的特性が、機械加工公差による外殻寸法の誤差によって犠牲になることはない（または、めったにない）。
CSP型LED素子1Aの別の技術的特徴として、パッケージ構造体200の外殻寸法の長さや幅は、LED半導体ダイ10の幾何学的寸法と同等である。PLCC型LEDパッケージの素子と比較して、パッケージの寸法はLED半導体ダイ10の値より約3〜20倍大きい。CSP型LED素子1Aの実施形態によるパッケージ構造体200の外殻寸法は、LED半導体ダイ10の外殻寸法の100％以下、50％以下、20％以下であることが望ましい。言い換えれば、パッケージ構造体200の長さおよび幅は、LED半導体ダイ10の対応する長さおよび幅の200％以下、150％以下、120％以下である。LED半導体ダイ10の下には別にサブマウント（図示せず）が設けられていないため、CSP型LED素子1Aは密な形状係数を有する。さらに、別の用途における仕様を基にして、必要に応じてパッケージ構造体200の４つの周縁縁面200（の一部または全体）に反射構造体を配設して、CSP型LED素子１Aの視野角をさらに画成し制限してもよい。
CSP型LED素子1Aの別の技術的特徴として、ソフトバッファ層20を形成する製造材料が、はんだ付けフラックスに含まれる添加物と化学反応を起こす可能性のある物質（例えばベンゼン）を含まないポリマー材から選択されることが望ましい。CSP型LED素子を使用基板、例えばPCBに接着する際、通常、リフローはんだ付け工程が使用される。リフローはんだ付け工程時には通常、はんだ付けフラックスを利用してCSP型LED素子と基板の間の接着性を向上させる。しかし、はんだ付けフラックスに含まれる添加物はベンゼン構造と反応する傾向があり、ベンゼンはシリコーンバインダ材料で見られる物質である。ベンゼンを含むポリマー材で出来ている場合、その化学反応によって不都合な濃厚色の層がフォトルミネセンス構造体30の下面に形成される。しかしながら、ソフトバッファ層20が、ベンゼンを含まないか、または実質的に全く含まないポリマー材から成り、図１Ａの実施形態に基づいて配設される場合には、後続の接着工程時に、フォトルミネセンス構造体30はフラックスの添加物に触れないように隔離される。したがって、CSP型LED素子1Aをリフローはんだ付け工程によって基板に接着する場合、はんだ付けフラックスに含まれている添加物はソフトバッファ層20によって実質的にCSP型LED素子1Aの下側に閉じ込められ、フォトルミネセンス構造体30に到達しない。したがって、はんだ付けフラックスの添加物とフォトルミネセンス構造体30の製造に使用されるシリコーンバインダ材料に含まれる（例えば）ベンゼンとの間の当該不都合な化学反応は、大幅に抑制される。よって、この化学反応の結果生じた濃厚色の層は大幅に減少し、その他に、CSP型LED素子1Aの光学的有効性および信頼性の低下状態も抑制できる。言い換えれば、ソフトバッファ層20は環境障壁層として機能する。
上述した各段落は、CSP型LED素子1Aに関連する実施形態の詳細な説明である。本開示によるCSP型LED素子の他の実施形態の詳細な説明は以下のとおりである。以下の発光素子の実施形態において見出される特徴および利点は、CSP型LED素子1Aの特徴や利点に類似するものであり、よって、説明を簡潔にするために省略されることを理解されよう。
図２は、本開示によるCSP型LED素子の第２の実施形態の断面を示す概略図を示す。CSP型LED素子1Bは、少なくとも、カプセル材構造体40がマイクロ構造のレンズアレイ層41を含む点がCSP型LED素子1Aと異なる。マイクロ構造のレンズアレイ層41およびカプセル材構造体40は、単一の工程で同時に一緒に製造してもよい。マイクロ構造のレンズアレイ層41は、カプセル材構造体40の表面に規則的に、またはランダムに配列された複数のマイクロ構造体411で構成される。マイクロ構造体411のその他の形状的変形として、半球、角錐、円錐、柱状などであってもよく、あるいは表面が粗いものでもよい。
マイクロ構造のレンズアレイ層41は、CSP型LED素子1Bの内部から放射される光が、内部全反射（TIR）によってカプセル材構造体40と周囲環境の境界面で折り返される可能性を低減できる。したがって、カプセル材構造体40からの光の放散が容易になる。故に、カプセル材構造体40の光抽出効率が向上し、CSP型LED素子1Bの光学的有効性が増大する。
図３Ａ〜図３Ｃは、本開示によるCSP型LED素子の第３の実施形態の断面を示す概略図を示す。CSP型LED素子1Cは、図３Ａに示すように、CSP型LED素子1Cのソフトバッファ層20がさらに光散乱粒子23を含み得る点がCSP型LED素子1Aと異なる。図３Ｂおよび図３Ｃに示すように、カプセル材構造体40はさらに、CSP型LED素子1C’および1C’’を形成する光散乱粒子42を含んでもよい。ソフトバッファ層20およびカプセル材構造体40はどちらも、光散乱粒子を同時に含んでいてもよい（図示せず）。
光は、素子1C’〜1C’’の光散乱粒子23および42によって拡散される。これにより、CSP型LED素子1C’〜1C’’の色の空間的均一性などの光学的機能をさらに向上できる。光散乱粒子23および42は、TiO2、SiO2、BN、Al2O3などの無機物質、他の金属または非金属酸化物などから選択してもよい。光散乱粒子23はソフトバッファ層20（図３Ａに示すように）内に均一に分散させてもよく、また光散乱粒子42もカプセル材構造体40（図３Ｂに示すように）内に均一に分散させてもよい。さらに、図３Ｃに示すように、光散乱粒子42はフォトルミネセンス構造体30上に形状適応層として形成してもよく、またカプセル材構造体40内部で光散乱層43を形成するものでよい。
上述のCSP型LED素子1A〜1Cにおいては、ソフトバッファ層20、フォトルミネセンス構造体30、またはカプセル材構造体40などの各部材は、単層構造または多層構造として形成できる。各部材が単層構造の場合、各部材は製造部材を単一の硬化工程で固化させることで形成し、それぞれの部材を単一の硬化工程として形成する。各部材が多層構造を有する場合、１または複数の製造材料を複数の硬化工程で硬化することで形成する。
以下の段落では、本開示によるCSP型LED素子のいくつかの実施形態における製造方法を説明する。本製造方法は、図１〜図３に図示するように、本質的にCSP型LED素子1A〜1Cと同じかまたは類似のLED素子を製造するやり方を提供する。したがって、製造方法の変形に関しては、説明を簡潔にするために詳細な説明の一部を省略することを理解されよう。
図４Ａ〜図４Ｆは、本開示に係るいくつかの実施形態によるCSP型LED素子を製造する製造段階の手順を示す。本製造工程は少なくとも３つの製造段階を含む。すなわち、複数のLED半導体ダイ10を離型層300上に配設することと、複数のパッケージ構造体200をLED半導体ダイ10上に形成することと、複数のパッケージ構造体200を個別分離することを含む。各製造段階の詳細な技術態様を以下に述べる。
図４Ａに示すように、最初にリリースフィルムなどの離型層300を用意し、離型層300を基板上（例えば、シリコン基板上またはガラス基板上、図示せず）に配置する。次に、複数のLED半導体ダイ10（例として２つのLED半導体ダイ10を図示する）を離型層300上に配設して、LED半導体ダイ10のアレイ100を形成する。個々のLED半導体ダイ10の１組の電極14を離型層300に埋め込むことが望ましく、これにより、LED半導体ダイ10の下面12が離型層300に接着し、離型層によって被覆される。
図４Ｂ〜図４Ｄに示すように、離型層300上に配設したLED半導体ダイのアレイ100を形成するように配列後に、複数のパッケージ構造体200をLED半導体ダイ10のアレイ100上に形成する。この製造段階において、複数のパッケージ構造体200を互いに接続する。具体的に、LED半導体ダイ10上にパッケージ構造体200を形成する手順を以下の通り３段階で詳述する。
LED半導体ダイ10上にパッケージ構造体200を形成する第１の段階において、図４Ｂに示すように、ソフトバッファ層20のアレイをLED半導体ダイ10のアレイ100の上に形成する。特に、ソフトバッファ層20を製造するために使用する液体ポリマー材をLED半導体ダイ10のアレイ100上に吹き付けて、液体ポリマー材をLED半導体ダイ10の上面11および縁面13に広げ、付着させる（液体ポリマー材は離型層300上にも広げる）。液体ポリマー材自体の表面張力および凝集力の相互作用とバランスによってソフトバッファ層20が形成される（例えば、図１Ａの第１の実施形態で述べたように、凸状上部21および縁部22を含む）。次に、液体ポリマー材を硬化して、凝固させる。これにより、ソフトバッファ層20の最高点が上面11の中心点の近くに形成され、LED半導体ダイ10の光軸と合致する。
吹付け工程に加えて、ソフトバッファ層20の製造に使用される液体ポリマー材を、LED半導体ダイ10のアレイ100上にスピンコーティングなどによって塗布することもある。光散乱粒子23は、あらかじめ液体ポリマー材に混ぜておいてもよいことは理解されよう。このように、図３Ａに示すCSP型LED素子の実施形態による光散乱粒子23を含むソフトバッファ層20がしかるべく形成される。
LED半導体ダイ10上にパッケージ構造体200を形成する第２の段階では、図４Ｃに示すように、フォトルミネセンス構造体30のアレイを、ソフトバッファ層20のアレイの凸面211および拡張面221にわたって形状適応するように塗布する。フォトルミネセンス構造体30は、米国特許公開公報第US2010/0119839号に開示された方法を使用して形成することが望ましい。具体的には、LED半導体ダイ10のアレイ100および上述の製造段階で用意したソフトバッファ層20のアレイを運搬する搬送用基板を、プロセスチャンバ（図示せず）内に配置し、フォトルミネセンス材およびポリマー材が搬送用基板の表面に形状適応的に堆積するようにする。フォトルミネセンス構造体30を製造するには、高密度にパックされたフォトルミネセンス粒子をプロセスチャンバ内に分散させて搬送用基板上に均等に堆積させ、次に、搬送用基板を別のプロセスチャンバ内に配置して、その後、ポリマー材が搬送用基板上に堆積してフォトルミネセンス粒子が複合フォトルミネセンス層として互いに結合するようにする。このフォトルミネセンス粒子の層を準備しポリマーバインダ層を準備する製造工程は、逆の順序で行うこともできる。
フォトルミネセンス構造体30を上述の形状適応性被覆法によって形成する場合、離型層300上のLED半導体ダイ10のアレイ100を形成するための正確な配置が難しくなるかもしれないが、それでもなお、形状適応性被覆法の性質により、複数のフォトルミネセンス構造体30をLED半導体ダイ10のアレイ100に均一かつ対称に形成でき、したがって、量産に適していることが理解されよう。それと対照的に、フォトルミネセンス構造体を成形またはスクリーン印刷の手法によって形成する場合、LED半導体ダイのアレイの配列が不正確であると、フォトルミネセンス構造体の均一性および対称性に影響を及ぼす。
LED半導体ダイ10上にパッケージ構造体200を形成する第３の段階において、図４Ｄに示すように、カプセル材構造体40のアレイをフォトルミネセンス構造体30のアレイ100上に形成する。カプセル材構造体40を形成する工程において、カプセル材構造体40を形成する際に使用する液体ポリマー材は、例えば分注、吹付け、成形、スピンコーティングなどによってフォトルミネセンス構造体30上に配設し、その後、熱硬化処理によって凝固させる。また、光散乱粒子42はあらかじめ液体ポリマー材に混合しておいてもよい。このようにして、図３Ｂに示す実施形態に基づき、光散乱粒子42を有するカプセル材構造体40が形成される。
カプセル材構造体40が、図２に示すように、さらにマイクロ構造レンズアレイ層41を含む場合、カプセル材構造体40の形成時に、あるいは形成後に、マイクロ構造レンズアレイ層41をカプセル材構造体40上に形成してもよい。成形工程を用いる場合は、カプセル材構造体40およびマイクロ構造レンズアレイ層41を１つの工程で同時に形成できる。
実装工程を用いてLED半導体ダイ10上にパッケージ構造体200を形成する場合、複数の接続されたパッケージ構造体200を形成して、複数のLED半導体ダイ10を被覆する。次に、図４Ｅに示すように、離型層300を除去する。その後、図４Ｆに示すように、複数の接続されたパッケージ構造体200をダイシングによって個別分離し、複数のCSP型LED素子1を得る。あるいは、複数のパッケージ構造体200を個別分離した後に離型層300を除去してもよい。
複数の接続されたパッケージ構造体200を個別分離する製造工程時に、切削工具（例えば鋸）を使用して、ソフトバッファ層20の拡張面221の曲率または勾配が最小となる位置において、パッケージ構造体200を均等に切り離すことが望ましい。言い換えれば、切断位置は、得てして、LED半導体ダイ10の縁面13からより離れた位置になる。したがって、パッケージ構造体200は比較的水平な部分において、またはフォトルミネセンス構造体30の縁部32の水平部321において切断される。こうすることで、CSP型LED素子1の色の空間的均一性はダイシング位置公差範囲内での寸法誤差の影響を大きく受けずに済む。具体的には、ダイシング工程における位置公差によって、CSP型LED素子1のフォトルミネセンス構造体30の水平部321が非対称な寸法になり得る。ただし、LED半導体ダイ10から射出される光の視野角は一定の範囲であり、水平部321を通過することは稀であるため、水平部321の寸法のばらつきが色の空間的均一性に影響を及ぼすことは、ほとんどない。
いくつかの実施形態を要約すると、本開示によるCSP型LED素子の製造方法は、大量生産に適したバッチ処理を行ってLED素子1を製造する手段を提供するものである。上述の実施形態によると、CSP型LED素子1は、信頼性が向上し、色の空間的均一性が改善され、CCTビニングの一貫性が増し、より高い光学的有効性を有し、はるかに小さい形状係数で実現される。
さらに、本明細書に開示した製造方法によると、CSP型LED素子1の製造において金型をなくすことも可能である。言い換えれば、CSP型LED素子１の寸法は金型の寸法で決めず、代わりにLEDダイ10のアレイの配列ピッチによって決まる。したがって、開示した製造方法は高度にスケーラブルであり、様々な寸法のCSP型LED素子の製造に適している。
本開示は特定の実施形態に関して述べてきたが、添付の特許請求の範囲に定義される本開示の真の趣旨およびその範囲から逸脱することなく様々に変更可能であり、また、同等のものに置き換え可能であることは、当業者であれば理解の及ぶことであろう。さらに、様々な変更を行って、本開示の目的、趣旨および範囲に対して、特定の事情、材料、物の構成、方法またはプロセスを適用することも可能であろう。このようなあらゆる変更は、添付の特許請求の範囲に含まれることを意図する。特に、本明細書で開示した方法は、特定の順序で実行される特定の動作に関して説明しているが、これらの動作を組み合わせたり、さらには分割したり、または順序を入れ替えたりして、本開示の教示から逸脱することなく同等の方法を構成することも可能であることを理解されよう。したがって、本願において特に指定しない限り、各動作の順序およびグループ化は本開示を限定するものではない。

Claims (17)

  1. 上面、該上面に対向する下面、縁面および１組の電極を含み、前記縁面は前記上面と前記下面の間に伸び、前記１組の電極が該下面に配設されているフリップチップ型発光ダイオード（LED）半導体ダイと、
    パッケージ構造体とを含み、
    該パッケージ構造体は、上部および縁部を含むソフトバッファ層を含み、該上部は前記LED半導体ダイの上面に配設されて凸面を含み、前記縁部は該LED半導体ダイの前記縁面を被覆するように配設されて拡張面を含み、前記上部の前記凸面は前記縁部の前記拡張面と隣接し、
    前記パッケージ構造体はさらに、
    前記ソフトバッファ層上に形成され、前記凸面および前記拡張面を被覆するフォトルミネセンス構造体と、
    該フォトルミネセンス構造体上に配設され、硬度が前記ソフトバッファ層の硬度よりも低くないカプセル材構造体とを含む発光素子。
  2. 前記パッケージ構造体の幅および長さが前記LED半導体ダイの幅および長さの200％を超えない請求項１に記載の発光素子。
  3. 前記LED半導体ダイの前記上面は縁を有し、前記ソフトバッファ層の前記凸面と前記拡張面との境界は該半導体ダイの該上面の該縁に接しているか、または隣接している請求項１に記載の発光素子。
  4. 前記ソフトバッファ層の前記拡張面の形状は凹状、射角状または凸状である請求項１に記載の発光素子。
  5. 前記ソフトバッファ層の前記硬度はショア硬さスケールでA80を上回らず、前記カプセル材構造体の硬度はショア硬さスケールでD30を下回らない請求項１に記載の発光素子。
  6. 前記ソフトバッファ層の材料は、シリコーン、エポキシ樹脂またはゴムのうちの少なくとも１つを含み、前記カプセル材構造体の材料はシリコーン、エポキシ樹脂またはゴムのうちの少なくとも１つを含む請求項１に記載の発光素子。
  7. 前記カプセル材構造体はさらにマイクロ構造レンズアレイ層を含む請求項１ないし６のいずれか１項に記載の発光素子。
  8. 前記ソフトバッファ層または前記カプセル材構造体の少なくとも一方が光散乱分子を含む請求項１ないし６のいずれか１項に記載の発光素子。
  9. 前記カプセル材構造体はさらに、光散乱粒子を含有してフォトルミネセンス構造体を被覆する光散乱層を含む請求項１ないし６のいずれか１項に記載の発光素子。
  10. 前記パッケージ構造体の各部材は、ポリマー樹脂材から成る少なくとも１つの層を含む請求項１ないし５のいずれか１項に記載の発光素子。
  11. 複数のフリップチップ型LED半導体ダイを離型層上に配置してフリップチップ型LED半導体ダイのアレイを形成し、
    接続されたパッケージ構造体のアレイを前記フリップチップ型LED半導体ダイのアレイの上に形成し、
    該パッケージ構造体の形成は、前記フリップチップ型LED半導体ダイのアレイ上に前記ソフトバッファ層のアレイを形成することを含み、
    各ソフトバッファ層は上部および縁部を含み、該上部はそれぞれのLED半導体ダイの上面に配設され、前記縁部はそれぞれのLED半導体ダイの縁面に配設されて該縁面を被覆し、前記ソフトバッファ層の前記上部の凸面は該ソフトバッファ層の前記縁部の拡張面と隣接し、
    前記パッケージ構造体の形成はさらに、
    前記ソフトバッファ層のアレイ上に前記凸面および前記拡張面に沿ってフォトルミネセンス構造体のアレイを形成し、
    該フォトルミネセンス構造体のアレイ上にカプセル材構造体のアレイを形成することを含み、
    該カプセル材構造体の硬度は前記ソフトバッファ層の硬度よりも低くなく、
    前記パッケージ構造体の形成はさらに、前記パッケージ構造体のアレイを個別分離することを含む発光素子の製造方法。
  12. 前記フリップチップ型LED半導体ダイのアレイへの前記ソフトバッファ層のアレイの形成は、吹付け工程またはスピンコーティング工程を含む請求項１１に記載の発光素子の製造方法。
  13. 前記ソフトバッファ層のアレイへの前記フォトルミネセンス構造体のアレイの形成は、
    該ソフトバッファ層のアレイで覆われた前記フリップチップ型LED半導体ダイのアレイを搬送用基板を使用してプロセスチャンバに搬送し、
    該搬送用基板上にフォトルミネセンス材の層を堆積させ、
    該フォトルミネセンス材の層上にポリマーバインダ層を形成することを含む請求項１１に記載の発光素子の製造方法。
  14. 前記フォトルミネセンス構造体のアレイへの前記カプセル材構造体のアレイの形成は、吹付け工程、スピンコーティング工程、成形工程または分配工程を含む請求項１１に記載の発光素子の製造方法。
  15. さらに、前記パッケージ構造のアレイの個別分離の前または後に、前記離型層を除去することを含む請求項１１に記載の発光素子の製造方法。
  16. 前記フォトルミネセンス構造体のアレイへの前記カプセル材構造体のアレイの形成は、該カプセル材構造体のアレイ上にマイクロ構造レンズのアレイ層を形成することを含む請求項１１に記載の発光素子の製造方法。
  17. 前記マイクロ構造レンズのアレイ層および前記カプセル材構造体のアレイの形成は単一の成形工程を含む請求項１６に記載の発光素子の製造方法。
JP2016257288A 2015-12-30 2016-12-29 チップスケールパッケージ発光素子およびその製造方法 Active JP6596410B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104144441 2015-12-30
TW104144441A TWI581465B (zh) 2015-12-30 2015-12-30 晶片級封裝發光裝置及其製造方法

Publications (2)

Publication Number Publication Date
JP2017152681A true JP2017152681A (ja) 2017-08-31
JP6596410B2 JP6596410B2 (ja) 2019-10-23

Family

ID=59356421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016257288A Active JP6596410B2 (ja) 2015-12-30 2016-12-29 チップスケールパッケージ発光素子およびその製造方法

Country Status (3)

Country Link
JP (1) JP6596410B2 (ja)
KR (2) KR102091534B1 (ja)
TW (1) TWI581465B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117497667A (zh) * 2023-12-29 2024-02-02 江西省兆驰光电有限公司 一种发光led封装方法及发光led封装结构
JP7450770B2 (ja) 2020-10-15 2024-03-15 泉州三安半導体科技有限公司 発光装置
JP7484457B2 (ja) 2019-06-12 2024-05-16 東レ株式会社 マイクロｌｅｄディスプレイ装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109578843A (zh) * 2018-11-21 2019-04-05 中山市木林森电子有限公司 一种新型led灯条制作工艺

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031848A (ja) * 2001-07-13 2003-01-31 Seiwa Electric Mfg Co Ltd 固体発光ランプ及び固体発光ランプの製造方法
JP2009094351A (ja) * 2007-10-10 2009-04-30 Nichia Corp 発光装置およびその製造方法
JP2011071341A (ja) * 2009-09-25 2011-04-07 Toppan Printing Co Ltd 光源ユニット、ディスプレイ装置及び光源ユニットの製造方法
JP2012009469A (ja) * 2010-06-22 2012-01-12 Nitto Denko Corp 複合シートおよびそれを用いた半導体発光装置
JP2012508987A (ja) * 2008-11-13 2012-04-12 メイベン オプトロニクス コーポレイション 蛍光体変換発光装置のための薄膜蛍光体層を形成するシステムおよび方法
US20120153311A1 (en) * 2010-12-17 2012-06-21 Intematix Corporation Low-cost solid-state based light emitting devices with photoluminescent wavelength conversion and their method of manufacture
JP2013144757A (ja) * 2012-01-16 2013-07-25 Shin-Etsu Chemical Co Ltd シリコーン樹脂組成物、蛍光体含有波長変換フィルム、及びそれらの硬化物
JP2013161862A (ja) * 2012-02-02 2013-08-19 Konica Minolta Inc Ｌｅｄ装置、及びその製造方法
JP2013214716A (ja) * 2012-03-06 2013-10-17 Nitto Denko Corp 蛍光封止シート、発光ダイオード装置およびその製造方法
US20130313594A1 (en) * 2003-07-04 2013-11-28 Epistar Corporation Optoelectronic element and manufacturing method thereof
JP2014220475A (ja) * 2013-05-11 2014-11-20 日亜化学工業株式会社 発光装置の製造方法
JP2015111636A (ja) * 2013-12-06 2015-06-18 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140362A (ja) * 2004-11-15 2006-06-01 Nitto Denko Corp 光半導体素子封止用シートおよび該シートを用いた光半導体装置の製造方法
US7344902B2 (en) * 2004-11-15 2008-03-18 Philips Lumileds Lighting Company, Llc Overmolded lens over LED die
US7710016B2 (en) * 2005-02-18 2010-05-04 Nichia Corporation Light emitting device provided with lens for controlling light distribution characteristic
TWI328293B (en) * 2006-10-31 2010-08-01 Epileds Tech Inc Light emitting diode and wafer level package method, wafer level bonding method thereof and circuit structure for wafer level package
US20100123386A1 (en) * 2008-11-13 2010-05-20 Maven Optronics Corp. Phosphor-Coated Light Extraction Structures for Phosphor-Converted Light Emitting Devices
TWI381563B (zh) * 2009-11-20 2013-01-01 Everlight Electronics Co Ltd 發光二極體封裝及其製作方法
TWI456804B (zh) * 2010-05-20 2014-10-11 Advanced Optoelectronic Tech 發光二極體之封裝結構
CN103187408B (zh) * 2011-12-30 2015-09-23 展晶科技(深圳)有限公司 发光二极管封装结构
TW201344979A (zh) * 2012-04-27 2013-11-01 Delta Electronics Inc 發光裝置及其製造方法
TW201511370A (zh) * 2013-09-03 2015-03-16 Delta Electronics Inc 發光二極體裝置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031848A (ja) * 2001-07-13 2003-01-31 Seiwa Electric Mfg Co Ltd 固体発光ランプ及び固体発光ランプの製造方法
US20130313594A1 (en) * 2003-07-04 2013-11-28 Epistar Corporation Optoelectronic element and manufacturing method thereof
JP2009094351A (ja) * 2007-10-10 2009-04-30 Nichia Corp 発光装置およびその製造方法
JP2012508987A (ja) * 2008-11-13 2012-04-12 メイベン オプトロニクス コーポレイション 蛍光体変換発光装置のための薄膜蛍光体層を形成するシステムおよび方法
JP2011071341A (ja) * 2009-09-25 2011-04-07 Toppan Printing Co Ltd 光源ユニット、ディスプレイ装置及び光源ユニットの製造方法
JP2012009469A (ja) * 2010-06-22 2012-01-12 Nitto Denko Corp 複合シートおよびそれを用いた半導体発光装置
US20120153311A1 (en) * 2010-12-17 2012-06-21 Intematix Corporation Low-cost solid-state based light emitting devices with photoluminescent wavelength conversion and their method of manufacture
JP2013144757A (ja) * 2012-01-16 2013-07-25 Shin-Etsu Chemical Co Ltd シリコーン樹脂組成物、蛍光体含有波長変換フィルム、及びそれらの硬化物
JP2013161862A (ja) * 2012-02-02 2013-08-19 Konica Minolta Inc Ｌｅｄ装置、及びその製造方法
JP2013214716A (ja) * 2012-03-06 2013-10-17 Nitto Denko Corp 蛍光封止シート、発光ダイオード装置およびその製造方法
JP2014220475A (ja) * 2013-05-11 2014-11-20 日亜化学工業株式会社 発光装置の製造方法
JP2015111636A (ja) * 2013-12-06 2015-06-18 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484457B2 (ja) 2019-06-12 2024-05-16 東レ株式会社 マイクロｌｅｄディスプレイ装置
JP7450770B2 (ja) 2020-10-15 2024-03-15 泉州三安半導体科技有限公司 発光装置
CN117497667A (zh) * 2023-12-29 2024-02-02 江西省兆驰光电有限公司 一种发光led封装方法及发光led封装结构
CN117497667B (zh) * 2023-12-29 2024-03-19 江西省兆驰光电有限公司 一种发光led封装方法及发光led封装结构

Also Published As

Publication number Publication date
TW201724564A (zh) 2017-07-01
KR20190031450A (ko) 2019-03-26
KR20170080528A (ko) 2017-07-10
TWI581465B (zh) 2017-05-01
KR102091534B1 (ko) 2020-03-23
JP6596410B2 (ja) 2019-10-23

Similar Documents

Publication Publication Date Title
JP6599295B2 (ja) 斜角反射体を備えた発光素子およびその製造方法
US10522728B2 (en) Beveled chip reflector for chip-scale packaging light-emitting device and manufacturing method of the same
JP6386110B2 (ja) 非対称放射パターンを有する発光素子およびその製造方法
JP6152801B2 (ja) 発光装置及びその製造方法
JP6596410B2 (ja) チップスケールパッケージ発光素子およびその製造方法
TWI476960B (zh) 光學發射器及其製造方法
US20080121911A1 (en) Optical preforms for solid state light emitting dice, and methods and systems for fabricating and assembling same
US20150179901A1 (en) Method of fabricating white led devices
JP2009147329A (ja) Ｌｅｄパッケージにおけるテクスチャード加工された封止体表面
TWI458134B (zh) 具有磷光膜之封裝發光二極體及相關之系統和方法
TWI509839B (zh) 發光二極體封裝結構及封裝方法
JP2015506591A (ja) 波長変換材料を組み込んでいる発光ダイおよび関連する方法
CN108365075B (zh) 具有斜面晶片反射结构的晶片级封装发光装置及其制造方法
TWI504009B (zh) 具有覆晶式安裝固態輻射傳感器之固態輻射傳感器裝置及其關聯的系統及方法
JP7016467B2 (ja) ビーム成形構造体を備えた発光素子およびその製造方法
US10693046B2 (en) Chip scale packaging light emitting device and manufacturing method of the same
TW201332156A (zh) 固態照明系統
KR102045794B1 (ko) 칩-스케일 패키징 발광 소자를 위한 베벨형 칩 리플렉터 및 그 제조 방법
JP2019096871A (ja) 凹面を有するチップスケールパッケージ型発光素子およびその製造方法
JP2019201089A (ja) チップスケールパッケージング発光素子の斜角チップ反射器およびその製造方法
US11670748B2 (en) LED package structure
TW201349924A (zh) 光電裝置及其製造方法
TWM374651U (en) Multi-chips LED packaging structure
TW201525044A (zh) 發光裝置及波長轉換層的製作方法
TW201327920A (zh) 不需使用脫模劑或脫模片即可順利進行脫模的發光二極體封裝結構的製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190123

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190930

R150 Certificate of patent or registration of utility model

Ref document number: 6596410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250