KR102045794B1 - 칩-스케일 패키징 발광 소자를 위한 베벨형 칩 리플렉터 및 그 제조 방법 - Google Patents

칩-스케일 패키징 발광 소자를 위한 베벨형 칩 리플렉터 및 그 제조 방법 Download PDF

Info

Publication number
KR102045794B1
KR102045794B1 KR1020180007518A KR20180007518A KR102045794B1 KR 102045794 B1 KR102045794 B1 KR 102045794B1 KR 1020180007518 A KR1020180007518 A KR 1020180007518A KR 20180007518 A KR20180007518 A KR 20180007518A KR 102045794 B1 KR102045794 B1 KR 102045794B1
Authority
KR
South Korea
Prior art keywords
chip
light emitting
layer
emitting semiconductor
spacer
Prior art date
Application number
KR1020180007518A
Other languages
English (en)
Inventor
쳔 치에
왕 충-시
Original Assignee
마븐 옵트로닉스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마븐 옵트로닉스 씨오., 엘티디. filed Critical 마븐 옵트로닉스 씨오., 엘티디.
Application granted granted Critical
Publication of KR102045794B1 publication Critical patent/KR102045794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Abstract

발광 반도체 다이, 포토루미네슨트 층, 칩-측-스페이서 구조 및 베벨형 칩 반사 구조를 포함하는 칩-스케일 패키징(CSP) 발광 디바이스(LED)가 개시된다. 베벨형 반사 구조는 발광 반도체 다이의 칩-에지 표면들을 둘러싸서 배치되고, 칩-측-스페이서 구조는 베벨형 반사 구조와 발광 반도체 다이의 칩-에지 표면들 사이에 배치된다. CSP LED를 제조하는 제조 방법이 또한 개시된다. 베벨형 칩 리플렉터를 갖는 CSP LED는 발광 반도체 다이로부터 방사된 광을 포토루미네슨트 층을 향해 효과적으로 반사할 수 있어서, 광 추출 효율이 개선된다.

Description

칩-스케일 패키징 발광 소자를 위한 베벨형 칩 리플렉터 및 그 제조 방법{BEVELED CHIP REFLECTOR FOR CHIP-SCALE PACKAGING LIGHT-EMITTING DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 출원은 2017년 1월 26일에 출원된 대만 특허 출원 제106103239호 및 2017년 1월 26일에 출원된 중국 특허 출원 제201710057384.4호에 대한 이익 및 우선권을 주장하며, 상기 출원들의 개시내용들은 그 전체가 참조로 본원에 통합된다.
본 개시내용은 발광 소자 및 그 제조 방법에 관한 것이고, 더 상세하게는, 베벨형 칩 리플렉터를 갖는 칩-스케일 패키징 발광 소자 및 그 제조 방법에 관한 것이다.
발광 소자들(LED들)은 일반적으로 조명, 백라이팅 또는 인디케이터들을 위한 광원들로 사용되며, 발광 반도체 다이들은 일반적으로 패키지 구조 내부에 배치되어 LED 패키지가 되거나 또는 백색 LED 패키지로서 포토루미네슨트(photoluminescent) 재료들에 의해 추가로 캡슐화되거나 커버된다.
적절한 설계를 통해 LED는 우수한 발광 효율을 달성할 수 있다. 예를 들어, 도 1에 도시된 바와 같이, LED는 일반적으로 수평 발광 반도체 다이(80) 및 리드 프레임 구조(81)를 포함하는 플라스틱 리드 칩 캐리어(PLCC) LED 패키지이다. 발광 반도체 다이(80)는 금 와이어(82)를 통해 리드 프레임 구조(81)에 전기적으로 연결된다. 리드 프레임 구조(81)는 패키지 내부의 광을 패키지의 발광 표면 쪽으로 반사하는 반사 컵(811)을 포함한다. PLCC LED 패키지의 발광 효율은 발광 반도체 다이(80)를 둘러싸는 베벨형 반사 표면을 갖는 반사 컵(811)을 통해 효과적으로 증가될 수 있지만, PLCC LED 패키지는 다음을 포함하는 고유의 제한들을 갖는다: (1) 다양한 방사 각도들을 따라 포토루미네슨트 재료 내에서 이동하는 발광 반도체 다이(80)로부터 방출된 1차 광의 경로들에서의 큰 차이들은 불량한 색 불균일성을 초래하고 궁극적으로 황색 할로 링(halo ring)을 초래하고; (2) LED 패키지의 발광 영역이 발광 반도체 다이 영역보다 훨씬 커서 더 큰 에텐듀(etendue)를 초래하여, 방사 패턴을 형상화하는 2차 광학 렌즈의 설계가 용이하지 않고; (3) 리드 프레임 구조(81)의 큰 열 저항은 열 발산을 비효율적이 되게 하고, 결국 발광 효율의 감쇠를 초래한다.
LED 기술의 진보에 따라, LED의 칩-스케일 패키징(CSP)은 그 이점들로 인해 최근 수년 동안 큰 주목을 끌고 있다. CSP LED는 플립-칩 발광 반도체 다이 및 발광 반도체 다이(일반적으로 패키징 구조 내에 포토루미네슨트 재료를 포함함)를 커버하는 패키징 구조를 포함하기 때문에 CSP LED는 PLCC LED 패키지에 비해 다음과 같은 이점들을 갖는다. (1) 금 와이어들 및 여분의 리드 프레임 또는 서브마운트의 생략 및 그에 따른 CSP LED는 재료비를 상당히 감소시킨다. (2) 리드 프레임 또는 서브마운트의 생략으로 인해, 발광 반도체 다이와 열 싱크 사이의 열 저항이 추가로 감소될 수 있어서, 동일한 동작 조건들 하에서 더 낮은 동작 온도를 가질 것이다. (3) 더 낮은 동작 온도는 발광 반도체 다이가 더 높은 양자 효율을 갖도록 허용한다. (4) 크게 감소된 패키지 크기는 LED 모듈 또는 조명 기구의 더 유연한 설계를 허용한다. (5) CSP LED는 더 작은 광 방사 영역을 갖는다. 따라서, 에텐듀가 감소되어 방사 패턴을 형상화하거나 또는 보다 높은 발광 강도를 획득하기 위한 2차 옵틱스(optics)의 설계를 용이하게 할 수 있다.
백색광 CSP LED를 예로 들면, 일반적으로 광 방사 시야각에 따라 2가지 타입들의 CSP LED들로 카테고리화될 수 있다. 제1 타입은 플립-칩 발광 반도체 다이 및 발광 반도체 다이를 커버하는 포토루미네슨트 층을 포함하는 "5-면 방출" CSP LED 소자이다. 포토루미네슨트 층은 발광 반도체 다이의 칩 상부 표면 및 4개의 칩 에지 표면들을 커버한다. 이러한 타입의 CSP LED는 최상부 및 4개의 측면들로부터 광을 방출하는데, 즉, 상이한 방향들을 따라 5개의 표면들로부터 광을 방사하고 따라서 5-면 방출이다. 외부 치수들의 종횡비에 따라, 5-면 방출 CSP LED의 시야각은 일반적으로 140도 내지 160도 범위이다. 이의 큰 시야각으로 인해, 조명 기구 조명, 직사광선 백라이트 모듈 등과 같은 더 큰 각도의 조명을 특정하는 애플리케이션들에 적합하다.
제2 타입은 플립-칩 발광 반도체 다이 및 포토루미네슨트 층 및 반사 구조를 포함하는 "최상부 표면 방출" CSP LED이다. 포토루미네슨트 층은 발광 반도체 다이의 최상부에 배치되는 한편, 반사 구조는 발광 반도체 다이를 둘러싸도록 배치된다. 즉, 반사 구조는 발광 반도체 다이의 4개의 에지 표면들을 둘러싸고 커버하도록 배치된다. 반사 구조가 발광 반도체 다이 및 포토루미네슨트 층으로부터 방출된 광을 4개의 측면들로부터 패키지 구조로 다시 반사할 수 있기 때문에, CSP LED는 오직 또는 주로 CSP LED의 최상부 표면으로부터 광을 방출할 수 있고, 따라서 최상부-표면 방출이다. 최상부-표면 방출 CSP LED는 일반적으로 115 내지 125 도의 시야각을 가져서, 스포트라이트 및 에지-광선 LED 백라이트 모듈들과 같은 지향성 조명을 특정하는 애플리케이션들에 대해 더 작은 조명 각도를 제공한다.
그러나, CSP LED의 크기가 줄어듦에 따라, PLCC LED 패키지의 베벨형 리플렉터 설계와 같은 LED들을 형성하기 위해 일반적으로 활용될 수 있는 제조 기술들은 CSP LED들에 적용하기 어려워질 것이다. 예를 들어, 최상부-표면 방출 CSP LED에서, 반사 구조는 일반적으로 발광 반도체 다이의 칩-에지 표면들 및/또는 포토루미네슨트 층의 에지 표면들을 완전히 커버한다. 반사 구조의 이러한 설계는 발광 반도체 다이의 4개의 에지 표면들로부터 방출된 광이 반사 구조에 의해 발광 반도체 다이로 다시 반사되게 할 것이다. 반도체 다이 내부에서 다수의 반사 이후, 광은 CSP LED 외부로 안내되고 포토루미네슨트 층의 최상부 표면으로부터 탈출할 수 있고, 따라서 CSP LED에서 더 많은 광 에너지 손실을 초래하고 전반적인 발광 효율을 감소시킨다.
상기와 관련하여, CSP LED의 발광 효율을 추가로 향상시키기 위해 배치 대량 생산 공정에 적합한 솔루션을 제공할 필요가 있다.
본 개시의 일부 실시예들의 목적은, 최상부-표면 방출 칩-스케일 패키징(CSP) LED의 발광 효율을 추가로 개선하기 위한 배치 대량 생산 공정에 적합한 CSP LED 및 이의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 개시의 일부 실시예들에 따른 CSP LED는 플립-칩 발광 반도체 다이, 포토루미네슨트 층, 칩-측-스페이서 구조 및 반사 구조를 포함한다. 플립-칩 발광 반도체 다이는 칩-상부 표면, 칩-상부 표면에 대향하는 칩-하부 표면, 칩-상부 표면과 칩-하부 표면 사이에 형성되거나 확장되는 칩-에지 표면, 및 전극들의 세트를 갖는다. 전극들의 세트는 칩-하부 표면 상에 배치된다. 포토루미네슨트 층은 포토루미네슨트-층-하부-표면에 대향하는 포토루미네슨트-층-상부 표면 및 포토루미네슨트-층-에지-표면을 갖고, 포토루미네슨트-층-에지-표면은 포토루미네슨트-층-상부 표면과 포토루미네슨트-층-하부 표면 사이에 형성 또는 확장된다. 포토루미네슨트 층의 포토루미네슨트-층-하부 표면은 플립-칩 발광 반도체 다이의 칩-상부 표면 상에 배치되고 칩-상부 표면보다 크다. 칩-측-스페이서 구조는 플립-칩 발광 반도체 다이의 칩-에지 표면과 포토루미네슨트 층의 포토루미네슨트-층-하부-표면 사이에 또는 그에 인접하여 배치되고, 포토루미네슨트 층의 포토루미네슨트-층-하부 표면과 플립-칩 발광 반도체 다이의 칩-에지 표면 사이에서 연결 또는 확장되는 베벨형 측-스페이서-에지 표면을 포함한다. 반사 구조는 칩-측-스페이서 구조의 측-스페이서-에지 표면을 커버한다.
상기 목적을 달성하기 위해, 본 개시의 일부 실시예들에 개시된 다른 CSP LED는 플립-칩 발광 반도체 다이, 투명 층, 칩-측-스페이서 구조 및 반사 구조를 포함한다. 플립-칩 발광 반도체 다이는 칩-상부 표면, 칩-상부 표면에 대향하는 칩-하부 표면, 칩-상부 표면과 칩-하부 표면 사이에 형성되거나 확장되는 칩-에지 표면, 및 전극들의 세트를 갖는다. 전극들의 세트는 칩-하부 표면 상에 배치된다. 투명 층은 투명-층-하부-표면에 대향하는 투명-층-상부 표면 및 투명-층-에지-표면을 갖고, 투명-층-에지-표면은 투명-층-상부 표면과 투명-층-하부 표면 사이에 형성 또는 확장된다. 투명 층의 투명-층-하부 표면은 플립-칩 발광 반도체 다이의 칩-상부 표면 상에 배치되고 칩-상부 표면보다 크다. 칩-측-스페이서 구조는 플립-칩 발광 반도체 다이의 칩-에지 표면과 투명 층의 투명-층-하부-표면 사이에 또는 그에 인접하여 배치되고, 투명 층의 투명-층-하부 표면과 플립-칩 발광 반도체 다이의 칩-에지 표면 사이에서 연결 또는 확장되는 베벨형 측-스페이서-에지 표면을 포함한다. 반사 구조는 칩-측-스페이서 구조의 측-스페이서-에지 표면을 커버한다.
상기 목적을 달성하기 위해, 본 개시의 일부 실시예들에 따라, 라미네이팅 필름의 표면 상에 투명 접착 재료를 배치하는 단계; 라미네이팅 필름에 복수의 플립-칩 발광 반도체 다이들을 라미네이팅하는 단계 ― 플립-칩 발광 반도체 다이들의 칩-상부 표면들은 투명 접착 재료가 배치되는 라미네이팅 필름의 표면과 대면함 ―; 및 복수의 칩-측-스페이서 구조들을 형성하기 위해, 투명 접착 재료를 플립-칩 발광 반도체 다이들의 칩-에지 표면들 및 라미네이팅 필름의 표면 상에 압출하는 단계; 칩-측-스페이서 구조들을 경화하는 단계 ― 칩-측-스페이서 구조들 각각은 플립-칩 발광 반도체 다이들 중 각각의 하나의 칩-에지 표면과 라미네이팅 필름의 표면 사이에서 연결 또는 확장되는 베벨형 측-스페이서-에지 표면을 포함함 ―; 칩-측-스페이서 구조들의 측-스페이서-에지 표면들을 각각 커버하기 위해 복수의 반사 구조들을 형성하는 단계; 및 본 개시의 일부 실시예들에 따른 복수의 CSP LED들을 형성하기 위해 반사 구조들을 단일화하는 단계를 포함하는 CSP LED 제조 방법이 개시된다.
상기 목적을 달성하기 위해, 본 개시에 개시된 CSP LED를 제조하는 다른 방법은, 라미네이팅 필름의 표면 상에 복수의 플립-칩 발광 반도체 다이들을 제공하는 단계 ― 플립-칩 발광 반도체 다이들의 칩-상부 표면들은 라미네이팅 필름의 표면과 대면함 ―; 복수의 칩-측-스페이서 구조들을 형성하기 위해, 투명 접착 재료를 플립-칩 발광 반도체 다이들의 칩-에지 표면들과 라미네이팅 필름의 표면 사이에 압출하는 단계 ― 칩-측-스페이서 구조들 각각은 라미네이팅 필름의 표면과 플립-칩 발광 반도체 다이들 중 각각의 하나의 칩-에지 표면 사이에서 연결 또는 확장되는 베벨형 측-스페이서-에지 표면을 포함함 ―; 칩-측-스페이서 구조들을 경화하는 단계; 칩-측-스페이서 구조들을 각각 커버하기 위해 복수의 반사 구조들을 형성하는 단계; 및 본 개시의 일부 실시예들에 따른 복수의 CSP LED들을 형성하기 위해 반사 구조들을 단일화하는 단계를 포함한다.
따라서, 본 개시의 일부 실시예들에 따른 CSP LED 및 이를 제조하는 방법은 적어도 다음의 이점들을 제공할 수 있다. (1) 베벨형 내부 표면을 갖는 반사 구조는 발광 반도체 다이로부터 측방향으로 방사된 광을 CSP LED의 최상부 표면을 향해 반사할 수 있다. 다른 최상부 표면 방출 CSP LED에 비해, 본 개시의 일부 실시예들에 따른 CSP LED는 패키지로부터 광을 효과적으로 추출할 수 있고, 따라서 전체 발광 효율을 증가시킬 수 있다. 다른 최상부 표면 방출 CSP LED에 비해, 본 개시의 일부 실시예들에 따라 개시된 베벨형 내부 표면을 갖는 반사 구조는 발광 반도체 다이로부터 측방향으로 방출된 광을 보다 효율적으로 포토루미네슨트 층을 향해 안내하고 반사시킬 수 있다. (2) 칩-측-스페이서 구조의 제조 재료는, 바람직하게는 저-굴절률이고 실질적으로 투명한 수지 재료이고, 따라서 발광 반도체 다이의 계면과 칩-측-스페이서 구조 사이에서 내부 전반사가 발생하기 더 쉽다. 따라서, 반도체 다이에 의해 방출된 광은 발광 반도체 다이의 칩-상부 표면을 향해 보다 효과적으로 투과되어 전반적인 광 추출 효율을 증가시킬 수 있다. (3) 제조 공정의 적절한 제어를 통해, 반사 구조의 베벨형 내부 표면은 오목한 형상의 베벨형 표면, 베벨형 평면 에지 표면, 또는 볼록한 형상의 베벨형 표면을 포함하는 3개의 구성들을 갖도록 제조될 수 있으며, 측-스페이서-에지 표면은 또한 발광 반도체 다이의 칩-에지 표면을 실질적으로 완전히 커버하거나 부분적으로 커버하여 CSP LED의 전체 발광 효능을 추가로 조정할 수 있다. (4) 제조 공정의 적절한 제어 또는 다중-층 포토루미네슨트 층 구조의 규격을 통해, 원격 형광체 구성의 효과는 발광 반도체 다이로부터 생성된 열의 포토루미네슨트 층으로의 영향을 감소시키도록 달성되어, 포토루미네슨트 재료의 광 변환 효율을 추가로 증가시킨다. (5) 본 개시의 일부 실시예들에 따른 CSP LED는 작은 폼 팩터를 가지며 발광 반도체 다이의 CSP LED보다 약간 더 크다. (6) 제조 방법은 배치 대량 생산 공정이므로 생산 비용을 효과적으로 감소시킬 수 있다.
본 개시의 다른 양상들 및 실시예들이 또한 고려된다. 전술한 요약 및 다음의 상세한 설명은 본 개시를 임의의 특정 실시예로 제한하려 의도하는 것이 아니라 단지 본 개시의 일부 실시예들을 설명하도록 의도된다.
도 1은 비교용 LED 패키지의 단면도이다.
도 2는 본 개시의 실시예에 따른 CSP LED의 단면도이다.
도 3a는 본 개시의 다른 실시예에 따른 CSP LED의 단면도이다.
도 3b, 도 3c 및 도 3d는 본 개시의 도 3a에 도시된 CSP LED의 예시적인 실시예들의 단면도들이다.
도 4a, 도 4b 및 도 4c는 본 개시의 다른 실시예에 따른 CSP LED의 단면도들이다.
도 5는 본 개시의 다른 실시예에 따른 CSP LED의 단면도이다.
도 6은 본 개시의 다른 실시예에 따른 CSP LED의 단면도이다.
도 7a 및 도 7b는 본 개시의 다른 실시예에 따른 CSP LED의 단면도들이다.
도 8은 본 개시의 다른 실시예에 따른 CSP LED의 단면도이다.
도 9는 본 개시의 다른 실시예에 따른 CSP LED의 단면도이다.
도 10은 본 개시의 다른 실시예에 따른 CSP LED의 단면도이다.
도 11은 본 개시의 다른 실시예에 따른 CSP LED의 단면도이다.
도 12a, 도 12b, 도 13, 도 14, 도 15, 도 16, 도 17 및 도 18은 본 개시에 따라 CSP LED를 제조하는 방법의 일 실시예를 각각 예시하는 개략도들이다.
도 19, 도 20a, 도 20b 및 도 21은 본 개시에 따라 CSP LED를 제조하는 방법의 다른 실시예를 각각 예시하는 개략도들이다.
도 22a, 도 22b 및 도 22c는 본 개시에 따라 칩-측-스페이서를 형성하는 방법의 다른 실시예를 예시하는 개략도들이다.
도 23, 도 24, 도 25 및 도 26은 본 개시에 따라 CSP LED를 제조하는 방법의 다른 실시예를 예시하는 개략도들이다.
정의들
다음의 정의들은 본 개시의 일부 실시예들에 대해 설명된 기술적 양상들의 일부에 적용된다. 마찬가지로 이러한 정의들은 본 명세서에서 확장될 수 있다.
본 명세서에서 사용되는 바와 같이, 단수형 표현들("a", "an" 및 "the")은, 문맥상 명시적으로 달리 지시하지 않는 한, 복수형 참조들을 포함할 수 있다. 따라서, 예를 들어, 층에 대한 참조는 문맥상 명시적으로 달리 지시하지 않는 한 다수의 층들을 포함할 수 있다.
본 명세서에서 사용되는 바와 같이, 용어 "세트"는 하나 이상의 컴포넌트들의 집합을 지칭한다. 따라서, 예를 들어, 층들의 세트는 단일 층 또는 다수의 층들을 포함할 수 있다. 세트의 컴포넌트들은 또한 세트의 멤버들로 지칭될 수 있다. 세트의 컴포넌트들은 동일하거나 상이할 수 있다. 일부 경우들에서, 세트의 컴포넌트들은 하나 이상의 공통 특성들을 공유할 수 있다.
본 명세서에서 사용되는 바와 같이, 용어 "인접한"은 근처 또는 인근에 있는 것을 지칭한다. 인접한 컴포넌트들은 서로 이격될 수 있거나 또는 서로 실제로 또는 직접적으로 접촉할 수 있다. 일부 경우들에서, 인접한 컴포넌트들은 서로 연결될 수 있거나 또는 서로 일체형으로 형성될 수 있다. 일부 실시예들의 설명에서, 다른 컴포넌트 "상에" 또는 "최상부 상에" 제공된 컴포넌트는 그 컴포넌트가 다른 컴포넌트 상에 직접 존재(예를 들어, 그와 직접 물리적으로 접촉)하는 경우들 뿐만 아니라 하나 이상의 개재 컴포넌트들이 컴포넌트와 다른 컴포넌트 사이에 위치되는 경우들을 포함할 수 있다. 일부 실시예들의 설명에서, 다른 컴포넌트 "아래에" 제공된 컴포넌트는 그 컴포넌트가 다른 컴포넌트 아래에 직접 존재(예를 들어, 그와 직접 물리적으로 접촉)하는 경우들 뿐만 아니라 하나 이상의 개재 컴포넌트들이 컴포넌트와 다른 컴포넌트 사이에 위치되는 경우들을 포함할 수 있다.
본 명세서에 사용되는 바와 같이, 용어들 "연결하다", "연결된" 및 "연결"은 동작가능한 커플링 또는 링크를 지칭한다. 연결된 컴포넌트들은 서로 직접 커플링될 수 있거나 예를 들어 컴포넌트들의 다른 세트를 통해 간접적으로 서로 커플링될 수 있다.
본 명세서에 사용되는 바와 같이, 용어들 "약", "실질적으로" 및 "실질적인"은 상당한 정도 또는 범위를 지칭한다. 이벤트 또는 상황과 함께 사용되는 경우, 용어들은 이벤트 또는 상황이 정확하게 발생하는 경우들 뿐만 아니라 이벤트 또는 상황이, 예를 들어, 본 명세서에서 설명된 제조 동작들의 일반적인 공차 레벨들을 설명하는 근사치로 발생하는 경우들을 지칭할 수 있다. 예를 들어, 수치 값과 함께 사용되는 경우, 용어들은 그 수치 값의 ±10 % 이하의 변동 범위, 예를 들어 ±5 % 이하, ±4 % 이하, ±3 % 이하, ±2 % 이하, ±1 % 이하, ±0.5 % 이하, ±0.1 % 이하 또는 ±0.05 % 이하를 포함할 수 있다. 예를 들어, "실질적으로" 투명한 것은 가시 스펙트럼의 적어도 부분적으로 또는 전체에 걸쳐 적어도 70 %, 예를 들어, 적어도 75 %, 적어도 80 %, 적어도 85 % 또는 적어도 90 %의 광 투과율을 지칭할 수 있다. 예를 들어, "실질적으로" 동일 높이(flush)는 동일 평면을 따라 놓인 20 마이크로미터 이내, 예를 들어 동일 평면을 따라 놓인 10 마이크로미터 이내 또는 동일한 평면을 따라 놓인 5 마이크로미터 이내의 2개의 표면들을 지칭할 수 있다.
본 명세서에서 포토루미네슨스에 대해 사용되는 용어 "효율" 또는 "양자 효율"은 입력 광자들의 수에 대한 출력 광자들의 수의 비를 지칭한다.
본 명세서에서 사용되는 바와 같이, 용어 "크기"는 특성 치수를 지칭한다. 구형인 물체(예를 들어, 입자)의 경우, 물체의 크기는 물체의 직경을 지칭할 수 있다. 비-구형인 물체의 경우, 비-구형 물체의 크기는 대응하는 구형 물체의 직경을 지칭할 수 있으며, 여기서 대응하는 구형 물체는 비-구형 물체와 실질적으로 동일한 유도가능한 또는 측정가능한 특성들의 특정 세트를 갖거나 나타낸다. 특정 크기를 갖는 물체들의 세트를 지칭하는 경우, 물체들은 그 크기 근처의 크기 분포를 가질 수 있다고 간주된다. 따라서, 본 명세서에서 사용되는 바와 같이, 물체들의 세트의 크기는 평균 크기, 중간 크기 또는 피크 크기와 같은 크기 분포의 전형적인 크기를 지칭할 수 있다.
도 2에 도시된 바와 같이, CSP LED의 개략도가 본 개시의 실시예에 따라 예시된다. CSP LED(1A)는 발광 반도체 다이(10), 포토루미네슨트 층(20), 칩-측-스페이서 구조(30), 반사 구조(40) 및 접착제 층(90)을 포함한다. 기술적인 세부사항들은 다음과 같이 설명될 것이다.
발광 반도체 다이(10)는 플립-칩 발광 반도체 다이이며, 칩-상부 표면(11), 칩-하부 표면(12), 칩-에지 표면(13) 및 전극들의 세트(14)를 포함한다. 칩-상부 표면(11) 및 칩-하부-표면(12)은 서로 대향하여 실질적으로 평행하게 배치된다. 칩-에지 표면(13)은 칩-상부 표면(11)과 칩-하부 표면(12) 사이에서 형성 또는 확장되어 칩-상부 표면(11)의 외측 림(rim)을 칩-하부 표면(12)의 림과 연결한다. 전극들의 세트(14)는 칩-하부 표면(12) 상에 배치되고, CSP LED(1A)로부터 노출되는 둘 이상의 전극들을 포함할 수 있다. 전기 에너지(도시되지 않음)는 일렉트로-루미네슨스가 생성되도록 전극들의 세트(14)를 통해 발광 반도체 다이(10)에 적용된다. 광자들은 일반적으로 발광 반도체 다이(10)의 칩-상부 표면(11) 및 칩-에지 표면(13)으로부터 방사된다.
포토루미네슨트-층-상부 표면(21), 포토루미네슨트-층-하부 표면(22) 및 포토루미네슨트-층-에지 표면(23)을 포함하는 포토루미네슨트 층(20)은 발광 반도체 다이(10)로부터 방출된 1차 광의 파장을 더 긴 파장을 갖는 저-에너지 변환된 광으로 변환할 수 있고; 포토루미네슨트-층-상부 표면(21) 및 포토루미네슨트-층-하부 표면(22)은 서로 대향하여 실질적으로 평행하게 형성된다. 포토루미네슨트-층-에지 표면(23)은 포토루미네슨트-층-상부 표면(21)과 포토루미네슨트-층-하부 표면(22) 사이에서 형성 또는 확장되어 포토루미네슨트-층-상부 표면(21)의 외측 림을 포토루미네슨트-층-하부 표면(22)의 림과 연결한다. 포토루미네슨트-층-상부 표면(21) 및 포토루미네슨트-층-하부 표면(22)은 서로에 대해 실질적으로 수평 및 평행하다.
포토루미네슨트 층(20)은 형광체 층(201)을 포함할 수 있으며, 형광체 층(201) 상에 배치된 적어도 하나의 투명 층(202)을 또한 포함할 수 있다. 대안적으로, 투명 층(202)은 형광체 층(201) 아래에 역으로 적층되고 배치될 수 있다. 투명 층(202) 및 형광체 층(201)은 1차 광이 통과하도록 허용한다. 따라서, 투명 층(202) 및 형광체 층(201)의 제조 재료들 둘 모두는 실리콘 수지, 에폭시 수지, 고무, 다른 수지 재료 등과 같은 실질적으로 투명한 바인더(binder) 재료를 포함할 수 있다. 형광체 층(201)은 투명 바인더 재료 내에서 혼합될 형광체들, 양자 도트(dot)들 등과 같은 포토루미네슨트 재료들을 더 포함한다. 또한, 투명 층(202) 및 형광체 층(201)의 제조 재료들은 내열성, 내수성 또는 신뢰성과 같은 특정 속성들을 획득하기 위해 실질적으로 투명한 무기 재료들, 예를 들어, 유리 또는 알루미나를 또한 포함할 수 있다. 발광 반도체 다이(10)로부터 방출된, 예를 들어 청색 또는 자외선 광과 같은 1차 광이 형광체 층(201)을 통과하는 경우, 광의 일부는 예를 들어 황색, 적색 또는 녹색 광으로 파장 변환되고, 그 다음 CSP LED(1A)의 내부로부터 주위 환경으로 탈출하기 전에 투명 층(202)을 통과하도록 유지된다.
투명 층(202)은 광의 파장을 하향 변환하지 않지만, 형광체 층(201)이 환경에 직접 노출되지 않도록 형광체 층(201)에 대한 보호 층을 제공한다. 또한, 투명 층(202)은 포토루미네슨트 층(20)의 전반적인 구조 강도를 또한 증가시킬 수 있다.
포토루미네슨트 층(20)은 발광 반도체 다이(10) 상에 배치되고, 포토루미네슨트 층(20)의 포토루미네슨트-층-하부면(22)이 발광 반도체 다이(10)의 칩-상부 표면(11)에 인접하게 하고 그 사이에 접착제 층(90)이 있다. 즉, 포토루미네슨트 층(20)은 발광 반도체 다이(10)의 칩-상부 표면(11) 상에 전체적으로 위치되고, 접착제 층(90)은 포토루미네슨트 층(20)과 발광 반도체 다이(10) 사이에 개재된다.
차원적으로, 포토루미네슨트 층(20)의 포토루미네슨트-층-하부 표면(22)은 발광 반도체 다이(10)의 칩-상부 표면(11)보다 커서, 예를 들어 포토루미네슨트-층-하부 표면(22)의 영역은 칩-상부 표면(11)의 영역의 적어도 약 1.1 배, 적어도 약 1.3 배 또는 적어도 약 1.5 배이다. 법선 방향을 따라 하방을 볼 때, 포토루미네슨트 층(20)은 발광 반도체 다이(10)를 완전히 차폐하고, 발광 반도체 다이(10)의 둘레는 포토루미네슨트 층(20)의 둘레 내에 완전히 놓여서, 발광 반도체 다이(10)로부터 방출된 1차 광은 포토루미네슨트 층(20)을 통과하지 않고는 바깥쪽으로 투과될 수 없다. 그렇지 않으면, 1차 광의 누설을 초래할 것이다. 이와 동시에, 더 큰 포토루미네슨트 층(20)은 후술될 칩-측-스페이서 구조(30)를 형성하기 위한 추가적인 표면을 제공한다. 포토루미네슨트 층(20)의 포토루미네슨트-층-하부 표면(22)은 투명 접착제 재료(예를 들어, 실리콘, 에폭시, 고무 등)를 통해 발광 반도체 다이(10)의 칩-상부 표면(11)에 접착되어 접착제 층(90)을 형성하여, 포토루미네슨트 층(20)과 발광 반도체 다이(10) 사이에 더 양호한 접착이 존재하게 한다. 또한, 접착제 층(90)은 공정 조건들의 제어를 통해 상이한 두께들을 가질 수 있다. 예를 들어, 접착제 층(90)의 두께는 약 1 마이크로미터 이상, 약 5 마이크로미터 이상, 약 10 마이크로미터 이상 또는 약 20 마이크로미터 이상일 수 있다. 따라서, 포토루미네슨트 층(20)과 발광 반도체 다이(10) 사이의 거리는 원격 형광체 구성의 효과를 제공할 수 있어서, 발광 반도체 다이(10)에 의해 생성된 열의 포토루미네슨트 층(20)에 대한 영향을 감소시키고, 포토루미네슨트 재료의 광 변환 효율을 추가로 증가시킨다.
칩-측-스페이서 구조(30)는 발광 반도체 다이(10)의 칩-에지 표면(13), 접착제 층(90)의 에지 표면 및 포토루미네슨트 층(20)의 포토루미네슨트-층-하부 표면(22) 사이에서 배치 및 확장되고; 발광 반도체 다이(10) 및 접착제 층(90)의 둘레를 둘러싼다. 칩-측-스페이서 구조(30)는 포토루미네슨트 층(20)의 포토루미네슨트-층-하부 표면(22) 아래에 배치된다. 구체적으로, 칩-측-스페이서 구조(30)는 측-스페이서-상부 표면(31), 측-스페이서-내부-에지 표면(32) 및 측-스페이서-에지 표면(33)을 갖는다. 예시된 바와 같이, 측-스페이서-상부 표면(31)은 포토루미네슨트 층(20)의 포토루미네슨트-층-하부-표면(22)에 인접하고, 측-스페이서-내부-에지 표면(32)은 발광 반도체 다이(10)의 칩-에지 표면(13) 및 접착제 층(90)의 에지 표면에 인접한다. 이러한 2개의 결합 표면들 사이에는 어떠한 현저한 갭도 형성되지 않는다. 도 2의 CSP LED(1A)의 단면도에 도시된 바와 같이, 측-스페이서-에지 표면(33)은 포토루미네슨트 층(20)의 포토루미네슨트-층-하부-표면(22)에 대해 그리고 발광 반도체 다이(10)의 칩-에지 표면(13)에 대해 기울어진 부드러운 곡선형 표면이다. 더 구체적으로, 측-스페이서-에지 표면(33)의 일단은 포토루미네슨트 층(20)의 포토루미네슨트-층-하부 표면(22)에 연결되고; 측-스페이서-에지 표면(33)의 타단은 발광 반도체 다이(10)의 칩-에지 표면(13)에 연결된다. 본 실시예에서, 측-스페이서-에지 표면(33)은 오목한 형상의 베벨형 표면이고, 측-스페이서-상부 표면(31), 측-스페이서-내부-에지 표면(32) 및 측-스페이서-에지 표면(33)은 서로에 대해 상호 연결된다. 칩-측-스페이서 구조(30)의 폭은 포토루미네슨트-층-하부 표면(22)에 직교하고 그로부터 이동하는 방향을 따라 점진적으로 테이퍼링된다. 예시된 바와 같이, 측-스페이서-에지 표면(33)은 측-스페이서-에지 표면(33)의 전체를 따라 실질적으로 연속적인 곡률을 갖는다.
칩-측-스페이서 구조(30)는 광이 통과하도록 허용하여, 그 제조 재료는 투명 수지 재료(예를 들어, 실리콘, 에폭시, 고무 등)와 같은 실질적으로 투명한 재료를 포함할 수 있다. 투명 재료의 선택에 따라, 칩-측-스페이서 구조(30)는 광학 투과율 및 굴절률과 같은 상이한 광학 특성들을 가질 수 있다. 일부 실시예들에서, 칩-측-스페이서 구조(30) 및 접착제 층(90)은 동일한 투명 재료로 형성될 수 있다. 일부 실시예들에서, 칩-측-스페이서 구조(30) 및 접착제 층(90)은 그 사이에 인터페이스가 없는 모놀리식 구조일 수 있다.
반사 구조(40)는 칩-측-스페이서 구조(30)의 측-스페이서-에지 표면(33)을 커버한다. 이러한 실시예에서, 반사 구조(40)는 포토루미네슨트 층(20)의 포토루미네슨트-층-에지 표면(23)을 커버하지 않는다. 발광 반도체 다이(10)에 의해 방출된 1차 광의 일부가 칩-에지 표면(13)을 통과하고 칩-측-스페이서 구조(30)에 진입하기 때문에, 칩-측-스페이서 구조(30)에 인접한 반사 구조(40)는 광을 포토루미네슨트 층(20)을 향해 효과적으로 반사할 수 있다.
반사 구조(40)가 측-스페이서-에지 표면(33)을 커버하는 경우, 반사 구조(40)와 측-스페이서-에지 표면(33) 사이에는 어떠한 현저한 갭도 없다. 따라서, 반사 구조(40)는 칩-측-스페이서 구조(30)의 측-스페이서-에지 표면(33)과 완전히 접촉하는 반사 표면(43)을 갖는다. 도 2에 도시된 바와 같이, 측-스페이서-에지 표면(33)은 오목한 형상의 베벨형 표면이고, 따라서 반사 표면(43)은 볼록한 형상의 반사 표면이어서, 반사 구조(40)의 반사 표면(43)은 볼록한 모양의 반사 표면을 제공할 수 있다. 또한, 이러한 실시예에서, 반사 구조(40)는 리플렉터-바닥 표면(41) 및 리플렉터-외측-에지 표면(42)을 갖는다. 리플렉터-바닥 표면(41)은 발광 반도체 다이(10)의 칩-하부 표면(12)에 연결된다. 리플렉터-바닥 표면(41)은 칩-하부 표면(12)과 실질적으로 동일 높이일 수 있다. 리플렉터-외부-에지 표면(42)은 수직 표면이고, 포토루미네슨트-층-에지 표면(23)과 실질적으로 동일 높이일 수 있다. 반사 구조(40)의 폭은 포토루미네슨트-층-하부 표면(22)에 직교하고 그를 향해 이동하는 방향을 따라 점진적으로 테이퍼링된다. 예시된 바와 같이, 반사 표면(43)은 반사 표면(43)의 전체를 따라 실질적으로 연속적인 곡률을 갖는다. 반사 표면(43)과 칩-에지 표면(13) 사이의 갭은 포토루미네슨트-층-하부 표면(22)에 직교하고 그로부터 이동하는 방향을 따라 점진적으로 테이퍼링된다.
제조 재료에 관하여, 반사 구조(40)는 광-산란 입자들을 더 포함할 수 있는 투명 수지를 함유하는 재료를 포함할 수 있다. 바람직하게는, 투명 수지 내의 광-산란 입자들의 퍼센티지 농도는 양호한 리플렉터가 형성될 수 있도록 약 20 중량% 이상(예를 들어, 약 30 % 이상 또는 약 40 % 이상)이다. 투명 수지는 예를 들어 폴리프탈아미드(PPA), 폴리시클로-에틸렌-디-메틸렌 테레프탈레이트(PCT), 열경화성 에폭시 수지 몰딩 화합물(EMC), 실리콘 또는 저 굴절률 실리콘(예를 들어, 굴절률은 약 1.45 이하 또는 약 1.35 내지 약 1.45일 수 있음)을 포함한다. 광 산란 입자는 예를 들어, 티타늄 디옥사이드, 붕소 나이트라이드, 실리콘 디옥사이드, 알루미늄 옥사이드(Al2O3) 또는 이들의 조합을 포함하고, 유사한 기능들을 갖는 다른 옥사이드, 나이트라이드 또는 세라믹 입자들이 또한 사용될 수 있다. 광 산란 입자들의 크기는 1차 광의 파장의 약 절반, 예를 들어, 약 150 nm 내지 약 450 nm로 설정될 수 있다. 전술한 제조 재료들에 추가로, 반사 구조(40)는 또한 다른 전자 패키징 재료들 등으로 제조될 수 있다.
상기 내용은 적어도 다음의 기술적 특징들을 갖는 CSP LED(1A)의 실시예의 기술적인 세부사항들이다.
도 2에 도시된 바와 같이, 칩-측-스페이서 구조(30)는 반사 구조(40)의 반사 표면(43)에 의해 커버되는 측-스페이서-에지 표면(33)을 갖는다. 반사 구조(40)는 발광 반도체 다이(10)로부터 방출된 광을 반사 표면(43)에 의해 반사하는 반사 컵처럼 기능하여, 반사된 광은 포토루미네슨트 층(20)으로부터 보다 효과적으로 바깥쪽으로 투과된다. 즉, 반사 표면(43)은 도 2에 예시된 바와 같이 발광 반도체 다이(10)로부터 방출된 광 L을 포토루미네슨트 층(20)을 향해 반사하여 더 용이하게 바깥쪽으로 방사되도록 배치된다. 따라서, 광 L이 발광 반도체 다이(10)로 다시 반사될 기회가 감소되어, 전체 광 에너지 손실은 효과적으로 감소될 수 있다. 이러한 배열에서, 발광 반도체 다이(10)에 의해 방출된 광 L은 CSP LED(1A)로부터 효과적으로 탈출할 수 있어서, CSP LED(1A)는 양호한 광 추출 효율을 갖는다. 베벨형 표면이 없는 반사 구조(예를 들어, 반사 구조의 내부 반사 에지가 수직임)에 비해, 발광 반도체 다이(10)에 의해 방출된 광은 용이하게 다시 발광 반도체 다이(10)로 반사된다. 따라서, 측-스페이서-에지 표면(33)(또는 반사 표면(43))의 이점이 인식될 것이다.
칩-측-스페이서 구조(30)는 저 굴절률을 갖는 투명 수지 재료로 제조될 수 있어서 발광 반도체 다이(10)의 칩-에지 표면(13)과 칩-측-스페이서 구조(30) 사이의 계면에서 내부 전반사가 발생하기 쉽다. 따라서, 발광 반도체 다이(10)에 의해 방출된 광은 칩-상부 표면(11)으로부터 더 효과적으로 투과되어 전반적인 광 추출 효율을 추가로 증가시킨다.
또한, 베벨형 리플렉터를 갖는 다른 최상부-표면 방출 CSP LED에 비해, 이러한 베벨형 리플렉터는 주로 포토루미네슨트 층 내부의 광을, 포토루미네슨트 층을 둘러싸도록 배치된 베벨형 리플렉터를 통해 포토루미네슨트 층의 상부 표면을 향해 반사한다. 그러나, 이 구성은 발광 반도체 다이의 칩-에지 표면으로부터 방출된 광에 대한 추가적인 광 추출 효과를 제공하지 않는다. 한편, 본 개시의 일부 실시예들에 따른 반사 표면(43)의 주 기능은 발광 반도체 다이(10)의 칩-에지 표면(13)으로부터 방출된 광을 포토루미네슨트 층(20)을 향해 더 효과적으로 반사하여, 광이 CSP LED(1A)로부터 보다 용이하게 추출될 수 있게 하는 것이다.
측-스페이서-에지 표면(33)을 배치함으로써 발광 효율을 증가시키는 것에 추가로, CSP LED(1A)는 포토루미네슨트 층(20)의 형광체 층(201) 및 투명 층(202)의 굴절률을 조정함으로써 발광 효율을 추가로 증가시킬 수 있다. 즉, 광 에너지 손실을 초래하는 계면에서의 광 반사를 감소시키기 위해, 발광 반도체 다이(10)의 광이 투명 층(202)을 통해 공기 중에 진입하도록, 투명 층(202)의 굴절률은 형광체 층(201)의 굴절률과 공기의 굴절률 사이에서 특정될 수 있다. 투명 층(202)의 수는 둘 이상의 층들(도시되지 않음)로 특정될 수 있다. 복수의 투명 층들(202)의 굴절률들은 상이할 수 있고(즉, 2개의 투명 층들(202)의 제조 재료들이 상이함), 외측 층의 굴절률은 내부 층의 굴절률보다 낮고, 형광체 층(201)의 굴절률보다 낮다. 따라서, 발광 효율은 추가로 향상될 수 있다.
CSP LED(1A)는 외관상 작은 폼 팩터를 갖는다는 것을 인식할 것이다. CSP LED(1A)의 전체 크기는 일반적으로 발광 반도체 다이(10)의 크기보다 약간 더 크다. 예를 들어, CSP LED(1A)의 길이 및 폭은 발광 반도체 다이(10)의 길이 및 폭의 약 200 %, 약 150 % 또는 약 120 % 이하이다.
상기 내용은 CSP LED(1A)의 기술적 내용의 상세한 설명이다. 다음으로, 본 개시의 다른 실시예들에 따른 다른 CSP LED들의 기술적 내용이 다음 단락들에서 설명될 것이다. 특정 실시예들 각각의 CSP LED들의 기술적 내용 중 일부는 서로 참조될 수 있다. 따라서, 유사한 특징들에 대한 상세한 설명은 간략화를 위해 생략될 것이다.
도 3a에 도시된 바와 같이, CSP LED(1B)의 개략도가 본 개시의 다른 실시예에 따라 예시된다. CSP LED(1B)와 CSP LED(1A)의 차이점은 CSP LED(1B)의 반사 구조(40)의 리플렉터-바닥 표면(41)이 상방으로 오목하거나 또는 곡선형이라는 점이다. 상방으로 오목한 리플렉터-바닥 표면(41)은 다음과 같은 이점들을 제공할 수 있다. CSP LED(1B)가 예를 들어, 표면 장착 기술(SMT) 공정(도시되지 않음)을 사용하여 기판에 부착되는 공정 동안, CSP LED(1B) 및 기판은 일반적으로 리플로우 솔더링(reflow soldering) 또는 공융 결합을 위해 상승된 온도를 겪는다. 그러나, 더 높은 온도 환경 동안, 리플렉터-바닥 표면(41)은 열 팽창, 예를 들어 반사 구조(40), 칩-측-스페이서 구조(30) 및 포토루미네슨트 층(20)의 열 팽창으로 인해 하방으로 팽창할 것이다. 그러나, 반사 구조(40)의 재료의 열 팽창 계수(CTE)는 통상적으로 발광 반도체 다이(10)의 CTE의 약 10 배이다. 리플렉터-바닥 표면(41)이 상방으로 오목하지 않으면, 리플렉터-바닥 표면(41)은 고온 환경 하에서 더 하방으로 변형될 수 있고, 기판에 대해 푸시되어 발광 반도체 다이(10)의 전극들의 세트(14)가 결합 기판의 결합 패드 영역으로부터 상승되어 결합 실패를 초래할 것이다. 그러나, 이러한 실시예에 따른 CSP LED(1B)의 반사 구조(40)의 리플렉터-바닥 표면(41)은 열 팽창을 위한 여분의 공간으로서 상방으로 오목한 공간을 제공한다. 따라서, 발광 반도체 다이(10)의 전극들의 세트(14)는 더 높은 온도의 리플로우 또는 공융 결합 공정 동안 결합 기판의 결합 패드 영역으로부터 상승되도록 강제되지 않을 것이다. 리플렉터-바닥 표면(41)이 상방으로 오목하기 때문에, 양호한 결합 품질이 획득될 수 있다. 상방으로 오목한 리플렉터-바닥 표면(41)의 추가적인 설명을 위해, 미국 특허 출원 제15/402,087호(US 2017/0200870으로 공개됨)의 개시를 참조할 수 있으며, 그 내용은 본원에 참고로 통합된다.
도 3b 내지 도 3d는 CSP LED(1B)의 예시적인 실시예로서 측-스페이서-에지 표면들(33)의 3개의 상이한 곡률들의 오목한 표면들을 제조한 결과들을 도시한다. 3개의 CSP LED들(1B)은 측-스페이서-에지 표면들(33)의 상이한 오목한 형상의 베벨형 표면들을 가지며, 여기서 도 3b에 도시된 예시적인 실시예는 약간 오목한 형상의 측-스페이서-에지 표면(33)을 갖고, 도 3c 및 도 3d에 도시된 예시적인 실시예들은 더 큰 오목한 형상의 측-스페이서-에지 표면들(33)을 갖는다.
아래의 표 1은 측-스페이서-에지 표면(33)의 3개의 상이한 정도의 오목한 형상의 베벨형 형상들을 갖는 CSP LED(1B)의 광학 측정 결과들을 나타낸다. 350 mA의 동일한 동작 전류 하에서, 표 1에 요약된 측정 결과들로부터, 가장 덜 오목한 형상의 측-스페이서-에지 표면(33)을 갖는 예시적인 CSP LED(도 3b)는 127 lumens/watt의 가장 낮은 효율을 갖고, 도 3d에 도시된 예시적인 CSP LED는 131 lumens의 가장 높은 효율을 가지며, 이는 도 3b에 도시된 예시적인 CSP LED에 비해 3.1 %만큼 개선된 것임을 알 수 있다. 따라서, CSP LED(3D)가 가장 오목한 형상의 측-스페이서-에지 표면(33)을 갖는 경우, 발광 효율은 효과적으로 개선되어 보다 높은 휘도를 가질 수 있다.
도 3b에 도시된 CSP LED 도 3c에 도시된 CSP LED 도 3c에 도시된 CSP LED
효율(lumens/watt) 127.0 128.3 131.0
표 1 : 3개의 CSP LED들의 광학 측정 결과들
도 4a 내지 도 4c에 도시된 바와 같이, CSP LED(1C, 1C' 및 1C")의 개략도들이 본 개시의 다른 실시예에 따라 예시된다. 이러한 실시예에서, 포토루미네슨트 층(20)은 상이한 층 구조를 갖는다. 도 4a에 도시된 바와 같이, CSP LED(1C)는, CSP LED(1C)의 포토루미네슨트 층(20)에서 투명 층(202)이 형광체 층(201) 아래에 형성되고 배치된다는 점에서 다른 CSP LED들과 상이하다. 즉, 투명 반도체 층(202)은 발광 반도체 다이(10)의 칩-상부 표면(11)과 형광체 층(201) 사이에 배치되어, 형광체 층(201)은 원격 형광체 구성의 효과를 달성하기 위해 발광 반도체 다이(10)와 직접 접촉하지 않는다. 따라서, 형광체 층(201)은 동작 동안 발광 반도체 다이(10)에 의해 생성된 열의 영향을 덜 받고, 형광체 층(201)의 포토루미네슨트 재료는 향상된 광 변환 효율을 가질 수 있다. 또한, 형광체 층(201)의 굴절률은 발광 효율을 증가시키기 위해 투명 층(202)의 굴절률보다 작게 특정될 수 있다.
도 4b에 도시된 바와 같이, CSP LED(1C')는, CSP LED(1C')의 포토루미네슨트 층(20)이 적어도 2개의 투명 층들(202)을 포함하고, 형광체 층(201)이 투명 층들(202) 사이에 형성되고 배치된다는 점에서 다른 CSP LED들과 상이하다. 이러한 배열에서, 상부 투명 층(202)은 형광체 층(201)을 보호할 수 있고, 하부 투명 층(202)은 발광 반도체 다이(10)로부터 생성된 열의 형광체 층(201)에 대한 영향을 감소시킬 수 있다. 또한, 형광체 층(201)의 굴절률은 발광 효율을 증가시키기 위해 하부 투명 층(202)의 굴절률보다 작을 수 있지만 상부 투명 층(202)의 굴절률보다 클 수 있다. 형광체 층(201) 상의 환경 보호 또는 단열이 보다 엄격해야 한다면, 투명 층(202)은 유리, 알루미나 또는 실리콘 카바이드와 같은 무기 투명 재료들을 사용하여 제조될 수 있다. 도 4c에 도시된 바와 같이, CSP LED(1C")는, CSP LED(1C")의 포토루미네슨트 층(20)이 단일층 포토루미네슨트 층이라는 점에서 다른 CSP LED들과 상이하다. 즉, 이는 투명 층(202) 없이 형광체 층(201)을 포함한다.
도 5는 본 개시의 다른 실시예에 따른 CSP LED(1D)의 개략도이다. CSP LED(1D)는, CSP LED(1D)의 포토루미네슨트 층(20)이 형광체 층(201) 상에 형성된 렌즈 어레이 층(203)을 더 포함한다는 점에서 다른 CSP LED들과 상이하다. 렌즈 어레이 층(203)은 투명 층(202)이 렌즈 어레이 층(203)의 일부로 간주될 수 있도록 투명 층(202)과 일체형으로 형성될 수 있다. 렌즈 어레이 층(203)은 CSP LED(1D)의 발광 효율을 추가로 증가시킬 수 있다.
도 6에 도시된 바와 같이, CSP LED(1E)의 개략도가 본 개시의 다른 실시예에 따라 예시된다. CSP LED(1E)는 발광 반도체 다이(10)가 기판(50) 상에 배치되도록 CSP LED(1E)가 기판(50)을 더 포함한다는 점에서 다른 CSP LED들과 상이하다. 발광 반도체 다이(10)의 전극들의 세트(14)는 전극들의 세트를 갖는 기판(50)에 추가로 전기적으로 연결되고, 발광 반도체 다이(10)(예를 들어, 인쇄 회로 기판, 리드 프레임 또는 세라믹 서브마운트 등)에 전기 에너지를 전달할 수 있다. 따라서, 기판(50)을 통해 CSP LED(1E)에 전기 에너지가 공급될 수 있다.
도 7a 및 도 7b를 참조하면, 이는 본 개시의 다른 실시예에 따른 CSP LED들(1F 및 1F')의 개략도들이다. 이러한 실시예에서, 칩-측-스페이서 구조(30)는 상이한 타입들의 측-스페이서-에지 표면들(33)을 갖는다. 도 7a에 도시된 바와 같이, CSP LED(1F)는 칩-측-스페이서 구조(30)의 측-스페이서-에지 표면(33)이 베벨형 평면 에지 표면이라는 점에서 다른 CSP LED들과 상이하다. 따라서, 반사 구조의 반사 표면(43)은 메이팅(mating) 베벨형 평면 에지 표면이다. 도 7b에 도시된 바와 같이, CSP LED(1F')는, 칩-측-스페이서 구조(30)의 측-스페이서-에지 표면(33)이 볼록한 형상의 베벨형 표면이어서, 반사 구조(40)의 반사 표면(43)이 메이팅 오목한 형상의 베벨형 표면이라는 점에서 다른 CSP LED들과 상이하다. 상이한 타입들의 측-스페이서-에지 표면(33)이 상이한 광 추출 효과들을 제공하여, LED의 전반적인 발광 효능이 추가로 조정될 수 있다.
도 8에 도시된 바와 같이, CSP LED의 개략도가 본 개시의 다른 실시예에 따라 예시된다. CSP LED(1G)와 다른 CSP LED들 사이의 차이점은 칩-측-스페이서 구조(30)가 발광 반도체 다이(10)의 칩-에지 표면(13)을 부분적으로 커버한다는 점이다. 즉, 칩-에지 표면(13)은 칩-측-스페이서 구조(30)에 의해 부분적으로 커버되고 반사 구조(40)에 의해 부분적으로 커버된다. 따라서, 이러한 실시예에서, 반사 구조(40)는 리플렉터-내부-에지 표면(44)을 더 포함한다. 즉, 리플렉터-내부-에지 표면(44)은 발광 반도체 다이(10)의 칩-에지 표면(13)과의 사이에 어떠한 상당한 갭 없이 그에 직접 접촉한다. 이러한 배열로, 이에 따라 상이한 광 추출 효율이 조정될 수 있다.
도 9에 도시된 바와 같이, 본 개시의 다른 실시예에 따른 CSP LED(1H)의 개략도가 예시된다. CSP LED(1H)는, 칩-측-스페이서 구조(30)가 반투명하고, 예를 들어 광-산란 입자들을 함유하는 투명한 수지 재료로 제조될 수 있다는 점에서 다른 CSP LED들과 상이하며, 여기서, 반투명 효과를 달성하기 위해 광-산란 입자들의 퍼센트 농도는 약 20 중량 % 이하, 약 10 중량 % 이하 또는 약 5 중량 % 이하이다. 재료 선택에 관하여, 광-산란 입자들은 TiO2, BN, SiO2, Al2O3 또는 이들의 조합, 및 유사한 기능들을 갖는 다른 옥사이드, 나이트라이드 또는 세라믹 입자들일 수 있다.
도 10에 도시된 바와 같이, CSP LED(1I)의 개략도가 본 개시의 다른 실시예에 따라 예시된다. CSP LED(1I)와 다른 CSP LED들사이의 차이점은, 반사 구조(40)가 측-스페이서-에지 표면(33) 뿐만 아니라 포토루미네슨트 층(20)의 포토루미네슨트-층-에지 표면(23)을 커버한다는 점이다. 따라서, 반사 구조(40)는 발광 반도체 다이(10)의 칩-에지 표면(13) 뿐만 아니라, 포토루미네슨트 층(20)의 포토루미네슨트-층-에지 표면(23)으로부터 방출된 광을 상부 표면을 향해 다시 반사할 수 있어서, 광은 주로 또는 오직 포토루미네슨트 층(20)의 상부 표면으로부터 탈출할 수 있다. 따라서, CSP LED(1I)는 반사 구조(40)의 상방 확장 부분으로 인해 훨씬 더 작은 시야각을 가질 수 있다.
도 11을 참조하면, CSP LED(1J)의 개략도가 본 개시의 다른 실시예에 따라 예시된다. CSP LED(1J)는, 포토루미네슨트 층(20)이 포토루미네슨트 층(20)과 유사한 치수 또는 유사한 외관을 갖는 투명 층(202)으로 대체된다는 점에서 다른 CSP LED들과 상이하다. 즉, CSP LED(1J)는 형광체 층(201)을 포함하지 않는다. 발광 반도체 다이(10)로부터 방출된 광은 파장 변환없이 투명 층(202)을 통과한다. 따라서, CSP LED(1J)는 적색광, 녹색광, 청색광, 적외선 광 및 자외선 광과 같은 모노크로마틱 광원으로서 사용될 수 있다.
CSP LED(1A 내지 1J)의 전술한 실시예들의 경우, CSP LED들(1A 내지 1J)의 기술적 특징들 중 일부는 서로에 대해 상호 적용가능해야 하고, 본 개시에 따른 하나의 특정 실시예로 제한되지 않는다 . 예를 들어, CSP LED(1B)의 상방으로 오목한 리플렉터-바닥 표면(41), CSP LED(1C)의 다중-층 구조를 갖는 포토루미네슨트 층(20), CSP LED(1D)의 렌즈 어레이 층(203), LED(1E)의 기판(50), 측-스페이서-에지 표면(33), 또는 상이한 타입들의 반사 구조들(40)이 다른 실시예들의 CSP LED들에 적용될 수 있다. 또한, CSP LED들(1A 내지 1J)의 경우, 포토루미네슨트 층(20)의 형광체 층(201) 및 투명 층(202)의 수는 다양한 규격들에 따라 더 많은 층들로 증가될 수 있고; 이들의 적층 순서는 적절히 조정 또는 반전될 수 있거나; 또는 티타늄 디옥사이드(TiO2) 및 다른 재료들이 포토루미네슨트 층(20) 내부에 적절히 추가될 수 있다. 따라서, 규격들의 변형들이 달성될 수 있다.
다음으로, 본 개시에 따른 CSP LED들(1A 내지 1J)을 제조하는 방법 또는 유사한 실시예들이 설명될 것이다. CSP LED들(1A 내지 1J)을 제조하는 제조 방법의 일부 기술적 세부사항들은 전술한 CSP LED들(1A 내지 1J)의 기술적 내용을 참조할 수 있다. 제조 방법은 다음과 같은 적어도 3개의 주요 제조 스테이지들을 포함한다: (1) 플립-칩 발광 반도체 다이들의 어레이를 포토루미네슨트 필름 또는 투명 필름 상에 라미네이팅하는 단계; (2) 플립-칩 발광 반도체 다이들의 어레이를 둘러싸는 칩-측-스페이서 구조들의 어레이를 형성하는 단계; 및 (3) 오목한 형상의 베벨형 표면, 볼록한 형상의 베벨형 표면 또는 칩-측-스페이서 구조를 둘러싸는 베벨형 평면 에지 표면을 갖는 반사 구조들의 어레이를 배치하는 단계. 제조 방법의 기술적 내용은 아래에서 순서대로 설명된다.
도 12a 내지 도 18은 본 개시에 따른 CSP LED들(1A 내지 1J)을 제조하는 제조 방법의 일 실시예의 개략도들이다. 도 12a에 도시된 바와 같이, 라미네이팅 필름(20')이 먼저 제공된다. 라미네이팅 필름(20')은 투명 필름, 반투명 필름, 포토루미네슨트 필름 등일 수 있다. 본 개시에 따른 후속 제조 스테이지들에서 예시된 제조 방법의 경우, 라미네이팅 필름(20')(예를 들어, 포토루미네슨트 필름(20'))과 같은 포토루미네슨트 필름이 예시적인 실시예로서 사용된다. 후속 제조 스테이지들은 또한 라미네이팅 필름(20')의 실시예들로서 투명 필름 또는 반투명 필름을 사용함으로써 적용가능하다는 것을 인식할 것이다. 바람직하게는, 포토루미네슨트 필름(20')은 형광체 층(201) 및 투명 층(202)을 포함할 수 있으며, 포토루미네슨트-층-상부-표면(21') 및 포토루미네슨트-층-하부-표면(22')을 포함한다. 다음으로, 포토루미네슨트 필름(20')의 포토루미네슨트-층-하부 표면(22') 상에 투명 접착제 재료(300)(예를 들어, 실리콘)가 배치된다. 투명 접착제 재료(300)는 형광체 층(201) 상에 스프레이 코팅, 스핀 코팅, 인쇄 등에 의해 배치될 수 있다. 대안적으로, 투명 접착제 재료(300)는 또한 CSP LED들의 다른 실시예들에 대한 제조 방법의 다른 예들에 따라, 포토루미네슨트 필름(20')의 포토루미네슨트-층-상부 표면(21') 상에 배치될 수 있다. 다른 대안적인 제조 방법들의 기술적 내용은 아래의 상세한 설명을 참조할 수 있다.
다음으로, 포토루미네슨트 필름(20')은 다음의 제조 스테이지들에 따라 제조될 수 있다: (1) 릴리즈 필름(도시되지 않음) 상에서 제조 재료의 스프레이, 스핀 코팅, 인쇄 또는 성형과 같은 공정을 사용함으로써 형광체 층(201)을 형성하고, 그 다음 형광체 층(201)을 열 경화하는 단계; (2) 제조 재료의 스프레이, 스핀 코팅, 인쇄 또는 성형과 같은 공정을 사용함으로써 형광체 층(201) 상에 투명 층(202)을 형성하고, 그 다음 투명 층(202)을 열 경화하는 단계; 및 (3) 경화된 형광체 층(201) 및 투명 층(202)을 릴리즈 필름으로부터 해제하여 포토루미네슨트 필름(20')의 제조 공정을 완료하는 단계. 예를 들어, 형광체 층(201)은 미국 특허 제9,797,041호 및 미국 특허 제9,210,763호에 개시된 방법에 의해 형성될 수 있으며, 포토루미네슨트 재료들 및 투명 유기 바인더 재료들의 하나 이상의 층들은 순차적으로 그리고 개별적으로 증착되어 형광체 층(201)을 형성한다. 이러한 기술에 의해 형성된 형광체 층(201)은, 적층되고 서로 엇갈린 적어도 하나의 투명 층과 적어도 하나의 포토루미네슨트 층(도시되지 않음)을 포함하는 다중-층 구조일 수 있다.
그 다음, 도 12b에 도시된 바와 같이, 발광 반도체 다이들(10)은 적어도 다음 2개의 제조 스테이지들을 포함하는 다른 릴리즈 필름(60) 상에 배치된다: (1) 실리콘 웨이퍼 기판 또는 유리 기판(도시되지 않음)과 같은 지지 구조 상에 열 릴리즈 필름, 자외선(UV) 릴리즈 필름 등과 같은 릴리즈 필름(60)을 제공하는 단계; 및 (2) 발광 반도체 다이들(100)의 어레이를 형성하기 위해 특정 피치로 릴리즈 필름(60) 상에 플립-칩 발광 반도체 다이들(10)을 배열하는 단계. 발광 반도체 다이들(10)의 전극들의 세트(14)는 각각의 발광 반도체 다이(10)의 칩-하부 표면(12)이 릴리즈 필름(60)에 의해 실질적으로 완전히 커버되도록 릴리즈 필름(60)에 임베딩된다. 따라서, 전극들의 세트(14)는 후속 공정들 동안 오염되는 것이 방지될 수 있다.
그 다음, 도 13에 도시된 바와 같이, 발광 반도체 다이들(100) 및 포토루미네슨트 필름(20')의 어레이는 둘 모두 필름 라미네이션 시스템(도시되지 않음)의 챔버 내에 배치될 수 있다. 발광 반도체 다이들(100)의 어레이 및 포토루미네슨트 필름(20')은 별개로 대향하여 배치되고, 발광 반도체 다이들(10)의 칩-상부 표면들(11)은 포토루미네슨트 필름(20')의 포토루미네슨트-층-하부 표면(22')을 대면하여, 투명 접착제 재료(300)가 개재된 칩-상부 표면들(11) 및 포토루미네슨트-층-하부 표면(22')은 함께 라미네이팅될 수 있다. 그 다음, 챔버는 진공 상태로 배기되어, 기포들 등과 같은 라미네이션 결함들의 발생을 감소시키기 위해 후속 라미네이션 공정은 진공 환경에서 수행될 수 있다. 진공 환경은 약 50 Torr 미만, 약 10 Torr 미만, 또는 약 1 Torr 미만일 수 있다. 이러한 방식으로, 발광 반도체 다이들(100)의 어레이와 포토루미네슨트 필름(20') 사이에는 미량의 가스가 트래핑된다. 필름 적층 공정은 대만 특허 출원 제106101525 호에 개시된 바와 같은 진공 필름 라미네이팅 시스템을 사용하여 수행될 수 있고, 진공 챔버 및 필름 프레싱 메커니즘을 갖는 장치가 라미네이팅 필름 및 라미네이팅될 기판을 진공 환경에서 라미네이팅하기 위해 사용된다.
도 14에 도시된 바와 같이, 발광 반도체 다이들(100)의 어레이는 포토루미네슨트 필름(20')에 프레스-라미네이팅된다. 투명 접착제 재료(300)는 압축 하에서 자유롭게 유동할 수 있도록 충분히 두껍게 배치된다. 또한, 포토루미네슨트 필름(20')의 칩-상부 표면들(11)과 포토루미네슨트-층-하부 표면(22') 사이의 투명 접착제 재료(300)는 오버플로우(overflow)되어 발광 반도체 다이들(10)의 칩-에지 표면들(13)의 둘레들을 둘러싸도록 추가로 압축된다.
도 15에 도시된 바와 같이, 투명 접착제 재료(300)는 발광 반도체 다이들(10)의 칩-에지 표면들(13)을 향해 오버플로우되도록 압출되어, 발광 반도체 다이들(10)의 칩-에지 표면들(13)를 추가로 커버하고 오목한 형상의 측-스페이서-에지 표면들(33)을 형성할 수 있다. 측-스페이서-에지 표면들(33)을 갖는 칩-측-스페이서 구조들(30)의 어레이가 형성되고, 각각의 발광 반도체 다이(10)의 칩-상부 표면(11)과 포토루미네슨트 필름(20')의 포토루미네슨트-층-하부 표면(22') 사이에 배치된 접착제 층(90)은 투명 접착제 재료(300)의 압축 변형을 통해 형성될 수 있다. 그 다음, 발광 반도체 다이(10)와 포토루미네슨트 필름(20')을 함께 라미네이팅하고 이와 동시에 칩-측-스페이서 구조(30)를 형성하는 접착제 층(90)을 형성하기 위해 투명 접착제 재료(300)가 열 경화될 수 있다. 프레스 라미네이션 공정에 의해, 투명 접착제 재료(300)에 대한 접착제 글루(glue)의 양, 투명 접착제 재료(300)의 점도 속성, 라미네이션 공정 동안의 프레싱 힘, 발광 반도체 다이(10)의 칩-에지 표면(13)의 표면 에너지 속성(예를 들어, 표면 속성은 플라즈마 세정에 의해 조정될 수 있음), 경화 조건들 등과 같은 공정 파라미터들의 제어를 통해 측-스페이서-에지 표면들(33)의 상이한 곡선형 형상들이 형성될 수 있다. 또한, 공정 파라미터들을 제어하는 것은 또한 칩-측-스페이서 구조(30)가 발광 반도체 다이(10)의 칩-에지 표면(13)을 부분적으로 커버하게 할 수 있다. 접착제 층(90)의 상이한 두께들은 공정 파라미터들을 또한 제어함으로써 획득될 수 있다. 예를 들어, 접착제 층(90)은 약 1 마이크로미터, 약 5 마이크로미터, 약 10 마이크로미터, 약 20 마이크로미터 또는 약 20 마이크로미터 초과의 두께를 가질 수 있어서, 포토루미네슨트 필름(20') 및 발광 반도체 다이(10)는 적절히 제어된 거리만큼 분리된다.
도 16에 도시된 바와 같이, 투명 접착제 재료(300)가 경화된 후, 발광 반도체 다이들(100)의 라미네이팅된 어레이 및 포토루미네슨트 필름(20')이 챔버로부터 취해지고 릴리즈 필름이 제거된다.
한편, 도 12a 내지 도 16에 도시된 제조 스테이지들은 다음의 방법에 의해 달성될 수 있다. 먼저, 포토루미네슨트 필름(20')이 제공된다. 다음으로, 스프레이, 인쇄 등에 의해 포토루미네슨트 필름(20')의 포토루미네슨트-층-하부 표면(22') 상에 투명 접착제 재료(300)(예를 들어, 실리콘)가 균일하게 배치된다. 발광 반도체 다이들(10)은 포토루미네슨트 필름(20') 상에 배치되고 그 사이에 투명 접착제 재료(300)가 개재되어 발광 반도체 다이 어레이(100)를 형성한다. 각각의 발광 반도체 다이(10)의 칩-상부 표면(11)은 포토루미네슨트 필름(20')의 포토루미네슨트-층-하부-표면(22')과 대면한다. 예를 들어, 발광 반도체 다이들(10)을 포토루미네슨트 필름(20') 상에 배열하기 위해 픽-앤드-플레이스 머신(pick-and-place machine)이 사용된다. 다음으로, 발광 반도체 다이(100)의 어레이는 투명 접착제 재료(300) 내로 프레싱 및 임베딩될 수 있다. 그 다음, 발광 반도체 다이들(10) 및 포토루미네슨트 필름(20')의 라미네이션을 완료하기 위해 투명 접착제 재료(300)를 경화시키는 것이 수행되는 것과 동시에 칩-측-스페이서 구조(30)가 동시에 형성된다.
그 다음, 도 17에 도시된 바와 같이, 반사 구조(40)가 형성된다. 구체적으로, 반사 구조(40)는 몰딩, 디스펜싱(dispensing) 등에 의해 형성될 수 있다. 몰딩 방법이 사용되면, 발광 반도체 다이들(100) 및 포토루미네슨트 필름(20')의 어레이는 몰드(도시되지 않음)에 배치되고, 그 다음, 반사 구조(40)의 제조 재료는 칩-측-스페이서 구조(30)의 측-스페이서-에지 표면(33)을 커버하도록 몰드에 주입된다. 반사 구조(40)는 제조 재료를 경화시킴으로써 형성된다.
디스펜싱 방법이 사용하면, 전술한 몰드들이 생략될 수 있다. 반사 구조(40)를 위한 제조 재료는 칩-측-스페이서 구조들(30) 사이의 공간에 직접 주입될 것이고, 그 다음, 반사 재료는 칩-측-스페이서 구조들(30)의 측-스페이서-에지 표면들(33)을 커버하기 위해 점진적으로 채워질 것이다. 주입된 제조 재료는 발광 반도체 다이(10)의 칩-하부 표면(12)을 초과하지 않도록 제어될 수 있다. 반사 구조(40)의 제조 재료가 폴리머화되는 경우, 이는 일반적으로 체적 수축을 초래하거나, 또는 반사 구조(40)의 리플렉터-바닥 표면(41)은 오목한 형상의 베벨형 표면을 형성할 수 있다. 따라서, 도 3a에 도시된 바와 같은 CSP LED(1B)가 제조될 수 있고, 여기서 반사 구조(40)는 상방으로 오목한 리플렉터-바닥 표면(41)을 갖는다.
반사 구조(40)가 형성된 후, 복수의 연결된 CSP LED들(1A)(또는 다른 타입들의 LED들)이 획득된다. 다음으로, 도 18에 도시한 바와 같이, 연결된 CSP LED들(1A)을 분리하는 단일화(singulation) 공정이 취해진다. CSP LED(1A)가 리플로우 솔더링 또는 공융 결합에 의해 기판 상에 추가로 배치되고 기판에 전기적으로 연결되면, 도 6에 도시된 CSP LED(1E)가 제조될 수 있다.
또한, 도 12a를 참조하면, 포토루미네슨트 필름(20')의 포토루미네슨트-층-상부 표면(21') 상에 투명 접착제 재료(300)가 배치되고, 도 13 내지 도 18에 도시된 제조 스테이지들이 후속되면, 도 4a에 도시된 CSP LED(1C)가 제조될 수 있다.
포토루미네슨트 필름(20')을 형성하는 경우, 포토루미네슨트 필름(20')이 2개의 투명 층들(202) 사이에 형광체 층(201)이 배치되는 배열로 하나의 형광체 층(201) 및 2개의 투명 층들(202)을 포함하도록 특정되면, 상기 제조 스테이지들을 사용하여 그에 따라 제조된 CSP LED는 도 4b에 도시된 바와 같은 CSP LED(1C')가 된다. 포토루미네슨트 필름(20')이 하나의 형광체 층(201)으로 형성되고, 포토루미네슨트 필름(20')을 형성하는 경우 투명 층(202)을 포함하지 않으면, 그에 따라 제조된 CSP LED는 도 4c에 도시된 CSP LED(1C")에 대응한다. 라미네이팅 필름(20')이 투명 층(202)을 포함하고, 라미네이팅 필름(20')을 형성하는 경우 형광체 층(201)을 포함하지 않으면, 그에 따라 제조된 CSP LED는 도 11에 도시된 CSP LED(1J)에 대응한다. 포토루미네슨트 필름(20')이 형광체 층(201) 및 렌즈 어레이 층(203)을 포함하도록 형성되는 경우, 렌즈 어레이 층(203)은 몰딩 방법 등에 의해 형성될 수 있고, 그에 따라 제조된 CSP LED는 도 5에 도시된 CSP LED(1D)에 대응한다.
도 15의 제조 공정에 도시된 바와 같이 칩-측-스페이서 구조(30)를 형성하는 제조 스테이지에서, 제조 파라미터들은, 칩-측-스페이서 구조(30)가 발광 반도체 다이(10)의 칩-에지 표면(13)을 부분적으로 커버하도록 하는 방식으로 제어될 수 있다. 이렇게 제조된 CSP LED는 도 8에 도시된 CSP LED(1G)에 대응한다. 또한, 칩-측-스페이서 구조(30)를 형성하는 제조 스테이지에서, 칩-측-스페이서 구조(30)의 투명한 수지 재료가 약 20 중량 % 이하의 농도로 광-산란 입자들을 더 포함하면, 반투명한 칩-측-스페이서 구조(30)가 형성될 것이다. 이렇게 제조된 CSP LED는 도 9에 도시된 CSP LED(1H)에 대응한다.
도 16에 도시된 제조 공정이 완료된 후, 도 18에 도시된 바와 같은 단일화 공정이 후속되어, 포토루미네슨트 필름(20')(또는 형광체 층(201)을 포함하지 않는 투명 층(202)) 및 칩-측-스페이서 구조(30)를 서로 분리하여 복수의 발광 구조들을 형성하고, 발광 구조들 각각은 발광 반도체 다이(10), 단일 포토루미네슨트 층(20) 또는 단일 투명 층(202) 및 단일 칩-측-스페이서 구조(30)를 포함한다. 그 다음, 특정된 피치만큼 서로 분리된 발광 구조들의 어레이가, 예를 들어 배열 공정에 의해 릴리즈 필름(도시되지 않음) 상에 형성된다. 다음으로, 도 17에 도시된 반사 구조(40)를 형성하기 위한 제조 공정이 수행된다. 반사 구조(40)는 포토루미네슨트 층(20)의 포토루미네슨트-층-에지 표면(23) 및 칩-측-스페이서 구조(30)의 측-스페이서-에지 표면(33)을 동시에 커버한다. 마지막으로, 도 18에 도시된 제조 공정은 CSP LED들의 어레이가 서로 분리되도록 반사 구조(40)를 단일화하기 위해 수행된다. 이렇게 제조된 CSP LED는 도 10에 도시된 CSP LED(1I)에 대응한다.
상기 내용은 본 개시에 따른 제조 방법의 일 실시예의 설명이다. 다음으로, 본 개시에 따른 제조 방법의 다른 실시예가 예시될 것이다. 상기 제조 방법과 동일 또는 유사한 제조 방법의 제조 스테이지들에 대한 상세한 설명은 생략될 것이다.
도 19 내지 도 21은 본 개시에 따른 제조 방법의 다른 실시예의 제조 스테이지들의 개략도들이다. 도 19에 도시된 바와 같이, 라미네이팅 필름(20')이 먼저 제공된다. 여기서, 예로서 포토루미네슨트 필름(즉, 포토루미네슨트 필름(20'))이 사용될 것이다. 그 다음, 포토루미네슨트 필름(20')의 포토루미네슨트-층-하부 표면(22') 상에 투명 접착제 재료(300)(예를 들면, 실리콘)가 배치되어, 디스펜싱 방법, 스크린 인쇄 방법 등에 의해 액적들의 어레이를 형성하고, 액적들의 어레이들은 특정된 피치로 배열된다.
그 다음, 도 20a에 도시된 바와 같이, 발광 반도체 다이들(10)이 포토루미네슨트 필름(20')에 라미네이팅되고, 각각의 발광 반도체 다이(10)의 칩-상부 표면(11)은 포토루미네슨트 필름(20')의 포토루미네슨트-층-하부 표면(22')과 대면하고, 발광 반도체 다이들(10) 각각은 투명 접착제 재료(300)의 액적들의 어레이 중 각각의 하나와 정렬된다. 제조 스테이지에서, 도 20a에 도시된 바와 같이, 발광 반도체 다이들(10)이 먼저 릴리즈 필름(60) 상에 배치되어 발광 반도체 다이들(100)의 어레이를 형성하고, 그 다음 발광 반도체 다이들(100)의 어레이가 포토루미네슨트 필름(20') 상에 라미네이팅된다. 유사하게, 도 20b에 도시된 바와 같이, 픽-앤드-플레이스 머신이 또한 이러한 제조 스테이지에서 사용되어 발광 반도체 다이들(10)을 하나씩 포토루미네슨트 필름(20') 상의 투명 접착제 재료(300)의 액적들 상에 배열하고, 그 다음, 포토루미네슨트 필름(20')에 라미네이팅될 발광 반도체 다이들(100)의 어레이를 프레싱한다.
도 21에 도시된 바와 같이, 프레스-라미네이션 공정 동안, 투명 접착제 재료(300)의 일부는 발광 반도체 다이(10)의 둘레로 오버플로우되도록 압출되어, 발광 반도체 다이(10)의 칩-에지 표면(13)을 추가로 커버하여 칩-측-스페이서 구조(30)를 형성한다. 투명 접착제 재료(300)의 일부는 발광 반도체 다이(10)와 포토루미네슨트 필름(20') 사이에 접착제 층(90)을 형성할 수 있다. 그 다음, 발광 반도체 다이(10)와 포토루미네슨트 필름(20') 사이에서 라미네이션 공정을 완료하기 위해 투명 접착제 재료(300)가 경화되는 한편, 칩-측-스페이서 구조(30) 및 접착제 층(90)이 동시에 형성된다.
프레스-라미네이션 공정이 완료된 후, 도 17 및 도 18에 도시된 제조 스테이지들 및 관련된 기술적 세부사항들이 후속된다. 즉, 반사 구조(40)가 먼저 형성될 수 있고(도 17), 그 다음, 연결된 어레이가 단일화되어, CSP LED들이 분리된다(도 18). 따라서, 복수의 CSP LED들(1A)(또는 다른 타입들의 CSP LED들)이 획득될 수 있다.
또한, 도 22a, 도 22b 및 도 22c를 참조하면, 상이한 형상들의 측-스페이서-에지 표면들(33)을 형성하는 것을 용이하게 하기 위해 벽 분할기(70)가 제공될 수 있다. 도 22a의 단면도에 도시된 바와 같이, 복수의 벽 분할기들(70)이 포토루미네슨트 필름(20') 상에 배치된다. 벽 분할기(70)는 포토 레지스트 재료, 금속 또는 다른 유기 또는 무기 재료들에 의해 형성된 구조일 수 있으며, 반도체 공정 또는 MEMS(microelectromechanical system) 공정에 의해 제조될 수 있다. 벽 분할기들(70)은 서로 이격되어 있으며 상면도로부터의 그리드 구조일 수 있다. 그 다음, 벽 분할기들(70) 사이의 포토루미네슨트 필름(20') 상에 투명 접착제 재료(300)의 액적들의 어레이가 배치된다. 다음으로, 발광 반도체 다이(10)는 포토루미네슨트 필름(20') 상에 프레스-라미네이팅된다. 도 22b에 도시된 바와 같이, 투명 접착제 재료(300)가 벽 분할기(70)를 향해 오버플로우되도록 압출되는 경우, 투명 접착제 재료(300)의 유동 이동은 벽 분할기(70)에 의해 방해받을 것이다. 마지막으로, 볼록한 형상의 측-스페이서-에지 표면(33)은 투명 접착제 재료(300)의 압축 변형에 의해 형성된다. 이렇게 제조된 CSP LED는 도 7b에 도시된 CSP LED(1F')에 대응한다. 볼록한 형상의 베벨형 표면의 곡률은 투명 접착제 재료(300)의 양 및 벽 분할기(70)의 기하학적 치수들에 의해 추가로 제어될 수 있다. 또한, 도 22c에 도시된 바와 같이, 투명 접착제 재료(300)의 양이 추가로 감소되면, 베벨형 평면 에지 표면을 갖는 측-스페이서-에지 표면(33)이 획득될 수 있다. 따라서, 이렇게 제조된 CSP LED는 도 7a에 도시된 CSP LED(1F)에 대응할 수 있다.
상기 내용은 본 개시에 따른 제조 방법의 다른 실시예의 설명이다. 전술한 제조 방법들의 실시예들을 사용하면, 접착제 층(90) 및 칩-측-스페이서 구조(30) 둘 모두가 동시에 형성된다. 다음으로, 접착제 층(90) 및 칩-측-스페이서 구조(30)가 별개의 제조 스테이지들에서 형성되는 본 개시에 따른 제조 방법의 다른 실시예가 설명될 것이다. 전술한 제조 방법과 동일 또는 유사한 이러한 제조 스테이지들의 상세한 설명은 생략될 것이다.
도 23 및 도 24는 본 개시의 다른 실시예에 따른 제조 방법의 제조 스테이지들의 개략도들이다. 도 23에 도시된 바와 같이, 라미네이션 재료(900)는 포토루미네슨트 필름(20') 상에 형성된다. 발광 반도체 다이(10)는 포토루미네슨트 필름(20') 상의 라미네이션 재료(900) 상에 라미네이팅되며, 포토루미네슨트 필름(20')의 포토루미네슨트-층-하부 표면(22') 상에 배치된 라미네이션 재료(900)는 더 얇거나 더 점성이 있다. 따라서, 프레스-라미네이션 공정 동안, 라미네이션 재료(900)는 칩-측-스페이서 구조(30)를 형성하기 위해 발광 반도체 다이(10)의 둘레를 향해 오버플로우되도록 쉽게 압출되지 않을 것이다.
다음으로, 도 24에 도시된 바와 같이, 발광 반도체 다이들(10) 사이의 홈에 투명 접착제 재료(300)와 같은 투명 재료가 디스펜싱되고, 투명 접착제 재료(300)는, 발광 반도체 다이(10)의 칩-에지 표면(13) 상으로의 표면 접착에 의해 상방으로 상승할 수 있고 결국 칩-에지 표면(13)을 부분적으로 또는 완전히 커버하도록 양호한 접착 속성을 갖도록 특정된다. 이러한 방식으로, 투명 접착제 재료(300)를 디스펜싱함으로써 칩-측-스페이서 구조(30)가 형성될 수 있다. 다음으로, 도 25에 도시한 바와 같이, 측-스페이서-에지 표면(33)을 커버하도록 반사 구조(40)가 형성된다. 이러한 제조 스테이지는 도 17에 도시된 제조 스테이지의 관련된 설명을 참조할 수 있다. 마지막으로, 도 26에 도시된 바와 같이, 복수의 CSP LED(1A)(또는 다른 타입들의 CSP LED들)가 획득될 수 있도록 발광 구조들을 분리하기 위해 단일화 공정이 수행되고, 접착제 층(90)은 라미네이션 재료(900)에 의해 형성되고, 칩-측-스페이서 구조(30)는 투명 접착제 재료(300)에 의해 형성된다.
요약하면, 제조 방법의 실시예들은 베벨형 칩 반사 구조를 갖는 다양한 CSP LED들을 제조할 수 있고, 제조 방법은 제조 비용을 감소시키기 위한 배치 대량 생산에 적합하다.
본 개시는 본 개시의 특정 실시예들을 참조하여 설명되었지만, 첨부된 청구항들에 의해 정의된 바와 같은 본 개시의 진정한 사상 및 범위를 벗어나지 않고 다양한 변경들이 행해질 수 있고 등가물들이 대체될 수 있음을 당업자들은 이해해야 한다. 또한, 특정 상황, 재료, 재료의 조성, 방법 또는 공정을 본 개시의 목적, 사상 및 범위에 적응시키기 위해 많은 수정들이 행해질 수 있다. 이러한 모든 수정들은 첨부된 청구항들의 범위 내에 있는 것으로 의도된다. 특히, 본 명세서에 개시된 방법들은 특정 순서로 수행된 특정 동작을 참조하여 설명되었지만, 이러한 동작들은 결합, 세분화, 또는 재순서화되어 본 개시의 교시들을 벗어나지 않고 동등한 방법을 형성할 수 있음이 이해될 것이다. 따라서, 본 명세서에서 구체적으로 표시되지 않는 한, 동작들의 순서 및 그룹화는 본 개시의 제한들이 아니다.

Claims (34)

  1. 발광 디바이스로서,
    칩-상부 표면, 상기 칩-상부 표면에 대향하는 칩-하부 표면, 상기 칩-상부 표면과 상기 칩-하부 표면 사이에서 확장되는 칩-에지 표면, 및 상기 칩-하부 표면 상에 배치되는 전극들의 세트를 포함하는 플립-칩 발광 반도체 다이;
    층-상부 표면, 상기 층-상부 표면에 대향하는 층-하부 표면 및 상기 층-상부 표면과 상기 층-하부 표면 사이에서 확장되는 층-에지 표면을 포함하며, 상기 층-하부 표면은 상기 플립-칩 발광 반도체 다이의 상기 칩-상부 표면 상에 배치되고, 상기 칩-상부 표면보다 큰 층;
    상기 플립-칩 발광 반도체 다이의 상기 칩-상부 표면과 상기 층의 상기 층-하부 표면 사이에 배치되는 접착제 층;
    상기 플립-칩 발광 반도체 다이의 상기 칩-상부 표면 및 상기 층의 상기 층-하부 표면 둘 모두에 인접하게 배치되며, 상기 칩-에지 표면에 연결된 베벨형 측-스페이서-에지 표면을 포함하는 칩-측-스페이서 구조 ― 상기 칩-측-스페이서 구조는 제1 투명 수지 재료 및 상기 제1 투명 수지 재료 내부에 산재된 최대 20 중량% 양의 제1 광-산란 입자들을 포함함 ―; 및
    상기 칩-측-스페이서 구조의 상기 측-스페이서-에지 표면을 둘러싸고 커버하는 반사 구조 ― 상기 반사 구조는 제2 투명 수지 재료 및 상기 제2 투명 수지 재료 내부에 산재된 적어도 20 중량% 양의 제2 광-산란 입자들을 포함함 ― 를 포함하는,
    발광 디바이스.
  2. 제1항에 있어서,
    상기 층은 포토루미네슨트 층이고,
    상기 층-상부 표면은 포토루미네슨트-층-상부 표면이고,
    상기 층-하부 표면은 포토루미네슨트-층-하부 표면이고,
    상기 층-에지 표면은 포토루미네슨트-층-에지 표면인,
    발광 디바이스.
  3. 제2항에 있어서,
    상기 포토루미네슨트 층은 단일 형광체 층, 또는 적어도 하나의 형광체 층 및 적어도 하나의 투명 층을 포함하는 다중-층 구조인,
    발광 디바이스.
  4. 제2항에 있어서,
    상기 포토루미네슨트 층은 형광체 층 및 상기 형광체 층 상에 배치된 렌즈 어레이 층을 포함하는,
    발광 디바이스.
  5. 제2항에 있어서,
    상기 칩-측-스페이서 구조의 상기 측-스페이서-에지 표면은 베벨형 평면 에지 표면, 볼록한 형상의 베벨형 표면 또는 오목한 형상의 베벨형 표면인,
    발광 디바이스.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 칩-측-스페이서 구조는 상기 플립-칩 발광 반도체 다이의 상기 칩-에지 표면을 완전히 커버하는.
    발광 디바이스.
  7. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 칩-측-스페이서 구조는 상기 플립-칩 발광 반도체 다이의 상기 칩-에지 표면을 부분적으로 커버하는,
    발광 디바이스.


  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 제1 투명 수지 재료는 1.45 이하의 굴절률을 갖는 실리콘인,
    발광 디바이스.
  11. 제1항에 있어서,
    상기 제1 투명 수지 재료는 폴리프탈아미드, 폴리시클로-에틸렌-디-메틸렌 테레프탈레이트, 에폭시 몰딩 화합물 또는 실리콘을 포함하고,
    상기 제1 광-산란 입자들은 티타늄 디옥사이드, 붕소 나이트라이드, 실리콘 디옥사이드, 또는 알루미늄 옥사이드를 포함하는,
    발광 디바이스.
  12. 제2항에 있어서,
    상기 반사 구조는 상기 포토루미네슨트 층의 상기 포토루미네슨트-층-에지 표면을 추가로 커버하는,
    발광 디바이스.
  13. 제2항에 있어서,
    상기 반사 구조는 상기 포토루미네슨트 층의 상기 포토루미네슨트-층-하부 표면 아래에 배치되는,
    발광 디바이스.
  14. 제2항에 있어서,
    상기 반사 구조는 상향으로 오목한 리플렉터-바닥 표면을 포함하는,
    발광 디바이스.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 제2 투명 수지 재료는 폴리프탈아미드, 폴리시클로-에틸렌-디-메틸렌 테레프탈레이트, 에폭시 몰딩 화합물 또는 실리콘을 포함하고,
    상기 제2 광-산란 입자들은 티타늄 디옥사이드, 붕소 나이트라이드, 실리콘 디옥사이드, 또는 알루미늄 옥사이드를 포함하는,
    발광 디바이스.
  16. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 발광 반도체 다이 및 상기 반사 구조가 배치되는 기판;을 더 포함하고,
    상기 발광 반도체 다이는 상기 기판에 전기적으로 연결되는,
    발광 디바이스.
  17. 제1항에 있어서,
    상기 층은 투명 층이고,
    상기 층-상부 표면은 투명-층-상부 표면이고,
    상기 층-하부 표면은 투명-층-하부 표면이고,
    상기 층-에지 표면은 투명-층-에지 표면인,
    발광 디바이스.
  18. 발광 디바이스를 제조하는 방법으로서,
    라미네이팅 필름의 표면 상에 투명 접착 재료를 배치하는 단계;
    상기 라미네이팅 필름에 복수의 플립-칩 발광 반도체 다이들을 라미네이팅하는 단계 ― 상기 플립-칩 발광 반도체 다이들의 칩-상부 표면들은 상기 투명 접착 재료가 배치되는 상기 라미네이팅 필름의 표면과 대면함 ―;
    복수의 칩-측-스페이서 구조들을 형성하기 위해, 상기 투명 접착 재료를 상기 발광 반도체 다이들의 칩-상부 표면들과 상기 라미네이팅 필름의 표면 사이에 압출하는 단계― 상기 투명 접착 재료 내부에 최대 20 중량% 양의 제1 광-산란 입자들이 산재함―;
    상기 칩-측-스페이서 구조들을 경화하는 단계 ― 상기 칩-측-스페이서 구조들 각각은 상기 라미네이팅 필름의 표면 및 각각의 발광 반도체 다이의 칩-에지 표면을 연결하는 베벨형 측-스페이서-에지 표면을 포함함 ―;
    상기 칩-측-스페이서 구조들의 상기 측-스페이서-에지 표면들을 각각 커버하기 위해 복수의 반사 구조들을 형성하는 단계― 상기 반사 구조는 제2 투명 수지 재료 및 상기 제2 투명 수지 재료 내부에 산재된 적어도 20 중량% 양의 제2 광-산란 입자들을 포함함―; 및
    상기 반사 구조들을 단일화하는 단계;를 포함하는,
    발광 디바이스를 제조하는 방법.
  19. 제18항에 있어서,
    상기 라미네이팅 필름의 표면 상에 상기 투명 접착 재료를 배치하는 단계는,
    상기 라미네이팅 필름의 표면 상에 연속층을 형성하기 위해 상기 투명 접착 재료를 배치하는 단계;를 더 포함하는,
    발광 디바이스를 제조하는 방법.
  20. 제18항에 있어서,
    상기 라미네이팅 필름의 표면 상에 상기 투명 접착 재료를 배치하는 단계는,
    상기 라미네이팅 필름의 표면 상에 접착제 액적들의 어레이를 형성하기 위해 상기 투명 접착 재료를 배치하는 단계;를 더 포함하는,
    발광 디바이스를 제조하는 방법.
  21. 제20항에 있어서,
    상기 라미네이팅 필름의 표면 상에 복수의 벽 분할기들을 형성하는 단계;
    상기 벽 분할기들 사이에 상기 접착제 액적들의 어레이를 형성하기 위해 상기 투명 접착 재료를 배치하는 단계;
    상기 투명 접착 재료의 유동 이동이 주위 벽 분할기들에 의해 방해받도록, 상기 투명 접착 재료를 압축 및 압출하는 단계; 및
    상기 투명 접착 재료에 의해 상기 칩-측-스페이서 구조들의 복수의 볼록한 형상의 측-스페이서-에지 표면들을 형성하는 단계;를 더 포함하는,
    발광 디바이스를 제조하는 방법.
  22. 제18항 내지 제21항 중 어느 한 항에 있어서,
    상기 복수의 플립-칩 발광 반도체 다이들을 상기 라미네이팅 필름에 라미네이팅하는 단계는,
    상기 복수의 플립-칩 발광 반도체 다이들을 기판 상에 배치하는 단계; 및
    상기 기판을 상기 라미네이팅 필름에 프레스-라미네이팅하는 단계;를 더 포함하는,
    발광 디바이스를 제조하는 방법.
  23. 제18항 내지 제21항 중 어느 한 항에 있어서,
    상기 복수의 플립-칩 발광 반도체 다이들을 상기 라미네이팅 필름에 라미네이팅하기 전에,
    상기 플립-칩 발광 반도체 다이들 또는 상기 라미네이팅 필름의 표면을 플라즈마 처리하는 단계;를 더 포함하는,
    발광 디바이스를 제조하는 방법.
  24. 제18항 내지 제21항 중 어느 한 항에 있어서,
    상기 복수의 플립-칩 발광 반도체 다이들을 상기 라미네이팅 필름에 라미네이팅하는 단계는 진공 챔버에서 수행되는,
    발광 디바이스를 제조하는 방법.
  25. 제18항 내지 제21항 중 어느 한 항에 있어서,
    상기 투명 접착 재료는 상기 플립-칩 발광 반도체 다이들의 상기 칩-에지 표면들과 상기 라미네이팅 필름의 표면 사이에서 오버플로우하도록 압출되고,
    상기 투명 접착 재료는 상기 플립-칩 발광 반도체 다이들의 상기 칩-에지 표면들을 완전히 커버하는,
    발광 디바이스를 제조하는 방법.
  26. 제18항 내지 제21항 중 어느 한 항에 있어서,
    상기 투명 접착 재료는 상기 플립-칩 발광 반도체 다이들의 상기 칩-에지 표면들과 상기 라미네이팅 필름의 표면 사이에서 오버플로우하도록 압출되고,
    상기 투명 접착 재료는 상기 플립-칩 발광 반도체 다이들의 상기 칩-에지 표면들을 부분적으로 커버하는,
    발광 디바이스를 제조하는 방법.
  27. 제18항 내지 제21항 중 어느 한 항에 있어서,
    상기 복수의 반사 구조들을 형성하는 단계는,
    상향으로 오목한 리플렉터-바닥 표면을 형성하기 위해 상기 반사 구조의 일정 양의 제조 재료를 배치하는 단계;를 더 포함하는,
    발광 디바이스를 제조하는 방법.
  28. 제18항 내지 제21항 중 어느 한 항에 있어서,
    상기 반사 구조들을 단일화하는 단계는,
    상기 라미네이팅 필름을 단일화하는 단계;를 더 포함하는,
    발광 디바이스를 제조하는 방법.
  29. 제18항 내지 제21항 중 어느 한 항에 있어서,
    상기 복수의 반사 구조들을 형성하는 단계 전에, 상기 방법은,
    복수의 발광 구조들을 형성하기 위해 상기 라미네이팅 필름을 단일화하는 단계 ― 상기 발광 구조들 각각은 발광 반도체 다이, 칩-측-스페이서 구조 및 라미네이팅 필름을 포함함 ―; 및
    상기 발광 구조들을 분리 및 배열하는 단계;를 더 포함하고,
    상기 칩-측-스페이서 구조들의 상기 측-스페이서-에지 표면들을 각각 커버하기 위해 상기 복수의 반사 구조들을 형성하는 경우, 상기 반사 구조들이 상기 라미네이팅 필름들의 에지 표면들을 각각 커버하도록 상기 라미네이팅 필름들의 에지 표면들이 노출되는,
    발광 디바이스를 제조하는 방법.
  30. 제18항 내지 제21항 중 어느 한 항에 있어서,
    상기 발광 디바이스를 기판 상에 배치하는 단계;를 더 포함하고,
    상기 발광 반도체 다이는 상기 기판에 전기적으로 연결되는,
    발광 디바이스를 제조하는 방법.
  31. 발광 디바이스를 제조하는 방법으로서,
    라미네이팅 필름의 표면 상에 복수의 플립-칩 발광 반도체 다이들을 제공하는 단계 ― 상기 플립-칩 발광 반도체 다이들의 칩-상부 표면들은 상기 라미네이팅 필름의 표면과 대면함 ―;
    복수의 칩-측-스페이서 구조들을 형성하기 위해, 투명 접착 재료를 상기 플립-칩 발광 반도체 다이들의 칩-에지 표면들과 상기 라미네이팅 필름의 표면 사이에 배치하는 단계 ― 상기 칩-측-스페이서 구조들 각각의 베벨형 측-스페이서-에지 표면은 각각의 플립-칩 발광 반도체 다이의 상기 칩-에지 표면 및 상기 라미네이팅 필름의 표면을 연결하고, 상기 투명 접착 재료 내부에 최대 20 중량% 양의 제1 광-산란 입자들이 산재함 ―;
    상기 칩-측-스페이서 구조들을 경화하는 단계;
    상기 칩-측-스페이서 구조들의 상기 측-스페이서-에지 표면들을 각각 커버하기 위해 복수의 반사 구조들을 형성하는 단계― 상기 반사 구조는 제2 투명 수지 재료 및 상기 제2 투명 수지 재료 내부에 산재된 적어도 20 중량% 양의 제2 광-산란 입자들을 포함함―; 및
    상기 반사 구조들을 단일화하는 단계;를 포함하는,
    발광 디바이스를 제조하는 방법.
  32. 제31항에 있어서,
    상기 투명 접착 재료를 배치하는 단계 전에,
    상기 플립-칩 발광 반도체 다이들 또는 상기 라미네이팅 필름의 표면을 플라즈마 처리하는 단계;를 더 포함하는,
    발광 디바이스를 제조하는 방법.
  33. 제31항 또는 제32항에 있어서,
    상기 반사 구조들을 단일화하는 단계는,
    상기 라미네이팅 필름을 단일화하는 단계;를 더 포함하는,
    발광 디바이스를 제조하는 방법.
  34. 제31항 또는 제32항에 있어서,
    상기 복수의 반사 구조들을 형성하는 단계 전에, 상기 방법은,
    복수의 발광 구조들을 형성하기 위해 상기 라미네이팅 필름을 단일화하는 단계 ― 상기 발광 구조들 각각은 발광 반도체 다이, 칩-측-스페이서 구조 및 라미네이팅 필름을 포함함 ―; 및
    상기 발광 구조들을 분리하는 단계를 더 포함하고, 상기 칩-측-스페이서 구조들의 상기 측-스페이서-에지 표면들을 각각 커버하기 위해 상기 복수의 반사 구조들을 형성하는 경우, 상기 반사 구조들이 상기 라미네이팅 필름들의 에지 표면들을 각각 커버하도록 상기 라미네이팅 필름들의 에지 표면들이 노출되는,
    발광 디바이스를 제조하는 방법.
KR1020180007518A 2017-01-26 2018-01-22 칩-스케일 패키징 발광 소자를 위한 베벨형 칩 리플렉터 및 그 제조 방법 KR102045794B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106103239A TWI642211B (zh) 2017-01-26 2017-01-26 具有斜面晶片反射結構之晶片級封裝發光裝置及其製造方法
TW106103239 2017-01-26

Publications (1)

Publication Number Publication Date
KR102045794B1 true KR102045794B1 (ko) 2019-11-18

Family

ID=63960350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180007518A KR102045794B1 (ko) 2017-01-26 2018-01-22 칩-스케일 패키징 발광 소자를 위한 베벨형 칩 리플렉터 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR102045794B1 (ko)
TW (1) TWI642211B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751850B (zh) * 2020-12-22 2022-01-01 友達光電股份有限公司 顯示面板
TWI770864B (zh) * 2021-03-09 2022-07-11 群光電能科技股份有限公司 觸控模組
CN115566113A (zh) * 2022-10-28 2023-01-03 旭宇光电（深圳）股份有限公司 白光led装置的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110099102A (ko) * 2008-11-13 2011-09-06 메이번 옵트로닉스 인터네셔널 리미티드 인광체-변환 발광 장치들에 대한 인광체-코팅 광 추출 구조들
JP2012227470A (ja) * 2011-04-22 2012-11-15 Citizen Holdings Co Ltd 半導体発光装置及びその製造方法
KR20140135166A (ko) * 2012-01-24 2014-11-25 쿨레지 라이팅 인크. 파장-변환 재료를 포함하는 발광 다이 및 관련된 방법
US20160351766A1 (en) * 2015-06-01 2016-12-01 Nichia Corporation Light emitting device and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791116B2 (en) * 2002-04-30 2004-09-14 Toyoda Gosei Co., Ltd. Light emitting diode
TWI282632B (en) * 2004-09-24 2007-06-11 Epistar Corp Semiconductor light-emitting element assembly
TW200824144A (en) * 2006-11-23 2008-06-01 Asda Technology Co Ltd Package structure for light-emitting component
TW201344979A (zh) * 2012-04-27 2013-11-01 Delta Electronics Inc 發光裝置及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110099102A (ko) * 2008-11-13 2011-09-06 메이번 옵트로닉스 인터네셔널 리미티드 인광체-변환 발광 장치들에 대한 인광체-코팅 광 추출 구조들
JP2012227470A (ja) * 2011-04-22 2012-11-15 Citizen Holdings Co Ltd 半導体発光装置及びその製造方法
KR20140135166A (ko) * 2012-01-24 2014-11-25 쿨레지 라이팅 인크. 파장-변환 재료를 포함하는 발광 다이 및 관련된 방법
US20160351766A1 (en) * 2015-06-01 2016-12-01 Nichia Corporation Light emitting device and method for manufacturing the same

Also Published As

Publication number Publication date
TWI642211B (zh) 2018-11-21
TW201828506A (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
EP3355368B1 (en) Beveled chip reflector for chip-scale packaging light-emitting device and manufacturing method of the same
JP6599295B2 (ja) 斜角反射体を備えた発光素子およびその製造方法
CN108365075B (zh) 具有斜面晶片反射结构的晶片级封装发光装置及其制造方法
US8115217B2 (en) Systems and methods for packaging light-emitting diode devices
EP3154095B1 (en) Light emitting device with beveled reflector and manufacturing method of the same
JP6733646B2 (ja) 発光装置とその製造方法
US8735190B2 (en) Batwing LED with remote phosphor configuration
JP6386110B2 (ja) 非対称放射パターンを有する発光素子およびその製造方法
KR20120056843A (ko) 실리콘 층 및 라미네이트된 리모트 인광체 층을 갖는 ｌｅｄ
KR20120024951A (ko) 원격 인광체 층 및 반사성 서브마운트를 구비하는 ｌｅｄ
KR101923588B1 (ko) 발광장치, 그 제조방법 및 조명장치
JP2014524136A (ja) 光学要素、オプトエレクトロニクス部品、およびこれらの製造方法
US9647167B2 (en) Solid-state radiation transducer devices having flip-chip mounted solid-state radiation transducers and associated systems and methods
KR102045794B1 (ko) 칩-스케일 패키징 발광 소자를 위한 베벨형 칩 리플렉터 및 그 제조 방법
JP2013038215A (ja) 波長変換部材
JP5543386B2 (ja) 発光装置、その製造方法及び照明装置
US11227891B2 (en) Chip-scale linear light-emitting device
KR20180132018A (ko) 빔 성형 구조를 가진 발광 디바이스 및 그 제조 방법
JP2019201089A (ja) チップスケールパッケージング発光素子の斜角チップ反射器およびその製造方法
EP3188261B1 (en) Chip scale packaging light emitting device and manufacturing method of the same
EP3203534B1 (en) Light emitting device with beam shaping structure and manufacturing method of the same
JP6596410B2 (ja) チップスケールパッケージ発光素子およびその製造方法
TW201705539A (zh) 發光封裝體及其製造方法
EP2551926B1 (en) Light emitting diode module and method for manufacturing the same
KR101549827B1 (ko) Led 봉지구조 및 그 제작방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant