KR102018923B1 - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR102018923B1
KR102018923B1 KR1020137018477A KR20137018477A KR102018923B1 KR 102018923 B1 KR102018923 B1 KR 102018923B1 KR 1020137018477 A KR1020137018477 A KR 1020137018477A KR 20137018477 A KR20137018477 A KR 20137018477A KR 102018923 B1 KR102018923 B1 KR 102018923B1
Authority
KR
South Korea
Prior art keywords
potential
charge
predetermined direction
buffer gate
region
Prior art date
Application number
KR1020137018477A
Other languages
English (en)
Other versions
KR20140015292A (ko
Inventor
신이치로 다카기
야스히토 요네타
히사노리 스즈키
마사하루 무라마츠
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20140015292A publication Critical patent/KR20140015292A/ko
Application granted granted Critical
Publication of KR102018923B1 publication Critical patent/KR102018923B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14825—Linear CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/72—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체 촬상 장치(1)는, 광 감응 영역(15)과, 전위 구배 형성 영역(17)을 각각 가짐과 아울러, 소정의 방향에 교차하는 방향을 따르도록 병치된 복수의 광전 변환부(3)와, 광전 변환부(3)에 각각 대응하고 또한 광 감응 영역(15)의 평면 형상을 이루는 타방의 단변측에 배치되며, 대응하는 광전 변환부(3)의 광 감응 영역(15)에서 발생한 전하를 축적하는 복수의 버퍼(buffer) 게이트부(5)와, 복수의 버퍼 게이트부(5)로부터 각각 전송된 전하를 취득하고, 소정의 방향에 교차하는 방향으로 전송하여 출력하는 시프트 레지스터(9)를 구비한다. 버퍼 게이트부(5)는, 소정의 방향을 따라서 배치됨과 아울러 소정의 방향을 향해 포텐셜을 높게 하도록 소정의 전위가 각각 부여되는 적어도 두 개의 게이트 전극을 가진다.

Description

고체 촬상 장치 {SOLID-STATE IMAGING DEVICE}
본 발명은, 고체 촬상 장치에 관한 것이다.
고체 촬상 장치로서, 광 입사에 따라 전하를 발생하고 또한 평면 형상이 두 개의 장변(長邊)과 두 개의 단변(短邊)에 의해서 만들어지는 대략 직사각형상을 이루는 광 감응 영역과, 광 감응 영역에 대해서 광 감응 영역의 평면 형상을 이루는 장변에 평행한 소정의 방향을 따라서 높아진 전위 구배(句配)를 형성하는 전위 구배 형성 영역을 각각 가짐과 아울러, 소정의 방향에 교차하는 방향을 따르도록 병치(倂置)된 복수의 광전 변환부와, 광전 변환부에 각각 대응하고 또한 광 감응 영역의 평면 형상을 이루는 타방의 단변측에 배치되며, 대응하는 광전 변환부의 광 감응 영역에서 발생한 전하를 축적하는 복수의 전하 축적부를 구비한 것이 개시되어 있다(예를 들면, 특허 문헌 1 참조). 이와 같은 고체 촬상 장치는, 종래부터 여러 가지 용도에 이용되고 있지만, 특히, 분광기(分光器)의 광 검출 수단으로서 널리 이용되고 있다.
특허 문헌 1 : 일본특허공개 2009－272333호 공보
그런데, 최근, 특히 SD－OCT(광 단층 촬상 장치) 등의 의료용도에 맞춘 고체 촬상 장치에 대해, 다이나믹 레인지(dynamic range)의 향상과 검진 시간의 저감의 양립이 요구되고 있다. 다이나믹 레인지는, 각 전하 축적부의 포화 전하량을 증대하는 것에 의해, 크게 할 수 있다. 검진 시간은, 라인 레이트(line rate)를 고속화하는 것에 의해, 저감할 수 있다.
그렇지만, 포화 전하량의 증대와 라인 레이트의 고속화는, 이른바 트레이드 오프(trade off)의 관계에 있다. 즉, 포화 전하량을 증대하기 위해서, 광 감응 영역을 넓게 하여 발생하는 전하를 늘리려고 하면, 광 감응 영역으로부터 배출된 전하를 축적하는 전하 축적부의 면적도 넓게 할 필요가 있다. 전하 축적부의 면적을 넓게 하는 경우, 소정의 방향에 교차하는 방향의 길이는 화소 피치로 제약되기 때문에, 소정의 방향의 길이를 길게 해야 한다. 전하 축적부를 소정의 방향으로 길게 하면, 전하 축적부 내에서의 전하의 전송에 시간이 걸려, 라인 레이트가 낮아져 버린다.
본 발명은 상술한 점을 감안하여 이루어진 것으로, 라인 레이트를 희생하지 않고, 포화 전하량을 높이는 것이 가능한 고체 촬상 장치를 제공하는 것을 목적으로 한다.
본 발명에 관한 고체 촬상 장치는, 광 입사에 따라 전하를 발생하고 또한 평면 형상이 두 개의 장변(長邊)과 두 개의 단변(短邊)에 의해서 만들어지는 대략 직사각형상을 이루는 광 감응 영역과, 광 감응 영역에 대해서 광 감응 영역의 평면 형상을 이루는 장변에 평행한 소정의 방향을 따라서 높아진 전위 구배(句配)를 형성하는 전위 구배 형성 영역을 각각 가짐과 아울러, 소정의 방향에 교차하는 방향을 따르도록 병치(倂置)된 복수의 광전(光電) 변환부와, 광전 변환부에 각각 대응하고 또한 광 감응 영역의 평면 형상을 이루는 타방의 단변측에 배치되며, 대응하는 광전 변환부의 광 감응 영역에서 발생한 전하를 축적하는 복수의 전하 축적부와, 복수의 전하 축적부로부터 각각 전송된 전하를 취득하고, 소정의 방향에 교차하는 방향으로 전송하여 출력하는 전하 출력부를 구비하며, 전하 축적부는, 소정의 방향을 따라서 배치됨과 아울러 소정의 방향을 향해 포텐셜을 높게 하도록 소정의 전위가 각각 부여되는 적어도 두 개의 게이트 전극을 가진다.
본 발명에 관한 고체 촬상 장치에서는, 각 전하 축적부에서, 소정의 방향을 향해 높아진 포텐셜의 고저차(高低差)가 생긴다. 이 때문에, 전하는, 이 포텐셜의 고저차에 지배되어 이동하여, 전하 축적부에서의 전하의 전송 속도가 고속화한다. 따라서, 포화 전하량을 높이기 위해서 전하 축적부의 소정의 방향에서의 길이를 길게 설정했다고 해도, 전하 축적부 내에서의 전하의 전송 시간이 길어지는 것이 억제된다. 이 결과, 라인 레이트가 낮아지는 것을 막을 수 있다.
본 발명에 관한 고체 촬상 장치는, 광 입사에 따라 전하를 발생하고 또한 평면 형상이 두 개의 장변과 두 개의 단변에 의해서 만들어지는 대략 직사각형상을 이루는 광 감응 영역과, 광 감응 영역에 대해서 광 감응 영역의 평면 형상을 이루는 장변에 평행한 소정의 방향을 따라서 높아진 전위 구배를 형성하는 전위 구배 형성 영역을 각각 가짐과 아울러, 소정의 방향에 교차하는 방향을 따르도록 병치된 복수의 광전 변환부와, 광전 변환부에 각각 대응하고 또한 광 감응 영역의 평면 형상을 이루는 타방의 단변측에 배치되며, 대응하는 광전 변환부의 광 감응 영역에서 발생한 전하를 축적하는 복수의 전하 축적부와, 복수의 전하 축적부로부터 각각 전송된 전하를 취득하고, 소정의 방향에 교차하는 방향으로 전송하여 출력하는 전하 출력부를 구비하며, 전하 축적부는, 소정의 방향을 따라서 배치됨과 아울러 소정의 방향으로 높아지는 소정의 전위가 각각 부여되는 적어도 두 개의 게이트 전극을 가진다.
본 발명에 관한 고체 촬상 장치에서는, 전하 축적부의 적어도 두 개의 게이트 전극에 소정의 방향을 향해 높아지는 소정의 전위가 각각 부여되기 때문에, 각 전하 축적부에서, 소정의 방향을 향해 높아진 포텐셜의 고저차가 발생한다. 이 때문에, 전하는, 이 포텐셜의 고저차에 지배되어 이동하여, 전하 축적부에서의 전하의 전송 속도가 고속화한다. 따라서, 포화 전하량을 높이기 위해서 전하 축적부의 소정의 방향에서의 길이를 길게 설정했다고 해도, 전하 축적부 내에서의 전하의 전송 시간이 길어지는 것이 억제된다. 이 결과, 라인 레이트가 낮아지는 것을 막을 수 있다.
본 발명에 의하면, 라인 레이트를 희생하지 않고, 포화 전하량을 높이는 것이 가능한 고체 촬상 장치를 제공할 수 있다.
도 1은 본 실시 형태에 관한 고체 촬상 장치의 구성을 나타내는 도면이다.
도 2는 도 1에서의 II－II선에 따른 단면 구성을 설명하기 위한 도면이다.
도 3은 버퍼(buffer) 게이트부의 구성을 나타내는 모식도이다.
도 4는 본 실시 형태에 관한 고체 촬상 장치에서, 입력되는 각 신호의 타이밍 차트이다.
도 5는 도 4에서의 각 시각(時刻)에서의 전하의 축적 및 배출 동작을 설명하기 위한 포텐셜 도면이다.
도 6은 버퍼 게이트부에서의 전하의 이동을 설명하기 위한 모식도이다.
도 7은 버퍼 게이트부 내에서 전위차를 마련하지 않은 경우의 고체 촬상 장치의 전기적 특성의 시뮬레이션 결과를 나타내는 선도(線圖)이다.
도 8은 버퍼 게이트부 내에서 전위차를 마련한 경우의 고체 촬상 장치의 전기적 특성의 시뮬레이션 결과를 나타내는 선도이다.
도 9는 버퍼 게이트부의 변형예의 구성을 나타내는 모식도이다.
이하, 첨부 도면을 참조하여, 본 발명의 바람직한 실시 형태에 대해서 상세하게 설명한다. 또한, 설명에서, 동일 요소 또는 동일 기능을 가지는 요소에는, 동일 부호를 이용하는 것으로 하고, 중복하는 설명은 생략한다.
도 1은 본 실시 형태에 관한 고체 촬상 장치의 구성을 나타내는 도면이다. 도 2는 도 1에서의 II-II선에 따른 단면 구성을 설명하기 위한 도면이다.
본 실시 형태에 관한 고체 촬상 장치(1)는, 도 1에 나타내어지는 바와 같이, 복수의 광전(光電) 변환부(3)와, 복수의 버퍼(buffer) 게이트부(5)와, 복수의 전송부(7)와, 전하 출력부로서의 시프트 레지스터(shift register, 9)를 구비하고 있다.
각 광전 변환부(3)는, 광 감응 영역(15)과, 전위 구배(句配) 형성 영역(17)을 가지고 있다. 광 감응 영역(15)은, 광의 입사에 감응하여, 입사광 강도에 따른 전하를 발생한다. 전위 구배 형성 영역(17)은, 광 감응 영역(15)에 대해서, 광 감응 영역(15)의 평면 형상을 이루는 일방의 단변측(短邊側)으로부터 타방의 단변측을 향하는 제1 방향(광 감응 영역(15)의 장변(長邊) 방향을 따르는 방향)을 따라서 높아지는 전위 구배를 형성한다. 전위 구배 형성 영역(17)에 의해, 광 감응 영역(15)에 발생한 전하는, 광 감응 영역(15)의 타방의 단변측으로부터 배출된다.
광 감응 영역(15)의 평면 형상은, 두 개의 장변과 두 개의 단변에 의해서 만들어지는 대략 직사각형상을 이루고 있다. 복수의 광전 변환부(3)는, 상기 제1 방향에 교차(예를 들면, 직교)하는 방향을 따르도록 병치(倂置)되어, 일차원 방향으로 어레이(array) 모양으로 배치되어 있다. 복수의 광전 변환부(3)는, 광 감응 영역(15)의 단변 방향을 따르는 방향으로 병치되어 있다. 본 실시 형태에서는, 광 감응 영역(15)의 장변 방향에서의 길이는, 예를 들면 1mm 정도로 설정되고, 광 감응 영역(15)의 단변 방향에서의 길이는, 예를 들면 24㎛ 정도로 설정되어 있다.
각 버퍼 게이트부(5)는, 광전 변환부(3)에 각각 대응하고 또한 광 감응 영역(15)의 평면 형상을 이루는 타방의 단변측에 배치되어 있다. 즉, 복수의 버퍼 게이트부(5)는, 광 감응 영역(15)의 평면 형상을 이루는 타방의 단변측에, 상기 제1 방향에 교차하는 방향(광 감응 영역(15)의 단변 방향을 따르는 방향)으로 병치되어 있다. 버퍼 게이트부(5)는, 광전 변환부(3, 광 감응 영역(15))와 전송부(7)를 나눈다. 본 실시 형태에서는, 전위 구배 형성 영역(17)에 의해서 광 감응 영역(15)으로부터 배출된 전하가 버퍼 게이트부(5)에 축적된다. 서로 이웃하는 버퍼 게이트부(5)의 사이에는, 아이솔레이션(isolation) 영역(18)이 배치되어 있어, 버퍼 게이트부(5)의 사이에서의 전기적인 분리를 실현하고 있다.
본 실시 형태에서의 각 버퍼 게이트부(5)는, 제1 버퍼 게이트부(5a)와 제2 버퍼 게이트부(5b)로 구성된다. 버퍼 게이트부(5) 내에서는, 제1 버퍼 게이트부(5a)가 광 감응 영역(15)과 제1 방향에 인접하여 배치되고, 또한 해당 제1 버퍼 게이트부(5a)와 제1 방향에 인접하여 제2 버퍼 게이트부(5b)가 더 배치된다. 제1 버퍼 게이트부(5a)와 제2 버퍼 게이트부를 합친 버퍼 게이트부(5)의 제1 방향에서의 길이는, 예를 들면 32㎛ 정도로 설정되어 있다.
제1 버퍼 게이트부(5a)와 제2 버퍼 게이트부(5b)는, 각각 다른 전압이 인가되는 게이트 전극(후술하는 전극(53) 및 전극(54))과, 그 하부에 형성된 반도체 영역(후술하는 n형 반도체층(33) 및 n형 반도체층(34))에 의해서 구성된다. 전하 전송시, 제1 버퍼 게이트부(5a)와 제2 버퍼 게이트부(5b)에는, 제1 버퍼 게이트부(5a)의 게이트 전극에 인가되는 전압이 제2 버퍼 게이트부(5b)의 게이트 전극에 인가되는 전압 보다도 낮아지도록 전압이 인가된다. 본 실시 형태에서는, 제1 버퍼 게이트부(5a)와 제2 버퍼 게이트부(5b)의 반도체 영역의 불순물 농도가 동일하다. 제1 버퍼 게이트부(5a)의 게이트 전극에 인가되는 전압이 제2 버퍼 게이트부(5b)의 게이트 전극에 인가되는 전압보다, 예를 들면 1V 정도 낮게 인가되어 있다. 이 결과, 게이트 전극하에 형성되는 전위(포텐셜)가 제1 버퍼 게이트부(5a)로부터 제2 버퍼 게이트부(5b)로 되는 경계면에서 계단 모양으로 높아진다.
각 전송부(7)는, 버퍼 게이트부(5)에 각각 대응하고 또한 버퍼 게이트부(5)와 시프트 레지스터(9)와의 사이에 배치되어 있다. 즉, 복수의 전송부(7)는, 광 감응 영역(15)의 평면 형상을 이루는 타방의 단변측에, 상기 제1 방향에 교차하는 방향에 병치되어 있다. 전송부(7)는, 버퍼 게이트부(5)에 축적되어 있는 전하를 취득하고, 취득한 전하를 시프트 레지스터(9)를 향해서 전송한다. 서로 이웃하는 전송부(7)의 사이에는, 아이솔레이션 영역(18)이 배치되어 있어, 전송부(7)의 사이에서의 전기적인 분리를 실현하고 있다.
시프트 레지스터(9)는, 광 감응 영역(15)의 평면 형상을 이루는 타방의 단변측에 배치되어 있다. 시프트 레지스터(9)는, 전송부(7)로부터 각각 전송된 전하를 받고, 제1 방향에 교차하는 상기 방향으로 전송하여, 앰프부에 순차 출력한다. 시프트 레지스터(9)로부터 출력된 전하는, 앰프부(23)에 의해서 전압으로 변환되고, 제1 방향에 교차하는 상기 방향에 병치된 광전 변환부(3, 광 감응 영역(15)) 마다의 전압으로 하여 고체 촬상 장치(1)의 외부로 출력된다.
복수의 광전 변환부(3), 복수의 제1 버퍼 게이트부(5a), 복수의 제2 버퍼 게이트부(5b), 복수의 전송부(7), 및 시프트 레지스터(9)는, 도 2에 나타내어지는 바와 같이, 반도체 기판(30) 상에 형성된다. 반도체 기판(30)은, 반도체 기판(30)의 기체(基體)가 되는 p형 반도체층(31)과, p형 반도체층(31)의 일방면측에 형성된 n형 반도체층(32, 33, 34, 36, 38), n－형 반도체층(35, 37) 및 p＋형 반도체층(40)을 포함하고 있다. 본 실시 형태에서는, 반도체로서 Si를 이용한다.「고불순물 농도」는, 예를 들면 불순물 농도가 1×1017cm－3 정도 이상으로서,「＋」을 도전형(導電型)에 붙여 나타내며,「저불순물 농도」는, 불순물 농도가 1×1015cm－3 정도 이하로서,「－」을 도전형에 붙여 나타낸다. n형 불순물로서는 비소(砒素)나 인 등이 있으며, p형 불순물로서는 붕소(硼素) 등이 있다.
p형 반도체층(31)과 n형 반도체층(32)은 pn 접합을 형성하고 있으며, n형 반도체층(32)에 의해, 광의 입사에 의해 전하를 발생하는 광 감응 영역(15)이 구성된다. n형 반도체층(32)은, 평면에서 볼 때, 두 개의 장변과 두 개의 단변에 의해서 만들어지는 대략 직사각형상을 이루고 있다. n형 반도체층(32)은, 상기 제1 방향(즉, n형 반도체층(32)의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는, n형 반도체층(32)의 장변 방향을 따르는 방향)에 교차하는 방향을 따르도록 병치되어, 일차원 방향으로 어레이 모양으로 배치되어 있다. 각 n형 반도체층(32)은, n형 반도체층(32)의 단변 방향을 따르는 방향으로 병치되어 있다. 상기 아이솔레이션 영역은, p＋형 반도체층에 의해 구성할 수 있다.
n형 반도체층(32)에 대해서, 전극(51)이 배치되어 있다. 전극(51)은, 광을 투과하는 재료, 예를 들면, 폴리 실리콘막으로 이루어지며, 절연층(도시하지 않음)을 통하여 n형 반도체층(32) 상에 형성되어 있다. 전극(51)에 의해, 전위 구배 형성 영역(17)이 구성된다. 전극(51)은, 상기 제1 방향에 교차하는 방향을 따르도록 병치되어 있는 복수의 n형 반도체층(32)에 걸치도록, 상기 제1 방향에 교차하는 방향으로 연속하여 신장하여 형성되어 있어도 괜찮다. 전극(51)은, n형 반도체층(32)마다 형성되어 있어도 괜찮다.
전극(51)은, 이른바 저항성 게이트를 구성하고 있으며, n형 반도체층(32)의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 방향(상기 제1 방향)으로 신장하여 형성되어 있다. 전극(51)은, 양단에 정전위차(定電位差)를 부여하는 것에 의해, 해당 전극(51)의 제1 방향에서의 전기 저항 성분에 따른 전위 구배, 즉 상기 제1 방향을 따라서 높아진 전위 구배를 형성한다. 전극(51)의 일단에는 제어 회로(도시하지 않음)로부터 신호(MGL)가 부여되고, 전극(51)의 타단에는 제어 회로(도시하지 않음)로부터 신호(MGH)가 부여된다. 신호(MGL)가 L 레벨임과 아울러 MGH가 H 레벨이면, n형 반도체층(32)에서 상기 제1 방향을 따라서 높아지는 전위 구배가 형성된다.
전극(51)과 제1 방향에 인접하여, 전극(53)이 배치되며, 또한 전극(53)과 제1 방향에 인접하여 전극(54)이 배치되어 있다. 전극(53) 및 전극(54)은, 절연층(도시하지 않음)을 통하여, n형 반도체층(33, 34)에 각각 형성되어 있다. n형 반도체층(33)은, n형 반도체층(32)의 평면 형상을 이루는 타방의 단변측에 배치되어 있고, n형 반도체층(34)은, n형 반도체층(33)의 평면 형상을 이루는 타방의 단변측에 배치되어 있다. 전극(53 및 54)은, 예를 들면, 폴리 실리콘막으로 이루어진다. 전극(53) 및 전극(54)에는, 제어 회로(도시하지 않음)로부터 신호(BG1, BG2)가 각각 부여된다. 전극(53) 및 전극(53) 아래의 n형 반도체층(33)에 의해서, 제1 버퍼 게이트부(5a)가 구성되고, 전극(54) 및 전극(54) 아래의 n형 반도체층(34)에 의해서, 제2 버퍼 게이트부(5b)가 구성된다.
전극(54)과 제1 방향에 인접하여, 전송 전극(55, 56)이 배치되어 있다. 전송 전극(55, 56)은, 절연층(도시하지 않음)을 통하여, n－형 반도체층(35) 및 n형 반도체층(36) 상(上)에 각각 형성되어 있다. n－형 반도체층(35) 및 n형 반도체층(36)은, n형 반도체층(34)과 제1 방향에 인접하여 배치되어 있다. 전송 전극(55, 56)은, 예를 들면, 폴리 실리콘막으로 이루어진다. 전송 전극(55, 56)에는, 제어 회로(도시하지 않음)로부터 신호(TG)가 부여된다. 전송 전극(55, 56) 및 전송 전극(55, 56) 아래의 n－형 반도체층(35) 및 n형 반도체층(36)에 의해서, 전송부(7)가 구성된다.
전송 전극(56)과 제1 방향에 인접하여, 전송 전극(57)이 배치되어 있다. 전송 전극(57)은, 절연층(도시하지 않음)을 통하여, n－형 반도체층(37) 및 n형 반도체층(38) 상에 각각 형성되어 있다. n－형 반도체층(37) 및 n형 반도체층(38)은, n형 반도체층(36)과 제1 방향에 인접하여 배치되어 있다. 전송 전극(57)은, 예를 들면, 폴리 실리콘막으로 이루어진다. 전송 전극(57)에는, 제어 회로(도시하지 않음)로부터 신호(P1H)가 부여된다. 전송 전극(57) 및 전송 전극(57) 아래의 n－형 반도체층(37) 및 n형 반도체층(38)에 의해서, 시프트 레지스터(9)가 구성된다.
p＋형 반도체층(40)은, n형 반도체층(32, 33, 34, 36, 38), 및 n－형 반도체층(35, 37)을, 반도체 기판(30)의 다른 부분으로부터 전기적으로 분리하고 있다. 상술한 각 절연층은, 광을 투과하는 재료, 예를 들면, 실리콘 산화막으로 이루어진다. n형 반도체층(32)을 제외한, n형 반도체층(33, 34, 36, 38), n－형 반도체층(35, 37)(제1 버퍼 게이트부(5a), 제2 버퍼 게이트부(5b), 전송부(7), 시프트 레지스터(9))은, 차광 부재를 배치하는 등에 의해, 차광되어 있는 것이 바람직하다. 이것에 의해, 불필요한 전하가 생기는 것을 막을 수 있다.
도 3에 버퍼 게이트부(5)의 구성을 나타내는 모식도를 나타낸다. 각 버퍼 게이트부(5)는, 각 광 감응 영역(15)의 평면 형상을 이루는 타방의 단변측에 배치되어 있다. 각 광 감응 영역(15)에서 발생한 전하는, 도 3 내의 A 방향으로 전송되어, 버퍼 게이트부(5)에 축적된다. 상술한 바와 같이 버퍼 게이트부(5)는, 제1 버퍼 게이트부(5a)와 해당 제1 버퍼 게이트부(5a)의 제1 방향에 인접한 제2 버퍼 게이트부(5b)로 이루어진다.
해당 버퍼 게이트부(5)와 제1 방향에 교차하는 방향으로 인접하여 오버플로우 게이트(OverFlow Gate, OFG)(19)가 배치되어 있다. 오버플로우 게이트(19)의 제1 방향에 교차하는 방향으로 인접하여, 게이트 트랜지스터에 의해 구성되는 오버플로우 드레인(OverFlow Drain, OFD)(20)이 배치되어 있다. 이와 같은 구성에 의해, 버퍼 게이트부(5)에서 해당 버퍼 게이트부(5)의 축적 용량을 넘는 전하가 발생했을 때에, 축적 용량을 넘는 만큼의 전하를 도 3 내의 B의 방향으로 배출할 수 있다. 이것에 의해, 축적 용량을 넘는 버퍼 게이트부(5)로부터 넘친 전하가 다른 버퍼 게이트부(5)로 누출되는 블루밍(blooming) 등의 문제가 방지된다.
이어서, 도 4 및 도 5에 근거하여, 고체 촬상 장치(1)에서의 동작을 설명한다. 도 4는, 본 실시 형태에 관한 고체 촬상 장치(1)에서, 전극(51 ~ 60)에 입력되는 각 신호(MGL, MGH, BG1, BG2, TG, P1H)의 타이밍 차트이다. 도 5의 (a) ~ (c)는, 도 4에서의 각 시각 t1 ~ t3에서의 전하의 축적 및 배출 동작을 설명하기 위한 포텐셜 도면이다.
그런데, n형 반도체에서는 양으로 이온화한 도너(donor)가 존재하고, p형 반도체에서는 음으로 이온화한 억셉터(acceptor)가 존재한다. 반도체에서의 포텐셜은, p형 보다도 n형이 높게 된다. 환언하면, 에너지 밴드 도면에서의 포텐셜은, 하향(下向)이 포텐셜의 정방향이 되기 때문에, n형 반도체에서의 포텐셜은, 에너지 밴드 도면에서는 p형 반도체의 포텐셜 보다도 깊게 되고(높게 되고), 에너지 준위(準位)는 낮게 된다. 각 전극에 정전위(正電位)를 인가하면, 전극 바로 아래의 반도체 영역의 포텐셜이 깊게 된다(정방향으로 크게 된다). 각 전극에 인가되는 정전위의 크기를 작게 하면, 대응하는 전극 바로 아래의 반도체 영역의 포텐셜이 얕게 된다(정방향으로 작게 된다).
도 4에 나타내어지는 바와 같이, 시각 t1에서, 신호(MGH)가 H 레벨이면, n형 반도체층(32)에서 상기 제1 방향을 따라서 높아지는 전위 구배가 형성되어 있다. 포텐셜(φ32)은, n형 반도체층(33)측을 향하여 깊어지도록 경사지고, 포텐셜(φ32)에 구배가 형성되어 있다(도 5의 (a) 참조). 신호(MGL, BG1, TG, P1H)가 L 레벨이고, 신호(MGH, BG2)가 H 레벨이면, n형 반도체층(33)의 포텐셜(φ33) 및 n형 반도체층(34)의 포텐셜(φ34)은, n－형 반도체층(35)의 포텐셜(φ35) 보다 깊기 때문에, 포텐셜(φ33, φ34)의 우물(well)이 형성되어 있다(도 5의 (a) 참조). 이 상태에서, n형 반도체층(32)에 광이 입사하여 전하가 발생하고 있으면, 발생한 전하는, 포텐셜(φ33,φ34)의 우물 내에 축적된다. 포텐셜(φ33,φ34)에는, 전하량(QL)이 축적되어 있다. 포텐셜(φ33,φ34)은, 도 6에도 나타내어지는 바와 같이, 포텐셜(φ34)이 포텐셜(φ33) 보다 깊게 되도록, 신호(BG1, BG2)가 부여된다.
시각 t2에서, 신호(TG)가 H 레벨이면, n－형 반도체층(35) 및 n형 반도체층(36)의 각 포텐셜(φ35, φ36)이 깊게 되고, 포텐셜(φ36)의 우물이 형성되어 있다. 포텐셜(φ33, φ34)의 우물에 축적되어 있던 전하는, 포텐셜(φ36)의 우물 내로 전송된다. 포텐셜(φ36)에는, 전하량(QL)이 축적되어 있다.
시각 t3에서, 신호(TG)가 L 레벨이면, 포텐셜(φ35, φ36)은 얕게 된다. 이것에 의해, 포텐셜(φ33,φ34)의 우물이 형성된다. 시각 t3에서, 신호(P1H)가 H 레벨이면, n－형 반도체층(37) 및 n형 반도체층(38)의 각 포텐셜(φ37, φ38)은 깊게 되어, 포텐셜(φ37, φ38)의 우물이 형성되어 있다. 포텐셜(φ36)의 우물 내에 축적되어 있던 전하는 포텐셜(φ38)의 우물 내로 전송된다. 포텐셜(φ38)에는, 전하량(QL)이 축적되어 있다.
이 후, 전하량(QL)의 전하는, 전하 전송 기간 TP의 사이에서, 상기 제1 방향에 교차하는 방향으로 순차 전송되어, 앰프부(23)로 출력된다. 도 3에서의 도시는 생략하지만, 전하 전송 기간 TP에서는, 전하량(QL)을 상기 제1 방향에 교차하는 방향으로 전송하기 위한 신호가 신호(P1H)로서 부여된다.
이상과 같이, 본 실시 형태에서는, 버퍼 게이트부(5)의 전극(53)과 전극(54)에, 전하의 전송 방향(상기 제1 방향)을 향해 높아지는 소정의 전위가 각각 부여되기 때문에, 전극(53)과 전극(54)의 아래에 형성되는 포텐셜은, 전하의 전송 방향(상기 제1 방향)을 향해 계단 모양으로 높아지는 고저차가 형성된다. 이 때문에, 전하는, 이 포텐셜의 고저차에 지배되어 이동하게 되고, 버퍼 게이트부(5)에서의 전하의 전송 속도가 고속화한다. 따라서, 포화 전하량을 높이기 위해서 버퍼 게이트부(5)의 상기 제1 방향에서의 길이를 길게 설정했다고 해도, 버퍼 게이트부(5) 내에서의 전하의 전송 시간이 길어지는 것이 억제된다. 이 결과, 라인 레이트가 낮아지는 것을 막을 수 있다.
이어서, 도 7 및 도 8에 근거하여 버퍼 게이트부(5)에서의 전하의 독출(讀出, 읽어냄) 속도 고속화의 검증 결과에 대해서 설명한다. 여기에서는, 버퍼 게이트부(5)의 전하의 전송 방향(상기 제1 방향)에서의 길이가 32㎛로 설정되어 있다.
도 7은, 버퍼 게이트부(5) 내에서 전위차를 마련하지 않은, 즉 하나의 전극에서 버퍼 게이트부(5)를 구성한 경우의 고체 촬상 장치(1)의 전기적 특성의 시뮬레이션 결과를 나타내는 선도(線圖)이다. 도 7의 (a)에서는, 횡축이 버퍼 게이트부(5)의 광전 변환부측의 단면으로부터의 제1 방향으로의 거리, 왼쪽의 세로축이 전위(포텐셜), 오른쪽의 세로축이 전장(電場, 전기장)으로 되어 있다. 도 7의 (a)는, 제1 방향을 따른 전장(C1) 및 전위(D1)의 변화를 나타내고 있다. 도 7의 (b)는, 횡축이 버퍼 게이트부(5)의 광전 변환부측의 단면(端面)으로부터의 제1 방향으로의 거리, 세로축이 전송 시간으로 되어 있다. 도 7의 (b)는, 버퍼 게이트부(5)에서의 제1 방향으로의 전하의 전송 시간 T1을 나타내고 있다. 전하가 버퍼 게이트부(5) 내를 전송하는데 소비된 시간이 천이(遷移) 시간 F1이다.
도 7의 (a)에 나타내는 바와 같이, 하나의 전극으로 버퍼 게이트부(5)를 구성한 경우(전위차를 마련하지 않은 경우)의 제1 방향에서의 전장(C1)은 버퍼 게이트부(5)의 중앙부에서 가장 약하다. 그 이유는, 이하와 같다. 버퍼 게이트부(5)에 인접하는 광전 변환부(3) 및 전송부(7, 이하, 인접부)의 근방에서는, 버퍼 게이트부(5)가 인접부의 전극으로부터의 프린징(fringing) 전계를 받아 제1 방향에서의 전장(C1)이 충분히 얻어진다. 이것에 대해서, 인접부의 전극으로부터 가장 떨어진 중앙부에서는, 이 프린징 전계가 약해진다. 또, 전위(D1)는, 인접부의 전극의 근방에서는 급격하게 변화하고 있다. 이것에 대해, 버퍼 게이트부(5)의 중앙부에서의 전위(D1)의 변화는 거의 볼 수 없다. 즉, 포텐셜의 고저차가 생기지 않는다. 이 경우의 천이 시간 F1은, 도 7의 (b)에 나타내는 바와 같이 약 0.8㎲이다.
한편, 도 8은, 버퍼 게이트부(5) 내에서 전위차를 마련한 경우의 고체 촬상 장치(1)의 전기적 특성의 시뮬레이션 결과를 나타내는 선도이다. 도 7과 마찬가지로 도 8의 (a)에는, 제1 방향을 따른 전장(C2) 및 전위(D2)의 변화가 나타내어져 있다. 도 8의 (b)에는, 버퍼 게이트부(5)에서의 제1 방향으로의 전하의 전송 시간 T2가 나타내어지고, 전하가 버퍼 게이트부(5)를 전송하는데 소비된 시간인 천이 시간 F2가 나타내어져 있다.
도 8의 (a)에 나타내는 바와 같이, 두 개의 전극으로 버퍼 게이트부(5)를 구성한 경우, 버퍼 게이트부(5)의 중앙부에서 전위(D2)가 계단 모양으로 깊어지도록 전위차가 마련되어 있다. 이 경우의 천이 시간 F2는, (b)에 나타내는 바와 같이 약 0.025㎲ 이며, 천이 시간 F1에 비해, 약 1／40 단축화 했다.
본 실시 형태에서는, 버퍼 게이트부(5)에 축적된 전하는, 전송부(7)에 취득되어, 제1 방향으로 전송된다. 각 전송부(7)로부터 전송된 전하는, 시프트 레지스터(9)에 의해, 상기 제1 방향에 교차하는 방향으로 전송되어 출력된다. 복수의 광전 변환부(3)로부터 전송된 전하는, 시프트 레지스터(9)에 의해 취득되어 상기 제1 방향에 교차하는 방향으로 전송된다. 따라서, 고체 촬상 장치(1)에서는, 일차원 화상을 얻기 위한 신호 처리를 새로 실행할 필요는 없다. 이 결과, 화상 처리의 번잡화를 막을 수 있다.
이상, 본 발명의 바람직한 실시 형태에 대해서 설명해 왔지만, 본 발명은 반드시 상술한 실시 형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능하다.
예를 들면, 본 실시 형태에서는, 올 리셋 게이트(ARG, 21) 및 올 리셋 드레인(ARD, 22)을 더 병치해도 괜찮다. 이 경우, 올 리셋 게이트(21) 및 올 리셋 드레인(22)은, 도 9에 나타내는 바와 같이, 광 감응 영역(15)의 평면 형상을 이루는 타방의 장변측에 각각 병치되어 있는 것이 바람직하다. 즉, 광 감응 영역(15)과 제1 방향에 교차하는 방향에 인접하여 올 리셋 게이트(21)가 병치되고, 올 리셋 게이트(21)와 제1 방향에 교차하는 방향에 인접하여 올 리셋 드레인(22)이 병치되어 있는 것이 바람직하다.
이와 같은 구성에 의하면, 광 감응 영역(15)의 전하를 리셋하는 경우, 광 감응 영역(15)에서 발생한 전하는 도 9 내의 G 방향으로 이동하기 때문에, 근소한 이동거리(일반적으로 화소 피치의 10 ~ 24㎛ 정도)로 올 리셋 게이트(21), 올 리셋 드레인(22)에 도달할 수 있다. 이것에 의해, 리셋에 필요로 하는 시간을 단축화할 수 있다. 오버플로우 게이트(19) 및 오버플로우 드레인(20)을 이용하여 광 감응 영역(15)의 전하를 리셋하는 것도 가능하다. 그렇지만, 광 감응 영역(15)에서 발생한 전하가 버퍼 게이트(5)를 경유하여 이동(도 9 내의 A 및 B)할 필요가 있기 때문에, 리셋에 필요로 하는 시간이 길다.
본 실시 형태에서는, 버퍼 게이트부(5)는, 제1 버퍼 게이트부(5a)와 제2 버퍼 게이트부(5b)의 2단(段)으로 구성되어 있지만, 버퍼 게이트부(5)를 3단 이상의 전위가 다른 단(段)으로 구성해도 괜찮다. 버퍼 게이트부(5)를 3단 이상으로 구성한 경우에도, 제1 방향을 따라서 전위가 계단 모양으로 높아지도록 하면 좋다. 이 경우도, 각 버퍼 게이트부(5)에서, 전하의 전송 방향(상기 제1 방향)을 향해 계단 모양으로 높아지는 포텐셜의 고저차가 생긴다. 이 때문에, 전하는, 포텐셜의 고저차(전위차)에 지배되어 이동하여, 버퍼 게이트부(5)에서의 전하의 전송 속도가 고속화한다.
버퍼 게이트부(5)는, 광전 변환부(3)의 전위 구배 형성 영역(17)과 같이 이른바 저항성 게이트로 구성해도 괜찮다. 이 구성에서는, 전극 양단에 정전위차를 부여하는 것에 의해, 해당 전극의 제1 방향에서의 전기 저항 성분에 따른 전위 구배, 즉 상기 제1 방향을 따라서 높아진 전위 구배가 형성된다. 이 경우, 각 버퍼 게이트부(5)에서, 전하의 전송 방향(상기 제1 방향)을 향해 서서히 높아지는 포텐셜의 고저차가 발생한다. 이 때문에, 전하는, 포텐셜의 고저차(전위차)에 지배되어 이동하게 되어, 버퍼 게이트부(5)에서의 전하의 전송 속도가 고속화한다.
[산업상의 이용 가능성]
본 발명은, 분광기의 광 검출 수단으로서 이용할 수 있다.
1 … 고체 촬상 장치 3 … 광전 변환부
5 … 버퍼 게이트부 7 … 전송부
9 … 시프트 레지스터 15 … 광 감응 영역
17 … 전위 구배 형성 영역 23 … 앰프부

Claims (2)

  1. 고체 촬상 장치로서,
    광 입사에 따라 전하를 발생하고 또한 평면 형상이 두 개의 장변(長邊)과 두 개의 단변(短邊)에 의해서 만들어지는 직사각형상을 이루는 광 감응(感應) 영역과, 상기 광 감응 영역에 대해서 상기 광 감응 영역의 평면 형상을 이루는 장변에 평행한 소정의 방향을 따라서 높아진 전위 구배를 형성하는 전위 구배 형성 영역을 각각 가짐과 아울러, 상기 소정의 방향에 교차하는 방향을 따르도록 병치(倂置)된 복수의 광전(光電) 변환부와,
    상기 광전 변환부에 각각 대응하고 또한 상기 광 감응 영역의 평면 형상을 이루는 타방의 단변측에 배치되며, 대응하는 광전 변환부의 광 감응 영역에서 발생한 전하를 축적하는 복수의 전하 축적부와,
    상기 복수의 전하 축적부로부터 각각 전송된 전하를 취득하고, 상기 소정의 방향에 교차하는 상기 방향으로 전송하여 출력하는 전하 출력부를 구비하며,
    상기 전하 축적부는, 상기 소정의 방향을 따라서 배치됨과 아울러 상기 소정의 방향을 향해 포텐셜(potential)을 높게 하도록 소정의 전위가 각각 부여되는 적어도 두 개의 게이트 전극을 가지는 고체 촬상 장치.
  2. 고체 촬상 장치로서,
    광 입사에 따라 전하를 발생하고 또한 평면 형상이 두 개의 장변(長邊)과 두 개의 단변(短邊)에 의해서 만들어지는 직사각형상을 이루는 광 감응 영역과, 상기 광 감응 영역에 대해서 상기 광 감응 영역의 평면 형상을 이루는 장변에 평행한 소정의 방향을 따라서 높아진 전위 구배를 형성하는 전위 구배 형성 영역을 각각 가짐과 아울러, 상기 소정의 방향에 교차하는 방향을 따르도록 병치된 복수의 광전(光電) 변환부와,
    상기 광전 변환부에 각각 대응하고 또한 상기 광 감응 영역의 평면 형상을 이루는 타방의 단변측에 배치되며, 대응하는 광전 변환부의 광 감응 영역에서 발생한 전하를 축적하는 복수의 전하 축적부와,
    상기 복수의 전하 축적부로부터 각각 전송된 전하를 취득하고, 상기 소정의 방향에 교차하는 상기 방향으로 전송하여 출력하는 전하 출력부를 구비하며,
    상기 전하 축적부는, 상기 소정의 방향을 따라서 배치됨과 아울러 상기 소정의 방향으로 높아지는 소정의 전위가 각각 부여되는 적어도 두 개의 게이트 전극을 가지는 고체 촬상 장치.

KR1020137018477A 2011-01-20 2011-10-31 고체 촬상 장치 KR102018923B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-010114 2011-01-20
JP2011010114A JP5680979B2 (ja) 2011-01-20 2011-01-20 固体撮像装置
PCT/JP2011/075098 WO2012098747A1 (ja) 2011-01-20 2011-10-31 固体撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187008803A Division KR20180036793A (ko) 2011-01-20 2011-10-31 고체 촬상 장치

Publications (2)

Publication Number Publication Date
KR20140015292A KR20140015292A (ko) 2014-02-06
KR102018923B1 true KR102018923B1 (ko) 2019-09-05

Family

ID=46515388

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137018477A KR102018923B1 (ko) 2011-01-20 2011-10-31 고체 촬상 장치
KR1020187008803A KR20180036793A (ko) 2011-01-20 2011-10-31 고체 촬상 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187008803A KR20180036793A (ko) 2011-01-20 2011-10-31 고체 촬상 장치

Country Status (7)

Country Link
US (1) US9419051B2 (ko)
EP (1) EP2667410B1 (ko)
JP (1) JP5680979B2 (ko)
KR (2) KR102018923B1 (ko)
CN (1) CN103329271B (ko)
TW (1) TWI553845B (ko)
WO (1) WO2012098747A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452511B2 (ja) * 2011-01-14 2014-03-26 浜松ホトニクス株式会社 固体撮像装置
JP5680979B2 (ja) 2011-01-20 2015-03-04 浜松ホトニクス株式会社 固体撮像装置
JP6348272B2 (ja) * 2013-11-05 2018-06-27 浜松ホトニクス株式会社 電荷結合素子及びその製造方法、並びに固体撮像装置
JP6211898B2 (ja) * 2013-11-05 2017-10-11 浜松ホトニクス株式会社 リニアイメージセンサ
JP6739891B2 (ja) 2014-09-01 2020-08-12 浜松ホトニクス株式会社 固体撮像装置
JP6306989B2 (ja) * 2014-09-09 2018-04-04 浜松ホトニクス株式会社 裏面入射型固体撮像装置
EP3477388A4 (en) * 2017-08-25 2019-05-08 Shenzhen Goodix Technology Co., Ltd. FOR OBTAINING A GRADIENT OF ELECTRIC POTENTIAL ENERGY CAPABLE LIGHT MEASUREMENT ELEMENT
FR3071103B1 (fr) * 2017-09-11 2019-10-04 Continental Automotive France Pixel photosensible et capteur d'image associe
JP7333562B2 (ja) * 2018-08-23 2023-08-25 国立大学法人東北大学 光センサ及びその信号読み出し方法並びに光エリアセンサ及びその信号読み出し方法
JP6818075B2 (ja) * 2019-04-08 2021-01-20 浜松ホトニクス株式会社 固体撮像装置
KR20210000600A (ko) 2019-06-25 2021-01-05 에스케이하이닉스 주식회사 이미지 센서
KR20210002880A (ko) 2019-07-01 2021-01-11 에스케이하이닉스 주식회사 픽셀 및 이를 포함하는 이미지 센서
KR102668562B1 (ko) 2019-07-24 2024-05-24 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231768A (ja) 2008-03-25 2009-10-08 Hamamatsu Photonics Kk 固体撮像装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1551935A (en) * 1976-08-19 1979-09-05 Philips Nv Imaging devices
JPH0669089B2 (ja) * 1983-10-15 1994-08-31 松下電子工業株式会社 電荷転送装置
JP2738589B2 (ja) * 1990-09-05 1998-04-08 三菱電機株式会社 固体撮像素子
JPH04134862A (ja) 1990-09-27 1992-05-08 Hamamatsu Photonics Kk 光電変換装置
JPH05283666A (ja) 1992-03-30 1993-10-29 Sony Corp 固体撮像素子
JPH06140442A (ja) 1992-10-29 1994-05-20 Matsushita Electric Ind Co Ltd 電荷転送装置
JPH06236987A (ja) * 1993-02-12 1994-08-23 Matsushita Electron Corp 固体撮像装置
JPH07130989A (ja) 1993-10-29 1995-05-19 Matsushita Electric Ind Co Ltd 電荷転送装置
JP2871640B2 (ja) 1996-12-18 1999-03-17 日本電気株式会社 固体撮像素子の駆動方法
US5965910A (en) 1997-04-29 1999-10-12 Ohmeda Inc. Large cell charge coupled device for spectroscopy
JP2001060681A (ja) 1999-06-14 2001-03-06 Nec Corp 固体撮像装置およびその駆動方法
US7005637B2 (en) 2003-01-31 2006-02-28 Intevac, Inc. Backside thinning of image array devices
JP2005109313A (ja) 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 抵抗値調整回路およびその調整方法
JP4471677B2 (ja) 2004-02-09 2010-06-02 Ｎｅｃエレクトロニクス株式会社 固体撮像装置及び電荷転送部
JP2005268564A (ja) 2004-03-19 2005-09-29 Ricoh Co Ltd 固体撮像素子及び固体撮像素子の製造方法
JP4725049B2 (ja) 2004-07-29 2011-07-13 ソニー株式会社 固体撮像装置およびその製造方法
JP2007259417A (ja) 2006-02-24 2007-10-04 Sony Corp 固体撮像素子および固体撮像素子の駆動方法および撮像装置
US8334918B2 (en) 2006-11-28 2012-12-18 Hamamatsu Photonics K.K. Solid-state imaging element
JP5134427B2 (ja) * 2008-04-30 2013-01-30 浜松ホトニクス株式会社 固体撮像装置
JP5535835B2 (ja) 2010-02-09 2014-07-02 ルネサスエレクトロニクス株式会社 固体撮像装置及びその駆動方法
US8426902B2 (en) 2010-07-30 2013-04-23 Unisantis Electronics Singapore Pte Ltd. Solid-state imaging device
JP5485919B2 (ja) * 2011-01-14 2014-05-07 浜松ホトニクス株式会社 固体撮像装置
JP5680979B2 (ja) 2011-01-20 2015-03-04 浜松ホトニクス株式会社 固体撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231768A (ja) 2008-03-25 2009-10-08 Hamamatsu Photonics Kk 固体撮像装置

Also Published As

Publication number Publication date
EP2667410A4 (en) 2017-09-06
EP2667410A1 (en) 2013-11-27
JP2012151364A (ja) 2012-08-09
TW201232771A (en) 2012-08-01
US9419051B2 (en) 2016-08-16
TWI553845B (zh) 2016-10-11
KR20180036793A (ko) 2018-04-09
EP2667410B1 (en) 2021-09-01
CN103329271A (zh) 2013-09-25
CN103329271B (zh) 2016-09-21
KR20140015292A (ko) 2014-02-06
JP5680979B2 (ja) 2015-03-04
US20130270609A1 (en) 2013-10-17
WO2012098747A1 (ja) 2012-07-26

Similar Documents

Publication Publication Date Title
KR102018923B1 (ko) 고체 촬상 장치
US9818794B2 (en) Solid-state image sensor and camera
JP5864990B2 (ja) 固体撮像装置およびカメラ
CN103189983B (zh) 具有改善的电荷检出单元和像素几何结构的cmos光栅3d照相机系统
EP3343622A1 (en) Solid-state imaging device, imaging system and movable object
JP5316606B2 (ja) 固体撮像素子及びその製造方法
CN104917980A (zh) 固态成像设备和成像系统
KR101880780B1 (ko) 고체 촬상 장치
CN104115271A (zh) 固态成像装置及其驱动方法
KR101594634B1 (ko) 고체 촬상 장치
JP2013026264A (ja) 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
JP5300577B2 (ja) Ｔｄｉ方式のイメージセンサ、及び該イメージセンサの駆動方法
KR20130121947A (ko) 고체 촬상 장치
JP6348272B2 (ja) 電荷結合素子及びその製造方法、並びに固体撮像装置
US9184209B2 (en) TDI-type linear image sensor
KR20100133355A (ko) 고체 촬상 장치
KR20140001906A (ko) 고체 촬상 장치
EP2413361A1 (en) Back-illuminated solid-state image pickup device
KR100899547B1 (ko) 고체촬상소자의 픽셀 구조
JP2016092254A (ja) イメージセンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2018101001367; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20180328

Effective date: 20190731

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)