JP2016092254A - イメージセンサ - Google Patents
イメージセンサ Download PDFInfo
- Publication number
- JP2016092254A JP2016092254A JP2014225971A JP2014225971A JP2016092254A JP 2016092254 A JP2016092254 A JP 2016092254A JP 2014225971 A JP2014225971 A JP 2014225971A JP 2014225971 A JP2014225971 A JP 2014225971A JP 2016092254 A JP2016092254 A JP 2016092254A
- Authority
- JP
- Japan
- Prior art keywords
- tdi
- light receiving
- scanning direction
- gate electrodes
- transfer gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
【課題】画素ピッチの縮小に伴いゲート電極のサイズが小さくなっても、従来と同様にゲート開口部及びTDI転送チャネルなどの構造を有する画素を形成する。
【解決手段】各受光画素Pは、副走査方向D1に沿って互いに隣接したTDI転送ゲート電極131〜134を有する。各受光画素Pにおいて、各TDI転送ゲート電極131〜134は主走査方向D2に沿った2つのエッジのうちの少なくとも1つに凹部を有し、各受光画素Pは、各TDI転送ゲート電極131〜134の凹部において半導体基板130をそれぞれ露出した複数のゲート開口部と、各TDI転送ゲート電極131〜134により半導体基板130を覆うゲート非開口部とを有する。各受光画素Pは、複数のゲート開口部において半導体基板130にそれぞれ形成された複数のフォトダイオード10と、ゲート非開口部において半導体基板130に形成されたTDI転送チャネル114とを備える。
【選択図】図3
【解決手段】各受光画素Pは、副走査方向D1に沿って互いに隣接したTDI転送ゲート電極131〜134を有する。各受光画素Pにおいて、各TDI転送ゲート電極131〜134は主走査方向D2に沿った2つのエッジのうちの少なくとも1つに凹部を有し、各受光画素Pは、各TDI転送ゲート電極131〜134の凹部において半導体基板130をそれぞれ露出した複数のゲート開口部と、各TDI転送ゲート電極131〜134により半導体基板130を覆うゲート非開口部とを有する。各受光画素Pは、複数のゲート開口部において半導体基板130にそれぞれ形成された複数のフォトダイオード10と、ゲート非開口部において半導体基板130に形成されたTDI転送チャネル114とを備える。
【選択図】図3
Description
本発明は、リモートセンシングなどの分野で用いられるイメージセンサに関する。
半導体基板上に多数の光検出器をアレイ状に配置し、さらに同じ半導体基板上に電荷信号の読み出し回路及び出力信号増幅器などを備えたイメージセンサが開発されている。また、光検出器を1次元アレイ状に配置したリニアイメージセンサも開発されている。例えば、地表のリモートセンシングでは、リニアイメージセンサを人工衛星などに搭載して、光検出器のアレイに垂直な方向を人工衛星の進行方向に一致させることによって地表の2次元画像を撮影する。
画像解像度を向上させるには画素ピッチをできるだけ小さくすることが望ましいが、光検出器の面積が縮小するにつれて入射光量が減少し、信号対雑音比が劣化するという課題がある。
信号対雑音比を改善するための巧妙な手段として、TDI(Time Delay and Integration:時間遅延積分)方式のイメージセンサが開発されている。TDI方式は、2次元イメージセンサであるFFT(フルフレームトランスファ)型CCD(Charge Coupled Device)を用い、CCDの垂直方向の電荷転送のタイミングを被写体像の移動タイミングに同期させてCCDの垂直段数分の積分露光を行い、これにより信号対雑音比を改善する読み出し方式である。リモートセンシングの場合、垂直方向の電荷転送を人工衛星の移動速度に合わせることでTDI動作が実現できる。垂直方向にM段のCCDでTDI動作を行うと、電荷の蓄積時間が実効的にM倍になるので、感度がM倍に向上し、信号対雑音比は√M倍に改善される。
可視イメージセンサでは、多くの場合、センサの表面側から光を入射させて撮像する。入射光は、センサの基板(シリコン基板)の内部で光電変換されて電荷を発生させる。特にFFT型CCDでは、垂直方向の電荷転送を制御するためにポリシリコン電極が使用される。この場合、光はポリシリコン電極越しにシリコン基板に入射するので、特に短波長領域の光がポリシリコン電極で吸収されてしまい、感度が低下するといった課題がある。
この対策として、一部の垂直転送ゲート電極を仮想電極で置き換えた、いわゆるVPCCD(バーチャルフェーズCCD)構造にすることによって感度を改善したイメージセンサが提案されている。VPCCDは、ポリシリコン電極を仮想電極に置き換えることで電極部での光吸収を抑えることができ、感度が向上する。
さらに、特許文献1では、CCDの転送ゲートすべてについて、ゲート開口部と、TDI転送チャネルとして機能するゲート非開口部が形成されたCCDイメージセンサが提案されている。このセンサでは、すべての開口部の上にマイクロレンズが形成され、転送ゲートに形成されたゲート開口部に集光するような構造になっている。これにより、ポリシリコン電極で光が吸収されるという問題を解決している。また、ポリシリコン電極の1つを仮想電極に置き換えた場合のセンサにおいては、特定の相のみが感度を持つことからAT(Along Track)方向の変調伝達関数(Modulation Transfer Function:MTF)が悪くなるという問題があったが、特許文献1のセンサではすべての転送ゲートが同じ感度を持つことでその問題を解決し、滑らかな画像を得るという効果を実現している。
CCDのゲート電極(転送ゲート)に開口部を形成する場合、従来、例えばエッチングにより開口部が形成される。
今後、画像解像度をさらに向上すべく画素ピッチをさらに縮小することが必要になる。しかしながら、ゲート電極にエッチングにより穴を形成することで開口部とする方法では、最小加工寸法の制限から、画素ピッチの縮小が難しいという課題が発生する。
本発明の目的は、画素ピッチの縮小に伴いゲート電極のサイズが小さくなっても、従来と同様にゲート開口部及びTDI転送チャネルなどの構造を有する画素を備えたイメージセンサを提供することにある。
本発明の態様に係るイメージセンサは、
半導体基板と、
上記半導体基板上に形成され、主走査方向及び副走査方向に沿って配置された複数の受光画素とを備えるイメージセンサにおいて、
上記各受光画素は、上記副走査方向に沿って互いに隣接したn個のゲート電極を有し、上記副走査方向にn相で電荷を転送する電荷結合素子であり、nは3以上の整数であり、
上記各ゲート電極は、上記主走査方向に沿って互いに隣接する受光画素の対応するゲート電極が互いに連結されるように、かつ、上記主走査方向に沿った2つのエッジと上記2つのエッジ間の領域とを有するように、上記半導体基板上に2次元的に形成され、
上記各受光画素において、上記各ゲート電極は上記2つのエッジのうちの少なくとも1つに凹部を有し、上記各受光画素は、上記各ゲート電極の凹部において上記半導体基板をそれぞれ露出した複数の開口部と、上記各ゲート電極により上記半導体基板を覆う非開口部とを有し、
上記各受光画素は、上記複数の開口部において上記半導体基板にそれぞれ形成された複数のフォトダイオードと、上記非開口部において上記半導体基板に形成された電荷転送チャネルとを備えることを特徴とする。
半導体基板と、
上記半導体基板上に形成され、主走査方向及び副走査方向に沿って配置された複数の受光画素とを備えるイメージセンサにおいて、
上記各受光画素は、上記副走査方向に沿って互いに隣接したn個のゲート電極を有し、上記副走査方向にn相で電荷を転送する電荷結合素子であり、nは3以上の整数であり、
上記各ゲート電極は、上記主走査方向に沿って互いに隣接する受光画素の対応するゲート電極が互いに連結されるように、かつ、上記主走査方向に沿った2つのエッジと上記2つのエッジ間の領域とを有するように、上記半導体基板上に2次元的に形成され、
上記各受光画素において、上記各ゲート電極は上記2つのエッジのうちの少なくとも1つに凹部を有し、上記各受光画素は、上記各ゲート電極の凹部において上記半導体基板をそれぞれ露出した複数の開口部と、上記各ゲート電極により上記半導体基板を覆う非開口部とを有し、
上記各受光画素は、上記複数の開口部において上記半導体基板にそれぞれ形成された複数のフォトダイオードと、上記非開口部において上記半導体基板に形成された電荷転送チャネルとを備えることを特徴とする。
本発明によれば、画素ピッチの縮小に伴いゲート電極のサイズが小さくなっても、従来と同様にゲート開口部及びTDI転送チャネルなどの構造を有する画素を備えたイメージセンサを提供することができる。
実施の形態1.
本発明の各実施の形態に係るTDI方式リニアイメージセンサは、画素のゲート電極の形状以外は、特許文献1に開示されたTDI方式リニアイメージセンサと同様の構成を備えてもよく、同様の駆動方法を用いてもよい。よって、まず、比較例に係るTDI方式リニアイメージセンサとして、特許文献1のTDI方式リニアイメージセンサの構造及び動作について説明し、その後、本発明の各実施の形態に係るTDI方式リニアイメージセンサについて説明する。
本発明の各実施の形態に係るTDI方式リニアイメージセンサは、画素のゲート電極の形状以外は、特許文献1に開示されたTDI方式リニアイメージセンサと同様の構成を備えてもよく、同様の駆動方法を用いてもよい。よって、まず、比較例に係るTDI方式リニアイメージセンサとして、特許文献1のTDI方式リニアイメージセンサの構造及び動作について説明し、その後、本発明の各実施の形態に係るTDI方式リニアイメージセンサについて説明する。
図13〜図19を参照して、比較例に係るTDI方式リニアイメージセンサの構成を説明する。
図13は、比較例に係るTDI方式リニアイメージセンサ200の構成を示す平面図である。図13は、TDI方式リニアイメージセンサ200の回路構成を概略的に示す。図14は、図13の受光画素Pの詳細構成を示す拡大図である。図15は、図14のA11−A11’線における断面図である。図16は、図14のA12−A12’線における断面図である。
TDI方式リニアイメージセンサ200は主走査方向D2及び副走査方向D1を有する。主走査方向D2は、図13において右に向かう方向を正とし、副走査方向D1は、図13において下に向かう方向を負とする。TDI方式リニアイメージセンサ200の主走査方向D2に沿った方向を水平方向とも呼び、TDI方式リニアイメージセンサ200の副走査方向D1に沿った方向を垂直方向とも呼ぶ。TDI方式リニアイメージセンサ200の副走査方向D1をTDI転送方向とも呼ぶ。TDI方式リニアイメージセンサ200が例えば地表のリモートセンシングを行うためのイメージセンサである場合には、図13の副走査方向D1は、衛星進行方向又はAT(Along Track)方向と呼ばれ、図13の主走査方向D2は、衛星進行方向の直交方向又はCT(Cross Track)方向と呼ばれる。
図13を参照すると、TDI方式リニアイメージセンサ200は、半導体基板30と、半導体基板30の表面において主走査方向D2及び副走査方向D1に沿って行列状に配置された複数の受光画素P及び複数の転送画素TPを備えている。半導体基板30は、例えばシリコン(Si)基板である。TDI方式リニアイメージセンサ200は、半導体基板30上にさらに、電荷蓄積部44、水平CCD43、電荷排出部45、及び出力信号増幅器46を備えている。
行列状に配置された複数の受光画素P及び複数の転送画素TPは、画素領域を構成する。画素領域は、垂直方向に関して受光部39の範囲及び転送部40の範囲に分けられる。受光部39は、複数の受光画素Pを行列状に配置した領域である。転送部40は、複数の転送画素TPを行列状に配置した領域である。受光部39及び転送部40は半導体基板30上で隣接して設けられている。
図13では、1つの受光画素P及び1つの転送画素TPに相当する部分を、それぞれ太線の四角形で囲んで示している。図13の例では、受光部39では、水平方向に10個かつ垂直方向に6個の受光画素Pが行列状に配置され、転送部40では、水平方向に10個かつ垂直方向に2個の転送画素TPが行列状に配置されている。
受光画素Pは、入射光を光電変換して電荷を発生する光検出器である。受光画素Pは転送電極49を有し、転送電極49は、受光画素Pに発生した電荷を電荷蓄積部44に転送する垂直転送ゲートを構成している。転送電極49は、主走査方向D2に沿ってそれぞれ長手方向を有し、副走査方向D1に沿って並んだ4つのゲート電極、すなわち、第1のTDI転送ゲート電極31、第2のTDI転送ゲート電極32、第3のTDI転送ゲート電極33、第4のTDI転送ゲート電極34を有している。これにより、受光画素Pは、副走査方向D1に4相駆動で電荷を転送することができる。TDI転送ゲート電極31〜34は、図15及び図16に示すように、半導体基板30上にゲート酸化膜19を介して形成される。受光画素Pは、各TDI転送ゲート電極31〜34において、半導体基板30を露出したゲート開口部と、半導体基板30を覆うゲート非開口部とを有する。図14に示すように、受光画素Pは、各TDI転送ゲート電極31〜34のゲート開口部において半導体基板30にそれぞれ形成されたフォトダイオード10と、各TDI転送ゲート電極31〜34のゲート非開口部において半導体基板30に形成されたTDI転送チャネル15(電荷転送チャネルともいう)とを備える。言い換えると、受光画素Pにおいて、フォトダイオード10は、ゲート開口部の下の半導体基板30に埋め込まれている。
転送画素TPは転送電極50を有し、転送電極50は、受光画素Pに発生した電荷を電荷蓄積部44に転送する垂直転送ゲートを構成している。転送画素TPは、主走査方向D2に沿ってそれぞれ長手方向を有し、副走査方向D1に沿って並んだ4つのゲート電極、すなわち、第1の転送ゲート電極35、第2の転送ゲート電極36、第3の転送ゲート電極37、第4の転送ゲート電極38を有している。これにより、転送画素TPは、副走査方向D1に4相駆動で電荷を転送することができる。図示していないが、転送画素TP上には、被写体からの光が入射しないように遮光膜が設けられている。
転送画素TPは、ゲート開口部の下の半導体基板30にフォトダイオード10が埋め込まれていない点で、受光画素Pと異なる。
各受光画素Pにおいて、各TDI転送ゲート電極31〜34は、主走査方向D2に沿って互いに隣接する受光画素Pの対応するTDI転送ゲート電極が互いに連結されるように、かつ、主走査方向D2に沿った2つのエッジと2つのエッジ間の領域とを有するように、半導体基板30上に2次元的に形成される。同様に、各転送画素TPにおいて、各転送ゲート電極35〜38は、主走査方向D2に沿って互いに隣接する転送画素TPの対応する転送ゲート電極が互いに連結されるように、かつ、主走査方向D2に沿った2つのエッジと2つのエッジ間の領域とを有するように、半導体基板30上に2次元的に形成される。
TDI転送ゲート電極31〜34及び転送ゲート電極35〜38は、例えば、ポリシリコン(多結晶シリコン)などで形成されている。図14において、例えば、受光画素Pの第2のTDI転送ゲート電極32及び第4のTDI転送ゲート電極34と、転送画素TPの第2の転送ゲート電極36及び第4の転送ゲート電極38とは、半導体基板30上の1層目のポリシリコン電極で形成されている。また、受光画素Pの第1のTDI転送ゲート電極31及び第3のTDI転送ゲート電極33と、転送画素TPの第1の転送ゲート電極35及び第3の転送ゲート電極37とは、半導体基板30上の2層目のポリシリコン電極で形成されている。
TDI転送ゲート電極31〜34のゲート開口部は、例えばポリシリコン電極をエッチングすることにより形成される。
複数の受光画素P及び複数の転送画素TPを含む画素領域に対して、副走査方向D1の正の側に電荷蓄積部44及び水平CCD43が設けられ、副走査方向D1の負の側に電荷排出部45が設けられている。電荷蓄積部44は画素領域と水平CCD43との間に設けられている。受光画素Pに発生した電荷は、他の受光画素P及び転送画素TPを介して副走査方向D1に転送され、転送部40に隣接して設けられた電荷蓄積部44に送られて蓄積される。電荷蓄積部44にいったん蓄積された電荷は水平CCD43に送られ、水平CCD43は電荷を主走査方向D2に転送して出力信号増幅器46に送る。また、主走査方向D2に沿って並んだ複数の受光画素P及び複数の転送画素TPは、副走査方向D1に沿って延在する複数の画素分離領域41によって互いに分離されている。各画素分離領域41はオーバーフロードレイン(後述)を含み、受光画素Pに生じた過剰な電荷は、オーバーフロードレインを介して電荷排出部45に排出される。
入力端子55a、55b、55c、及び55dから駆動用の垂直転送クロックφ1、φ2、φ3、φ4が入力される。垂直転送クロックφ1、φ2、φ3、φ4は、配線52a、52b、52c、及び52d、コンタクト53a、53b、53c、及び53d、ならびに配線54a、54b、54c、及び54dを介して、受光画素P及び転送画素TPに与えられる。ここで、符号に含まれる文字「a」、「b」、「c」、及び「d」が一致する配線、コンタクト、及び入力端子が互いに接続される。
配線54aは、第1のTDI転送ゲート電極31及び第1の転送ゲート電極35と電気的に接続されている。配線54bは、第2のTDI転送ゲート電極32及び第2の転送ゲート電極36と電気的に接続されている。配線54cは、第3のTDI転送ゲート電極33及び第3の転送ゲート電極37と電気的に接続されている。配線54dは、第4のTDI転送ゲート電極34及び第4の転送ゲート電極38と電気的に接続されている。
図14〜図16を参照して、受光画素Pの構造をさらに説明する。
半導体基板30は、図15及び図16に示すように、半導体基板14と、半導体基板14上にそれぞれ形成された、TDI転送チャネル15、チャネルストップ5、オーバーフロードレイン6、オーバーフローゲート7、不純物領域16及び17とを含む。
受光画素Pは、1画素ピッチ内に、4つのTDI転送ゲート電極31〜34を含む4相駆動のCCDとして構成されている。受光画素Pは、各TDI転送ゲート電極31〜34においてゲート開口部及びゲート非開口部を有し、ゲート開口部の直下の半導体基板30にフォトダイオード10が埋め込まれるように形成され、ゲート非開口部の直下の半導体基板30にTDI転送チャネル15が形成される。図14に示すように、各TDI転送ゲート電極31〜34において、ゲート開口部の近傍のポリシリコン電極の領域は副走査方向D1に沿った方向に狭くなり、この部分をゲート狭窄部20という。
また、ある受光画素Pのフォトダイオード10と、主走査方向D2で正の側に隣接する受光画素PのTDI転送チャネル15(ゲート非開口部)との間に、画素分離領域41が形成されている。画素分離領域41には横型オーバーフロードレインが形成されている。詳しくは、画素分離領域41には、第1の導電型の高濃度不純物領域を含むチャネルストップ5、第2の導電型の高濃度不純物領域を含むオーバーフロー(電荷排出)ドレイン6、及び第1の導電型の不純物領域を含むオーバーフローゲート7が形成されている。受光画素Pに生じた過剰な電荷は、オーバーフロードレイン6を介して電荷排出部45に排出される。
図15に示すように、フォトダイオード10は、半導体基板30の表面に形成される第1の導電型の高濃度不純物領域16と、第1の導電型の高濃度不純物領域16と接して半導体基板30のより深い領域に形成される第2の導電型の不純物領域17とを含む。
また、フォトダイオード10の第1の導電型の高濃度不純物領域16は、第1の導電型の高濃度不純物領域を含むチャネルストップ5と任意の箇所で接している。これによって低ノイズ化を実現できる。
また、隣接する2つの画素のゲート開口部同士は、いずれの箇所においても繋がっていない。
半導体基板30としてP型シリコン基板を使用し、TDI転送チャネル15としてN型不純物領域を使用し、第1の導電型の高濃度不純物領域16として高濃度P型不純物領域を使用し、第2の導電型の不純物領域17としてN型不純物領域を使用してもよい。
1画素ピッチ内に含まれるフォトダイオード10の個数に等しい個数のマイクロレンズ18を、入射光が各フォトダイオード10にそれぞれ集光されるように、1画素ピッチ内に形成する。マイクロレンズ18において、副走査方向D1の曲率半径は、主走査方向D2の曲率半径より大きい。従って、副走査方向D1のMTFの低下が発生することなく、マイクロレンズ18によるゲート開口部への集光により感度を向上させることができる。
マイクロレンズ18は、受光画素Pと独立して作成し、受光画素Pの上部に貼り付けてもよい。また、マイクロレンズ18は、半導体プロセスの技術により受光画素Pの上部に直接形成してもよい。
(画素の動作)
図17は、図14のA11−A11’線におけるポテンシャル分布を示す図である。図18は、図14のA12−A12’線におけるポテンシャル分布を示す図である。図19は、図13の受光画素Pにおける光の経路及び電荷の動きを説明するための模式図である。ここで、図17及び図18のポテンシャル分布は、半導体基板30としてP型シリコン基板を使用し、TDI転送チャネル15としてN型不純物領域を使用した場合について示している。
図17は、図14のA11−A11’線におけるポテンシャル分布を示す図である。図18は、図14のA12−A12’線におけるポテンシャル分布を示す図である。図19は、図13の受光画素Pにおける光の経路及び電荷の動きを説明するための模式図である。ここで、図17及び図18のポテンシャル分布は、半導体基板30としてP型シリコン基板を使用し、TDI転送チャネル15としてN型不純物領域を使用した場合について示している。
図17及び図18のポテンシャル分布を参照して、受光画素Pの動作を説明する。マイクロレンズ18により集光された入射光がフォトダイオード10に到来すると、フォトダイオード10では、光電変換により電荷が発生する。
フォトダイオード10のポテンシャルは、TDI転送チャネル15のハイレベル時(TDI転送ゲート電極にハイレベルの電圧が印加された時)のポテンシャルより浅くなるように設定される。従って、主走査方向D2に沿った方向では、図17に示すように、フォトダイオード10で発生した電荷は、ハイレベル時のTDI転送チャネル15のポテンシャル井戸に流れ込む。
ゲート狭窄部20の下の半導体基板30は、TDI転送チャネル15と同一の不純物濃度で形成されている。図18に示すように、副走査方向D1に沿った方向では、ゲート狭窄部20においてTDI転送ゲート電極が狭くなっていることにより狭チャネル効果が起こり、ポテンシャルが浅くなっている。従って、フォトダイオード10で発生した電荷は、ゲート狭窄部20へ流れず、全て、ハイレベルTDI転送チャネルのポテンシャル井戸に流れ込むことになる。
なお、フォトダイオード10のポテンシャルは、TDI転送チャネル15のローレベル時(TDI転送ゲートにローレベルの電圧が印加された時)のポテンシャルより浅く設定されてもよいし、深く設定されてもよい。
TDI転送チャネル15のローレベル時のポテンシャルが、対応するフォトダイオード10のポテンシャルより浅く設定されている場合、TDI転送チャネル15のローレベル時には、フォトダイオード10がポテンシャル井戸になる。TDI転送チャネル15のローレベル時に発生した電荷は、フォトダイオード10(ポテンシャル井戸)にとどまる。次いで、TDI転送チャネル15がハイレベルになったとき、フォトダイオード10の電荷は、TDI転送チャネル15のポテンシャル井戸に流れ込む。TDI転送チャネル15のポテンシャル井戸に流れ込んだ電荷は、TDI転送チャネル15内で副走査方向D1に転送される。
TDI転送チャネル15のローレベル時のポテンシャルが、対応するフォトダイオード10のポテンシャルより深く設定されている場合は、フォトダイオード10で発生した電荷は、TDI転送チャネル15がローレベルになったとき、TDI転送チャネル15に流れ込む。TDI転送チャネル15に流れ込んだ電荷は、TDI転送チャネル15内で副走査方向D1に転送される。
(転送動作)
次に、TDI方式リニアイメージセンサ200の転送動作について説明する。再び図13を参照すると、入射光の光電変換により受光画素Pの内部に発生した電荷は、4相駆動のCCDの転送動作によって、時間遅延積分(TDI)方式で副走査方向D1に転送される。受光部39において時間遅延積分(TDI)された電荷は、転送部40を介して電荷蓄積部44まで副走査方向D1に転送される。電荷蓄積部44に蓄積された電荷は、1水平期間ごとに水平CCD43へと転送され、次に、水平CCD43の電荷は、水平CCD43内において主走査方向D2へと転送されて、出力信号増幅器46から読み出される。
次に、TDI方式リニアイメージセンサ200の転送動作について説明する。再び図13を参照すると、入射光の光電変換により受光画素Pの内部に発生した電荷は、4相駆動のCCDの転送動作によって、時間遅延積分(TDI)方式で副走査方向D1に転送される。受光部39において時間遅延積分(TDI)された電荷は、転送部40を介して電荷蓄積部44まで副走査方向D1に転送される。電荷蓄積部44に蓄積された電荷は、1水平期間ごとに水平CCD43へと転送され、次に、水平CCD43の電荷は、水平CCD43内において主走査方向D2へと転送されて、出力信号増幅器46から読み出される。
(効果)
一般に、TDI方式リニアイメージセンサで、マイクロレンズにより1相の電極に集光を行う場合では、入射光により発生した電荷が、全て被写体の直下にあるCCDチャネルポテンシャル井戸に集められず、後段の隣接のCCDチャネルポテンシャル井戸へ流れてしまうことがある。この現象によって、TDI転送方向のMTFが低下し、TDI転送方向における解像度の低下となる。その結果、撮像画像にぼけが生じる。しかしながら、図13〜図19のTDI方式リニアイメージセンサ200は、マイクロレンズによる感度向上という効果を損なうことなく、TDI転送方向のMTFの低下を防止することができる。すなわち、TDI方式リニアイメージセンサ200によれば、各相において形成されたマイクロレンズによりフォトダイオードに入射光が集光され、TDI転送ゲート電極(ポリシリコン電極)による光吸収が抑制され、感度の著しい向上を実現することができる。さらに、TDI方式リニアイメージセンサ200によれば、各相の電極領域上部に入射光は、各相の領域にそれぞれ集光されるので、TDI転送方向のMTFの低下が発生せず、高性能なTDI方式リニアイメージセンサを提供することができる。
一般に、TDI方式リニアイメージセンサで、マイクロレンズにより1相の電極に集光を行う場合では、入射光により発生した電荷が、全て被写体の直下にあるCCDチャネルポテンシャル井戸に集められず、後段の隣接のCCDチャネルポテンシャル井戸へ流れてしまうことがある。この現象によって、TDI転送方向のMTFが低下し、TDI転送方向における解像度の低下となる。その結果、撮像画像にぼけが生じる。しかしながら、図13〜図19のTDI方式リニアイメージセンサ200は、マイクロレンズによる感度向上という効果を損なうことなく、TDI転送方向のMTFの低下を防止することができる。すなわち、TDI方式リニアイメージセンサ200によれば、各相において形成されたマイクロレンズによりフォトダイオードに入射光が集光され、TDI転送ゲート電極(ポリシリコン電極)による光吸収が抑制され、感度の著しい向上を実現することができる。さらに、TDI方式リニアイメージセンサ200によれば、各相の電極領域上部に入射光は、各相の領域にそれぞれ集光されるので、TDI転送方向のMTFの低下が発生せず、高性能なTDI方式リニアイメージセンサを提供することができる。
(本発明の実施の形態1について)
図1は、本発明の実施の形態1に係るTDI方式リニアイメージセンサ100の構成を示す平面図である。図2は、図1の1つの受光画素Pの各TDI転送ゲート電極131〜134の形状を示す図である。図3は、図1の1つの受光画素Pの各TDI転送ゲート電極131〜134の配置を示す図である。図4は、図1の受光画素Pの詳細構成を示す拡大図である。図5は、図4のA1−A1’線における断面の一部を示す図である。
図1は、本発明の実施の形態1に係るTDI方式リニアイメージセンサ100の構成を示す平面図である。図2は、図1の1つの受光画素Pの各TDI転送ゲート電極131〜134の形状を示す図である。図3は、図1の1つの受光画素Pの各TDI転送ゲート電極131〜134の配置を示す図である。図4は、図1の受光画素Pの詳細構成を示す拡大図である。図5は、図4のA1−A1’線における断面の一部を示す図である。
図1を参照すると、TDI方式リニアイメージセンサ100は、半導体基板130と、半導体基板130の表面において主走査方向D2及び副走査方向D1に沿って行列状に配置された複数の受光画素P及び複数の転送画素TPを備えている。半導体基板130は、例えばシリコン(Si)基板である。
受光画素Pは転送電極149を有し、転送電極149は、受光画素Pに発生した電荷を電荷蓄積部44に転送する垂直転送ゲートを構成している。転送電極149は、主走査方向D2に沿ってそれぞれ長手方向を有し、副走査方向D1に沿って並んだ4つのゲート電極、すなわち、第1のTDI転送ゲート電極131、第2のTDI転送ゲート電極132、第3のTDI転送ゲート電極133、第4のTDI転送ゲート電極134を有している。これにより、受光画素Pは、副走査方向D1に4相駆動で電荷を転送することができる。各TDI転送ゲート電極131〜134は、主走査方向D2に沿って互いに隣接する受光画素Pの対応するTDI転送ゲート電極が互いに連結されるように、かつ、主走査方向D2に沿った2つのエッジと2つのエッジ間の領域とを有するように、半導体基板30上に2次元的に形成される。TDI転送ゲート電極131〜134は、図5に示すように、半導体基板30上にゲート酸化膜103を介して形成される。
各受光画素Pにおいて、各TDI転送ゲート電極131〜134は2つのエッジのうちの少なくとも1つに凹部を有する。各受光画素Pは、各TDI転送ゲート電極131〜134の凹部において半導体基板130をそれぞれ露出した複数のゲート開口部と、各TDI転送ゲート電極131〜134により半導体基板130を覆うゲート非開口部とを有する。
各受光画素Pは、複数のゲート開口部において半導体基板130にそれぞれ形成された複数のフォトダイオード10と、ゲート非開口部において半導体基板130に形成されたTDI転送チャネル114とを備える。
各TDI転送ゲート電極131〜134は、例えば、ポリシリコン(多結晶シリコン)などで形成されている。各TDI転送ゲート電極131〜134のうちの隣接するものは、互いにわずかにオーバーラップした部分を有してもよい。図3に示すように、例えば、第1のTDI転送ゲート電極131及び第13のTDI転送ゲート電極133は、半導体基板130上の1層目のポリシリコン電極で形成され、第2のTDI転送ゲート電極132及び第4のTDI転送ゲート電極134は、半導体基板130上の2層目のポリシリコン電極で形成されている。図3において、点線は、第2のTDI転送ゲート電極132及び第4のTDI転送ゲート電極134の下に存在する第1のTDI転送ゲート電極131及び第13のTDI転送ゲート電極133のエッジ部分を示す。
半導体基板130は、半導体基板110と、半導体基板110上にそれぞれ形成された、TDI転送チャネル114及び不純物領域111〜113とを含む。
図1の画素分離領域141は、図13の画素分離領域41と実質的に同様に構成される。
フォトダイオード10は、例えば、図15示すように不純物領域16及び17を含んで構成されてもよい。
図1〜図5では、図示の簡単化のために、図15及び図16のマイクロレンズ18を省略している。
図1のTDI方式リニアイメージセンサ100は、各受光画素Pにおいて、図13の転送電極49とは異なる転送電極149を備えたことを除いて、図13のTDI方式リニアイメージセンサ200と実質的に同様に構成される。
次に、本実施の形態1に係るTDI方式リニアイメージセンサ100のTDI転送ゲート電極131〜134の特徴について、さらに説明する。
まず、比較のために、図13の受光画素Pの各TDI転送ゲート電極31〜34の構成について説明する。図20は、図13の受光画素Pの各TDI転送ゲート電極31〜34の形状を示す図である。図21は、図20のTDI転送ゲート電極の形成プロセスを示す図である。図22は、図13の1つの受光画素Pの各TDI転送ゲート電極31〜34の配置を示す図である。各TDI転送ゲート電極31〜34は、図20に示すように、ポリシリコン電極201と、そこに形成されているゲート開口部202とを備える。図20のゲート開口部202は、図21に示すように、まず、ポリシリコン電極201を形成し、次いで、ポリシリコン電極201上に、ゲート開口部202となる位置を除いてレジスト203を塗布してエッチングすることにより形成される。このように形成された複数のTDI転送ゲート電極31〜34を並べることで、各受光画素Pの転送電極49が形成される。
一方、図1の受光画素Pの各TDI転送ゲート電極131〜134の構成は以下の通りである。各TDI転送ゲート電極131〜134は、図2に示すように、ポリシリコン電極101と、そこに形成されている凹部102とを備える。各TDI転送ゲート電極131〜134は、ポリシリコン電極101の2つのエッジ(主走査方向D2に沿ったエッジ)のうちの少なくとも1つに凹部を有する。図2は、各TDI転送ゲート電極131〜134がポリシリコン電極101の2つのエッジのうちの1つに凹部102を有する場合を示す。このように形成された複数のTDI転送ゲート電極131〜134を副走査方向D1に沿って並べることで、各受光画素Pの転送電極149が形成される。各受光画素Pは、各TDI転送ゲート電極131〜134の凹部102において半導体基板130をそれぞれ露出する複数のゲート開口部を有する。各ゲート開口部は、ポリシリコン電極101の凹部102と、隣接するポリシリコン電極101のエッジとで囲まれて形成される領域である。
図20では、各TDI転送ゲート電極31〜34は、ポリシリコン電極201の中心部分に穴が開いた形状をしているのに対し、図2では、各TDI転送ゲート電極131〜134は、ポリシリコン電極101のエッジの一部に凹部を有している。また、図20では、ゲート開口部202をエッチングにより形成したが、図2では、ポリシリコン電極101を形成する際にすでに、ゲート開口部となる場所に凹部を形成してもよい。
本実施の形態1では、このような形状のゲート開口部を形成することで、次の効果が得られる。
ポリシリコン電極及びゲート開口部を形成する際に、各部分のサイズの最小値は、プロセスの最小加工寸法により制限される。図22のTDI転送ゲート電極31〜34において、最小加工寸法によって寸法上の制約を受けるのは、ゲート狭窄部の幅、すなわちゲート開口部202から隣接するTDI転送ゲート電極までの距離(図中A:2箇所)と、ゲート開口部202の幅(図中B)と、互いに隣接するTDI転送ゲート電極がオーバーラップする部分の幅(図中C)との計4箇所である。特にゲート開口部202においては、長さA及びCの両方が最初加工寸法よりも大きい必要がある。また、長さBは、レジスト及びエッチングに係る制約によって決まる。このため、同じ形状のままTDI転送ゲート電極の寸法を小さくすることが難しい。
これに対して、図3の各TDI転送ゲート電極131〜134において、最小加工寸法によって寸法上の制約を受けるのは、副走査方向D1に沿って互いに隣接するゲート開口部の間の距離(図中D)のみである。従って、図3の各TDI転送ゲート電極131〜134において、ゲート狭窄部はゲート開口部の一方にのみ存在するので、図22の長さAに係る寸法上の制約を当該1つのゲート狭窄部についてのみ考慮すればよく、さらに、図22の長さCに係る寸法上の制約を考慮する必要がない。また、ゲート開口部をポリシリコン電極の穴としてではなくエッジの凹部として形成するので、図22の長さBに係る寸法上の制約を考慮する必要がない。従って、最小加工寸法によって寸法上の制約を受ける箇所が、4箇所から1箇所になる。以上のことから、本実施の形態1では寸法上の制約が少ないので、画素ピッチ及びTDI転送ゲート電極のサイズを容易に縮小することができる。
図4は、図1の主走査方向D2に沿った方向に隣接した2つの受光画素Pの詳細構成を示す。前述のように、各TDI転送ゲート電極131〜134の凹部102において半導体基板130をそれぞれ露出する複数のゲート開口部が形成され、複数のゲート開口部において半導体基板130に複数のフォトダイオード10がそれぞれ形成される。また、ゲート非開口部において半導体基板130にTDI転送チャネル114が形成される。各フォトダイオード10は入射光を光電変換して電荷を発生し、発生した電荷は、各フォトダイオード10の左側のTDI転送チャネル114へ移動する。このとき隣接する受光画素Pへ電荷が漏れこむことを防ぐために、ある受光画素Pのフォトダイオード10と、主走査方向D2で正の側に隣接する受光画素PのTDI転送チャネル114(ゲート非開口部)との間に、画素分離領域141が形成されている。画素分離領域141には横型オーバーフロードレインが形成されている。画素分離領域141は、チャネルストップ111、オーバーフロードレイン112、及びオーバーフローゲート113を含む。図4のチャネルストップ111、オーバーフロードレイン112、及びオーバーフローゲート113は、図14及び図15のチャネルストップ5、オーバーフロードレイン6、及びオーバーフローゲート7と同様に構成される。
図23は、図14のA12−A12’線における断面の一部を示す図である。図23では、ゲート開口部の両側にゲート狭窄部を設ける必要があるので、ゲート狭窄部の寸法上の制約を受けて、副走査方向D1に沿った方向にゲート開口部を広げることができなかった。一方、図5では、各TDI転送ゲート電極131〜134がポリシリコン電極101の2つのエッジのうちの1つに凹部102を有し、ゲート開口部の一方にのみゲート狭窄部を設ければよいので、その分だけゲート開口部が広くなる。これにより、各TDI転送ゲート電極131〜134のサイズに対して広い割合でゲート開口部を形成することができる。また、画素サイズを小さくしても、より広い範囲でゲート開口部を形成することが可能になる。
本実施の形態1に係るTDI方式リニアイメージセンサ100によれば、画素ピッチの縮小に伴いTDI転送ゲート電極131〜134のサイズが小さくなっても、従来と同様にゲート開口部及びTDI転送チャネル114などの構造を有する受光画素Pを形成することができる。
TDI転送ゲート電極の形状でゲート開口部のサイズが決まるので、最小加工寸法の制約がTDI転送ゲート電極のみになり、最小加工寸法に対する制約が小さくなる。これにより、同じ最小加工寸法のプロセスを用いながら、画素の縮小が可能になる。
実施の形態2.
図6は、本発明の実施の形態2に係るTDI方式リニアイメージセンサの受光画素のTDI転送ゲート電極の形状を示す図である。図7は、本発明の実施の形態2に係るTDI方式リニアイメージセンサの1つの受光画素のTDI転送ゲート電極の配置を示す図である。図8は、本発明の実施の形態2に係るTDI方式リニアイメージセンサの受光画素の詳細構成を示す図である。
図6は、本発明の実施の形態2に係るTDI方式リニアイメージセンサの受光画素のTDI転送ゲート電極の形状を示す図である。図7は、本発明の実施の形態2に係るTDI方式リニアイメージセンサの1つの受光画素のTDI転送ゲート電極の配置を示す図である。図8は、本発明の実施の形態2に係るTDI方式リニアイメージセンサの受光画素の詳細構成を示す図である。
実施の形態1では、ポリシリコン電極の2つのエッジのうちの1つに凹部を有していたが、両方のエッジに凹部を有してもよい。実施の形態2では、この場合について説明する。
本実施の形態2において、各受光画素は、図6の構成をそれぞれ有する4つのTDI転送ゲート電極131A〜134Aを有する。各TDI転送ゲート電極131A〜134Aは、図6に示すように、ポリシリコン電極101Aと、そこに形成されている凹部102Aa及び102Abとを備える。各受光画素において、各TDI転送ゲート電極131A〜134Aは、ポリシリコン電極101Aの2つのエッジ(主走査方向D2に沿ったエッジ)のそれぞれに凹部102Aa及び102Abを有する。副走査方向D1に沿った方向で互いに隣接した2つのTDI転送ゲート電極の互いに対向するエッジにおける2つの凹部は、1つの連結されたゲート開口部を構成する。
各受光画素は、互いに隣接した2つのTDI転送ゲート電極間の各連結されたゲート開口部において半導体基板にそれぞれ形成された複数のフォトダイオード10を備える。各受光画素は、各TDI転送ゲート電極131A〜134Aのゲート非開口部において半導体基板に形成されたTDI転送チャネル114を備える。
図6のように構成された複数のTDI転送ゲート電極131A〜134Aは、図7及び図8のように配置される。図8は、主走査方向D2に沿った方向に隣接した2つの受光画素を含む部分の詳細構成を示す。画素分離領域141Aは、チャネルストップ111A、オーバーフロードレイン112、及びオーバーフローゲート113を含む。図8のチャネルストップ111Aは、互いに隣接した2つのTDI転送ゲート電極間のフォトダイオード10で発生した電荷を、一方のTDI転送ゲート電極のみを介してTDI転送チャネル114に送るように設けられる。図8のオーバーフロードレイン112及びオーバーフローゲート113は、図4のオーバーフロードレイン112及びオーバーフローゲート113と同様に構成される。
図6のように構成された複数のTDI転送ゲート電極131A〜134Aは、図7のように2つの凹部を連結することにより、1つの大きなゲート開口部(対向する2つの凹部から形成される領域)を形成する。本実施の形態2に係るTDI方式リニアイメージセンサの特徴的な点はここにある。すなわち、各ゲート開口部は、副走査方向D1に沿った方向で互いに隣接した2つのTDI転送ゲート電極の間に存在する。
ゲート開口部が2つのTDI転送ゲート電極にまたがって形成される場合、当該ゲート開口部への入射光による電荷は、どちらのTDI転送ゲート電極に流れるか不定であり、副走査方向D1のMTFが劣化する原因になる。そのため、フォトダイオード10で発生した電荷を一方のTDI転送ゲート電極のみを介してTDI転送チャネル114に送るために、他方のTDI転送ゲート電極においてフォトダイオード10とTDI転送チャネル114との間にチャネルストップ111Aが設けられる。これにより、特定のTDI転送ゲート電極のTDI転送チャネルにのみ電荷を転送することが可能になり、副走査方向D1のMTFの劣化を防ぐことができる。
本実施の形態2に係るTDI転送ゲート電極131A〜134Aによれば、図3を参照して説明したように、最小加工寸法によって寸法上の制約を受ける箇所が、4箇所から1箇所になる。これにより、ゲート開口部を形成する際に寸法上の制約が少なくなり、画素サイズの縮小がしやすくなる。
実施の形態3.
図9は、本発明の実施の形態3に係るTDI方式リニアイメージセンサの受光画素の第1のTDI転送ゲート電極の形状を示す図である。図10は、本発明の実施の形態3に係るTDI方式リニアイメージセンサの受光画素の第2のTDI転送ゲート電極の形状を示す図である。図11は、本発明の実施の形態3に係るTDI方式リニアイメージセンサの1つの受光画素のTDI転送ゲート電極の配置を示す図である。図12は、本発明の実施の形態3に係るTDI方式リニアイメージセンサの受光画素の詳細構成を示す図である。
図9は、本発明の実施の形態3に係るTDI方式リニアイメージセンサの受光画素の第1のTDI転送ゲート電極の形状を示す図である。図10は、本発明の実施の形態3に係るTDI方式リニアイメージセンサの受光画素の第2のTDI転送ゲート電極の形状を示す図である。図11は、本発明の実施の形態3に係るTDI方式リニアイメージセンサの1つの受光画素のTDI転送ゲート電極の配置を示す図である。図12は、本発明の実施の形態3に係るTDI方式リニアイメージセンサの受光画素の詳細構成を示す図である。
実施の形態1では、ポリシリコン電極の2つのエッジのうちの1つに凹部を有していたが、両方のエッジに凹部を有してもよく、さらに、2つの凹部を近接させずに設けてもよい。実施の形態3では、この場合について説明する。
本実施の形態3において、各受光画素は、4つのTDI転送ゲート電極131B〜134Bを有する。TDI転送ゲート電極131B及び133Bは、図9に示すように、ポリシリコン電極101Baと、そこに形成されている凹部102Baa及び102Babとを備える。TDI転送ゲート電極132B及び134Bは、図10に示すように、ポリシリコン電極101Bbと、そこに形成されている凹部102Bba及び102Bbbとを備える。各受光画素は、主走査方向D2に沿った方向に関して、各TDI転送ゲート電極131B〜134Bの中央領域にゲート非開口部を有する。各TDI転送ゲート電極131B及び133Bは、2つのエッジ(主走査方向D2に沿ったエッジ)の一方かつ主走査方向D2に沿った方向に関して中央領域の一方の側に第1の凹部102Baaを有し、2つのエッジの他方かつ主走査方向D2に沿った方向に関して中央領域の他方の側に第2の凹部102Babを有する。各TDI転送ゲート電極132B及び134Bは、2つのエッジの一方かつ主走査方向D2に沿った方向に関して中央領域の一方の側に第1の凹部102Bbaを有し、2つのエッジの他方かつ主走査方向D2に沿った方向に関して中央領域の他方の側に第2の凹部102Bbbを有する。副走査方向D1に沿った方向で互いに隣接した2つのTDI転送ゲート電極131B及び133Bの互いに対向するエッジにおける2つの凹部102Baa及び102Bbaは、1つの連結されたゲート開口部102Baを構成する。副走査方向D1に沿った方向で互いに隣接した2つのTDI転送ゲート電極132B及び133Bの互いに対向するエッジにおける2つの凹部102Bbb及び102Babは、1つの連結されたゲート開口部102Bbを構成する。
各受光画素は、互いに隣接した2つのTDI転送ゲート電極間の各連結されたゲート開口部102Ba及び102Bbにおいて半導体基板にそれぞれ形成された複数のフォトダイオード10を備える。各受光画素は、各TDI転送ゲート電極131B〜134Bの中央領域のゲート非開口部において半導体基板に形成されたTDI転送チャネル114Bを備える。
図9及び図10のように構成された複数のTDI転送ゲート電極131B〜134Bは、図11及び図12のように配置される。図12は、主走査方向D2に沿った方向に隣接した2つの受光画素を含む部分の詳細構成を示す。画素分離領域141Bは、チャネルストップ111B、オーバーフロードレイン112B、及びオーバーフローゲート113Bを含む。
図9及び図10のように構成された複数のTDI転送ゲート電極131B〜134Bは、実施の形態2と同様に、図11のように2つの凹部を連結することにより、1つの大きなゲート開口部(対向する2つの凹部から形成される領域)を形成する。さらに、ゲート開口部は、TDI転送チャネル114B(各TDI転送ゲート電極131B〜134Bの中央領域)に沿って互い違いに設けられる。本実施の形態3に係るTDI方式リニアイメージセンサの特徴的な点はここにある。すなわち、各ゲート開口部は、副走査方向D1に沿った方向で互いに隣接した2つのTDI転送ゲート電極の間に存在し、かつ、TDI転送チャネル114Bに沿って互い違いに設けられる。
実施の形態2と同様、ゲート開口部が2つのTDI転送ゲート電極にまたがって形成される場合、当該ゲート開口部への入射光による電荷は、どちらのTDI転送ゲート電極に流れるか不定であり、副走査方向D1のMTFが劣化する原因になる。そのため、フォトダイオード10で発生した電荷を一方のTDI転送ゲート電極のみを介してTDI転送チャネル114に送るために、他方のTDI転送ゲート電極においてフォトダイオード10とTDI転送チャネル114との間にチャネルストップ111Bが設けられる。これにより、特定のTDI転送ゲート電極のTDI転送チャネルにのみ電荷を転送することが可能になり、副走査方向D1のMTFの劣化を防ぐことができる。
また、TDI転送チャネル114Bの両側にゲート開口部が形成されるので、オーバーフロードレイン112B及びオーバーフローゲート113Bは、実施の形態1及び2とは異なり、例えば図12の位置に設けられる。
本実施の形態3に係るTDI転送ゲート電極131B〜134Bによれば、図3を参照して説明したように、最小加工寸法によって寸法上の制約を受ける箇所が、4箇所から1箇所になる。これにより、ゲート開口部を形成する際に寸法上の制約が少なくなり、画素サイズの縮小がしやすくなる。また、本実施の形態3に係るTDI転送ゲート電極131B〜134Bによれば、実施の形態2と比較して、副走査方向D1に沿った方向に関してゲート開口部のサイズを広くすることができる。
変形例.
実施の形態1〜3において、TDI転送ゲート電極の形状以外の部分、例えば画素分離領域の各不純物領域などのサイズは、任意に設定してもよい。すなわち、オーバーフロードレイン及びオーバーフローゲートの形成、その他の任意のプロセスを追加又は削減してもよい。また、画素分離領域の形成も任意でよい。副走査方向D1のMTFの劣化を防ぐために画素分離領域を形成することが望ましいが、必ずしも形成する必要はなく、形成しない場合であっても本発明の実施の形態に含まれる。
実施の形態1〜3において、TDI転送ゲート電極の形状以外の部分、例えば画素分離領域の各不純物領域などのサイズは、任意に設定してもよい。すなわち、オーバーフロードレイン及びオーバーフローゲートの形成、その他の任意のプロセスを追加又は削減してもよい。また、画素分離領域の形成も任意でよい。副走査方向D1のMTFの劣化を防ぐために画素分離領域を形成することが望ましいが、必ずしも形成する必要はなく、形成しない場合であっても本発明の実施の形態に含まれる。
実施の形態1〜3において、TDI転送ゲート電極の形状及びゲート開口部の形状をともに長方形として図示したが、他の任意の形状であってもよい。
実施の形態1〜3において、4相駆動のCCDを例として述べたが、nが3以上の整数であるとき、各受光画素は、副走査方向に沿って互いに隣接したn個のゲート電極を有し、副走査方向にn相で電荷を転送する電荷結合素子であってもよい。
本発明の実施の形態では、特許文献1と同様に画素上にマイクロレンズを形成することが望ましい。これにより感度向上という効果が得られる。マイクロレンズの形状については任意でよく、あらゆる形状のマイクロレンズを形成した場合でも、画素の構造が本発明の実施の形態の形状と一致していれば、すべて本発明の実施の形態に包含される。
実施の形態1〜3と思想が一致するようなものはすべて本発明の実施の形態に包含される。本明細書では、TDI方式リニアイメージセンサの実施の形態について説明したが、本明細書に説明した原理は、TDI方式及びリニアのイメージセンサに限らず、任意のイメージセンサに適用可能である。
10 フォトダイオード、15 TDI転送チャネル、16 第1の導電型の高濃度不純物領域、17 第2の導電型の不純物領域、18 マイクロレンズ、19 ゲート酸化膜、20 ゲート狭窄部、30 半導体基板、31 第1のTDI転送ゲート電極、32 第2のTDI転送ゲート電極、33 第3のTDI転送ゲート電極、34 第4のTDI転送ゲート電極、35 第1の転送ゲート電極、36 第2の転送ゲート電極、37 第3の転送ゲート電極、38 第4の転送ゲート電極、39 受光部、40 転送部、41 画素分離領域、43 水平CCD、44 電荷蓄積部、45 電荷排出部、46 出力信号増幅器、49 転送電極、50 転送電極、52a,52b,52c,52d 配線、53a,53b,53c,53d コンタクト、54a,54b,54c,54d 配線、55a,55b,55c,55d 入力端子、101,101A,101Ba,101Bb ポリシリコン電極、102,102Aa,102Ab,102Baa,102Bab,102Bba,102Bbb 凹部、103 ゲート酸化膜、111,111A,111B チャネルストップ、112,112B オーバーフロードレイン(OFD)、113,113B オーバーフローゲート(OFG)、114 半導体基板、115 TDI転送チャネル、130 半導体基板、131,131A,131B 第1のTDI転送ゲート電極、132,132A,132B 第2のTDI転送ゲート電極、133,133A,133B 第3のTDI転送ゲート電極、134,134A,134B 第4のTDI転送ゲート電極、141 画素分離領域、149 転送電極、203 レジスト。
Claims (5)
- 半導体基板と、
上記半導体基板上に形成され、主走査方向及び副走査方向に沿って配置された複数の受光画素とを備えるイメージセンサにおいて、
上記各受光画素は、上記副走査方向に沿って互いに隣接したn個のゲート電極を有し、上記副走査方向にn相で電荷を転送する電荷結合素子であり、nは3以上の整数であり、
上記各ゲート電極は、上記主走査方向に沿って互いに隣接する受光画素の対応するゲート電極が互いに連結されるように、かつ、上記主走査方向に沿った2つのエッジと上記2つのエッジ間の領域とを有するように、上記半導体基板上に2次元的に形成され、
上記各受光画素において、上記各ゲート電極は上記2つのエッジのうちの少なくとも1つに凹部を有し、上記各受光画素は、上記各ゲート電極の凹部において上記半導体基板をそれぞれ露出した複数の開口部と、上記各ゲート電極により上記半導体基板を覆う非開口部とを有し、
上記各受光画素は、上記複数の開口部において上記半導体基板にそれぞれ形成された複数のフォトダイオードと、上記非開口部において上記半導体基板に形成された電荷転送チャネルとを備えることを特徴とするイメージセンサ。 - 上記各受光画素において、上記各ゲート電極は上記2つのエッジのうちの1つに凹部を有することを特徴とする請求項1記載のイメージセンサ。
- 上記各受光画素において、上記各ゲート電極は、上記2つのエッジのそれぞれに凹部を有し、上記副走査方向に沿った方向で互いに隣接した2つのゲート電極の互いに対向するエッジにおける2つの凹部は、1つの連結された開口部を構成し、
上記各受光画素は、上記各連結された開口部において上記半導体基板にそれぞれ形成された複数のフォトダイオードを備えることを特徴とする請求項1記載のイメージセンサ。 - 上記各受光画素は、上記主走査方向に沿った方向に関して、上記各ゲート電極の中央領域に非開口部を有し、
上記各受光画素において、上記各ゲート電極は、上記2つのエッジの一方かつ上記主走査方向に沿った方向に関して上記中央領域の一方の側に第1の凹部を有し、上記2つのエッジの他方かつ上記主走査方向に沿った方向に関して上記中央領域の他方の側に第2の凹部を有することを特徴とする請求項3記載のイメージセンサ。 - 上記イメージセンサはTDI(Time Delay and Integration)方式リニアイメージセンサであることを特徴とする請求項1〜4のうちの1つに記載のイメージセンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014225971A JP2016092254A (ja) | 2014-11-06 | 2014-11-06 | イメージセンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014225971A JP2016092254A (ja) | 2014-11-06 | 2014-11-06 | イメージセンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016092254A true JP2016092254A (ja) | 2016-05-23 |
Family
ID=56016422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014225971A Pending JP2016092254A (ja) | 2014-11-06 | 2014-11-06 | イメージセンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016092254A (ja) |
-
2014
- 2014-11-06 JP JP2014225971A patent/JP2016092254A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5864990B2 (ja) | 固体撮像装置およびカメラ | |
JP7365601B2 (ja) | 光検出器 | |
US9287305B2 (en) | Global shutter bulk charge modulated device | |
US7816755B2 (en) | Photoelectric conversion device with isolation arrangement that reduces pixel space without reducing resolution or sensitivity | |
US10367029B2 (en) | Image sensors having a separation impurity layer | |
JP6366285B2 (ja) | 固体撮像装置 | |
JP5300577B2 (ja) | Tdi方式のイメージセンサ、及び該イメージセンサの駆動方法 | |
KR101373905B1 (ko) | 고체 촬상 장치 | |
KR20100135217A (ko) | 고체 촬상 장치 | |
JPWO2018116523A1 (ja) | Tdi方式リニアイメージセンサ | |
JP5738422B2 (ja) | Tdi方式リニアイメージセンサ | |
KR102113836B1 (ko) | 촬상 소자 및 촬상 장치 | |
KR20170049522A (ko) | 고체 촬상 장치 | |
KR100647514B1 (ko) | 다중 기둥 구조의 트랜지스터를 갖는 씨모스 이미지 센서. | |
JP2016092254A (ja) | イメージセンサ | |
US8624301B2 (en) | Back-illuminated solid-state image pickup device | |
KR20070073633A (ko) | 고체 촬상 장치 | |
JP4824241B2 (ja) | 半導体エネルギー検出器 | |
CN112542475A (zh) | 像素传感器、用于形成其的方法及图像传感器 | |
JP2006294781A (ja) | 固体撮像素子 | |
JP6133113B2 (ja) | Tdi方式リニアイメージセンサ | |
JP6178835B2 (ja) | 固体撮像装置およびカメラ | |
CN118103983A (zh) | 光检测装置和电子设备 | |
JP2010199157A (ja) | 固体撮像装置とその製造方法、並びに電子機器 | |
JP2007299806A (ja) | 固体撮像装置及びその製造方法 |