KR102015568B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR102015568B1
KR102015568B1 KR1020120093854A KR20120093854A KR102015568B1 KR 102015568 B1 KR102015568 B1 KR 102015568B1 KR 1020120093854 A KR1020120093854 A KR 1020120093854A KR 20120093854 A KR20120093854 A KR 20120093854A KR 102015568 B1 KR102015568 B1 KR 102015568B1
Authority
KR
South Korea
Prior art keywords
layer
forming
patterns
etching
etch
Prior art date
Application number
KR1020120093854A
Other languages
English (en)
Other versions
KR20140027797A (ko
Inventor
박준수
서정우
윤경렬
김철홍
남석우
박용직
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120093854A priority Critical patent/KR102015568B1/ko
Priority to US13/956,556 priority patent/US9034765B2/en
Publication of KR20140027797A publication Critical patent/KR20140027797A/ko
Application granted granted Critical
Publication of KR102015568B1 publication Critical patent/KR102015568B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 제조 방법이 제공된다. 이는 식각 대상막 상에 제1 방향으로 정렬된 제1 예비홀들을 형성하는 단계; 제1 예비홀들을 채우는 유전 패턴들을 형성하는 단계; 유전 패턴들 상에 차례로 배리어막 및 희생막을 컨포멀하게 형성하는 단계; 서로 인접한 유전 패턴들 사이에 식각 제어 패턴들을 형성하는 단계; 서로 인접한 적어도 3개의 유전 패턴들에 의해 한정된 영역의 희생막을 식각하여 제2 예비홀들을 형성하는 단계; 및 제1 및 제2 예비홀들에 대응되는 위치의 식각 대상막을 식각하여 컨택홀들을 형성하는 단계를 포함한다.

Description

반도체 소자의 제조 방법{A METHOD FOR FORMING A SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 홀을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 기억 소자의 집적도를 증가시키는 것이 요구되고 있다. 반도체 기억 소자의 경우, 그 집적도는 제품의 가격을 결정하는 중요한 요인이기 때문에, 특히 증가된 집적도가 요구되고 있다. 하지만, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하고, 이들을 이용하지 않고는 패턴의 미세화에 한계가 있으므로, 반도체 기억 소자의 집적도는 증가시키는 것은 여전히 제한적이다.
제조 공정 기술을 이용하여 이러한 패턴의 미세화에 대한 한계를 극복하기 위한 다양한 연구들이 수행되고 있다. 즉, 초고가의 장비들을 이용하지 않고, 고집적화된 반도체 기억 소자를 구현하기 위해 미세 패턴을 형성하는 공정 방법에 대하여 다양한 연구들을 수행되고 있다.
본 발명이 해결하고자 하는 과제는 고집적화에 최적화된 반도체 소자의 제조 방법을 제공하는데 있다.
상술된 기술적 과제들을 해결하기 위한 반도체 기억 소자의 형성 방법이 제공된다. 본 발명의 일 실시 예에 따른 반도체 기억 소자의 형성 방법은 식각 대상막 상에 제1 방향으로 정렬된 제1 예비홀들을 형성하는 단계; 상기 제1 예비홀들을 채우는 유전 패턴들을 형성하는 단계; 상기 유전 패턴들 상에 차례로 배리어막 및 희생막을 컨포멀하게 형성하는 단계; 서로 인접한 상기 유전 패턴들 사이에 식각 제어 패턴들을 형성하는 단계; 서로 인접한 적어도 3개의 상기 유전 패턴들에 의해 한정된 영역의 상기 희생막을 식각하여 제2 예비홀들을 형성하는 단계; 및 상기 제1 및 제2 예비홀들에 대응되는 위치의 상기 식각 대상막을 식각하여 컨택홀들을 형성하는 단계를 포함할 수 있다.
상기 제1 예비홀들은 상기 제1 방향과 수직하는 제2 방향으로 지그재그로 형성되고, 상기 제2 예비홀들은 3개의 서로 인접하는 상기 식각 제어 패턴들에 의해 한정된 영역에 형성될 수 있다. 이와는 달리, 상기 제1 예비홀들은 상기 제1 방향과 수직하는 제2 방향으로 정렬되어 형성되고, 상기 제2 예비홀들은 4개의 서로 인접하는 상기 식각 제어 패턴들에 의해 한정된 영역에 형성될 수 있다. 상기 제1 예비홀들을 형성하는 단계는: 상기 식각 대상막 상에 식각 저지막 및 마스크막을 형성하는 것; 및 상기 식각 저지막 및 상기 마스크막을 이방성 식각하여 상기 식각 대상막을 노출시키는 것을 포함할 수 있다.
상기 유전 패턴들을 형성하는 단계는: 상기 제1 예비홀들을 채우는 유전막을 형성하는 것; 평탄화 공정을 수행하여 서로 이격된 상기 유전 패턴들을 형성하는 것; 및 상기 마스크막을 제거하는 것을 포함할 수 있다. 상기 희생막을 형성하는 단계는 서로 인접하는 상기 유전 패턴들 사이에 빈 공간을 형성하는 것을 포함할 수 있다. 상기 식각 제어 패턴들을 형성하는 단계는: 상기 희생막 상에 식각 제어막을 컨포멀하게 형성하는 것; 및 상기 식각 제어막의 일부를 제거하되, 서로 인접하는 상기 유전 패턴들 사이에 상기 식각 제어막을 잔존시키는 것을 포함할 수 있다.
제2 예비홀들을 형성하는 단계 후에, 상기 희생막, 상기 배리어막, 상기 식각 제어 패턴들, 노출된 상기 식각 저지막, 및 상기 유전 패턴들을 선택적으로 제거하는 단계를 더 포함할 수 있다. 상기 식각 제어 패턴들 및 상기 식각 저지막은 동시에 제거될 수 있다. 상기 제2 예비홀들은 상기 희생막을 식각하여 형성하되, 서로 인접하는 상기 유전 패턴들 사이에서, 상기 배리어막과 상기 식각 제어 패턴들 사이에 끼워진 상기 희생막은 잔존할 수 있다. 상기 제2 예비홀들은 서로 인접하는 적어도 3개의 상기 유전 패턴들 및 상기 식각 제어 패턴들에 의해 상기 제2 예비홀들의 크기 및 위치가 한정될 수 있다.
상기 배리어막 및 상기 식각 제어 패턴들은 상기 희생막에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 상기 식각 제어 패턴들은 상기 배리어막에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 상기 식각 제어 패턴들은 상기 식각 저지막과 동일한 물질을 포함할 수 있다. 상기 식각 제어 패턴들은 실리콘 질화물을 포함할 수 있다.
본 발명의 실시예들에 따르면, 선택적 식각 공정으로 구현할 수 있는 제1 컨택홀들의 간격보다 더 좁은 간격을 갖는 제2 컨택홀들을 추가로 형성할 수 있어, 반도체 소자의 집적도를 향상시킬 수 있다. 희생막을 식각하여 상기 제2 컨택홀들을 형성하는 과정에서, 상기 희생막에 대하여 식각 선택비를 갖는 식각 제어 패턴들 및 배리어막에 의해 상기 제2 컨택홀들이 원하는 위치에서 원하는 크기로 적절히 제어될 수 있어, 고신뢰성을 갖는 반도체 소자를 구현할 수 있다.
도 1a 내지 도 10a는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 평면도들이다.
도 1b 내지 도 10b는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 도 1a 내지 도 10a의 Ⅰ-Ⅰ'을 따라 취해진 단면도들이다.
도 1c 내지 도 10c는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 도 1a 내지 도 10a의 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다.
도 11a 및 도 12a는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 평면도들이다.
도 11b 및 도 12b는 각각 도 11a 및 도 12a의 I-I'을 따라 취해진 단면도들이다.
도 11c 및 도 12c는 각각 도 11a 및 도 12a의 II-II'을 따라 취해진 단면도들이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 것이다. 그러나, 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 본 명세서에서 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 구성들의 크기 및 두께 등은 명확성을 위하여 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드 지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
본 명세서의 다양한 실시 예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에의 제1막질로 언급된 막질이 다른 실시 예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
이하, 도면을 참조하여 본 발명의 일 실시 예들에 따른 반도체 소자의 제조 방법에 대해 자세히 설명한다. 도 1a 내지 도 10a는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 평면도들이고, 도 1b 내지 도 10b는 도 1a 내지 도 10a의 Ⅰ-Ⅰ'을 따라 취해진 단면도들이고, 도 1c 내지 도 10c는 도 1a 내지 도 10a의 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다.
도 1a를 참조하면, 식각 대상막(100) 상에 제1 예비홀들(115)을 형성한다. 상기 식각 대상막(100)은 반도체 기판, 예를 들어 실리콘 또는 게르마늄 기판일 수 있으며, 이와는 달리 반도체 물질을 포함하는 산화막, 예를 들어 실리콘 산화막일 수 있다.
상기 제1 예비홀들(115)은 제1 방향으로 하나의 열을 이루어, 복수 개의 열로 형성될 수 있다. 일 실시예에 따르면, 상기 제1 예비홀들(115)은 상기 제1 방향과 수직하는 제2 방향으로 지그재그로 형성될 수 있다. 상기 제1 방향은 도 1a의 x축 방향이고, 상기 제2 방향은 도 1a의 y축 방향에 해당할 수 있다. 일례로, 상기 제1 방향으로 홀수번째 열들을 이루어 배치된 상기 제1 예비홀들(115) 사이에 각각 짝수번째 열들의 상기 제1 예비홀들(115)이 위치할 수 있다. 이에 따라, 상기 홀수번째 열들은 상기 제2 방향으로 일렬로 배치될 수 있으며, 상기 짝수번째 열들 또한 상기 제2 방향으로 일렬로 배치될 수 있다.
도 1b 및 도 1c를 참조하면, 상기 제1 예비홀들(115)을 형성하는 것은 상기 식각 대상막(100) 상에 식각 저지막(110), 마스크막(112)을 차례로 형성하는 것을 포함할 수 있다. 그 후, 상기 식각 대상막(100) 상에 상기 제1 예비홀들(115)이 형성될 영역을 정의하고, 상기 마스크막(112)을 식각하여 상기 제1 예비홀들(115)을 형성할 수 있다. 일례로, 상기 식각 저지막(110)은 실리콘 질화막을 포함할 수 있으며, 상기 마스크막(112)은 SOH(spin-on hard mask)막일 수 있다. 상기 마스크막(112) 상에 실리콘 산질화막(114)이 더 형성될 수 있으나, 이는 생략 가능하다. 이로써, 상기 식각 대상막(100)의 상부면이 노출시키는 상기 제1 예비홀들(115)이 형성될 수 있다.
도 2a, 2b, 및 2c를 참조하면, 상기 제1 예비홀들(115)을 채우는 유전 패턴들(120)이 형성될 수 있다. 상기 유전 패턴들(120)을 형성하는 것은 상기 제1 예비홀들(115)을 채우는 유전막을 증착하고, 평탄화 공정을 수행하는 것을 포함할 수 있다. 이 후, 상기 실리콘 산질화막(114) 및 상기 마스크막(112)을 제거하여 상기 제1 예비홀들(115)을 각각 채우는 상기 유전 패턴들(120)을 형성할 수 있다. 이로써, 상기 유전 패턴들(120)은 상기 식각 대상막(100) 상에 돌출된 형태로 형성될 수 있다. 상기 유전 패턴들(120)은 반도체 물질을 포함하는 산화물, 예를 들어 실리콘 산화물을 포함할 수 있다.
상기 식각 저지막(110)은 제거되지 않고 상기 식각 대상막(100)의 상부면을 보호할 수 있다. 상기 유전 패턴들(120)은 상기 제1 예비홀들(115) 내에 형성되므로, 상기 제1 예비홀들(115)과 같이, 상기 제1 방향으로 하나의 열을 이루어 복수 개의 열로 배치되며, 상기 제2 방향으로 지그재그로 배치될 수 있다.
도 3a, 3b, 및 3c를 참조하면, 상기 식각 대상막(100) 상에 배리어막(130)이 형성될 수 있다. 상기 배리어막(130)은 상기 식각 대상막(100) 상에 돌출된 상기 유전 패턴들(120)을 컨포멀하게 덮도록 형성될 수 있다. 즉, 상기 배리어막(130)은 노출된 상기 유전 패턴들(120)의 상부면 및 측벽을 따라 형성되고, 상기 유전 패턴들(120) 외의 영역은 상기 식각 저지막(110) 상에 일정한 두께를 가지며 형성될 수 있다. 상기 배리어막(130)은 이후 공정에 따라 형성되는 제2 홀들의 크기를 제어하기 위하여 다양한 두께로 형성될 수 있다. 상기 배리어막(130)은 반도체 물질을 포함할 수 있으며, 일례로 다결정 실리콘을 포함할 수 있다.
도 4a, 4b, 및 4c를 참조하면, 상기 배리어막(130) 상에 희생막(140)이 형성될 수 있다. 상기 희생막(140)은 상기 배리어막(130)이 형성된 상기 식각 대상막(100) 전면에 컨포멀하게 형성될 수 있다. 일 실시예에 따르면, 상기 희생막(140)은 상기 식각 대상막(100) 상에 돌출된 상기 유전 패턴들(120)을 따라 컨포멀하게 형성되되, 인접하는 상기 유전 패턴들(120) 사이에 빈 공간(142)이 잔존하도록 형성될 수 있다. 일례로, 도 4b에 도시된 바와 같이, 상기 제1 방향으로 서로 인접한 상기 유전 패턴들(120)의 사이를 채우도록 상기 배리어막(130) 및 상기 희생막(140)이 형성되되, 상기 유전 패턴들(120) 사이의 공간을 완전히 채우지 못하여 상기 빈 공간(142)이 형성되도록 상기 희생막(140)의 두께를 조절할 수 있다. 이와 마찬가지로, 도 4a에 도시된 바와 같이, 홀수번째 열의 상기 유전 패턴들(120)과, 그들에 인접한 짝수번째 열의 상기 유전 패턴들(120) 사이에도 상기 빈 공간(142)이 형성되도록 상기 희생막(140)의 두께를 조절하여 형성될 수 있다. 상기 빈 공간(142)의 폭은 예를 들어 수십 Å일 수 있다. 상기 희생막(140)은 상기 배리어막(130)과 식각 선택비를 갖는 물질로 형성될 수 있다. 일례로, 상기 희생막(140)은 반도체 물질을 포함하는 산화물, 예를 들어 실리콘 산화물을 포함할 수 있다.
다른 실시예에 따르면, 상기 희생막(140)을 이방성 식각하여, 상기 배리어막(130)이 형성된 상기 유전 패턴들(120)의 측벽에만 남도록 희생 패턴(미도시)을 형성하여 이후의 공정을 진행할 수도 있다.
　도 5a, 5b, 및 5c를 참조하면, 상기 희생막(140) 상에 식각 제어막(150)을 형성할 수 있다. 상기 식각 제어막(150)은 상기 희생막(140)이 형성된 상기 식각 대상막(100) 전면에 컨포멀하게 증착될 수 있다. 일 실시예에 따르면, 상기 식각 제어막(150)은 인접한 상기 유전 패턴들(120) 사이의 상기 빈 공간(142)을 채우도록 형성될 수 있다. 즉, 도 5b에 도시된 바와 같이, 상기 제1 방향으로 인접한 상기 유전 패턴들(120) 사이의 상기 빈 공간(142)에 상기 식각 제어막(150)이 완전히 채워질 수 있다. 이와 동일하게, 도 5a에 도시된 바와 같이, 홀수번째 열의 상기 유전 패턴들(120)과, 그들에 인접한 짝수번째 열의 상기 유전 패턴들(120) 사이의 상기 빈 공간(142)에도 상기 식각 제어막(150)이 채워지도록 증착될 수 있다. 상기 식각 제어막(150)은 상기 희생막(140)과 식각 선택비를 갖는 물질, 예를 들어 실리콘 질화물을 포함할 수 있다. 일례로, 상기 식각 제어막(150)은 상기 배리어막(130)과 식각 선택비를 갖는 물질을 포함할 수 있다. 다른 예로, 상기 식각 제어막(150)은 상기 식각 저지막(110)과 동일한 물질을 포함할 수 있다.
도 6a, 6b, 및 6c를 참조하면, 상기 식각 제어막(도 5a의 150)의 일부를 제거하여 식각 제어 패턴들(155)을 형성할 수 있다. 일례로, 상기 식각 제어막(150)의 일부를 제거하는 것은 에치백 공정을 수행하여 상기 희생막(140) 상에 형성된 식각 제어막(150)을 제거하는 것을 포함할 수 있다. 이 과정에서, 서로 인접한 상기 유전 패턴들(120) 사이의 상기 빈 공간(142)에 형성된 상기 식각 제어막(150)은 제거되지 않고 잔존함으로써, 상기 유전 패턴들(120) 사이에 개재된 식각 제어 패턴들(155)이 형성될 수 있다. 구체적으로, 도 6b에 도시된 바와 같이, 상기 제1 방향으로 서로 인접한 상기 유전 패턴들(120) 사이의 상기 빈 공간(도 5b의 142)에 상기 식각 제어 패턴들(155)이 형성될 수 있다. 일례로, 상기 식각 제어 패턴들(155)은 그 상부면 일부가 식각되어 상기 희생막(140)의 상부면보다 낮게 형성될 수 있다. 이와 동일하게, 도 6a에 도시된 것처럼, 홀수번째 열에 배치된 상기 유전 패턴들(120)과, 그들에 인접한 짝수번째 열들에 배치된 상기 유전 패턴들(120) 사이에도 상기 식각 제어 패턴들(155)이 형성될 수 있다.
상기 식각 제어 패턴들(155)은 서로 인접하는 상기 유전 패턴들(120) 사이에 개재됨으로써, 이후의 공정에서 제2 홀들이 원하는 위치에 형성되도록 제2 홀들의 위치 및 크기를 제어하는 기능을 수행할 수 있다.
도 7a, 7b, 및 7c를 참조하면, 상기 희생막(140)의 일부를 식각하여 제2 예비홀들(116: 116a, 116b)을 형성할 수 있다. 상기 제2 예비홀들(116)은 상기 유전 패턴들(120: 120a, 120b, 120c, 120d) 사이의 공간에 형성될 수 있다. 상기 제2 예비홀들(116)은 서로 인접하는 상기 유전 패턴들(120) 및 상기 식각 제어 패턴들(155)에 의해 한정되는 영역에 형성될 수 있다. 일 실시예에 따르면, 서로 인접하는 3개의 상기 유전 패턴들(120) 및 상기 식각 제어 패턴들(155)에 의해 한정되는 영역 내에 상기 제2 예비홀들(116)이 각각 형성될 수 있다.
일례로, 도 7a에 도시된 것처럼, 첫번째 열의 두 개의 유전 패턴들(120a, 120b)과, 그들에 인접하는 두번째 열의 상기 유전 패턴(120c)의 사이 공간에 상기 제2 홀(116a)의 하나가 형성될 수 있다. 상기 제2 홀(116a)의 하나는 서로 인접하는 3개의 상기 식각 제어 패턴들(155)에 의해 한정되는 영역으로 그 크기 및 위치가 제어된다. 또한 첫번째 열의 상기 유전 패턴(120b)과, 그에 인접하는 두번째 열의 두 개의 상기 유전 패턴들(120c, 120d)의 사이 공간에 상기 제2 홀들(116b)의 다른 하나가 형성될 수 있다. 상기 제2 홀들(116b)의 다른 하나는 서로 인접하는 3개의 상기 식각 제어 패턴들(155)에 의해 한정되는 영역으로 그 크기 및 위치가 제어된다.
상기 제2 예비홀들(116)을 형성하는 것은 상기 희생막(140)을 이방성 식각하는 것을 포함할 수 있다. 이 과정에서, 상기 배리어막(130) 및 상기 식각 제어 패턴들(155)은 상기 희생막(140)에 대하여 식각 선택비를 가지므로 이들은 식각되지 않고, 상기 제2 홀들(116)의 크기를 제어하는 기능을 수행할 수 있다. 즉, 상기 제2 홀들(116)은 상기 희생막(140)이 식각됨으로써 형성되되, 서로 인접하는 상기 배리어막(130) 및 상기 식각 제어 패턴들(155)에 의해 한정되는 공간에 형성되도록 그 크기가 제어될 수 있다. 도 7b를 참조하면, 서로 인접하는 상기 유전 패턴들(120a, 120b) 사이에 형성된 상기 희생막(140)은 완전히 제거되지 않고 잔존할 수 있다. 즉, 상기 희생막(140)에 대하여 식각 선택비를 갖는 상기 배리어막(130) 및 상기 식각 제어 패턴들(155)에 의해, 그들 사이에 끼워진 상기 희생막(140)은 잔존할 수 있다. 상기 식각 제어 패턴들(155)은 인접하는 상기 유전 패턴들(120) 사이에 개재됨으로써, 상기 식각 제어 패턴들(155)이 개재된 영역에서의 불필요한 상기 희생막(140)의 식각을 저지하고, 원하는 위치 즉, 서로 인접하는 3개의 상기 유전 패턴들(120) 및 상기 식각 제어 패턴들(155)에 의해 한정되는 영역에 상기 제2 예비홀들(116)이 형성되도록 그 위치를 제어하는 기능을 수행할 수 있다.
이로써, 상기 유전 패턴들(120) 사이의 공간에 복수개의 상기 제2 예비홀들(116)이 형성될 수 있다. 일례로, 홀수번째 열의 상기 유전 패턴들(120)과 그에 인접한 짝수번째 열의 상기 유전 패턴들(120) 사이에 2열의 상기 제2 예비홀들(116)이 형성될 수 있다.
도 8a, 8b, 및 8c를 참조하면, 상기 배리어막(130)을 이방성 식각하여 상기 유전 패턴들(120)의 상부면을 노출시킬 수 있다. 이 과정에서 상기 배리어막(130)의 일부가 제거되지만, 상기 유전 패턴들(120)의 측벽 및 상기 식각 제어 패턴들(155) 아래에는 상기 배리어막(130)의 일부가 잔존하여 배리어 패턴(135)이 형성될 수 있다. 도 8c에 도시된 바와 같이, 상기 배리어 패턴(135)을 형성함으로써 상기 식각 저지막(110)이 노출될 수 있다. 일례로, 상기 식각 제어 패턴들(155)이 상기 배리어막(130)에 대하여 식각 선택비를 갖는 물질을 포함하는 경우, 도시된 바와 같이 상기 식각 제어 패턴들(155)은 식각되지 않고 잔존할 수 있다.
도 9a, 9b, 및 9c를 참조하면, 인접한 상기 유전 패턴들(120) 사이에 개재된 상기 식각 제어 패턴들(155)을 선택적으로 제거할 수 있다. 이어서, 노출된 상기 식각 저지막(110)을 제거하여 상기 식각 대상막(100)을 노출시킬 수 있다. 상기 식각 제어 패턴들(155)을 제거하는 것은 상기 배리어 패턴(135)들과의 식각 선택비를 이용하여 상기 식각 제어 패턴들(155)을 식각하는 것을 포함할 수 있다. 일례로, 상기 식각 제어 패턴들(155) 및 상기 식각 저지막(110)이 동일한 물질로 형성된 경우, 이들은 동시에 제거될 수 있다. 그 후, 상기 유전 패턴들(120)을 선택적으로 제거함으로써 상기 식각 대상막(100)이 노출된 상기 제1 예비홀들(115) 및 상기 제2 예비홀들(116)이 형성될 수 있다. 상기 배리어 패턴들(135)은 마스크로서 기능하여 상기 제1 및 제2 예비홀들(115, 116)의 위치를 제어할 수 있다.
도 10a, 10b, 및 10c를 참조하면, 상기 배리어 패턴들(135)은 제거되고, 상기 식각 대상막(100)에 제1 및 제2 컨택홀들(105, 106)을 형성할 수 있다. 상기 제1 및 제2 컨택홀들(105, 106)은 상기 제1 및 제2 예비홀들(도 9a의 115, 116)에 의해 노출된 상기 식각 대상막(100)은 이방성 식각하여 형성될 수 있다. 이로써, 선택적 식각 공정으로 구현할 수 있는 상기 제1 컨택홀들(105)의 간격보다 더 좁은 간격을 갖는 상기 제2 컨택홀들(116)을 추가로 형성할 수 있어, 반도체 소자의 집적도를 향상시킬 수 있다.
도 11a 및 도 12a는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 나타내는 평면도들이고, 도 11b 및 도 12b는 각각 도 11a 및 도 12a의 I-I'을 따라 취해진 단면도들이고, 도 11c 및 도 12c는 각각 도 11a 및 도 12a의 II-II'을 따라 취해진 단면도들이다. 도 1a 내지 도 10c에 따라 설명된 것과 동일한 구성 요소는 동일한 참조 부호를 사용하였으며, 중복되는 내용은 생략하고 본 실시예의 특징을 중심으로 설명한다.
도 11a, 11b, 및 11c를 참조하면, 제1 예비홀들(115)을 채우는 유전 패턴들(120)이 제1 방향으로 하나의 열을 이루어 복수 개의 열로 배치되고, 상기 제1 방향과 수직하는 제2 방향으로도 일렬로 정렬되어 배치될 수 있다. 즉, 도 1a 내지 도 10c에 따라 설명된 경우와 달리, 본 실시예에서는 상기 유전 패턴들(120)이 상기 제1 방향 및 상기 제2 방향으로 모두 정렬되어 매트릭스(matrix) 형태로 배치될 수도 있다. 상기 제1 및 제2 방향은 도 11a의 x축 및 y축 방향에 각각 해당할 수 있다.
상기 유전 패턴들(120) 상에 배리어막(130), 희생막(140)을 순차적으로 형성하고, 서로 인접하는 유전 패턴들(120) 사이에 식각 제어 패턴들(155)을 형성하는 것은 도 1a 내지 도 10c에 따라 설명된 것과 동일하다. 상기 유전 패턴들(120) 사이의 공간에 제2 예비홀들(116)을 형성한다. 이 때, 상기 유전 패턴들(120)은 상기 제1 및 제2 방향으로 정렬되어 배치되므로, 서로 인접하는 4개의 상기 유전 패턴들(120) 및 상기 식각 제어 패턴들(155)에 의해 한정되는 영역에 상기 제2 예비홀들(116)이 형성될 수 있다. 상기 제2 예비홀들(116)은 상기 배리어막(130) 및 상기 식각 제어 패턴들(155)을 마스크로 하여 상기 희생막(140)을 선택적으로 식각하여 형성될 수 있으며, 앞서 설명한 바와 같이 상기 식각 제어 패턴들(155) 및 상기 배리어막(130)에 의해 상기 제2 예비홀들(116)의 크기 및 위치가 제어될 수 있다. 본 실시예에서는 4개의 상기 식각 제어 패턴들(155)에 의해 상기 제2 예비홀들(116)이 제어되므로, 도 1a 내지 도 10c에 따라 설명된 경우보다 상기 제2 예비홀들(116)의 위치 및 크기가 보다 정교하게 제어될 수 있다.
도 12a, 12b, 및 12c를 참조하면, 앞서 설명한 바와 동일하게, 상기 식각 제어 패턴들(155), 상기 희생막(140), 상기 배리어막(130), 및 상기 유전 패턴들(120)을 제거하여 상기 제1 및 제2 예비홀들(115, 116)을 완성할 수 있으며, 이를 따라 식각 대상막(100)에 제1 및 제2 컨택홀들(105, 106)을 형성할 수 있다. 본 실시예에 따라 형성되는 상기 제1 및 제2 컨택홀들(105, 106) 또한 지그재그 형태로 형성되며, 선택적 식각 공정으로 구현할 수 있는 상기 제1 컨택홀들(105)의 간격보다 더 좁은 간격을 갖는 상기 제2 컨택홀들(116)을 형성할 수 있어, 반도체 소자의 집적도를 향상시킬 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명은 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수도 있다. 그러므로 이상에서 기술한 실시 예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 식각 대상막 상에 제1 방향으로 정렬된 제1 예비홀들을 형성하는 단계;
    상기 제1 예비홀들을 채우는 유전 패턴들을 형성하는 단계;
    상기 유전 패턴들 상에 차례로 배리어막 및 희생막을 형성하는 단계;
    서로 인접한 상기 유전 패턴들 사이에 식각 제어 패턴들을 형성하는 단계;
    서로 인접한 적어도 3개의 상기 유전 패턴들에 의해 한정된 영역의 상기 희생막의 적어도 일부를 식각하여 제2 예비홀들을 형성하는 단계; 및
    상기 제1 및 제2 예비홀들에 대응되는 위치의 상기 식각 대상막을 식각하여 컨택홀들을 형성하는 단계를 포함하되,
    상기 제2 예비홀들을 형성하는 것은, 상기 희생막에 대해 식각 선택비를 갖도록 식각하여, 상기 배리어막과 상기 식각 제어 패턴들 사이의 상기 희생막은 잔존하는 것을 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1 예비홀들은 상기 제1 방향과 수직하는 제2 방향으로 지그재그로 형성되고,
    상기 제2 예비홀들은 3개의 서로 인접하는 상기 식각 제어 패턴들에 의해 한정된 영역에 형성되는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제1 예비홀들은 상기 제1 방향과 수직하는 제2 방향으로 정렬되어 형성되고,
    상기 제2 예비홀들은 4개의 서로 인접하는 상기 식각 제어 패턴들에 의해 한정된 영역에 형성되는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제1 예비홀들을 형성하는 단계는:
    상기 식각 대상막 상에 식각 저지막 및 마스크막을 형성하는 것; 및
    상기 식각 저지막 및 상기 마스크막을 이방성 식각하여 상기 식각 대상막을 노출시키는 것을 포함하는 반도체 소자의 제조 방법.
  5. 제 4 항에 있어서,
    상기 유전 패턴들을 형성하는 단계는:
    상기 제1 예비홀들을 채우는 유전막을 형성하는 것;
    평탄화 공정을 수행하여 서로 이격된 상기 유전 패턴들을 형성하는 것; 및
    상기 마스크막을 제거하는 것을 포함하는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 희생막을 형성하는 단계는 서로 인접하는 상기 유전 패턴들 사이에 빈 공간을 형성하는 것을 포함하는 반도체 소자의 제조 방법.
  7. 제 1 항에 있어서,
    상기 식각 제어 패턴들을 형성하는 단계는:
    상기 희생막 상에 식각 제어막을 컨포멀하게 형성하는 것; 및
    상기 식각 제어막의 일부를 제거하되, 서로 인접하는 상기 유전 패턴들 사이에 상기 식각 제어막을 잔존시키는 것을 포함하는 반도체 소자의 제조 방법.
  8. 제 4 항에 있어서,
    제2 예비홀들을 형성하는 단계 후에,
    상기 배리어막을 식각하여 배리어 패턴을 형성하고 상기 식각 저지막을 노출하는 단계; 및
    상기 희생막, 상기 배리어막, 상기 식각 제어 패턴들, 노출된 상기 식각 저지막, 및 상기 유전 패턴들을 선택적으로 제거하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  9. 제 1 항에 있어서,
    상기 식각 제어 패턴들은 실리콘 질화물을 포함하는 반도체 소자의 제조 방법.
  10. 제 1 항에 있어서,
    상기 제2 예비홀들의 크기 및 위치는 서로 인접하는 적어도 3개의 상기 유전 패턴들 및 상기 식각 제어 패턴들에 의해 한정되는 반도체 소자의 제조 방법.
KR1020120093854A 2012-08-27 2012-08-27 반도체 소자의 제조 방법 KR102015568B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120093854A KR102015568B1 (ko) 2012-08-27 2012-08-27 반도체 소자의 제조 방법
US13/956,556 US9034765B2 (en) 2012-08-27 2013-08-01 Methods of forming a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120093854A KR102015568B1 (ko) 2012-08-27 2012-08-27 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140027797A KR20140027797A (ko) 2014-03-07
KR102015568B1 true KR102015568B1 (ko) 2019-08-28

Family

ID=50148352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120093854A KR102015568B1 (ko) 2012-08-27 2012-08-27 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US9034765B2 (ko)
KR (1) KR102015568B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI640042B (zh) * 2015-03-09 2018-11-01 聯華電子股份有限公司 半導體裝置之圖案化結構的製作方法
US9455177B1 (en) * 2015-08-31 2016-09-27 Dow Global Technologies Llc Contact hole formation methods
JP2017107938A (ja) * 2015-12-08 2017-06-15 株式会社東芝 半導体装置およびその製造方法
US10340149B2 (en) * 2017-09-05 2019-07-02 Nanya Technology Corporation Method of forming dense hole patterns of semiconductor devices
CN113471148B (zh) * 2021-07-01 2022-07-22 长鑫存储技术有限公司 半导体结构的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249585A (ja) * 2010-05-27 2011-12-08 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506431A (en) 1994-05-16 1996-04-09 Thomas; Mammen Double poly trenched channel accelerated tunneling electron (DPT-CATE) cell, for memory applications
US6221562B1 (en) * 1998-11-13 2001-04-24 International Business Machines Corporation Resist image reversal by means of spun-on-glass
US6667237B1 (en) * 2000-10-12 2003-12-23 Vram Technologies, Llc Method and apparatus for patterning fine dimensions
US6484057B2 (en) 2000-12-21 2002-11-19 Uab Research Foundation Pacing methods and devices for treating cardiac arrhythmias and fibrillation
US20070237770A1 (en) 2001-11-30 2007-10-11 Albert Lai Novel compositions and methods in cancer
US6638441B2 (en) * 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
US6734107B2 (en) * 2002-06-12 2004-05-11 Macronix International Co., Ltd. Pitch reduction in semiconductor fabrication
DE102004003688A1 (de) 2004-01-24 2005-08-18 Carl Zeiss Verfahren und Sehtestgerät zur Ermittlung der Notwendigkeit einer Sehhilfe bei Dunkelheit und/oder Dämmerung sowie ein Set von Sehhilfen
KR100674967B1 (ko) * 2005-04-06 2007-01-26 삼성전자주식회사 더블 패터닝 방식을 이용한 미세 피치를 갖는 포토레지스트패턴 형성방법
US7932021B2 (en) 2005-07-28 2011-04-26 American Diagnostica, Inc. Lupus anticoagulant testing
US7291560B2 (en) * 2005-08-01 2007-11-06 Infineon Technologies Ag Method of production pitch fractionizations in semiconductor technology
US7696101B2 (en) * 2005-11-01 2010-04-13 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
US7897058B2 (en) * 2006-02-13 2011-03-01 Asml Netherlands B.V. Device manufacturing method and computer program product
KR100790998B1 (ko) * 2006-10-02 2008-01-03 삼성전자주식회사 셀프 얼라인 더블 패터닝법을 사용한 패드 패턴 형성 방법 및 셀프 얼라인 더블 패터닝법을 사용한 콘택홀 형성방법
US9397308B2 (en) 2006-12-04 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device, and electronic device
US20090017631A1 (en) 2007-06-01 2009-01-15 Bencher Christopher D Self-aligned pillar patterning using multiple spacer masks
KR101004691B1 (ko) * 2007-09-12 2011-01-04 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR100909764B1 (ko) * 2007-10-31 2009-07-29 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US8227176B2 (en) * 2007-11-02 2012-07-24 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US8173549B2 (en) * 2008-06-03 2012-05-08 Samsung Electronics Co., Ltd. Methods of forming semiconductor device patterns
KR100934836B1 (ko) 2008-06-19 2009-12-31 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
US8084310B2 (en) 2008-10-23 2011-12-27 Applied Materials, Inc. Self-aligned multi-patterning for advanced critical dimension contacts
KR101045090B1 (ko) 2008-11-13 2011-06-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US8230716B2 (en) * 2009-11-09 2012-07-31 Delphi Technologies, Inc. Method and system for diagnostics of a particulate matter sensor
KR20110055912A (ko) 2009-11-20 2011-05-26 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
KR20110060757A (ko) 2009-11-30 2011-06-08 주식회사 하이닉스반도체 반도체장치 제조 방법
KR101093561B1 (ko) 2010-01-15 2011-12-14 주식회사 하이닉스반도체 홀 패턴 제조 방법
KR101159954B1 (ko) 2010-04-15 2012-06-25 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
KR101948222B1 (ko) * 2012-06-15 2019-02-14 에스케이하이닉스 주식회사 홀 패터닝을 위한 마스크패턴 및 그를 이용한 반도체장치 제조 방법
US8802551B1 (en) * 2013-02-21 2014-08-12 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using voids in a sacrificial layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249585A (ja) * 2010-05-27 2011-12-08 Elpida Memory Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
US20140057440A1 (en) 2014-02-27
US9034765B2 (en) 2015-05-19
KR20140027797A (ko) 2014-03-07

Similar Documents

Publication Publication Date Title
US8865547B2 (en) Methods of fabricating a semiconductor device including fine patterns
US10418376B2 (en) Semiconductor memory device and method for manufacturing same
US10096603B2 (en) Method of fabricating semiconductor device
KR102015568B1 (ko) 반도체 소자의 제조 방법
JP4789158B2 (ja) 半導体装置の製造方法、及び半導体装置
KR20100098135A (ko) 반도체 소자의 패턴 형성 방법
KR101717549B1 (ko) 반도체 소자 제조방법
US8765610B2 (en) Method for manufacturing semiconductor device
JP2009076909A (ja) ストレージノードを有する半導体装置及びその形成方法
JP2008283168A (ja) 半導体素子の微細パターン形成方法
US8471335B2 (en) Semiconductor structure with alignment control mask
KR102248436B1 (ko) 반도체 소자의 제조방법
US12021126B2 (en) Method of forming top select gate trenches
EP3097581B1 (en) Double patterning method of forming semiconductor active areas and isolation regions
KR101950350B1 (ko) 반도체 장치 및 그의 제조 방법
US20230411157A1 (en) Methods of manufacturing semiconductor devices including a repeating pattern of lines and spaces
EP3840034B1 (en) Method for producing nanoscaled electrically conductive lines for semiconductor devices
US9245946B2 (en) Semiconductor device and method of fabricating the same
US10950443B2 (en) Method for forming patterns
CN113517256B (zh) 用于形成dram的位线接触的隔离图案和制备方法
JP2019165050A (ja) 半導体装置およびその製造方法
KR20140048519A (ko) 서로 다른 방향 보이드 소자분리막을 갖는 반도체 및 반도체 제조 방법
KR20170108205A (ko) 반도체 소자의 제조 방법
US20120152460A1 (en) Test mask set and mask set
KR20090067816A (ko) 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120827

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170608

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120827

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180716

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190108

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190612

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190822

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190823

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220727

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240729

Start annual number: 6

End annual number: 6