KR101964368B1 - 적층 세라믹 콘덴서 및 그 제조 방법 - Google Patents

적층 세라믹 콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR101964368B1
KR101964368B1 KR1020170058146A KR20170058146A KR101964368B1 KR 101964368 B1 KR101964368 B1 KR 101964368B1 KR 1020170058146 A KR1020170058146 A KR 1020170058146A KR 20170058146 A KR20170058146 A KR 20170058146A KR 101964368 B1 KR101964368 B1 KR 101964368B1
Authority
KR
South Korea
Prior art keywords
ceramic
internal electrode
dielectric layer
electrode
multilayer
Prior art date
Application number
KR1020170058146A
Other languages
English (en)
Other versions
KR20170127373A (ko
Inventor
히로아키 스기타
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JPJP-P-2016-095355 priority Critical
Priority to JP2016095355A priority patent/JP2017204560A/ja
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20170127373A publication Critical patent/KR20170127373A/ko
Application granted granted Critical
Publication of KR101964368B1 publication Critical patent/KR101964368B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Abstract

제1 내부전극의 단부와 제2 내부전극의 단부 사이의 단락을 방지할 수 있으면서, 세라믹 유전체층과 피복용 세라믹 유전체층의 경계 부분에 마이크로크랙이 발생하기 어려운 적층 세라믹 콘덴서를 제공한다.
세라믹 적층체(2)의 폭방향(W)에서, 내부전극(7 및 8)의 한쪽의 단부(7a 및 8a)는, 각각 내부전극(7 및 8) 측으로부터 세라믹 적층체(2)의 제1 측면(22)을 향하여, Ni 영역(74a 및 84a)에서 Ni-O 영역(76a 및 86a)을 거쳐 Ni-Mg-O 영역(78a 및 88a)의 순으로 금속상으로 구성되어 있다. 내부전극(7 및 8)의 다른 쪽의 단부(7b 및 8b)는, 각각 내부전극(7 및 8) 측으로부터 세라믹 적층체(2)의 제2 측면(23)을 향하여, Ni 영역(74b 및 84b)으로부터 Ni-O 영역(76b 및 86b)을 거쳐 Ni-Mg-O 영역(78b 및 88b)의 순으로 금속상으로 구성되어 있다.

Description

적층 세라믹 콘덴서 및 그 제조 방법{MULTILAYER CERAMIC CAPACITOR AND MANUFACTURING METHOD THEREOF}

이 발명은 적층 세라믹 콘덴서 및 그 제조 방법에 관한 것이다.

종래부터, 정전 용량의 취득 효율을 높일 수 있는, 특허문헌 1에 기재된 구조의 적층 세라믹 콘덴서가 알려져 있다. 이 적층 세라믹 콘덴서는, 제1 내부전극이 표면에 마련된 세라믹 유전체층과, 제2 내부전극이 표면에 마련된 세라믹 유전체층과, 내부전극이 마련되어 있지 않은 세라믹 유전체층을 복수 적층하여 구성된 세라믹 적층체를 포함하고 있다. 제1 내부전극과 제2 내부전극은, 세라믹 유전체층을 사이에 끼고 서로 대향하고 있다.

그리고 이 적층 세라믹 콘덴서는, 제1 내부전극 및 제2 내부전극의 각각의 폭방향의 단부(端部)를 세라믹 적층체의 측면에 노출시킨 후, 세라믹 적층체의 측면을 피복용 세라믹 유전체층으로 덮도록 하여 형성되어 있다.

일본 공개특허공보 소62-237714호

그런데 적층 세라믹 콘덴서의 경우, 제1 내부전극과 제2 내부전극 사이의 절연성이 담보되어 있을 필요가 있다. 그러나 특허문헌 1에 기재된 구조의 적층 세라믹 콘덴서의 경우, 제1 내부전극의 폭방향의 단부 및 제2 내부전극의 폭방향의 단부에는 전계가 집중되기 쉬움에도 불구하고, 양자의 단부끼리의 연면(沿面) 거리는 세라믹 유전체층의 두께분만이며, 근접한 상태이다. 따라서 제1 내부전극의 단부와 제2 내부전극의 단부가 단락될 염려가 있었다.

그러므로 이 발명의 주된 목적은, 제1 내부전극의 단부와 제2 내부전극의 단부 사이의 단락을 방지할 수 있으면서, 세라믹 유전체층과 피복용 세라믹 유전체층의 경계 부분에 마이크로크랙(microcrack)이 발생하기 어려운 적층 세라믹 콘덴서 및 그 제조 방법을 제공하는 것이다.

이 발명은, 제1 내부전극이 표면에 마련된 세라믹 유전체층과 제2 내부전극이 표면에 마련된 세라믹 유전체층과 내부전극이 마련되어 있지 않은 세라믹 유전체층을 복수 적층하여, 적층방향으로 마주 보는 제1 주면(主面) 및 제2 주면과, 적층방향에 직교하는 폭방향으로 마주 보는 제1 측면 및 제2 측면과, 적층방향 및 폭방향에 직교하는 길이방향으로 마주 보는 제1 단면(端面) 및 제2 단면을 가지는 세라믹 적층체와, 세라믹 적층체의 폭방향에서, 제1 내부전극의 한쪽의 단부 및 제2 내부전극의 한쪽의 단부가 노출된 세라믹 적층체의 제1 측면의 표면에 마련한 제1 피복용 세라믹 유전체층, 그리고 제1 내부전극의 다른 쪽의 단부 및 제2 내부전극의 다른 쪽의 단부가 노출된 세라믹 적층체의 제2 측면의 표면에 마련한 제2 피복용 세라믹 유전체층과, 제1 내부전극이 노출된 세라믹 적층체의 제1 단면의 표면에 마련한 제1 외부전극, 그리고 제2 내부전극이 노출된 세라믹 적층체의 제2 단면의 표면에 마련한 제2 외부전극을 포함하고, 제1 내부전극과 제2 내부전극은, 세라믹 유전체층을 사이에 끼고 서로 대향하며, 세라믹 적층체의 폭방향에서, 제1 내부전극의 한쪽의 단부는, 제1 내부전극 측으로부터 세라믹 적층체의 제1 측면을 향하여, Ni에서 Ni-O를 거쳐 Ni-Mg-O의 순으로 금속상(相)으로 구성되면서, 제1 내부전극의 다른 쪽의 단부는, 제1 내부전극 측으로부터 세라믹 적층체의 제2 측면을 향하여, Ni에서 Ni-O를 거쳐 Ni-Mg-O의 순으로 금속상으로 구성되고, 세라믹 적층체의 폭방향에서, 제2 내부전극의 한쪽의 단부는, 제2 내부전극 측으로부터 세라믹 적층체의 제1 측면을 향하여, Ni에서 Ni-O를 거쳐 Ni-Mg-O의 순으로 금속상으로 구성되면서, 제2 내부전극의 다른 쪽의 단부는, 제2 내부전극 측으로부터 세라믹 적층체의 제2 측면을 향하여, Ni에서 Ni-O를 거쳐 Ni-Mg-O의 순으로 금속상으로 구성되어 있는 것을 특징으로 하는 적층 세라믹 콘덴서이다.

또한 이 발명은, 세라믹 적층체의 폭방향에서, 제1 내부전극 및 제2 내부전극의 각각의 한쪽의 단부는, 적층방향을 따른 변위량이 5㎛ 이내이며, 제1 내부전극 및 제2 내부전극의 각각의 다른 쪽의 단부는, 적층방향을 따른 변위량이 5㎛ 이내인 것을 특징으로 하는 적층 세라믹 콘덴서이다.

또한 이 발명은, 제1 내부전극이 표면에 마련된 세라믹 유전체층과 제2 내부전극이 표면에 마련된 세라믹 유전체층과 내부전극이 마련되어 있지 않은 세라믹 유전체층을 복수 적층하여, 적층방향으로 마주 보는 제1 주면 및 제2 주면과, 적층방향에 직교하는 폭방향으로 마주 보는 제1 측면 및 제2 측면과, 적층방향 및 폭방향에 직교하는 길이방향으로 마주 보는 제1 단면 및 제2 단면을 가지는 세라믹 적층체를 형성하는 공정과, 세라믹 적층체의 제1 측면에 제1 피복용 세라믹 유전체층을 형성하고, 세라믹 적층체의 제2 측면에 제2 피복용 세라믹 유전체층을 형성하는 공정과, 세라믹 적층체를 소성하는 공정과, 세라믹 적층체의 제1 단면에 제1 외부전극을 형성하고, 세라믹 적층체의 제2 단면에 제2 외부전극을 형성하는 공정을 포함하며, 제1 내부전극과 제2 내부전극은, 세라믹 유전체층을 사이에 끼고 서로 대향하고, 세라믹 적층체의 폭방향에서, 세라믹 적층체의 제1 측면에는 제1 내부전극 및 제2 내부전극의 각각의 한쪽의 단부가 노출되면서, 세라믹 적층체의 제2 측면에는 제1 내부전극 및 제2 내부전극의 각각의 다른 쪽의 단부가 노출되고, 세라믹 적층체의 제1 단면에는 제1 내부전극이 노출되면서, 세라믹 적층체의 제2 단면에는 제2 내부전극이 노출되어 있는 적층 세라믹 콘덴서의 제조 방법으로서, 세라믹 적층체를 소성하는 공정은, 1100℃ 이하의 온도 영역에서, N2 분위기 중에서 300℃/분 이상 1000℃/분 이하의 승온 속도로, 1.1분 이상 3.7분 이하의 시간으로 상기 세라믹 적층체를 승온시킨 후, 1100℃ 이상 1350℃ 이하의 온도 영역에서, Ni-NiO 평형 산소 분압으로부터 0.1자릿수 이상 2자릿수 이하의 환원 분위기 중에서, 5℃/분 이상 30℃/분 이하의 승온 속도로, 8분 이상 50분 이하의 시간으로 상기 세라믹 적층체를 승온시킨 후, 1150℃ 이상 1350℃ 이하의 온도 영역에서, Ni-NiO 평형 산소 분압으로부터 0.1자릿수 이상 2자릿수 이하의 환원 분위기에서, 상기 세라믹 적층체를 1분 이상 30분 이하의 시간으로 유지하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법이다.

또한 이 발명은, 제1 내부전극 및 제2 내부전극에는 각각 Ni가 포함되고, 제1 피복용 세라믹 유전체층 및 제2 피복용 세라믹 유전체층에는 각각 Mg가 포함되어 있는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법이다.

이 발명에 의하면, 제1 내부전극의 단부와 제2 내부전극의 단부 사이의 단락을 방지할 수 있으면서, 세라믹 유전체층과 피복용 세라믹 유전체층의 경계 부분에 마이크로크랙이 발생하기 어려운 적층 세라믹 콘덴서를 얻을 수 있다.

이 발명의 상술 목적, 기타 목적, 특징 및 이점은, 도면을 참조하여 행하는 이하의 발명을 실시하기 위한 형태의 설명으로부터 한층 더 명백해질 것이다.

도 1은 본 발명에 따른 적층 세라믹 콘덴서의 한 실시형태를 나타내는 외관 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ 단면도이다.
도 3은 도 1의 Ⅲ-Ⅲ 단면도이다.
도 4는 본 발명에 따른 적층 세라믹 콘덴서의 제조 방법의 한 실시형태를 나타내는 분해 사시도이다.
도 5는 도 4에 이어지는 제조 방법을 나타내는 외관 사시도이다.
도 6은 도 5에 이어지는 제조 방법을 나타내는 외관 사시도이다.
도 7은 도 6에 이어지는 제조 방법을 나타내는 외관 사시도이다.

1. 적층 세라믹 콘덴서

본 발명에 따른 적층 세라믹 콘덴서의 한 실시형태에 대해 설명한다. 도 1은 적층 세라믹 콘덴서(1)의 외관 사시도이다. 도 2는 도 1의 Ⅱ-Ⅱ 단면도이고, 적층 세라믹 콘덴서(1)의 폭방향(W)의 절단면 및 적층방향(T)의 절단면(이하, WT 절단면이라고 함)을 나타낸다. 도 3은 도 1의 Ⅲ-Ⅲ 단면도이며, 적층 세라믹 콘덴서(1)의 길이방향(L)의 절단면 및 적층방향(T)의 절단면(이하, LT 절단면이라고 함)을 나타낸다.

적층 세라믹 콘덴서(1)는, 세라믹 적층체(2)와, 세라믹 적층체(2)의 한쪽의 단부의 외표면 상에 형성된 제1 외부전극(4)과, 세라믹 적층체(2)의 다른 쪽의 단부의 외표면 상에 형성된 제2 외부전극(5)과, 세라믹 적층체(2)의 한쪽의 측부의 외표면 상에 형성된 제1 피복용 세라믹 유전체층(15)과, 세라믹 적층체(2)의 다른 쪽의 단부의 외표면 상에 형성된 제2 피복용 세라믹 유전체층(16)을 포함하고 있다.

(1)세라믹 적층체

세라믹 적층체(2)는, 제1 내부전극(7)이 표면에 마련된 복수의 세라믹 유전체층(10)과, 제2 내부전극(8)이 표면에 마련된 복수의 세라믹 유전체층(10)과, 내부전극이 마련되어 있지 않은 제1 외층용 세라믹 유전체층(12) 및 제2 외층용 세라믹 유전체층(13)을 적층하여 구성되어 있다. 세라믹 적층체(2)는, 적층방향(T)으로 마주 보는 제1 주면(20) 및 제2 주면(21)과, 적층방향(T)에 직교하는 폭방향(W)으로 마주 보는 제1 측면(22) 및 제2 측면(23)과, 적층방향(T) 및 폭방향(W)에 직교하는 길이방향(L)으로 마주 보는 제1 단면(24) 및 제2 단면(25)을 가진다.

또한 세라믹 적층체(2)의 모서리부 및 능선부는, 둥그스름하게 되어 있는 것이 바람직하다. 모서리부는 세라믹 적층체(2)의 3면이 교차하는 부분이며, 능선부는 세라믹 적층체(2)의 2면이 교차하는 부분이다.

세라믹 적층체(2)의 크기는, 적층방향(T)이 0.2㎜ 이상 0.8㎜ 이하이고, 길이방향(L)이 0.2㎜ 이상 1.6㎜ 이하이며, 폭방향(W)이 0.2㎜ 이상 0.8㎜ 이하이다. 세라믹 적층체(2)의 크기는, 마이크로미터 혹은 광학현미경으로 측정된다.

(a)세라믹 유전체층

세라믹 적층체(2)를 구성하는 세라믹 유전체층은, 세라믹 적층체(2)의 적층방향(T)으로 적층된 복수의 세라믹 유전체층(10)과, 적층된 복수의 세라믹 유전체층(10)을 사이에 끼도록 그 위에 배치된 제1 외층용 세라믹 유전체층(12) 및 그 아래에 배치된 제2 외층용 세라믹 유전체층(13)을 포함한다.

세라믹 유전체층(10)과 제1 외층용 세라믹 유전체층(12)과 제2 외층용 세라믹 유전체층(13)의 재료로는, BaTiO3 또는 CaTiO3 또는 SrTiO3 또는 CaZrO3 등의 주성분으로 이루어지는 유전체 세라믹이 이용된다.

복수의 세라믹 유전체층(10)과 제1 외층용 세라믹 유전체층(12)과 제2 외층용 세라믹 유전체층(13)의 총층수는, 100층 이상 900층 이하인 것이 바람직하다. 내층인 세라믹 유전체층(10)의 두께는, 0.5㎛ 이상 1㎛ 이하인 것이 바람직하다. 제1 외층용 세라믹 유전체층(12) 및 제2 외층용 세라믹 유전체층(13)의 두께는, 각각 15㎛ 이상 40㎛ 이하인 것이 바람직하다.

(b)내부전극

제1 내부전극(7)은 직사각형상이고, 제2 내부전극(8)에 대향하는 대향전극부(70)와, 대향전극부(70)로부터 세라믹 적층체(2)의 제1 단면(24)으로 인출된 인출전극부(72)를 가지고 있다. 제2 내부전극층(8)은 직사각형상이며, 제1 내부전극(7)에 대향하는 대향전극부(80)와, 대향전극부(80)로부터 세라믹 적층체(2)의 제2 단면(25)으로 인출된 인출전극부(82)를 가지고 있다.

도 3에 나타내는 바와 같이, 세라믹 적층체(2)의 길이방향(L)에서, 대향전극부(70)와 세라믹 적층체(2)의 제2 단면(25) 사이에는 갭(L1)이 형성되어 있다. 대향전극부(80)와 세라믹 적층체(2)의 제1 단면(24) 사이에는 갭(L2)이 형성되어 있다. 그리고 대향전극부(70)와 대향전극부(80)가, 세라믹 유전체층(10)을 사이에 끼고 서로 대향함으로써 정전 용량이 형성되어 있다.

도 2에 나타내는 바와 같이, 세라믹 적층체(2)의 폭방향(W)에서, 제1 내부전극(7)의 한쪽의 단부(7a)는, 세라믹 적층체(2)의 제1 측면(22)을 향하여 연장되고, 단부(7a)의 선단은 제1 측면(22)에 노출되어 있다. 제1 내부전극(7)의 다른 쪽의 단부(7b)는, 세라믹 적층체(2)의 제2 측면(23)을 향하여 연장되고, 단부(7b)의 선단은 제2 측면(23)에 노출되어 있다. 마찬가지로, 제2 내부전극(8)의 한쪽의 단부(8a)는, 세라믹 적층체(2)의 제1 측면(22)을 향하여 연장되고, 단부(8a)의 선단은 제1 측면(22)에 노출되어 있다. 제2 내부전극(8)의 다른 쪽의 단부(8b)는, 세라믹 적층체(2)의 제2 측면(23)을 향하여 연장되고, 단부(8b)의 선단은 제2 측면(23)에 노출되어 있다.

제1 내부전극(7)의 한쪽의 단부(7a)와 제2 내부전극(8)의 한쪽의 단부(8a)는, 세라믹 적층체(2)의 폭방향(W)에서, 적층방향(T)을 따른 상호의 변위량이 5㎛ 이내로 억제되어 있다. 제1 내부전극(7)의 다른 쪽의 단부(7b)와 제2 내부전극(8)의 다른 쪽의 단부(8b)는, 세라믹 적층체(2)의 폭방향(W)에서, 적층방향(T)을 따른 상호의 변위량이 5㎛ 이내로 억제되어 있다.

여기서, 제1 내부전극(7)의 한쪽의 단부(7a)는, 단부(7a)의 선단으로부터 10㎛ 이내라고 규정한다. 제2 내부전극(8)의 한쪽의 단부(8a)는, 단부(8a)의 선단으로부터 10㎛ 이내라고 규정한다. 따라서 본 실시형태의 경우, 세라믹 적층체(2)의 제1 측면(22)으로부터 내측으로 10㎛의 거리(S1)의 위치까지가, 단부(7a) 및 단부(8a)의 범위가 된다. 마찬가지로, 제1 내부전극(7)의 다른 쪽의 단부(7b)는, 단부(7b)의 선단으로부터 10㎛ 이내라고 규정한다. 제2 내부전극(8)의 다른 쪽의 단부(8b)는, 단부(8b)의 선단으로부터 10㎛ 이내라고 규정한다. 따라서 본 실시형태의 경우, 세라믹 적층체(2)의 제2 측면(23)으로부터 내측으로 10㎛의 거리(S2)의 위치까지가, 단부(7b) 및 단부(8b)의 범위가 된다.

제1 내부전극(7) 및 제2 내부전극(8)의 재료로는, Ni 또는 Ni를 주성분으로 하는 합금이 사용된다. 그리고 제1 내부전극(7)의 한쪽의 단부(7a)는, 이 단부(7a) 내에서, 제1 내부전극(7) 측으로부터 세라믹 적층체(2)의 제1 측면(22)을 향하여, Ni 영역(74a)에서 Ni-O 영역(76a)를 거쳐 Ni-Mg-O 영역(78a)의 순으로 금속상으로 구성되어 있다. 제1 내부전극(7)의 다른 쪽의 단부(7b)는, 이 단부(7b) 내에서, 제1 내부전극(7) 측으로부터 세라믹 적층체(2)의 제2 측면(23)을 향하여, Ni 영역(74b)에서 Ni-O 영역(76b)을 거쳐 Ni-Mg-O 영역(78b)의 순으로 금속상으로 구성되어 있다. 마찬가지로, 제2 내부전극(8)의 한쪽의 단부(8a)는, 이 단부(8a) 내에서, 제2 내부전극(8) 측으로부터 세라믹 적층체(2)의 제1 측면(22)을 향하여, Ni 영역(84a)에서 Ni-O 영역(86a)을 거쳐 Ni-Mg-O 영역(88a)의 순으로 금속상으로 구성되어 있다. 제2 내부전극(8)의 다른 쪽의 단부(8b)는, 이 단부(8b) 내에서, 제2 내부전극(8) 측으로부터 세라믹 적층체(2)의 제2 측면(23)을 향하여, Ni 영역(84b)에서 Ni-O 영역(86b)을 거쳐 Ni-Mg-O 영역(88b)의 순으로 금속상으로 구성되어 있다.

적층 세라믹 콘덴서(1)는, 제1 내부전극(7)의 한쪽의 단부(7a) 및 다른 쪽의 단부(7b), 그리고 제2 내부전극(8)의 한쪽의 단부(8a) 및 다른 쪽의 단부(8b)가, 이상의 구조로 이루어지는 금속상을 가지고 있으므로, 한쪽의 단부(7a)와 한쪽의 단부(8a) 간의 절연성 및 다른 쪽의 단부(7b)와 다른 쪽의 단부(8b) 간의 절연성을 담보할 수 있다. 특히, 세라믹 적층체(2)의 폭방향(W)에서, Ni-Mg-O 영역(78a)의 길이 및 Ni-Mg-O 영역(78b)의 길이 및 Ni-Mg-O 영역(88a)의 길이 및 Ni-Mg-O 영역(88b)의 길이가, 각각 0.5㎛ 이상 1㎛ 이하이면, 한쪽의 단부(7a)와 한쪽의 단부(8a) 간의 절연성 및 다른 쪽의 단부(7b)와 다른 쪽의 단부(8b) 간의 절연성이 향상된다. 또한 Ni-Mg-O 영역(78a)의 길이 및 Ni-Mg-O 영역(78b)의 길이 및 Ni-Mg-O 영역(88a)의 길이 및 Ni-Mg-O 영역(88b)의 길이는, 전계 방출형의 파장 분산형 X선 분석 장치(FE-WDX)로 분석이 가능하다. 또한 통상의 주사형 전자현미경(SEM)을 사용함에 따라서도, 2차 전자상과 반사 전자상의 2장으로부터 식별 가능하다.

또한 소성 조건을 제어함으로써 금속상인 Ni-Mg-O 영역(78a) 및 Ni-Mg-O 영역(88a)이 체적 팽창을 조정하고, 세라믹 유전체층(10)과 제1 피복용 세라믹 유전체층(15)의 경계 부분에서 발생하는 마이크로크랙을 저감할 수 있음과 함께, Ni-Mg-O 영역(78b) 및 Ni-Mg-O 영역(88b)이 체적 팽창함으로써, 세라믹 유전체층(10)과 제2 피복용 세라믹 유전체층(16)의 경계 부분에서 발생하는 마이크로크랙을 저감할 수 있다.

제1 내부전극(7) 및 제2 내부전극(8)은, 또한 세라믹 유전체층(10)과 제1 외층용 세라믹 유전체층(12)과 제2 외층용 세라믹 유전체층(13)에 포함되는 세라믹스와 동일 조성계의 유전체 입자를 포함하고 있어도 된다. 제1 내부전극(7) 및 제2 내부전극(8)의 두께는, 각각 0.3㎛ 이상 2.0㎛ 이하인 것이 바람직하다. 제1 내부전극(7)과 제2 내부전극(8)의 총수는, 50 이상 850 이하인 것이 바람직하다.

(2)피복용 세라믹 유전체층

제1 피복용 세라믹 유전체층(15)은, 세라믹 적층체(2)의 제1 측면(22)에 형성되고, 제1 측면(22)에 노출되어 있는 제1 내부전극(7)의 한쪽의 단부(7a)의 선단 및 제2 내부전극(8)의 한쪽의 단부(8a)의 선단을 피복하고 있다. 따라서 도 2에 나타내는 바와 같이, 세라믹 적층체(2)의 폭방향(W)에서, 제1 내부전극(7)의 한쪽의 단부(7a) 및 제2 내부전극(8)의 한쪽의 단부(8a)는, 외계(outside)와의 사이에, 제1 피복용 세라믹 유전체층(15)의 두께분의 갭(W1)이 형성되어 있다. 따라서 제1 내부전극(7)의 한쪽의 단부(7a) 및 제2 내부전극(8)의 한쪽의 단부(8a)는, 제1 피복용 세라믹 유전체층(15)이 형성하는 갭(W1)에 의해, 외계와의 절연이 확보되고 있다.

한편, 제2 피복용 세라믹 유전체층(16)은, 세라믹 적층체(2)의 제2 측면(23)의 표면에 형성되고, 제2 측면(23)에 노출되어 있는 제1 내부전극(7)의 다른 쪽의 단부(7b)의 선단 및 제2 내부전극(8)의 다른 쪽의 단부(8b)의 선단을 피복하고 있다. 따라서 세라믹 적층체(2)의 폭방향(W)에서, 제1 내부전극(7)의 다른 쪽의 단부(7b) 및 제2 내부전극(8)의 다른 쪽의 단부(8b)는, 외계와의 사이에, 제2 피복용 세라믹 유전체층(16)의 두께분의 갭(W2)이 형성되어 있다. 따라서 제1 내부전극(7)의 다른 쪽의 단부(7b) 및 제2 내부전극(8)의 다른 쪽의 단부(8b)는, 제2 피복용 세라믹 유전체층(16)이 형성하는 갭(W2)에 의해, 외계와의 절연이 확보되고 있다.

또한 갭(W1) 및 갭(W2)은, 각각 5㎛ 이상 40㎛ 이하가 바람직하므로, 제1 피복용 세라믹 유전체층(15) 및 제2 피복용 세라믹 유전체층(16)의 두께는, 각각 5㎛ 이상 40㎛ 이하가 되도록 형성된다.

제1 피복용 세라믹 유전체층(15) 및 제2 피복용 세라믹 유전체층(16)의 재료로서, BaTiO3 또는 CaTiO3 또는 SrTiO3 또는 CaZrO3 등의 주성분으로 이루어지는 유전체 세라믹이 이용된다. 그리고 이들 주성분에, Mg 화합물의 부성분을 첨가한 것을 이용하는 것이 바람직하다. 또한 제1 피복용 세라믹 유전체층(15) 및 제2 피복용 세라믹 유전체층(16)의 재료가, 세라믹 유전체층(10) 및 제1 외층용 세라믹 유전체층(12) 및 제2 외층용 세라믹 유전체층(13)의 재료와 동일한 재료인 경우, 후기의 소성 공정에서, 동일 조건으로 이들을 소성할 수 있음과 함께, 제1 피복용 세라믹 유전체층(15) 및 제2 피복용 세라믹 유전체층(16)과, 세라믹 유전체층(10) 및 제1 외층용 세라믹 유전체층(12) 및 제2 외층용 세라믹 유전체층(13) 사이의 경계 부분에서 이상한 반응이 생기지 않는다.

(3)외부전극

제1 외부전극(4)은, 세라믹 적층체(2)의 한쪽의 단면(24)의 표면 상에 형성되고, 그 단부는 세라믹 적층체(2)의 제1 주면(20) 및 제2 주면(21), 그리고 제1 피복용 세라믹 유전체층(15)의 외측 표면 및 제2 피복용 세라믹 유전체층(16)의 외측 표면으로 연장되어 있다. 제2 외부전극(5)은, 세라믹 적층체(2)의 다른 쪽의 단면(25)의 표면 상에 형성되고, 그 단부는 세라믹 적층체(2)의 제1 주면(20) 및 제2 주면(21), 그리고 제1 피복용 세라믹 유전체층(15)의 외측 표면 및 제2 피복용 세라믹 유전체층(16)의 외측 표면으로 연장되어 있다. 제1 외부전극(4)은, 세라믹 적층체(2)의 제1 단면(24)에 노출되어 있는 내부전극(7)의 인출전극부(72)에 접합하고 있다. 제2 외부전극(5)은, 세라믹 적층체(2)의 제2 단면(25)에 노출되어 있는 내부전극(8)의 인출전극부(82)에 접합하고 있다.

제1 외부전극(4)은, 하지전극층(40)과 하지전극층(40) 상에 형성된 도금층(42)을 포함한다. 제2 외부전극(5)은, 하지전극층(50)과 하지전극층(50) 상에 형성된 도금층(52)을 포함한다.

하지전극층(40) 및 하지전극층(50)은, 베이킹층 및 수지층 및 박막층 등으로부터 선택되는 적어도 1개로 이루어진다. 베이킹층은, 유리와 금속을 포함한다. 베이킹층의 금속은, 예를 들면 Cu 또는 Ni 또는 Ag 또는 Pd 또는 Ag-Pd 합금 또는 Au 등으로부터 선택되는 적어도 1개를 포함한다. 베이킹층은, 복수층이어도 된다. 베이킹층은, 유리 및 금속을 포함하는 도전성 페이스트를 세라믹 적층체(2)의 단부에 도포하여 베이킹한 것이다. 베이킹층은, 세라믹 적층체(2)와 동시 소성해도 되고, 세라믹 적층체(2)를 소성한 후에 베이킹해도 된다. 베이킹층의 두께는, 가장 두꺼운 부분에서 10㎛ 이상 50㎛ 이하인 것이 바람직하다.

도금층(42) 및 도금층(52)의 재료로는, 예를 들면 Cu 또는 Ni 또는 Ag 또는 Pd 또는 Ag-Pd 합금 또는 Au 등으로부터 선택되는 적어도 1개가 이용된다. 도금층(42) 및 도금층(52)은, 각각 복수층에 의해 형성되어 있어도 되고, 바람직하게는, Ni 도금층과 Sn 도금층의 2층 구조이다. Ni 도금층은, 하지전극층(40) 및 하지전극층(50)이 적층 세라믹 콘덴서(1)를 실장할 때의 솔더에 의해 침식되는 것을 방지할 수 있다. Sn 도금층은, 적층 세라믹 콘덴서(1)를 실장할 때의 솔더의 습윤성을 향상시켜, 적층 세라믹 콘덴서(1)의 실장을 용이하게 한다. 도금층 1층마다의 두께는, 5㎛ 이상 10㎛ 이하인 것이 바람직하다.

2. 적층 세라믹 콘덴서의 제조 방법

다음으로, 본 발명에 따른 적층 세라믹 콘덴서의 제조 방법의 한 실시형태에 대해 설명한다. 또한 이하는, 상기 적층 세라믹 콘덴서(1)를 양산하는 경우를 예로 하여 설명한다. 양산하는 경우에는, 복수의 세라믹 적층체(2)를 포함하는 머더 세라믹 적층체로서 제조된다. 도 4는 머더 세라믹 적층체(140)의 분해 사시도이다.

(1)머더 세라믹 그린 시트의 작성 공정

세라믹 유전체층(10)의 원료인 세라믹 유전체 슬러리가, 도시하지 않는 폴리에틸렌테레프탈레이트(PET) 등의 지지 필름 상에 시트형상으로 성형되어, 머더 세라믹 유전체 그린 시트(100)가 작성된다. 제1 외층용 세라믹 유전체층(12)의 원료인 세라믹 유전체 슬러리가, 지지 필름 상에 시트형상으로 성형되어, 제1 외층용 머더 세라믹 유전체 그린 시트(120)가 작성되고, 제2 외층용 세라믹 유전체층(13)의 원료인 세라믹 유전체 슬러리가 지지 필름 상에 시트형상으로 성형되어, 제2 외층용 머더 세라믹 유전체 그린 시트(130)가 작성된다.

시트형상으로 성형하는 방법으로는, 다양한 방법이 채용되고, 지지 필름을 움직이면서 도공 헤드로부터 세라믹 유전체 슬러리를 압출하여 시트형상으로 성형해도 된다. 머더 세라믹 유전체 그린 시트(100)의 두께나 제1 외층용 머더 세라믹 유전체 그린 시트(120) 및 제2 외층용 머더 세라믹 유전체 그린 시트(130)의 두께는, 지지 필름의 이동 속도 및 세라믹 유전체 슬러리의 압출량에 의해 결정된다. 세라믹 유전체 슬러리는, 지지 필름에 도포된 후 분위기 건조 및 냉동 건조 및 원적외선 건조 등을 조합하여 건조된다.

내층이 되는 머더 세라믹 유전체 그린 시트(100)의 표면에는, Ni를 전기 전도체의 주성분으로서 함유하는 도전성 페이스트가 스트라이프형상으로 스크린 인쇄된다. 이렇게 하여, 제1 내부전극(7)이 되어야 할 도전성 페이스트막(107a 및 107b 및 107c)이 표면에 배치된 머더 세라믹 유전체 그린 시트(100)가 형성되고, 제2 내부전극(8)이 되어야 할 도전성 페이스트막(108a 및 108b 및 108c)이 표면에 배치된 머더 세라믹 유전체 그린 시트(100)가 작성된다. 인쇄 방법으로는, 스크린 인쇄 또는 그라비어 인쇄 또는 잉크젯 프린터 등의 다양한 방법이 이용된다.

(2)머더 세라믹 적층체의 작성 공정

도전성 페이스트막(107a 및 107b 및 107c)이 표면에 배치된 복수의 머더 세라믹 유전체 그린 시트(100)와 도전성 페이스트막(108a 및 108b 및 108c)이 표면에 배치된 복수의 머더 세라믹 유전체 그린 시트(100)는, 지지 필름이 벗겨진 후, 길이방향(L)으로 서로 어긋나게 하여 적층된다. 또한 적층된 복수의 머더 세라믹 유전체 그린 시트(100)를 사이에 끼도록 하여, 지지 필름이 벗겨진 복수의 제1 외층용 머더 세라믹 유전체 그린 시트(120)가 그 위에 적층되고, 지지 필름이 벗겨진 복수의 제2 외층용 머더 세라믹 유전체 그린 시트(130)가 그 아래에 적층된다. 이 적층체는, 정수압 프레스 또는 강체 프레스에 의해 압착되어, 도 5에 나타내는 바와 같이, 머더 세라믹 적층체(140)가 작성된다.

(3)세라믹 적층체의 작성 공정

머더 세라믹 적층체(140)는, 길이방향(L)으로 평행한 복수의 절단선(C1)을 따라 적층방향(T)으로 절단됨과 함께, 폭방향(W)으로 평행한 복수의 절단선(C2)을 따라 적층방향(T)으로 절단된다. 이렇게 하여, 도 6에 나타내는 바와 같이, 소정 크기로 절단된 세라믹 적층체(2)가 작성된다. 세라믹 적층체(2)는, 제1 내부전극(7)의 폭방향(W)의 한쪽의 단부(7a)의 선단 및 제2 내부전극(8)의 폭방향(W)의 한쪽의 단부(8a)의 선단이 제1 측면(22)에 노출되어 있다. 제1 내부전극(7)의 폭방향(W)의 다른 쪽의 단부(7b)의 선단 및 제2 내부전극(8)의 폭방향(W)의 다른 쪽의 단부(8b)의 선단이 제2 측면(23)에 노출되어 있다. 내부전극(7)의 인출전극부(72)는, 세라믹 적층체(2)의 제1 단면(24)에 노출되어 있다. 내부전극(8)의 인출전극부(82)는, 세라믹 적층체(2)의 제2 단면(25)에 노출되어 있다.

(4)피복용 세라믹 유전체층의 형성 공정

다음으로, 도 7에 나타내는 바와 같이, 제1 피복용 세라믹 유전체층(15)이, 세라믹 적층체(2)의 제1 측면(22)에 노출되어 있는 제1 내부전극(7)의 한쪽의 단부(7a)의 선단 및 제2 내부전극(8)의 한쪽의 단부(8a)의 선단을 피복하도록 제1 측면(22)에 형성된다. 그리고 제2 피복용 세라믹 유전체층(16)이, 세라믹 적층체(2)의 제2 측면(23)에 노출되어 있는 제1 내부전극(7)의 다른 쪽의 단부(7b)의 선단 및 제2 내부전극(8)의 다른 쪽의 단부(8b)의 선단을 피복하도록 제2 측면(23)의 표면에 형성된다. 제1 피복용 세라믹 유전체층(15) 및 제2 피복용 세라믹 유전체층(16)은, 피복용 세라믹 유전체 그린 시트를 붙이는 방법, 또는 피복용 세라믹 유전체 슬러리를 도포하는 방법으로 형성된다. 피복용 세라믹 유전체 그린 시트 또는 피복용 세라믹 유전체 슬러리는, 유전체 세라믹의 주성분에 Mg 화합물의 부성분을 첨가한 것이 이용되며, 특히 Mg양이 0.0㏖% 보다 많고 2.5㏖%보다 적게 함유되도록 첨가된 것을 이용하는 것이 바람직하다.

(5)세라믹 적층체의 소성 공정

다음으로, 세라믹 적층체(2)는, 배럴 연마되어 세라믹 적층체(2)의 모서리부 및 능선부에 둥그스름함이 형성된다. 그 후, 세라믹 적층체(2)는 소성된다. 소성 전 세라믹 적층체(2)는, 제1 내부전극(7) 및 제2 내부전극(8)의 산화도가 0%인 것이 바람직하다. 제1 내부전극(7) 및 제2 내부전극(8)의 산화도는, 자화량(磁化量) 측정에 의해 측정된다. 보다 구체적으로는, 세라믹 적층체(2)의 자화량을 측정한 후, 이 세라믹 적층체(2)를 환원 처리하여 다시 자화량을 측정한다. 그리고 환원 처리 전후의 자화량의 비교에 따라, 제1 내부전극(7) 및 제2 내부전극(8)의 산화도가 측정된다.

소성은, 우선 1100℃ 이하의 온도 영역에서, N2 가스 중에 미량의 공기를 투입한 분위기에서, 300℃/분 이상 1000℃/분 이하의 승온 속도로, 1.1분 이상 3.7분 이하의 시간으로 세라믹 적층체(2)를 승온시킨다. 이에 따라, 제1 피복용 세라믹 유전체층(15)에 포함되어 있는 O가, 세라믹 적층체(2)의 제1 측면(22)에 노출되어 있는 제1 내부전극(7)의 한쪽의 단부(7a)의 단면의 Ni와 반응하고, 제1 측면(22)의 표면에서 내측을 향하여, 제1 내부전극(7)의 한쪽의 단부(7a)의 범위 내로서 소정 거리까지의 영역에 NiO 영역이 생성되어 성장한다. 그리고 제1 피복용 세라믹 유전체층(15)에 포함되어 있는 O가, 세라믹 적층체(2)의 제1 측면(22)에 노출되어 있는 제2 내부전극(8)의 한쪽의 단부(8a)의 단면의 Ni와 반응하고, 제1 측면(22)의 표면에서 내측을 향하여, 제2 내부전극(8)의 한쪽의 단부(8a)의 범위 내로서 소정 거리까지의 영역에 NiO 영역이 생성되어 성장한다.

또한 제2 피복용 세라믹 유전체층(16)에 포함되어 있는 O가, 세라믹 적층체(2)의 제2 측면(23)에 노출되어 있는 제1 내부전극(7)의 다른 쪽의 단부(7b)의 단면의 Ni와 반응하고, 세라믹 적층체(2)의 제2 측면(23)의 표면에서 내측을 향하여, 제1 내부전극(7)의 다른 쪽의 단부(7b)의 범위 내로서 소정 거리까지의 영역에 NiO 영역이 생성되어 성장한다. 그리고 제2 피복용 세라믹 유전체층(16)에 포함되어 있는 O가, 세라믹 적층체(2)의 제2 측면(23)에 노출되어 있는 제2 내부전극(8)의 다른 쪽의 단부(8b)의 단면의 Ni와 반응하고, 제2 측면(23)의 표면에서 내측을 향하여, 제2 내부전극(8)의 다른 쪽의 단부(8b)의 범위 내로서 소정 거리까지의 영역에 NiO 영역이 생성되어 성장한다.

다음으로, 1100℃ 이상 1350℃ 이하의 온도 영역에서, Ni-NiO 평형 산소 분압으로부터 0.1자릿수 이상 2자릿수 환원 분위기에서, 5℃/분 이상 30℃/분 이하의 승온 속도로, 8분 이상 50분 이하의 시간으로 세라믹 적층체(2)를 승온시킨다. 그 후, 1150℃ 이상 1350℃ 이하의 온도 영역에서, Ni-NiO 평형 산소 분압으로부터 0.1자릿수 이상 2자릿수 환원 분위기에서, 1분 이상 30분 이하의 시간으로 세라믹 적층체(2)를 유지한다.

이에 따라, 제1 피복용 세라믹 유전체층(15)에 포함되어 있는 Mg가, 세라믹 적층체(2)의 제1 측면(22)에 노출되어 있는 제1 내부전극(7)의 한쪽의 단부(7a)의 단면의 NiO와 반응하고, 세라믹 적층체(2)의 제1 측면(22)의 표면에서 내측을 향하여, 제1 내부전극(7)의 한쪽의 단부(7a)의 상기 NiO 영역의 범위 내로서 소정 거리까지의 영역에 Ni-Mg-O 편석(偏析) 영역이 생성되어 성장한다. 그 결과, 제1 내부전극(7)의 한쪽의 단부(7a)는, 이 단부(7a) 내에서, 제1 내부전극(7) 측으로부터 제1 측면(22)을 향하여, Ni 영역(74a)으로부터 Ni-O 영역(76a)를 거쳐 Ni-Mg-O 영역(78a)의 순으로 금속상이 배치된다.

그리고 제1 피복용 세라믹 유전체층(15)에 포함되어 있는 Mg가, 세라믹 적층체(2)의 제1 측면(22)에 노출되어 있는 제2 내부전극(8)의 한쪽의 단부(8a)의 단면의 NiO와 반응하고, 세라믹 적층체(2)의 제1 측면(22)의 표면에서 내측을 향하여, 제2 내부전극(8)의 한쪽의 단부(8a)의 상기 NiO 영역의 범위 내로서 소정 거리까지의 영역에 Ni-Mg-O 편석 영역이 생성되어 성장한다. 그 결과, 제2 내부전극(8)의 한쪽의 단부(8a)는, 이 단부(8a) 내에서, 제2 내부전극(8) 측으로부터 제1 측면(22)을 향하여, Ni 영역(84a)으로부터 Ni-O 영역(86a)을 거쳐 Ni-Mg-O 영역(88a)의 순으로 금속상이 배치된다.

또한 제2 피복용 세라믹 유전체층(16)에 포함되어 있는 Mg가, 세라믹 적층체(2)의 제2 측면(23)에 노출되어 있는 제1 내부전극(7)의 다른 쪽의 단부(7b)의 단면의 NiO와 반응하고, 세라믹 적층체(2)의 제2 측면(23)의 표면에서 내측을 향하여, 제1 내부전극(7)의 다른 쪽의 단부(7b)의 상기 NiO 영역의 범위 내로서 소정 거리까지의 영역에 Ni-Mg-O 편석 영역이 생성되어 성장한다. 그 결과, 제1 내부전극(7)의 다른 쪽의 단부(7b)는, 이 단부(7b) 내에서, 제1 내부전극(7) 측으로부터 제2 측면(23)을 향하여, Ni 영역(74b)으로부터 Ni-O 영역(76b)을 거쳐 Ni-Mg-O 영역(78b)의 순으로 금속상이 배치된다.

그리고 제2 피복용 세라믹 유전체층(16)에 포함되어 있는 Mg가, 세라믹 적층체(2)의 제2 측면(23)에 노출되어 있는 제2 내부전극(8)의 다른 쪽의 단부(8b)의 단면의 NiO와 반응하고, 세라믹 적층체(2)의 제2 측면(23)의 표면에서 내측을 향하여, 제2 내부전극(8)의 다른 쪽의 단부(8b)의 상기 NiO 영역의 범위 내로서 소정 거리까지의 영역에 Ni-Mg-O 편석 영역이 생성되어 성장한다. 그 결과, 제2 내부전극(8)의 다른 쪽의 단부(8b)는, 이 단부(8b) 내에서, 제2 내부전극(8) 측으로부터 제2 측면(23)을 향하여, Ni 영역(84b)으로부터 Ni-O 영역(86b)을 거쳐 Ni-Mg-O 영역(88b)의 순으로 금속상이 배치된다.

제1 피복용 세라믹 유전체층(15)에 포함되어 있는 Mg의 일부가, 제1 내부전극(7)의 한쪽의 단부(7a) 및 제2 내부전극(8)의 한쪽의 단부(8a)로 전이되고, 제2 피복용 세라믹 유전체층(16)에 포함되어 있는 Mg의 일부가, 제1 내부전극(7)의 다른 쪽의 단부(7b) 및 제2 내부전극(8)의 다른 쪽의 단부(8b)로 전이되기 때문에, 제1 피복용 세라믹 유전체층(15) 및 제2 피복용 세라믹 유전체층(16)에 포함되어 있는 Mg양이 저감되어, 제1 피복용 세라믹 유전체층(15)이 형성하는 갭(W1) 및 제2 피복용 세라믹 유전체층(16)이 형성하는 갭(W2)의 절연 신뢰성이 향상된다.

(6)외부전극의 형성 공정

다음으로, 제1 외부전극(4)의 하지전극층(40)이, 세라믹 적층체(2)의 한쪽의 단부에 형성되고, 제2 외부전극(5)의 하지전극층(50)이, 세라믹 적층체(2)의 다른 쪽의 단부에 형성된다. 보다 구체적으로 설명한다. 소성에 의해, 예를 들면 제1 내부전극(7)이 수축하고, 세라믹 적층체(2)의 제1 단면(24)에 제1 내부전극(7)의 인출전극부(72)가 노출되어 있지 않는 경우는, 제1 외부전극(4) 및 제2 외부전극을 형성하기 전에 제1 단면(24)이 연마되어, 인출전극부(72)의 단면이 제1 단면(24)에 노출된 상태로 된다.

도전성 페이스트가 테이블 상에 평면형상으로 도포되어 도전성 페이스트층 이 형성된다. 그 후, 세라믹 적층체(2)는, 예를 들면 제1 내부전극(7)의 인출전극부(72)가 노출되어 있는 제1 단면(24)이 도전성 페이스트층에 대향하도록 유지된다. 유지 방법은, 탄성체에 의해 세라믹 적층체(2)가 마주 보는 제1 측면(22)과 제2 측면(23)이 협지되어도 되고, 세라믹 적층체(2)의 다른 쪽의 제2 단면(25)이 점착제를 이용하여 유지판에 유지되어도 된다. 세라믹 적층체(2)의 단부가 도전성 페이스트에 침지되고, 제1 단면(24)이 도전성 페이스트로 덮인다. 또한 도전성 페이스트로 덮인 제1 단면(24)은, 도전성 페이스트층이 형성되어 있지 않은 평판에 가압함으로써, 제1 단면(24)을 덮은 도전성 페이스트의 잉여분이 제거되어도 된다. 또한 세라믹 적층체(2)의 단부는, 복수 회, 도전성 페이스트층에 침지되어도 된다. 또한 도전성 페이스트가 과잉으로 습윤되는 경우, 세라믹 적층체(2)에 도전성 페이스트를 밀어내는 바와 같은 처리가 미리 실시되어 과잉 습윤성이 방지된다. 마찬가지로 하여, 세라믹 적층체(2)의 다른 쪽의 제2 단면(25)이 도전성 페이스트로 덮인다.

도전성 페이스트가 양단부에 각각 부착된 세라믹 적층체(2)는, 건조된 후 700℃ 이상 950℃ 이하의 온도로, 도전성 페이스트가 세라믹 적층체(2)의 표면에 베이킹된다. 이렇게 하여, 세라믹 적층체(2)의 제1 단면(24)을 덮는 하지전극층(40)이 형성되고, 제2 단면(25)을 덮는 하지전극층(50)이 형성된다.

다음으로, 하지전극층(40)의 표면에 도금층(42)이 형성되고, 하지전극층(50)의 표면에 도금층(52)이 형성된다. 보다 구체적으로는, 도금 욕조에 채워진 도금액 내에서, 캐소드 전극과 애노드 전극 사이에 도금 전압을 인가하고, 세라믹 적층체(2)에 형성된 하지전극층(40) 및 하지전극층(50)에 캐소드 전극이 접촉하도록 한 상태로 통전함으로써, 하지전극층(40)의 표면에 도금층(42)이 석출됨과 함께, 하지전극층(50)의 표면에 도금층(52)이 석출된다. 또한 도금 욕조 내에 세라믹 적층체(2)와 함께 도전 미디어(conductive media)를 넣고, 도전 미디어를 통해 세라믹 적층체(2)의 하지전극층(40) 및 하지전극층(50)에 통전시켜도 된다. 도통(導通)시키는 방법으로는, 다양한 방법이 있으며, 예를 들면 진동에 의해 세라믹 적층체(2)와 도전 미디어를 교반함으로써 도금하는 진동 도금법, 또는 배럴 내에 넣어진 도전 미디어와 세라믹 적층체(2)를 회전 교반시키면서 도금하는 회전 배럴 도금법, 또는 배럴의 원심력에 의해 세라믹 적층체(2)를 교반하여 도금하는 원심 도금법 등이 있다.

또한 이 발명은, 상기 실시형태에 한정되는 것이 아니고, 그 요지의 범위 내에서 다양하게 변형된다.

(실험예)

1. 평가 시료의 작성

적층 세라믹 콘덴서(1)가, 상술한 제조 방법을 사용하여, 이하의 조건에 기초하여 작성되었다.

(a)설계 조건

ㆍ세라믹 적층체(2)의 크기: 1.0㎜×0.5㎜×0.5㎜

ㆍ세라믹 유전체층(10)의 재료: BaTiO3을 주성분으로 하는 세라믹 유전체

ㆍ피복용 세라믹 유전체 그린 시트 재료: 세라믹 유전체층(10)의 세라믹 유전체와 동일한 조성계로, Mg양을 Ti100에 대하여 표 1에 나타내는 바와 같이 변화시켜 5종류의 적층 세라믹 콘덴서(1)를 작성했다.

ㆍ세라믹 유전체층(10)의 두께: 1.0㎛

ㆍ제1 내부전극(7) 및 제2 내부전극(8)의 재료: Ni

ㆍ제1 내부전극(7) 및 제2 내부전극(8)의 두께: 0.6㎛

ㆍ제1 외부전극(4) 및 제2 외부전극(5)의 재료: Cu

ㆍ제1 외부전극(4) 및 제2 외부전극(5)의 두께: 40㎛

(b)제조 조건

ㆍ세라믹 적층체(2)의 소성 온도: 최고 온도가 1185℃로, 소성로의 입구부터 출구까지의 시간이 20분인 소성

ㆍ세라믹 적층체(2)의 소성 분위기: 환원 분위기

ㆍ제1 외부전극(4) 및 제2 외부전극(5)의 베이킹 온도: 최고 온도가 850℃로, 베이킹 화로의 입구부터 출구까지의 시간이 1시간인 베이킹

ㆍ제1 외부전극(4) 및 제2 외부전극(5)의 베이킹 분위기: 환원 분위기

2. 평가 항목 및 평가 방법

(a)구조 결함

세라믹 적층체(2)의 중심을 통과하는 WT 절단면이 연마에 의해 노출된 후, 주사형 전자현미경(SEM)으로 관찰되어 마이크로크랙의 유무가 확인되었다. 1개라도 마이크로크랙이 있었던 경우는 ×라고 하고, 1개도 마이크로크랙이 없었던 경우는 ○라고 했다. 시료 수는 3개이다.

(b)신뢰성

초가속 한계(HALT) 시험을 150℃의 온도 영역에서 16V의 전압에 의해 저항값을 와이블 플롯(Weibull plot)으로부터 신뢰성이 평가되었다. 1개라도 신뢰성의 열화가 있었던 경우는 ×라고 하고, 1개도 신뢰성의 열화가 없었던 경우는 ○라고 했다. 시료 수는 18개이다.

3. 평가 결과

표 1에 나타내는 바와 같이, 모든 평가 시료에서, 마이크로크랙의 발생이 억제되고 있는 것이 인정되었다. 또한 평가 시료 번호 No. 1인 적층 세라믹 콘덴서(1)의 경우, 세라믹 유전체 그린 시트의 Mg양이 0.0㏖%였으므로, 제1 피복용 세라믹 유전체층(15) 및 제2 피복용 세라믹 유전체층(16)의 소결 부족이 일어나, 신뢰성의 저하가 인정되었다. 또한 평가 시료 번호 No. 5인 적층 세라믹 콘덴서(1)의 경우, 피복용 세라믹 유전체 그린 시트의 Mg양이 2.5㏖%였으므로, 절연 저항(IR) 열화가 인정되었다. 따라서 제1 피복용 세라믹 유전체층(15) 및 제2 피복용 세라믹 유전체층(16)의 재료인 피복용 세라믹 유전체 그린 시트로서, Mg양이 0.0㏖% 보다 많고 2.5㏖%보다 적게 함유되어 있는 Mg 화합물의 부성분을 첨가한 시트를 이용하는 것이 바람직한 것이 인정되었다.

Figure 112017044429522-pat00001

또한 이 발명은, 상기 실시형태에 한정되는 것이 아니고, 그 요지의 범위 내에서 다양하게 변형된다.

1: 적층 세라믹 콘덴서
2: 세라믹 적층체
4: 제1 외부전극
5: 제2 외부전극
7: 제1 내부전극
7a: 폭방향의 제1 내부전극의 한쪽의 단부
7b: 폭방향의 제1 내부전극의 다른 쪽의 단부
8: 제2 내부전극
8a: 폭방향의 제2 내부전극의 한쪽의 단부
8b: 폭방향의 제2 내부전극의 다른 쪽의 단부
10: 세라믹 유전체층
12, 13: 외층용 세라믹 유전체층
15: 제1 피복용 세라믹 유전체층
16: 제2 피복용 세라믹 유전체층
20: 제1 주면
21: 제2 주면
22: 제1 측면
23: 제2 측면
24: 제1 단면
25: 제2 단면
40, 50: 하지전극층
42, 52: 도금층
70, 80: 대향전극부
72, 82: 인출전극부
74a, 74b, 84a, 84b: Ni 영역
76a, 76b, 86a, 86b: Ni-O 영역
78a, 78b, 88a, 88b: Ni-Mg-O 영역
100: 머더 세라믹 유전체 그린 시트
107a, 107b, 107c: 도전성 페이스트막
108a, 108b, 108c: 도전성 페이스트막
120: 제1 외층용 머더 세라믹 유전체 그린 시트
130: 제2 외층용 머더 세라믹 유전체 그린 시트
140: 머더 세라믹 적층체
L: 길이방향
T: 적층방향
W: 폭방향
L1, L2: 길이방향의 갭
W1, W2: 폭방향의 갭
C1: 길이방향(L)으로 평행한 절단선
C2: 폭방향(W)으로 평행한 절단선

Claims (4)

  1. 제1 내부전극이 표면에 마련된 세라믹 유전체층과 제2 내부전극이 표면에 마련된 세라믹 유전체층과 내부전극이 마련되어 있지 않은 세라믹 유전체층을 복수 적층하여, 적층방향으로 마주 보는 제1 주면(主面) 및 제2 주면과, 상기 적층방향에 직교하는 폭방향으로 마주 보는 제1 측면 및 제2 측면과, 상기 적층방향 및 상기 폭방향에 직교하는 길이방향으로 마주 보는 제1 단면(端面) 및 제2 단면을 가지는 세라믹 적층체와,
    상기 세라믹 적층체의 상기 폭방향에서, 상기 제1 내부전극의 한쪽의 단부(端部) 및 상기 제2 내부전극의 한쪽의 단부가 노출된 상기 세라믹 적층체의 상기 제1 측면의 표면에 마련한 제1 피복용 세라믹 유전체층, 그리고 상기 제1 내부전극의 다른 쪽의 단부 및 상기 제2 내부전극의 다른 쪽의 단부가 노출된 상기 세라믹 적층체의 상기 제2 측면의 표면에 마련한 제2 피복용 세라믹 유전체층과,
    상기 제1 내부전극이 노출된 상기 세라믹 적층체의 상기 제1 단면의 표면에 마련한 제1 외부전극, 그리고 상기 제2 내부전극이 노출된 상기 세라믹 적층체의 상기 제2 단면의 표면에 마련한 제2 외부전극을 포함하고,
    상기 제1 내부전극과 상기 제2 내부전극은, 상기 세라믹 유전체층을 사이에 끼고 서로 대향하며,
    상기 세라믹 적층체의 상기 폭방향에서, 상기 제1 내부전극의 한쪽의 단부는, 제1 내부전극 측으로부터 상기 세라믹 적층체의 상기 제1 측면을 향하여, Ni에서 Ni-O를 거쳐 Ni-Mg-O의 순으로 금속상(相)으로 구성되면서, 상기 제1 내부전극의 다른 쪽의 단부는, 제1 내부전극 측으로부터 상기 세라믹 적층체의 상기 제2 측면을 향하여, Ni에서 Ni-O를 거쳐 Ni-Mg-O의 순으로 금속상으로 구성되고,
    상기 세라믹 적층체의 상기 폭방향에서, 상기 제2 내부전극의 한쪽의 단부는, 제2 내부전극 측으로부터 상기 세라믹 적층체의 상기 제1 측면을 향하여, Ni에서 Ni-O를 거쳐 Ni-Mg-O의 순으로 금속상으로 구성되면서, 상기 제2 내부전극의 다른 쪽의 단부는, 제2 내부전극 측으로부터 상기 세라믹 적층체의 상기 제2 측면을 향하여, Ni에서 Ni-O를 거쳐 Ni-Mg-O의 순으로 금속상으로 구성되어 있는 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 세라믹 적층체의 상기 폭방향에서, 상기 제1 내부전극 및 상기 제2 내부전극의 각각의 상기 한쪽의 단부는, 상기 적층방향을 따른 변위량이 5㎛ 이내이며, 상기 제1 내부전극 및 상기 제2 내부전극의 각각의 상기 다른 쪽의 단부는, 상기 적층방향을 따른 변위량이 5㎛ 이내인 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제1 내부전극이 표면에 마련된 세라믹 유전체층과 제2 내부전극이 표면에 마련된 세라믹 유전체층과 내부전극이 마련되어 있지 않은 세라믹 유전체층을 복수 적층하여, 적층방향으로 마주 보는 제1 주면 및 제2 주면과, 상기 적층방향에 직교하는 폭방향으로 마주 보는 제1 측면 및 제2 측면과, 상기 적층방향 및 상기 폭방향에 직교하는 길이방향으로 마주 보는 제1 단면 및 제2 단면을 가지는 세라믹 적층체를 형성하는 공정과,
    상기 세라믹 적층체의 상기 제1 측면에 제1 피복용 세라믹 유전체층을 형성하고, 상기 세라믹 적층체의 상기 제2 측면에 제2 피복용 세라믹 유전체층을 형성하는 공정과,
    상기 세라믹 적층체를 소성하는 공정과,
    상기 세라믹 적층체의 상기 제1 단면에 제1 외부전극을 형성하고, 상기 세라믹 적층체의 상기 제2 단면에 제2 외부전극을 형성하는 공정을 포함하며,
    상기 제1 내부전극과 상기 제2 내부전극은, 상기 세라믹 유전체층을 사이에 끼고 서로 대향하고,
    상기 세라믹 적층체의 상기 폭방향에서, 상기 세라믹 적층체의 상기 제1 측면에는 상기 제1 내부전극 및 상기 제2 내부전극의 각각의 한쪽의 단부가 노출되면서, 상기 세라믹 적층체의 상기 제2 측면에는 상기 제1 내부전극 및 상기 제2 내부전극의 각각의 다른 쪽의 단부가 노출되며,
    상기 세라믹 적층체의 상기 제1 단면에는 상기 제1 내부전극이 노출되면서, 상기 세라믹 적층체의 상기 제2 단면에는 상기 제2 내부전극이 노출되어 있는 적층 세라믹 콘덴서의 제조 방법으로서,
    상기 세라믹 적층체를 소성하는 공정은,
    1100℃ 이하의 온도 영역에서, N2 분위기 중에서, 300℃/분 이상 1000℃/분 이하의 승온 속도로, 1.1분 이상 3.7분 이하의 시간으로 상기 세라믹 적층체를 승온시킨 후,
    1100℃ 이상 1350℃ 이하의 온도 영역에서, Ni-NiO 평형 산소 분압으로부터 0.1자릿수 이상 2자릿수 이하의 환원 분위기 중에서, 5℃/분 이상 30℃/분 이하의 승온 속도로, 8분 이상 50분 이하의 시간으로 상기 세라믹 적층체를 승온시킨 후,
    1150℃ 이상 1350℃ 이하의 온도 영역에서, Ni-NiO 평형 산소 분압으로부터 0.1자릿수 이상 2자릿수 이하의 환원 분위기에서, 상기 세라믹 적층체를 1분 이상 30분 이하의 시간으로 유지하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  4. 제3항에 있어서,
    상기 제1 내부전극 및 상기 제2 내부전극에는 각각 Ni가 포함되고, 상기 제1 피복용 세라믹 유전체층 및 상기 제2 피복용 세라믹 유전체층에는 각각 Mg가 포함되어 있는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
KR1020170058146A 2016-05-11 2017-05-10 적층 세라믹 콘덴서 및 그 제조 방법 KR101964368B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-095355 2016-05-11
JP2016095355A JP2017204560A (ja) 2016-05-11 2016-05-11 積層セラミックコンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20170127373A KR20170127373A (ko) 2017-11-21
KR101964368B1 true KR101964368B1 (ko) 2019-04-01

Family

ID=60295427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170058146A KR101964368B1 (ko) 2016-05-11 2017-05-10 적층 세라믹 콘덴서 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10115524B2 (ko)
JP (1) JP2017204560A (ko)
KR (1) KR101964368B1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563007B2 (ko) 1986-04-08 1993-09-09 Murata Manufacturing Co
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
KR101548797B1 (ko) 2013-04-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR20160016392A (ko) * 2014-08-05 2016-02-15 삼성전기주식회사 적층 세라믹 커패시터
KR20160108905A (ko) * 2015-03-09 2016-09-21 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR20170078136A (ko) * 2015-12-29 2017-07-07 삼성전기주식회사 적층 전자 부품 및 그 제조 방법
KR101883049B1 (ko) * 2016-06-03 2018-07-27 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Also Published As

Publication number Publication date
JP2017204560A (ja) 2017-11-16
KR20170127373A (ko) 2017-11-21
US10115524B2 (en) 2018-10-30
US20170330686A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
JP6439551B2 (ja) 積層セラミックコンデンサ
US20170213645A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP5297011B2 (ja) 積層セラミックコンデンサ及びその製造方法
KR101124091B1 (ko) 적층 세라믹 커패시터
US9502181B2 (en) Low-height multilayer ceramic capacitor
JP5533387B2 (ja) セラミック電子部品
KR101266343B1 (ko) 세라믹 전자 부품
KR101946259B1 (ko) 적층 세라믹 전자부품
US10600575B2 (en) Multilayer ceramic capacitor
TWI270092B (en) Stack capacitor and the manufacturing method thereof
JP3760942B2 (ja) 積層セラミック電子部品の製造方法
KR101843190B1 (ko) 세라믹 전자부품 및 이의 제조방법
KR101565640B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US9190213B2 (en) Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor
KR20120133697A (ko) 적층 세라믹 전자부품
US8773840B2 (en) Monolithic ceramic electronic component
JP2007036003A (ja) 積層コンデンサ
KR101141372B1 (ko) 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조방법
JPWO2003036666A1 (ja) 積層セラミック電子部品及びその製造方法
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR100821274B1 (ko) 칩 세라믹 전자부품
KR100556561B1 (ko) 적층형 세라믹 전자 부품의 제조방법
JP5206440B2 (ja) セラミック電子部品
KR100925656B1 (ko) 박막 커패시터의 제조방법
JPH113834A (ja) 積層セラミックコンデンサおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant